CN113170550A - 显示装置和电子装置 - Google Patents

显示装置和电子装置 Download PDF

Info

Publication number
CN113170550A
CN113170550A CN201980076056.6A CN201980076056A CN113170550A CN 113170550 A CN113170550 A CN 113170550A CN 201980076056 A CN201980076056 A CN 201980076056A CN 113170550 A CN113170550 A CN 113170550A
Authority
CN
China
Prior art keywords
layer
display device
electrode
insulating layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980076056.6A
Other languages
English (en)
Inventor
渡部彰�
财前义史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Semiconductor Solutions Corp filed Critical Sony Corp
Publication of CN113170550A publication Critical patent/CN113170550A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置包括：多个第一电极，为每个像素设置；绝缘层，设置在第一电极之间，并且覆盖第一电极的外周边缘部分，并且包含硅化合物；第一界面层，设置在第一电极与绝缘层之间的界面处，并且包含第一氧化硅；有机层，设置在第一电极和绝缘层上以为所有像素共用，并且包括发光层；以及第二电极，设置在有机层上。绝缘层在有机层侧的表面部分上包含第二氧化硅。

Description

显示装置和电子装置
技术领域
本公开涉及显示装置和电子装置。
背景技术
近年来，作为具有多个有机电致发光二极管(OLED)的显示装置，提出了具有所有像素共用的有机层的显示装置。但是，在具有这种配置的显示装置中，在相邻发光元件之间可能发生驱动电流的泄漏。
因此，已经提出了用于抑制相邻发光元件之间的驱动电流泄漏的技术。专利文献1提出了一种技术，在该技术中，在多个发光元件之间的元件间区域中设置绝缘膜，并且沟槽设置在绝缘膜中的相邻发光元件之间的位置处。此外，专利文献2提出了用带正电的无机氮化物形成绝缘层的膜厚度区域的至少一部分的技术。
引用列表
专利文献
专利文献1：日本专利申请公开号2012-216338
专利文献2：国际公开号2018/147050
发明内容
发明解决的技术问题
如上所描述，近年来，在具有所有像素共用的有机层的显示装置中，期望用于抑制在相邻发光元件之间生成的驱动电流泄漏的技术。
本公开的目的是提供能够抑制在相邻发光元件之间生成的驱动电流泄漏的显示装置和电子装置。
解决问题的方案
为了解决上述问题，第一公开内容是显示装置，该显示装置包括：多个第一电极，每个第一电极为每个像素设置；绝缘层，包含硅化合物，设置在第一电极之间，并且覆盖第一电极的外周边缘部分；第一界面层，包含第一氧化硅并且设置在第一电极与绝缘层之间的界面处；有机层，包括发光层，并且设置在第一电极和绝缘层上，对于所有像素共用；以及第二电极，设置在有机层上，其中，绝缘层在有机层侧的表面部分中包含第二氧化硅。
第二公开内容是显示装置，该显示装置包括：多个第一电极，每个第一电极为每个像素设置；绝缘层，包含硅化合物并且设置在第一电极之间；第一界面层，包含第一氧化硅并且设置在第一电极的侧表面与绝缘层的侧表面之间；有机层，包括发光层，并且设置在第一电极和绝缘层上，对于所有像素共用；以及第二电极，设置在有机层上，其中，第一电极上的有机层的厚度是基本上恒定的。
第三公开内容是显示装置，该显示装置包括：多个第一电极，每个第一电极为每个像素设置；绝缘层，设置在第一电极之间；第一界面层，设置在第一电极的侧表面与绝缘层的侧表面之间；有机层，包括发光层，并且设置在第一电极和绝缘层上，对于所有像素共用；以及第二电极，设置在有机层上，其中，第一电极上的有机层的厚度是基本上恒定的。
第四公开内容是一种包括根据第一至第三公开内容的任一显示装置的电子装置。
附图说明
[图1]是示出根据本公开的第一实施方式的显示装置的整体配置的实例的示意图。
[图2]是示出根据本公开的第一实施方式的显示装置的配置的实例的截面图。
[图3]是示出图2中示出的显示装置的部分的放大截面图。
[图4]是示出图2中示出的有机层的配置的实例的放大截面图。
[图5]是示出根据本公开的第一实施方式的变形例1的显示装置的配置的实例的截面图。
[图6]是示出根据本公开的第一实施方式的变形例2的显示装置的配置的实例的截面图。
[图7]是示出根据本公开的第一实施方式的变形例3的显示装置的配置的实例的截面图。
[图8]是示出根据本公开的第一实施方式的变形例4的显示装置的配置的实例的截面图。
[图9]是示出根据本公开的第一实施方式的变形例5的显示装置的配置的实例的截面图。
[图10]是示出根据本公开的第二实施方式的显示装置的配置的实例的截面图。
[图11]是示出图10中示出的显示装置的部分的放大截面图。
[图12]是示出根据比较例的显示装置的部分的放大截面图。
[图13]是示出根据比较例的显示装置的部分的放大截面图。
[图14]是示出根据修改例的显示装置的部分的放大截面图。
[图15]图15A、图15B、图15C、图15D、图15E和图15F是示出显示装置的制造过程的实例的截面图。
[图16]图16A、图16B、图16C和图16D是示出显示装置的制造过程的实例的截面图。
[图17]是根据本公开的第二实施方式的变形例的显示装置的配置的实例的截面图。
[图18]是示出根据本公开的第三实施方式的显示装置的部分的放大截面图。
[图19]是示出根据变形例的显示装置的部分的放大截面图。
[图20]图20A、图20B和图20C是示出显示装置的制造过程的实例的截面图。
[图21]图21A、图21B和图21C是示出显示装置的制造过程的实例的截面图。
[图22]是示出根据本公开的第三实施方式的变形例的显示装置的配置的实例的截面图。
[图23]是示出根据本公开的第四实施方式的显示装置的配置的实例的截面图。
[图24]图24A是示出图23中示出的显示装置的部分的放大截面图。图24B是示出根据变形例的显示装置的部分的放大截面图。
[图25]图25A是用于描述谐振器结构的第一实例的示意性截面图。图25B是用于描述谐振器结构的第二实例的示意性截面图。
[图26]图26A是用于描述谐振器结构的第三实例的示意性截面图。图26B是用于描述谐振器结构的第四实例的示意性截面图。
[图27]图27A是用于描述谐振器结构的第五实例的示意性截面图。图27B是用于描述谐振器结构的第六实例的示意性截面图。
[图28]是用于描述谐振器结构的第七实例的示意性截面图。
[图29]是示出模块的示意性配置的实例的平面图。
[图30]图30A是示出数字静态相机的外观的实例的正视图。图30B是示出数字静态相机的外观的实例的后视图。
[图31]是头戴式显示器的外观的实例的透视图。
[图32]是示出电视装置的外观的实例的透视图。
[图33]是示出照明装置的外观的实例的透视图。
[图34]图34A是示出由傅立叶变换红外光谱仪测量的块体层的吸收光谱的图示。图34B是示出由傅里叶变换红外分光光度计测量的块体层的吸收光谱的图示。
[图35]是示出源自N-H键的峰强度IN-H与源自Si-H键的峰强度ISi-H的峰强度比(IN-H/ISi-H)与像素间泄漏量之间的关系的图示。
[图36]是示出第一界面层的平均厚度与像素间泄漏量之间的关系的图示。
[图37]是示出实例5-1至5-4和比较例5-1的显示装置的发光效率的评估结果的图示。
[图38]图38A是示出实例6-1的电磁场模拟的模型的图示。图38B是示出实例6-2的电磁场模拟的模型的图示。
[图39]图39A是示出比较例6-1的电磁场模拟的模型的图示。图39B是示出比较例6-2的电磁场模拟的模型的图示。
[图40]是示出实例6-1的电磁场模拟的分析结果的图示。
[图41]是图40中的区域Rl的放大图。
[图42]是示出实例6-2的电磁场模拟的分析结果的示图。
[图43]是图42中的区域R2的放大图。
[图44]是示出比较例6-1的电磁场模拟的分析结果的示图。
[图45]是示出比较例6-2的电磁场模拟的分析结果的示图。
[图46]是图45中的区域R3的放大图。
具体实施方式
本公开的实施方式将以下列顺序进行描述。注意，在以下实施方式的所有附图中，对相同或对应的部分标注相同的附图标记。
1 第一实施方式
1-1 显示装置的配置
1-2 显示装置的制造方法
1-3 效果
1-4 变形例
2 第二实施方式
2-1 显示装置的配置
2-2 显示装置的制造方法
2-3 效果
2-4 变形例
3 第三实施方式
3-1 显示装置的配置
3-2 显示装置的制造方法
3-3 效果
4 第四实施方式
4-1 显示装置的配置
4-2 效果
5应用于实施方式的谐振器结构的实例
6应用
[1-1显示装置的配置]
图1示出根据本公开的第一实施方式的有机电致发光(EL)显示装置10(在下文中简称为“显示装置10”)的总体配置的实例。显示装置10适用于各种电子装置，并且包括在基板11上的显示区域110A和在显示区域110A的外周边缘上的外围区域110B。多个子像素100R、100G和100B在显示区域110A中以矩阵形式布置。子像素100R显示红色，子像素100G显示绿色，并且子像素100B显示蓝色。注意，在以下描述中，在不特别区分子像素100R、100G和100B的情况下，它们被称为(多个)子像素100。
每列显示相同颜色的子像素100R、100G和100B的列在行方向上重复布置。因此，在行方向上布置的三个子像素100R、100G和100B的组合构成一个像素。作为用于显示图像的驱动器的信号线驱动电路120和扫描线驱动电路130设置在外围区域110B中。
信号线驱动电路120经由信号线120A将从信号供应源(未示出)供应的与亮度信息对应的视频信号的信号电压供应至所选择的像素。扫描线驱动电路130包括移位寄存器，该移位寄存器与输入时钟脉冲等同步地顺序移位(转移)开始脉冲。当将视频信号写入像素时，扫描线驱动电路130逐行扫描视频信号，并且将扫描信号顺序地供应至扫描线130A。
图2是示出根据本公开的第一实施方式的显示装置10的配置的实例的截面图。图3是示出图2中示出的显示装置10的部分的放大截面图。显示装置10是顶部发射型显示装置，并且包括基板(第一基板)11、在基板11的一个主表面上设置的多个发光元件12和绝缘层13、在多个发光元件12上设置的保护层15、在保护层15上设置的彩色滤光片16、在彩色滤光片16上设置的填充树脂层17、以及在填充树脂层17上设置的对向基板(第二基板)18。注意，对向基板18侧是顶侧，并且基板11侧是底侧。
多个发光元件12以矩阵形式布置在基板11的一个主表面上。发光元件12是白色有机EL发光元件，并且作为显示装置10中的彩色化方法，使用白色有机EL发光元件和彩色滤光片16的方法。注意，彩色化方法不限于此，并且可以使用RGB彩色化方法等。此外，可以使用单色滤光片。
例如，发光元件12具有作为阳极的第一电极12A、有机层12B、和作为阴极的第二电极12C，第一电极12A、有机层12B、和第二电极12C例如，从基板11侧依次装载。
基板11是支撑在一个主表面上排列的多个发光元件12的支撑件。此外，尽管未示出，基板11可以设置有驱动电路，该驱动电路包括采样晶体管和用于控制多个发光元件12的驱动的驱动晶体管、以及用于将电力供应至多个发光元件12的电源电路。
基板11可以使用例如具有低透水性和透氧性的玻璃或树脂来配置，或者可以使用诸如能够容易地形成的晶体管的半导体来配置。具体地，基板11可以是玻璃基板(诸如，高应变点玻璃、钠玻璃、硼硅酸盐玻璃、镁橄榄石、铅玻璃、或石英玻璃)、半导体基板(诸如，非晶硅或多晶硅)、或者树脂基板(诸如，聚甲基丙烯酸甲酯、聚乙烯醇、聚乙烯苯酚、聚醚砜、聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、或聚萘二甲酸乙二醇酯)。
接触插塞11A设置在基板11中。接触插塞11A将第一电极12A与驱动电路、电源电路等电连接。具体地，接触插塞11A将第一电极12A与在基板11内部设置的驱动电路、电源电路等(未示出)电连接，并且将用于使发光元件12发光的电力施加至第一电极12A。接触插塞11A可以使用金属(诸如，铬(Cr)、金(Au)、铂(Pt)、镍(Ni)、铜(Cu)、钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铝(Al)、铁(Fe)、或银(Ag)等)的单质或合金、或者前述金属的多个堆叠金属膜来形成。
(第一电极)
第一电极12A对于每个子像素100R、100G和100B电分离。第一电极12A还用作反射层，并且有利的是使用具有尽可能高的反射率和大的功函数的金属层来配置第一电极12A，以便提高发光效率。作为金属层的配置材料，例如，可以使用金属元素(诸如，铬(Cr)、金(Au)、铂(Pt)、镍(Ni)、铜(Cu)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)、镁(Mg)、铁(Fe)、钨(W)、以及银(Ag))的单质或合金中的至少一种。合金的具体实例包括AlNi合金和AlCu合金。第一电极12A可以使用包含至少一种上述金属元素的单质或合金的多个金属层的堆叠膜来配置。
(第二电极)
第二电极12C设置为对显示区域110A中的所有子像素100R、100G和100B共用的电极。第二电极12C是对有机层12B中生成的光具有透明性的透明电极。这里，假设透明电极包括半透射反射膜。第二电极12C使用例如金属或金属氧化物配置。作为金属，例如，可以使用诸如铝(Al)、镁(Mg)、钙(Ca)和钠(Na)的金属元素的单质和合金中的至少一种。作为合金，例如，镁(Mg)和银(Ag)的合金(MgAg合金)或者铝(Al)和锂(Li)的合金(AlLi合金)是适合的。作为金属氧化物，例如，可以使用氧化铟和氧化锡的混合物(ITO)、氧化铟和氧化锌的混合物(IZO)、或氧化锌(ZnO)。
(绝缘层)
绝缘层13用于电分离用于子像素100R、100G和100B中的每一个的第一电极12A。绝缘层13设置在第一电极12A之间并且覆盖第一电极12A的外周边缘部分。更具体地，绝缘层13在对应于每个第一电极12A的部分中具有开口，并且将第一电极12A的上表面(面对第二电极12C的表面)的外周边缘部分至第一电极12A的侧表面(端面)覆盖。第一界面层14设置在第一电极12A与绝缘层13之间的界面处。
绝缘层13包括用作绝缘层的主体的块体层13A和在块体层13A与有机层12B之间的界面处设置的第二界面层13B。
(块体层)
块体层13A有利地是带正电的。由于块体层13A是带正电的，因此可以抑制在相邻发光元件12之间生成的空穴电流泄漏。
块体层13A包含硅化合物作为主要组分。这里，主要组分是指以最大比例包含在块体层13A中的材料组分。例如，硅化合物包括选自由以下组成的组中的至少一种类型：氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和碳化硅(SiCx)。在这些材料中，有利地使用氮化硅或氮氧化硅中的至少一种。这是因为块体层13A趋向于通过包含氮化硅或氮氧化硅中的至少一种类型而具有正固定电荷。
块体层13A还可以包含氢(H)。例如，在通过化学气相沉积(CVD)等使含Si气体(例如，SiH4)与含N气体(例如，NH2或NH3)反应来形成块体层13A的情况下，块体层13A通常包含在材料气体中包括的氢。
在块体层13A包含氮化硅作为硅化合物的主要组分的情况下，氢可以键合至硅和氮。在这种情况下，通过傅里叶变换红外光谱仪(FT-IR)分析体层13A获得的得自N-H键的峰强度IN-H与得自Si-H键的峰强度ISi-H的峰强度比(IN-H/ISi-H)有利地小于4，更有利地是3或小于3。当峰值强度比(IN-H/ISi-H)小于4时，可以增加在与第一界面层14的界面处形成的偶极子。因此，绝缘层13的固定电荷可以增加，并且绝缘层13可以有效地带正电。因此，可以进一步抑制在相邻的发光元件12之间生成的空穴电流泄漏。
上述峰强度比(IN-H/ISi-H)如下获得。首先，从显示装置10剥离对向基板18，然后剥离堆叠在块体层13A上的每个层以暴露块体层13A的表面。接着，通过FT-IR分析块体层13A以获得FT-IR光谱。然后，使用获得的FT-IR光谱获得上述峰强度比(IN-H/ISi-H)。
(第二界面层)
第二界面层13B用于抑制在相邻的发光元件12之间生成的空穴电流泄漏和电子电流泄漏。第二界面层13B具有晶格应变，并且因此表现出抑制空穴电流泄漏和电子电流泄漏的上述功能。这里，将“晶格应变”假设为包括在第二界面层13B中包含的微小晶粒的晶格应变。在本说明书中，术语“空穴电流泄漏”是指其中从作为阳极的第一电极12A注入的空穴通过绝缘层13与有机层12B之间的界面流入邻近的第一电极12A的现象。此外，术语“电子电流泄漏”是指其中从作为阴极的第二电极12C注入的电子通过有机层12B流入邻近的第一电极12A，或者在有机层12B中包括的电荷生成层(例如，空穴注入层)中形成的电子流过有机层12B。
第二界面层13B具有与块体层13A不同的组成。具体地，第二界面层13B包含氧化硅。第二界面层13B还可以包含氮(N)。在这种情况下，氮可以与第二界面层13B中的硅形成键并且可以作为氮化硅或氮氧化硅存在。由于第二界面层13B包含氮，因此第二界面层13B可能生成晶格应变，并且可以进一步改善抑制空穴电流泄漏和电子电流泄漏的上述功能。
从改善抑制空穴电流泄漏和电子电流泄漏的功能的观点，第二界面层13B有利地覆盖块体层13A的边缘(端面)以及块体层13A的主表面。而且，从改善抑制空穴电流泄漏和电子电流泄漏的功能的观点，第二界面层13B在整个层中有利地具有基本均匀的厚度。第二界面层13B的平均厚度的上限值有利地为10nm以下。当第二界面层13B的平均厚度为10nm以下时，可以抑制第二界面层13B的晶格应变的松弛。通过以这种方式抑制晶格应变的松弛，可以抑制用于抑制空穴电流泄漏和电子电流泄漏的功能的劣化。第二界面层13B的平均厚度的下限值有利地为2nm以上。当第二界面层13B的平均厚度为2nm以上时，可以有效地表现出抑制空穴电流泄漏和电子电流泄漏的上述功能。注意，第二界面层13B的平均厚度与下面要描述的第一界面层14的平均厚度类似地获得。
在块体层13A包含氮化硅的情况下，第二界面层13B中的氧化硅与氧化硅和氮化硅的总量的比率有利地为80％以上。当上述比率为80％以上时，由于块体层13A与第二界面层13B之间的组成差异，可以在第二界面层13B中有效地生成晶格应变。因此，可以进一步改善抑制空穴电流泄漏和电子电流泄漏的功能。
氧化硅与氧化硅和氮化硅的总量的比率如下确定。首先，通过FIB法等切割显示装置10的截面以制备薄片。接下来，通过电子能量损失谱(EELS)分析薄片的截面以确定第二界面层13B中的氧化硅和氮化硅含量。然后，使用该含量，计算氧化硅与氧化硅和氮化硅的总量的比率。
(第一界面层)
第一界面层14用于抑制构成第一电极12A和绝缘层13的膜的元件的交换，例如，氧的交换，并且抑制绝缘层13的特性的劣化。具体地，例如，第一界面层14用于抑制块体层13A的固定电荷的减小并且保持绝缘层13(具体地，块体层13A)的正电荷状态。
第一界面层14具有与块体层13A不同的组成。具体地，第一界面层14包含氧化硅。从抑制邻近的发光元件12之间的空穴电流泄漏的观点来看，第一界面层14的平均厚度有利地为1至15nm，不包括15nm，更有利地从1至13nm，包括端值，甚至更有利地从1至9nm，包括端值，特别有利地从1至7nm，包括端值，或者最有利地从1至5nm，包括端值。
第一界面层14的平均厚度如下获得。首先，通过低温聚焦离子束(FIB)工艺等切割显示装置10的截面以产生薄片。接着，用透射电子显微镜(TEM)观察制备的薄片，并且获得一个截面TEM图像。此时，将加速电压设定为80kV。接着，在所获取的一个截面TEM图像中，在10个或更多个点处测量第一界面层14的部分(图3中的区域R的部分)的厚度，该部分覆盖第一电极12A。此时，应该从覆盖第一电极12A的部分中随机选择每个测量位置。然后，简单地平均(算术平均)在10个点或更多个点处测量的第一界面层14的膜厚度，以获得第一界面层14的平均厚度。
(有机层)
有机层12B设置为对显示区域110A中的所有子像素100R、100G和100B共用的有机层。图4是示出图2中所示的有机层12B的放大图。有机层12B具有其中从第一电极12A一侧依次堆叠空穴注入层12B1、空穴传输层12B2、发光层12B3和电子传输层12B4的配置。注意，有机层12B的配置不限于该配置，并且根据需要提供除了发光层12B3之外的层。
空穴注入层12B1是缓冲层，用于提高到发光层12B3的空穴注入效率和用于抑制泄漏。空穴传输层12B2用于提高到发光层12B3的空穴传输效率。发光层12B3被施加电场以重组合电子和空穴以生成光。电子传输层12B4用于提高到发光层12B3的电子传输效率。电子注入层(未示出)可以设置在电子传输层12B4与第二电极12C之间。电子注入层用于提高电子注入效率。
(保护层)
保护层15用于阻止发光元件12免受外部空气影响，并且抑制水从外部环境渗透到发光元件12中。此外，在第二电极12C使用金属层配置的情况下，保护层15还具有抑制金属层的氧化的功能。
保护层15使用例如具有低吸湿性的无机材料(诸如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiNxOy)、氧化钛(TiOx)、或氧化铝(AlxOy))来配置。此外，保护层15可以具有单层结构，但是在增加厚度的情况下可以具有多层结构。这是为了释放保护层15中的内部应力。此外，保护层15可以使用聚合物树脂配置。在这种情况下，作为聚合物树脂，可以使用热固性树脂或紫外线固化树脂中的至少一种树脂材料。
(彩色滤光片)
彩色滤光片16是所谓的片上滤光片(OCCF)。彩色滤光片16例如包括红色滤光片16R、绿色滤光片16G和蓝色滤光片16B。红色滤光片16R、绿色滤光片16G和蓝色滤光片16B分别设置为面对子像素100R的发光元件12、子像素100G的发光元件12和子像素100B的发光元件12。结果，从子像素100R、子像素100G和子像素100B中的发光元件12发射的白光分别透射通过上述红色滤光片16R、绿色滤光片16G和蓝色滤光片16B，使得分别从显示表面发射红光、绿光和蓝光。此外，遮光层16BM设置在颜色的彩色滤光片之间，即，在子像素100之间的区域中。
(填充树脂层)
填充树脂层17填充在保护层15与彩色滤光片16之间的空间中。填充树脂层17具有作为粘合层的功能，粘合层用于使彩色滤光片16与对向基板18粘合。填充树脂层17使用热固性树脂或紫外线固化树脂中的至少一种树脂材料来配置。
(对向基板)
对向基板18设置为使得对向基板18的一个主表面和设置有多个发光元件12的基板11的一个主表面彼此面对。对向基板18与填充树脂层17一起密封发光元件12、彩色滤光片16等。对向基板18使用对从彩色滤光片16发射的各种颜色光透明材料(诸如，玻璃)来配置。
[1-2显示装置的制造方法]
在下文中，描述具有上述配置的显示装置10的制造方法。
首先，使用例如薄膜形成技术、光刻技术和蚀刻技术在基板11的一个主表面上形成驱动电路等。接着，例如，通过溅射法在驱动电路等上形成金属层，然后，通过使用例如光刻技术和蚀刻技术来图案化金属层，从而形成用于每个发光元件12(即，用于每个子像素100)的各自分离的多个第一电极12A。
接着，在基板11的一个主表面上形成第一界面层14，在该主表面上通过例如CVD方法已经形成多个第一电极12A，并且然后通过例如CVD方法形成块体层13A。然后使用光刻技术和蚀刻技术来图案化第一界面层14和块体层13A。然后，对块体层13A的表面进行等离子体处理以形成第二界面层13B，或者通过原子层沉积(ALD)方法在块体层13A上形成第二界面层13B。结果，获得绝缘层13。作为等离子体处理，例如，可以使用氧等离子体处理或氮等离子体处理。注意，这些等离子体处理可以单独使用或组合使用。
在通过ALD方法在块体层13A上形成第二界面层13B的情况下，第二界面层13B也形成在第一电极12A上，但是由于前驱体的粘附效率在包含金属材料的第一电极12A的表面与包含诸如氮化硅的硅化合物的块体层13A的表面之间不同，在第一电极12A上几乎不形成第二界面层13B。因此，形成在第一电极12A上的第二界面层13B基本上不影响发光元件12的驱动。然而，为了更高质量结构的目的，通过使用光刻技术和蚀刻技术可以去除形成在第一电极12A上的第二界面层13B。
接着，例如，通过气相沉积法在第一电极12A和绝缘层13上依次堆叠空穴注入层12B1、空穴传输层12B2、发光层12B3和电子传输层12B4来形成有机层12B。接着，通过例如溅射法在有机层12B上形成第二电极12C。结果，在基板11的一个主表面上形成多个发光元件12。
接着，通过例如气相沉积法或CVD法在第二电极12C上形成保护层15，然后在保护层15上形成彩色滤光片16。注意，为了使保护层15的台阶和由于彩色滤光片16本身的膜厚度差异引起的台阶平坦，可以在彩色滤光片16的上侧、下侧或上侧和下侧两者上形成平坦层。接着，例如，通过一滴填充(ODF)法用填充树脂层17覆盖彩色滤光片16，然后将对向基板18放置在填充树脂层17上。接着，例如，通过向填充树脂层17施加热或者用紫外线照射填充树脂层17以固化填充树脂层17，经由填充树脂层17将基板11和对向基板18粘合在一起。结果，显示装置10被密封。注意，在填充树脂层17包含热固性树脂和紫外线固化树脂两者的情况下，用紫外线照射填充树脂层17以暂时被固化，然后向填充树脂层17施加热以完成固化。
[1-3效果]
如上所描述，根据第一实施方式的显示装置10包括：多个第一电极12A，每个第一电极为每个子像素100设置；绝缘层13，包含硅化合物，设置在第一电极12A之间，并且覆盖第一电极12A的外周边缘部分；第一界面层14，包含氧化硅并且设置在第一电极12A与绝缘层13之间的界面处；有机层12B，包括发光层12B3，并且设置在第一电极12A与绝缘层13上，对于所有像素共用；以及第二电极12C，设置在有机层12B上。此外，绝缘层13包括块体层13A，包含硅化合物作为主要组分；和第二界面层13B，包含氧化硅并且设置在块体层13A与有机层12B之间的界面处。因此，可以抑制通过有机层12B与绝缘层13之间的界面传输的空穴电流和电子电流。因此，能够抑制电流发光效率的降低以及显示装置10的发光颜色的异常。
[1-4变形例]
(变形例1)
图5示出根据本公开的第一实施方式的变形例1的显示装置101的配置的实例。显示装置101与根据第一实施方式的显示装置10的不同之处在于包括绝缘层131而不是绝缘层13。绝缘层131包括块体层13A、第二界面层13B以及设置在块体层13A与第二界面层13B之间的中间层13C。
中间层13C是用于促进在块体层13A中形成固定电荷的层。中间层13C有利地包含氟化硅(SiFx)以具有电荷偏置。注意，例如，可以通过利用X射线光电子能谱(XPS)分析块体层13A与第二界面层13B之间的界面来确认中间层13C是否包含氟化硅。
(变形例2)
图6示出根据本公开的第一实施方式的变形例2的显示装置102的配置的实例。显示装置102与根据第一实施方式的显示装置10的不同之处在于包括绝缘层132而不是绝缘层13。绝缘层132包括块体层13A和具有设置在块体层13A上的两层结构的第二界面层13D。
第二界面层13D包括第一层13D1和在第一层13D1上设置的第二层13D2。第一层13D1包含例如氧化硅。例如，第二层13D2包含氮氧化硅或氮化硅中的至少一种类型。注意，第一层13D1和第二层13D2的堆叠顺序可以颠倒。
如上所描述，由于显示装置102包括具有两层结构的第二界面层13D，因此在第一实施方式中，可以使第二界面层13D的晶格应变大于具有单层结构的第二界面层13B的晶格应变。因此，可以进一步改善抑制空穴电流泄漏和电子电流泄漏的功能。
在以上实例中，已经描述了第二界面层13D具有两层结构的情况，但是第二界面层13D可以具有两层或更多层的堆叠结构。在这种情况下，两层或更多层中的至少一层可以包含氧化硅。此外，两层或更多层中的至少一层可以包含氮氧化硅或氮化硅中的至少一种类型。即使在采用两层或更多层的堆叠结构的情况下，也可以进一步改善抑制空穴电流泄漏和电子电流泄漏的功能。
(变形例3)
图7示出根据本公开的第一实施方式的变形例3的显示装置103的配置的实例。显示装置103与根据第一实施方式的显示装置10的不同之处在于包括绝缘层133而不是绝缘层13。
绝缘层133包括块体层13A和在块体层13A上设置的第二界面层13E。第二界面层13E的侧壁部分13E1具有与第二界面层13E的主表面部分13E2不同的组成，该侧壁部分13E1覆盖块体层13A的边缘(端面)，该主表面部分13E2覆盖块体层13A的主表面。在本说明书中，术语“不同的组成”意味着配置组成不同，或者配置组成相同但配置组成的比例不同。
侧壁部分13E1和主表面部分13E2包含例如具有不同成分的氧化硅或氮氧化硅。侧壁部分13E1有利地具有正固定电荷并且有利地带正电荷。可以抑制空穴从第一电极12A通过绝缘层133的边缘流入绝缘层133的上表面。因此，可以进一步抑制空穴电流泄漏。
用于提供正固定电荷的侧壁部分13E1的配置材料包括：例如，选自由以下组成的组中的至少一种类型：氧化锗(GeO2)、氧化钇(Y2O3)、氧化镥(Lu2O3)、氧化镧(La2O3)以及氧化锶(SrO)。
例如，如下形成具有上述配置的第二界面层13E。在形成第一界面层14之后，通过等离子体CVD法形成包含硅化合物作为主要组分的绝缘层。此时，调整气体的流量比，在绝缘层的表面部分上形成氧化硅膜。随后，在使用光刻技术和蚀刻技术图案化绝缘层之后，通过例如倾斜沉积仅在侧壁部分上形成氧化硅膜。
(变形例4)
图8示出根据本公开的第一实施方式的变形例4的显示装置104的配置的实例。显示装置104与根据第一实施方式的显示装置10的不同之处在于包括单层绝缘层134，而不是包括块体层13A和第二界面层13B的绝缘层13。
绝缘层134在块体中包含硅化合物作为主要组分，并且在有机层12B一侧的表面部分中包含氧化硅。这里，“主要组分”是指以最大比例包含在绝缘层134中的材料组分。硅化合物类似于第一实施方式中的块体层13A中包含的硅化合物。
例如，绝缘层134的组成从块体朝向有机层12B一侧的最外表面连续变化。具体地，绝缘层134的氧浓度(更具体地，绝缘层134中的氧化硅的浓度)从块体朝向有机层12B一侧的最外表面逐渐增加。绝缘层134的组成可以从块体朝向边缘侧上的表面连续地改变。在这种情况下，可以进一步改善抑制空穴电流泄漏和电子电流泄漏的功能。
氧化硅有利地包含在从有机层12B一侧的最外表面至绝缘层134的10nm或更小的深度的范围内。这是因为通过在窄范围内改变氧化硅的浓度可以在有机层12B一侧的表面部分中增加晶格应变。
绝缘层134可以在有机层12B一侧的表面部分中进一步包含氮。在这种情况下，氮可以与有机层12B一侧的表面部分中的硅形成键，并且可以作为氮化硅或氮氧化硅存在。由于有机层12B一侧的表面部分还包含氮，因此有机层12B一侧的表面部分可能生成晶格应变，并且可以进一步改善抑制空穴电流泄漏和电子电流泄漏的功能。
在绝缘层134在块体中包含氮化硅作为主要组分的情况下，在有机层12B一侧的表面部分中氧化硅与氧化硅和氮化硅的总量的比率有利地为80％或更多。当上述比率为80％或更多时，由于绝缘层13的块体与有机层12B一侧上的表面部分之间的组成的差异，可以在有机层12B一侧上的表面部分中有效地生成晶格应变。因此，可以进一步改善抑制空穴电流泄漏和电子电流泄漏的功能。有机层12B一侧的表面部分中的上述比率与第一实施方式的第二界面层13B中的氧化硅与氧化硅和氮化硅的总量的比率类似地获得。
注意，与如上所描述连续改变绝缘层134的组成的配置相比，采用如在第一实施方式中具有在块体层13A的表面上设置的第二界面层13B的配置是更有利的。这是因为提供第二界面层13B促进绝缘层13在有机层12B一侧的表面上的晶格应变，并且可以进一步改善泄漏抑制效果。
(变形例5)
图9示出根据本公开的第一实施方式的变形例5的显示装置105的配置的实例。显示装置105与根据第一实施方式的显示装置10的不同之处在于包括具有堆叠结构的第一电极12D而不是具有单层结构的第一电极12A。
第一电极12D包括金属层12D1和具有透明性并且设置在金属层12D1上的氧化物导电层12D2。金属层12D1类似于在第一实施方式中用作第一电极12A的金属层。氧化物导电层12D2有利地包括选自由以下组成的组中的至少一种类型的金属氧化物：氧化铟和氧化锡的混合物(ITO)、氧化铟和氧化锌的混合物(IZO)、以及氧化铟、氧化镓和氧化锌的混合物(IGZO)。这是因为这些金属氧化物具有高功函数，因此可以改善空穴注入性能。
第一界面层14在包括具有上述配置的第一电极12D的显示装置105中特别有效。当氧化物导电层12D2和绝缘层13(具体地，块体层13A)彼此邻近时，特别可能发生构成这些层的元素(例如，氧)的交换。为此，在设置第一界面层14的情况下，显著地表现出抑制构成氧化物导电层12D2与绝缘层13之间的膜的元素的交换的效果。
<2第二实施方式>
[2-1显示装置的配置]
图10是示出根据本公开的第二实施方式的显示装置20的配置的实例的截面图。图11是示出图10中示出的显示装置20的部分的放大截面图。显示装置20与根据第一实施方式的显示装置10的不同之处在于包括绝缘层23和第一界面层24，来代替绝缘层13和第一界面层14。
(绝缘层)
绝缘层23用于电分离每个子像素100R、100G和100B的第一电极12A。绝缘层23设置在基板11的面内方向上相邻的第一电极12A的侧面之间。绝缘层23的上表面是平坦的。在本说明书中，“上表面”是指显示装置20的显示表面侧上的表面。
绝缘层23包括用作绝缘层的主体的块体层23A和在块体层23A与有机层12B之间的界面处设置的第二界面层23B。在第二实施方式中，将描述绝缘层23包括第二界面层23B的情况，但是绝缘层23不必包括第二界面层23B。
块体层23A与第一实施方式中的块体层13A相似，除了块体层23A设置在基板11的面内方向上相邻的第一电极12A的侧表面之间，而不覆盖第一电极12A的外周边缘部分之外。第二界面层23B类似于第一实施方式中的第二界面层13B，除了第二界面层23B设置在块体层23A的上表面上之外。
(第一界面层)
第一界面层24设置在绝缘层23的侧表面与第一电极12A的侧表面之间。第一界面层24的上表面是平坦的。在第一界面层24中，除上述以外的其他配置类似于第一实施方式中的第一界面层14的配置。
(有机层)
第一电极12A上的有机层12B的厚度是基本上恒定的。即，第一电极12A上的有机层12B的上表面是基本上平坦的。因此，可以抑制第一电极12A和第二电极12C(具体地，第二电极12C的一部分，该部分对应于第一电极12A上方)之间的垂直泄漏(参见图11中的箭头I1)。相反，如图12所示，在其中凹部12BA形成在有机层12B的上表面的一部分中的显示装置20A中，该部分对应于第一电极12A的外周边缘部分，并且第一电极12A上的有机层12B的厚度不是基本恒定的(即，在第一电极12A上的有机层12B的上表面不是基本上平坦的显示装置)，电场集中至第一电极12A与第二电极12C之间的部分。因此，第一电极12A与第二电极12C(具体地，第二电极12C的一部分，该部分对应于第一电极12A上方)之间的垂直泄漏(参见图11中的箭头I1)变大。在本说明书中，术语“垂直泄漏”是指在有机层12B的厚度方向上在第一电极12A和第二电极12C之间的空穴电流泄漏和电子电流泄漏。
在本说明书中，“第一电极12A上的有机层12B的厚度是基本上平坦的”意味着第一电极12A上的有机层12B的厚度的变化在第一电极12A上的有机层12B的平均厚度的±5％内。此外，“有机层12B的上表面是基本上平坦的”是指有机层12B的上表面的移位(在有机层12B的厚度方向上的位移)在有机层12B的平均厚度的±5％内。注意，与第一实施方式中的第一界面层14的厚度和平均厚度类似地获得有机层12B的厚度和平均厚度。
(层的高度的关系)
第一电极12A上的有机层12B的高度H1和围绕第一电极12A的部分中的有机层12B的高度H2满足关系H1≤H2。由此，可以抑制电场集中到第一电极12A与第二电极12C之间的部分。因此，可以抑制第一电极12A和第二电极12C(具体地，第二电极12C的一部分，该部分对应于第一电极12A周围的部分)之间的垂直泄漏(参见图11中的箭头I2)。相反，如图13所示，在第一电极12A上的有机层12B的高度H1和在第一电极12A周围的部分中的有机层12B的高度H2不满足关系H1≤H2的显示装置20B中，电场集中到第一电极12A与第二电极12C之间的部分。因此，第一电极12A与第二电极12C(具体地，第二电极12C的一部分，该部分对应于第一电极12A周围的部分)之间的垂直泄漏变大(参见图13中的箭头I2)。在本说明书中，“第一电极12A周围的部分”是指距第一电极12A的侧表面50nm以下的范围。
第一电极12A上的有机层12B的高度H1、第一界面层24上的有机层12B的高度H21和第一电极12A周围的部分中的有机层的高度H22可以满足关系H1≤H21≤H22。即使在这种情况下，也可以抑制垂直泄漏(参见图11中的箭头I2)。
图11示出第一电极12A上的有机层12B的高度H1和第一电极12A周围的部分中的有机层12B的高度H2满足关系H1＝H2的实例。图14示出第一电极12A上的有机层12B的高度H1和第一电极12A周围的部分中的有机层12B的高度H2满足关系H1<H2的实例。
第一电极12A的高度h1、第一界面层24的高度h2和绝缘层23的高度h3有利地满足关系h1≤h2≤h3。当满足上述关系时，在有机层12B通过CVD法等形成在第一电极12A、第一界面层24和绝缘层23上的情况下，可以获得有机层12B，其中，第一电极12A上的有机层12B的高度H1和围绕第一电极12A的部分中的有机层12B的高度H2满足关系H1≤H2。因此，如上所描述，能够抑制垂直泄漏。
图11示出第一电极12A的高度h1、第一界面层24的高度h2和绝缘层23的高度h3满足关系h1＝h2＝h3的实例。图12示出第一电极12A的高度h1、第一界面层24的高度h2和绝缘层23的高度h3满足关系h1<h2＝h3的实例。图14示出第一电极12A的高度h1、第一界面层24的高度h2和绝缘层23的高度h3满足关系h1＝h2<h3的实例。
[2-2显示装置的制造方法]
在下文中，描述具有上述配置的显示装置20的制造方法。
首先，如图15A所示，使用例如薄膜形成技术、光刻技术和蚀刻技术来形成包括驱动电路等的基板11。接着，如图15B所示，例如，在基板11上通过溅射法形成诸如金属层或金属氧化物层等电极层12A1，然后，通过例如光刻技术和蚀刻技术对电极层12A1进行图案化，从而形成用于每个发光元件12(即，用于每个子像素100)的各自分离的多个第一电极12A，如图15C所示。
接着，例如，如图15D所示，通过CVD方法在已经在其上形成了多个第一电极12A的基板11的一个主表面上形成第一界面层24，然后例如通过蚀刻方法去除第一界面层24，而保留在第一电极12A的侧表面上的第一界面层24，如图15E所示。接着，例如，如图15F所示，通过CVD法在基板11的一个主表面上形成块体层23A，以覆盖第一电极12A和第一界面层24。接着，如图16A所示，例如通过旋涂法在块体层23A上形成光致抗蚀剂层23A1以使表面平坦。接着，去除光致抗蚀剂层23A1并且去除块体层23A的部分，使得例如如图16B所示，通过回蚀法形成具有基本相同厚度的第一电极12A、第一界面层24和块体层23A。
接着，如图16C所示，对块体层23A的表面进行等离子体处理以形成第二界面层23B，或者通过原子层沉积(ALD)法在块体层23A的上表面上形成第二界面层23B。结果，获得绝缘层23。
接着，例如，通过气相沉积法在第一电极12A和绝缘层23上依次堆叠空穴注入层12B1、空穴传输层12B2、发光层12B3、以及电子传输层12B4，以形成具有基本上平坦的上表面的有机层12B，如图16D所示。
可以通过执行类似于第一实施方式中的显示装置10的制造方法的其他步骤来获得显示装置20。
[2-3效果]
如上所描述，在根据第二实施方式的显示装置20中，第一电极12A上的有机层12B的厚度是基本上恒定的，并且第一电极12A上的有机层12B的高度h1和第一电极12A周围的部分中的有机层12B的高度h2满足关系h1≤h2。由此，可以抑制电场集中到第一电极12A与第二电极12C之间的部分。因此，可以抑制由于电场集中引起的垂直泄漏的发生(参见图11中的箭头I1和I2)。
此外，由于第一电极12A上的有机层12B的厚度是基本上恒定的，因此可以抑制由于有机层12B的膜厚度的变化(腔偏移)引起的色偏移的发生。
[2-4变形例]
在上述第二实施方式中，已经描述第一界面层24不覆盖第一电极24A的上表面的外周边缘部分的情况。然而，如图17所示，第一界面层24可以覆盖第一电极12A的上表面的外周边缘部分。
<3第三实施方式>
[3-1显示装置的配置]
图18是示出根据本公开的第三实施方式的显示装置30的部分的放大截面图。有机层12B在上表面上具有多个凸部12CA。多个凸部12CA设置在对应于多个第一电极12A的各个外周边缘部分的部分。凸部12CA内的区域中的有机层12B的厚度是基本上恒定的。
第一界面层14具有在多个第一电极12A上方分别设置的多个开口(第一开口)14H。绝缘层13具有在多个第一电极12A上方分别设置的多个开口(第二开口)13H。开口14H的外周边缘位于开口13H的外周边缘内侧。即，第一界面层14具有相对于绝缘层13的开口13H的外周边缘突出的突出部14A。例如，突出部14A的厚度是基本上均匀的。
由于开口14H的外周边缘位于开口13H的外周边缘内侧，在有机层12B通过CVD法等形成的情况下，开口13H的外周边缘内侧的部分隐藏在开口13H周围的绝缘层13后面，并且可以抑制在凸部12CA内部的部分中有机层12B的厚度变得更薄。即，可以抑制在有机层12B的上表面的部分(该部分在凸部12CA内部)中形成凹部12CB(参见图19)。因此，可以抑制由于电场集中引起的垂直泄漏(参见图18中的箭头I3)。
相反，在开口14H的外周边缘与开口13H的外周边缘对齐的显示装置30A中，在有机层12B通过CVD法等形成的情况下，开口12H的外周边缘内侧的部分隐藏在开口13H周围的绝缘层13的后面，并且有机层12B的厚度在凸部12CA内部的部分中变薄。即，凹部12CB形成在有机层12B的上表面的部分中，该部分在凸部12CA内部。因此，由于电场集中引起的垂直泄漏(参见图19中的箭头I3)变大。
绝缘层13的开口率有利地高于第一界面层14的开口率。因此，开口14H的外周边缘能够位于开口13H的外周边缘内侧。绝缘层13的开口率是绝缘层13的开口13H的总面积与绝缘层13的形成区域的面积的比率。第一界面层14的开口率是第一界面层14的开口14H的总面积与第一界面层14的形成区域的面积的比率。在第三实施方式中，除上述以外的配置与第一实施方式中的配置相同。
[3-2显示装置的制造方法]
首先，与第二实施方式类似地执行形成基板11的过程至形成第一界面层14的过程，并且如图20A所示，在其中已经形成多个第一电极12A的基板11的一个主表面上形成第一界面层14。
接着，例如，如图20B所示，通过CVD方法在第一界面层14上形成块体层13A。接着，例如通过旋涂法在块体层13A上形成光致抗蚀剂层13A1，如图20C所示，并且然后在光致抗蚀剂层13A1的对应于第一电极12A上方的部分中形成开口。接着，例如，如图21A所示，通过蚀刻方法在第一界面层14和块体层13A的部分中形成开口14H和开口13H，这些部分对应于第一电极12A上方。此时，利用诸如CH2F2的沉积气体调整第一界面层(例如，SiO层)与块体层13A(例如，SiN层)之间的蚀刻速率，并且进行蚀刻。由此，开口13H和开口14H形成为开口14H的外周边缘位于开口13H的外周边缘内侧。
接着，如图21B所示，对块体层13A的表面进行等离子体处理以形成第二界面层13B，或者通过原子层沉积(ALD)法在块体层13A的上表面上形成第二界面层13B。结果，获得绝缘层13。
接着，例如，通过气相沉积法在第一电极12A和绝缘层13上依次堆叠空穴注入层12B1、空穴传输层12B2、发光层12B3和电子传输层12B4。由此，如图21C所示，形成在上表面上具有多个凸部12CA并且在凸部12CA内部的区域中具有基本上恒定厚度的有机层12B。
显示装置30可以通过执行类似于第一实施方式中的显示装置10的制造方法的其他步骤来获得。
[3-3效果]
如上所描述，在根据第三实施方式的显示装置20中，在凸部12CA内部的区域中的有机层12B的厚度是基本上恒定的。由此，可以抑制电场集中到第一电极12A与第二电极12C之间的部分。因此，可以抑制第一电极12A与第二电极12C之间的垂直泄漏(参见图18中的箭头I3)。
相反地，如图19所示，在显示装置30A，其中有机层12B在凸部12CA内具有凹部12CB，并且在凸部12CA内部的区域中的有机层12B的厚度不是基本上恒定的，电场集中到第一电极12A和第二电极12C之间的部分。因此，难以抑制第一电极12A与第二电极12C之间的垂直泄漏(参见图19中的箭头I3)。
[3-4变形例]
在上述第三实施方式中，描述了突出部14A的厚度基本上均匀的情况。但是，如图22所示，突出部14A也可以形成为随着远离开口14H而厚度变厚的锥形形状。
<4第四实施方式>
[4-1显示装置的配置]
图23是示出根据本公开的第四实施方式的显示装置40的配置的实例的截面图。图24A是示出图23中示出的显示装置40的部分的放大截面图。绝缘层43具有相对于第一电极12A的上表面突出并且分别包围多个第一电极12A的多个倾斜面43C。绝缘层43在对应于倾斜面43C的底部的部分中具有开口43H。绝缘层43的底部覆盖第一电极12A上表面的外周边缘部分至第一电极12A的侧表面(端面)。
第一电极12A上的有机层12B的厚度是基本上恒定的。开口43H设置在第一电极12A上。开口14H的外周边缘位于开口43H的外周边缘内侧。即，第一界面层14具有相对于绝缘层43的开口43H的外周边缘突出的突出部14A。突出部14A的厚度例如大致均匀。突出部14A可以具有锥形形状，其中厚度随着远离开口14H而增加。
由于开口14H的外周边缘位于开口43H的外周边缘内侧，在有机层12B通过CVD法等形成的情况下，由于隐藏在倾斜面43C后面，因此有机层12B的厚度在倾斜面43C的下部分内的部分中变得更薄可以被抑制。因此，可以使第一电极12A上的有机层12B的厚度是基本上恒定的。因此，能够抑制由于电场集中而引起的垂直泄漏的发生。
绝缘层43的开口率有利地高于第一界面层14的开口率。因此，开口43H的外周边缘能够位于开口13H的外周边缘内侧。绝缘层43的开口率是绝缘层43的开口43H的总面积与绝缘层43的形成区域的面积的比率。
绝缘层43包括用作绝缘层的主体的块体层43A和在块体层43A与有机层12B之间的界面处设置的第二界面层43B。在第四实施方式中，将描述绝缘层43包括第二界面层43B的情况，但是绝缘层43不必包括第二界面层43B。
绝缘层43的组成可以从块体朝向有机层12B一侧的最外表面连续变化。具体地，绝缘层43的氧浓度(更具体地，绝缘层43中的氧化硅的浓度)从块体朝向有机层12B一侧的最外表面可以逐渐增加。绝缘层43的组成可以从块体朝向边缘侧上的表面连续地改变。在第四实施方式中，除上述以外的配置与第三实施方式中的配置相同。
[4-2效果]
在第四实施方式中，第一电极12A上的有机层12B的厚度是基本上恒定的。由此，可以抑制电场集中到第一电极12A与第二电极12C之间的部分。因此，可以抑制第一电极12A与第二电极12C之间的垂直泄漏。
此外，绝缘层43具有分别在多个第一电极12A周围的多个倾斜面43C。结果，从发光元件12发射的光可以被倾斜面43C朝向第一电极12A的上侧反射。因此，可以提高显示装置40的亮度。
[4-3变形例]
在上述第四实施方式中，描述了绝缘层43的底部覆盖第一电极12A的上表面的外周边缘部分的情况，但是如图24B所示，绝缘层43的底部可以设置在第一电极12A的侧表面之间，并且绝缘层43的底部可以不覆盖第一电极12A的上表面的外周边缘部分。
<5应用于实施方式的谐振器结构的实例>
用于根据上述本公开的显示装置的像素可以包括使发光元件中生成的光谐振的谐振器结构。在下文中，将参考附图对谐振器结构进行描述。
(谐振器结构：第一实例)
图25A是用于描述谐振器结构的第一实例的示意性截面图。在以下描述中，对应于子像素100R、100G和100B分别设置的发光元件12可以被称为发光元件12R、12G和12B。此外，有机层12B的部分可以被称为有机层40R、40G和40B，该部分分别对应于子像素100R、100G和100B。
在第一实例中，第一电极12A形成有对发光元件12共同的膜厚度。这同样适用于第二电极12C。
反射器71跨光学调整层72布置在发光元件12的第一电极12A下方。谐振由有机层12B生成的光的谐振器结构形成在反射器71与第二电极12C之间。在以下的说明中，对应于子像素100R、100G和100B分别设置的光学调整层72可以被称为光学调整层72R、72G和72B。
反射器71形成有对发光元件12共同的膜厚度。光学调整层72的膜厚度根据要由像素显示的颜色而不同。由于光学调整层72R、72G和72B的膜厚度不同，因此能够设定根据要显示的颜色而对光的波长进行最佳谐振的光学距离。
在所示的实例中，发光元件12R、12G和12B的反射器71的上表面布置成对齐。如上所描述，由于光学调整层72的膜厚度根据要由像素显示的颜色而不同，因此第二电极12C的上表面的位置根据发光元件12R、12G和12B的类型而不同。
反射器71可以使用例如金属(诸如，铝(Al)、银(Ag)、或铜(Cu))或者包含上述金属作为主要组分的合金来形成。
光学调整层72可以使用无机绝缘材料(诸如，氮化硅(SiNx)、氧化硅(SiOx)、或氮氧化硅(SiOxNy))或者有机树脂材料(诸如，丙烯酸树脂或聚酰亚胺树脂)来配置。光学调整层72可以是多种上述材料的单层或堆叠膜。此外，层数可以根据发光元件12的类型而有所不同。
第一电极12A可以使用诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化锌(ZnO)的透明导电材料形成。
第二电极12C需要起到半透射反射膜的作用。第二电极12C可以使用镁(Mg)或银(Ag)、或者包含镁(Mg)和银(Ag)作为主要组分的镁-银(MgAg)合金、或者包含碱金属或碱土金属的合金来形成。
(谐振器结构：第二实例)
图25B是用于描述谐振器结构的第二实例的示意性截面图。
同样在第二实例中，第一电极12A和第二电极12C形成有对发光元件12共同的膜厚度。
然后，同样在第二实例中，反射器71跨光学调整层72布置在发光元件12的第一电极12A下方。谐振由有机层12B生成的光的谐振器结构形成在反射器71与第二电极12C之间。与第一实施方式类似，反射器71在发光元件12中形成有共同的膜厚度，并且光学调整层72的膜厚度根据要由像素显示的颜色而不同。
在图25A所示的第一实例中，发光元件12R、12G和12B中的反射器71的上表面布置成对齐，并且第二电极12C的上表面的位置根据发光元件12R、12G和12B的类型而不同。
相反，在图25B所示的第二实例中，第二电极12C的上表面布置成在发光元件12R、12G和12B之间对齐。为了对齐第二电极12C的上表面，发光元件12R、12G和12B中的反射器71的上表面布置成根据发光元件12R、12G和12B的类型而不同。因此，反射器71的下表面(换句话说，图25B中由附图标记73所示的基座73的表面)根据发光元件12的类型形成阶梯形状。
配置反射器71、光学调整层72、第一电极12A和第二电极12C的材料类似于在第一实例中描述的那些材料，并且因此省略其描述。
(谐振器结构：第三实例)
图26A是用于描述谐振器结构的第三实例的示意性截面图。在以下描述中，分别对应于子像素100R、100G和100B设置的反射器71可以被称为反射器71R、71G和71B。
同样在第三实例中，第一电极12A和第二电极12C形成有对发光元件12共同的膜厚度。
然后，同样在第三实例中，反射器71跨光学调整层72布置在发光元件12的第一电极12A下方。谐振由有机层12B生成的光的谐振器结构形成在反射器71与第二电极12C之间。与第一实例和第二实例类似，光学调整层72的膜厚度根据要由像素显示的颜色而不同。然后，与第二实例类似，第二电极12C的上表面的位置布置成在发光元件12R、12G和12B之间对齐。
在图25B所示的第二实例中，反射器71的下表面已根据发光元件12的类型形成阶梯形状，以便使第二电极12C的上表面对齐。
相反地，在图26A所示的第三实施方式中，反射器71的膜厚度根据发光元件12R、12G和12B的类型而不同。更具体地，设定膜厚度，使得反射器71R、71G和71B的下表面对齐。
配置反射器71、光学调整层72、第一电极12A和第二电极12C的材料类似于在第一实例中描述的那些材料，并且因此省略其描述。
(谐振器结构：第四实例)
图26B是用于描述谐振器结构的第四实例的示意性截面图。在以下描述中，对应于子像素100R、100G和100B分别设置的第一电极12A可以被称为第一电极12AR、12AG和12AB。
在图25A的第一实例中，发光元件12的第一电极12A和第二电极12C形成有共同的膜厚度。然后，反射器71跨光学调整层72布置在发光元件12的第一电极12A下方。
相反地，在图26B所示的第四实施方式中，省略了光学调整层72，第一电极12A的膜厚度根据发光元件12R、12G和12B的类型而设定为不同。
反射器71形成有发光元件12共同的膜厚度。第一电极12A的膜厚度根据要由像素显示的颜色而不同。由于第一电极12AR、12AG和12AB具有不同的膜厚度，因此可以设定对于根据要显示的颜色的光波长引起最佳谐振的光学距离。
配置反射器71、光学调整层72、第一电极12A和第二电极12C的材料类似于在第一实例中描述的那些材料，并且因此省略其描述。
(谐振器结构：第五实例)
图27A是用于描述谐振器结构的第五实例的示意性截面图。
在图25A的第一实例中，第一电极12A和第二电极12C形成有对发光元件12共同的膜厚度。然后，反射器71跨光学调整层72布置在发光元件12的第一电极12A下方。
相反地，在图27A所示的第五实施方式中，省略了光学调整层72，而是在反射器71的表面形成氧化膜74。氧化膜74的膜厚度被设定为根据发光元件12R、12G和12B的类型而不同。在以下的说明中，对应于子像素100R、100G和100B分别设置的氧化膜74可以被称为氧化膜74R、74G和74B。
氧化膜74的膜厚度根据要由像素显示的颜色而不同。由于氧化膜74R、74G和74B具有不同的膜厚度，因此能够设定对于根据要显示的颜色的光的波长产生最佳谐振的光学距离。
氧化膜74是通过氧化反射器71的表面而获得的膜，并且例如使用氧化铝、氧化钽、氧化钛、氧化镁、氧化锆等来配置。氧化膜74用作用于调整反射器71与第二电极12C之间的光路长度(光学距离)的绝缘膜。
例如，具有根据发光元件12R、12G和12B的类型而不同膜厚度的氧化物膜74如下形成。
首先，用电解液填充容器，并且将形成有反射器71的基板浸入电解液中。此外，电极布置成面向反射器71。
然后，参考电极向反射器71施加正电压，以阳极氧化反射器71。通过阳极氧化的氧化膜的膜厚度与相对于电极的电压值成比例。因此，阳极氧化是在将对应于发光元件12的类型的电压施加到每个反射器71R、71G和71B的状态下进行的。结果，能够一并形成不同膜厚度的氧化膜74。
配置反射器71、光学调整层72、第一电极12A和第二电极12C的材料类似于在第一实例中描述的那些材料，并且因此省略其描述。
(谐振器结构：第六实例)
图27B是用于描述谐振器结构的第六实例的示意性截面图。
在第六实例中，发光元件12被配置为使得第一电极12A、有机层12B和第二电极12C堆叠。注意，在第六实例中，形成第一电极12A以用作电极和反射器两者。第一电极(和反射器)12A使用具有根据发光元件12R、12G或12B的类型选择的光学常数的材料形成。由于第一电极(和反射器)12A的相移不同，因此可以设定对于根据要显示的颜色的光波长产生最佳谐振的光学距离。
第一电极(和反射器)12A可以使用单一金属(诸如，铝(Al)、银(Ag)、金(Au)或铜(Cu))或包含上述金属作为主要组分的合金来配置。例如，使用铜(Cu)来形成发光元件12R的第一电极(和反射器)12AR的配置，并且可以采用使用铝形成发光元件12G的第一电极(和反射器)12AG和发光元件12B的第一电极(和反射器)12AB。
配置第二电极12C的材料类似于第一实例中描述的材料，并且因此省略其描述。
(谐振器结构：第七实例)
图28是用于描述谐振器结构的第七实例的示意性截面图。
第七实例具有这样的配置，即，其中基本上第六实例应用于发光元件12R和12G，并且第一实例应用于发光元件12B。利用该配置，可以设置对于根据要显示的颜色的光的波长生成最佳谐振的光学距离。
用于发光元件12R和12G的第一电极(和反射器)12AR和12AG可以使用单一金属(诸如，铝(Al)、银(Ag)、金(Au)、或铜(Cu))或包含上述金属作为主要组分的合金来配置。
配置针对发光元件12B使用的反射器71B、光学调整层72B及第一电极12AB的材料与第一实例中说明的材料相同，因此省略其说明。
[5应用]
(电子装置)
例如，根据上述第一实施方式及其变形例中的任一个的显示装置作为图29所示的模块结合到各种电子装置中。类似地，例如，根据上述第二实施方式至第四实施方式及其变形例中的任一个的显示装置可以作为如图29中所示的模块结合到各种电子装置中。特别地，显示装置适合于需要高分辨率并且通过放大眼睛附近的对象来使用的显示装置，诸如，摄像机和单镜头反射相机的电子取景器或头戴式显示器。模块在基板11的一个短侧上具有区域210，区域210不被对向基板18和填充树脂层17覆盖并且暴露，并且信号线驱动电路120和扫描线驱动电路130被布线并且延伸到区域210以形成外部连接端子(未示出)。用于信号输入/输出的柔性印刷电路板(FPC)220可以连接至外部连接端子。
(具体实例1)
图30A和图30B示出数字静态相机310的外观的实例。数字静态相机310是具有可更换镜头的单镜头反射型相机，并且在相机主体(相机本体)311的前面的大致中心具有可更换摄像镜头单元(可更换镜头)312，并且在前面的左侧具有由拍摄者把持的把持部313。
监视器314设置在从相机主体311的后表面的中心向左偏移的位置处。电子取景器(目镜窗)315设置在监视器314的上方。拍摄者可以在视觉上识别由成像镜头单元312引导的被摄体的光学图像，并且通过观察电子取景器315来确定构图。作为电子取景器315，可以使用根据上述第一实施方式及其变形例的任一种的显示装置。此外，作为电子取景器315，还可以使用根据上述第二实施方式至第四实施方式及其变形例中的任一个的显示装置。
(具体实例2)
图31示出头戴式显示器320的外观的实例。头戴式显示器320在眼镜形显示单元321的两侧上具有例如用于佩戴在用户头部上的耳钩322。作为显示单元321，可以使用根据上述第一实施方式及其变形例的任一种的显示装置。此外，作为显示单元321，还可以使用根据上述第二实施方式至第四实施方式及其变形例中的任一个的显示装置。
(具体实例3)
图32示出电视装置330的外观的实例。例如，电视装置330具有包括前面板332和滤光玻璃333的视频显示屏幕单元331，并且视频显示屏幕单元331使用根据上述第一实施方式及其变形例的任一种的显示装置来配置。此外，视频显示屏幕单元331可以使用根据上述第二实施方式至第四实施方式及其变形例中的任一个的显示装置来配置。
(照明装置)
在上述第一实施方式至第四实施方式中，已经描述了将本公开应用于显示装置的实例。然而，本公开不限于这些实例，并且可以应用于照明装置。
图33示出立式照明装置400的外观的实例。照明装置400具有附接至在基座411上设置的支柱412的照明单元413。作为照明单元413，使用根据第一实施方式及其变形例中的任一个或根据第二实施方式至第四实施方式或其变形例中的任一个的显示装置设置有用于照明装置的驱动电路，而不是用于显示装置的驱动电路(诸如，信号线驱动电路120和扫描线驱动电路130)。此外，可以不设置彩色滤光片16，并且可以根据照明装置400的光学特性适当地选择绝缘层13的开口的尺寸。此外，通过使用膜作为基板11和对向基板18并且具有柔性配置，可以采用诸如图33中所示的管状或曲面形状的任意形状。注意，发光元件12的数量可以是单一的。此外，也可以代替彩色滤光片16而设置单色滤光片。
在此，已经描述了照明装置为立式照明装置400的情况，但是照明装置的形态并不限定于此，例如也可以是安装在天花板、墙壁、地板等上的形式。
[实例]
在下文中，将参考实例具体描述本公开，但是本公开不限于这些实例。
将以以下次序描述实例。注意，在以下实例中，第一界面层和第二界面层的平均厚度的值，块体层的峰值强度比(IN-H/ISi-H)以及第二界面层中包含的氧化硅与氧化硅和氮化硅的总量的比率通过在第一实施方式中描述的测量方法获得。
i块体层的峰值强度比(IN-H/ISi-H)与像素间泄漏电流之间的关系的检查(1)。
ii块体层的峰值强度比(IN-H/ISi-H)与像素间泄漏电流之间的关系的检查(2)。
iii第一界面层的平均厚度与像素间泄漏电流之间的关系的检查。
iv在第二界面层中包含的氧化硅与氧化硅和氮化硅的总量的比率与像素间泄漏电流之间的关系的检查。
v第一电极上的有机层的厚度的均匀性与垂直泄漏之间的关系的检查。
vi通过电磁场模拟对电流密度分布的检查。
<i块体层的峰值强度比(IN-H/ISi-H)与像素间泄漏电流之间的关系的检查(1)>
[实例1-1和实例1-2]
首先，使用薄膜形成技术、光刻技术和蚀刻技术在硅基板的一个主表面上形成驱动电路等。接下来，通过溅射法在驱动电路等上形成金属层，并且然后通过使用光刻技术和蚀刻技术对金属层进行图案化，从而形成针对每个发光元件(即，用于每个子像素)各自分离的多个第一电极。
接着，在通过等离子体CVD法形成有多个第一电极的硅基板的一个主表面上形成平均厚度为5nm的第一界面层(SiO层)，并且然后通过CVD法形成平均厚度为40nm的块体层(SiN层)。此时，SiH4、NH2和NH3被用作工艺气体。注意，调整工艺气体的混合比，并且形成实例1-1与实例1-2之间具有不同组成比的块体层。接着，通过FT-IR测量块体层的吸收光谱。结果在图34A和图34B中示出。
接着，使用光刻技术和蚀刻技术来图案化第一界面层和块体层。其后，对块体层的表面进行等离子体处理以在块体层的表面上形成3nm的第二界面层(SiON层)以获得绝缘层。此时，调整等离子体处理的条件，使得氧化硅与在第二界面层中包含的氧化硅和氮化硅的总量的比率为90％。
接着，通过气相沉积法在第一电极和绝缘层上依次堆叠空穴注入层、空穴传输层、发光层和电子传输层来形成有机层。接着，通过溅射法在有机层上形成第二电极。结果，在硅基板的一个主表面上形成多个发光元件。
接着，通过CVD法在第二电极上形成保护层，并且然后在保护层上形成彩色滤光片。接着，通过ODF法用填充树脂层覆盖彩色滤光片，然后将对向基板放置在填充树脂层上。接着，通过用紫外线照射填充树脂层以固化填充树脂层，经由填充树脂层将基板和对向基板粘贴在一起。结果，显示装置被密封。
(峰值强度比)
使用在形成块体层之后测量的吸收光谱获得源自N-H的峰强度IN-H和源自Si-H的峰强度ISi-H的峰强度比(IN-H/ISi-H)。结果在表1中示出。
[表1]
I<sub>N-H</sub> I<sub>Si-H</sub> I<sub>N-H</sub>/I<sub>Si-H</sub>
实例1-1 9.09 20.38 0.45
实例1-2 22.4 4.52 4.96
由表1可知，在调整CVD工艺气体的混合比并形成块体层的实例1-1和实例1-2之间，块体层的峰值强度比(IN-H/ISi-H)不同。
(像素间泄漏量)
测量如上所描述获得的实例1-1和1-2的显示装置的像素间泄漏电流。通过关于施加到RGB子像素中的B子像素的电压测量流过R和G子像素的电流值来测量像素间漏电流。注意，还将通过类似的测量来进行下面将描述的像素间泄漏量的评估。作为上述测量的结果，发现像素间泄漏电流取决于块体层的峰值强度比(IN-H/ISi-H)。具体地，发现与其中峰值强度比(IN-H/ISi-H)为4.96的实例1-2相比，在峰值强度比(IN-H/ISi-H)为0.45的实例1-1中，在像素之间流动的泄漏电流被抑制。
<ii块体层的峰值强度比(IN-H/ISi-H)与像素间泄漏电流之间的关系的检查(2)>
[实例2-1至2-5]
除了通过调整块体层的膜形成条件将块体层的峰值强度比(IN-H/ISi-H)设定为0.5(实例2-1)、1(实例2-2)、2(实例2-3)、3(实例2-4)和4(实例2-5)之外，与实例1-1类似地获得显示装置。
(像素间泄漏量)
测量如上所描述获得的实例2-1和2-5的显示装置的像素间泄漏电流。结果在图35中示出。
从图35中可以看到以下几点。
像素间泄漏电流取决于块体层的峰值强度比(IN-H/ISi-H)，并且峰值强度比(IN-H/ISi-H)越小，像素间泄漏电流被抑制得越多。
从抑制像素间泄漏电流的观点，峰值强度比(IN-H/ISi-H)有利地小于4，更有利地为3以下。
<iii第一界面层的平均厚度与像素间泄漏电流之间的关系的检查>
[实例3-1至3-6]
除了第一界面层的平均厚度为1nm(实例3-1)、3nm(实例3-2)、7nm(实例3-3)、9nm(实例3-4)、11nm(实例3-5)、13nm(实例3-6)、以及15nm(实例3-7)以外，与实例1-1(第一界面层的平均厚度：5nm)类似地获得显示装置。
[比较例3-1]
除了不形成第一界面层之外，与实例1-1类似地获得显示装置。
(像素间泄漏量)
测量如上所描述获得的实例1-1、3-1至3-6以及比较例3-1的显示装置的像素间泄漏电流。结果在图36中示出。
从图36中可以看到以下几点。
像素间泄漏电流取决于第一界面的平均厚度。从抑制像素间泄漏电流的观点，第一界面层的平均厚度有利地为1至15nm，不包括15nm，更有利地从1至13nm，包括端值，甚至更有利地从1至9nm，包括端值，特别有利地从1至7nm，包括端值，或者最有利地从1至5nm，包括端值。
可以看出，当第一界面层的平均厚度小于1nm时，像素间泄漏电流增加的原因是由于第一电极与块体层之间的反应，由块体层保持的固定电荷减少，并且块体层变得不能维持正电荷状态。同时，可以看出，当第一界面层的平均厚度为15nm以上时像素间泄漏电流增加的原因是空穴电流可以容易地通过第一界面层的边缘从第一电极流到绝缘层的上表面。
<iv在第二界面层中包含的氧化硅与氧化硅和氮化硅的总量的比率与像素间泄漏电流之间的关系的检查>
[实例4-1至4-3]
除了氧化硅相对于第二界面层中包含的氧化硅和氮化硅的总量的比率设定为60％(实例4-1)、80％(实例4-2)和100％(实例4-3)之外，通过调整第二界面层的膜形成条件(等离子体处理条件)来获得实例1-1的显示装置。
(像素间泄漏量)
测量如上所描述获得的实例4-1和4-3的显示装置的像素间泄漏电流。结果，发现像素间泄漏电流取决于第二界面层中包含的氧化硅与氧化硅和氮化硅的总量的比率，并且从抑制像素间泄漏电流的观点，该比率有利地设定为80％以上。
<v第一电极上的有机层的厚度的均匀性与垂直泄漏之间的关系的检查>
[实例5-1]
在实例5-1中，如下制造具有图11所示的配置的显示装置。
首先，如图15A所示，使用薄膜形成技术、光刻技术以及蚀刻技术，获得在一个主表面上形成有驱动电路等的硅基板。接着，通过溅射法在驱动电路等上形成电极层(ACX/ITO层)，如图15B所示，然而，使用光刻技术和蚀刻技术对电极层进行图案化，从而形成对于每个发光元件(即，用于每个子像素)各自分离的多个第一电极，如图15C所示。
接着，如图15D所示，通过CVD法在形成有多个第一电极的硅基板的一个主面上形成第一界面层(SiO层)，然后，如图15E所示，通过回蚀法在第一电极的侧表面保留与第一电极12A具有相同高度的第一界面层的同时去除第一界面层24。接着，如图15F所示，通过CVD法形成块体层(SiN层)。接着，如图16A所示，通过旋涂法在块体层上形成光致抗蚀剂层，使表面平坦。
接着，去除光致抗蚀剂层并且去除块体层的部分，使得通过回蚀法形成具有相同高度的第一电极、第一界面层和块体层，如图16B所示。接着，对块体层13A的表面进行等离子体处理以形成平均厚度为2.5nm的第二界面层(SiON层)，如图16C所示。由此，获得绝缘层。接着，通过气相沉积法在第一电极、第一界面层和绝缘层上依次堆叠空穴注入层、空穴传输层、发光层和电子传输层。由此，形成具有恒定厚度的有机层。通过执行类似于实例1-1的以下过程来获得显示装置。
注意，通过调整工艺条件将第一电极、第一界面层和绝缘层的平均厚度设定为65nm。
[实例5-2]
在实例5-2中，如下制造具有图14所示的配置的显示装置。也就是说，除了通过调整工艺条件将绝缘层的平均厚度设定为85nm之外，与实例1类似地制造显示装置。
[实例5-3]
在实例5-3中，如下制造具有图18所示的配置的显示装置。
首先，与实例5-1相似地执行形成基板的过程至形成第一界面层的过程，并且如图20A所示，在形成有多个第一电极的基板的一个主表面上形成第一界面层(SiO层)。
接着，如图20B所示，通过CVD法在第一界面层上形成块体层(SiN层)。接着，在块体层上形成光致抗蚀剂层，接着，如图20C所示，例如通过旋涂法在光致抗蚀剂层的部分形成开口，该部分对应于第一电极的上方。接着，如图21A所示，通过蚀刻法，在第一界面层和块体层的部分中形成开口，这些部分对应于第一电极层上方。此时，利用诸如CH2F2的沉积气体调整第一界面层(SiO)与块体层(SiN)之间的蚀刻速率，并且进行蚀刻。结果，这些开口被形成为使得绝缘层的开口的外周边缘位于第一界面层的开口的外周边缘内侧。
接着，对块体层13A的表面进行等离子体处理以形成平均厚度为2.5nm的第二界面层(SiON层)，如图21B所示。由此，获得绝缘层。接着，通过气相沉积法在第一电极和绝缘层上依次堆叠空穴注入层、空穴传输层、发光层和电子传输层。由此，如图21C所示，形成在上表面上具有多个凸部并且在凸部内侧的区域中具有基本上恒定厚度的有机层。通过执行类似于实例1-1的以下过程来获得显示装置。
注意，通过调整工艺条件，将第一电极的平均厚度设定为65nm，将第一界面层的平均厚度设定为9nm，并且将绝缘层的平均厚度设定为26nm。
[实例5-4]
在实例5-4中，如下制造具有图19所示的配置的显示装置。
除了调整第一界面层(SiO)与块体层(SiN)之间的蚀刻速率使得在第一界面层和块体层的开口形成过程中绝缘层的开口的外周边缘和第一界面层的开口的外周边缘重叠之外，类似于实例5-1获得显示装置。
[比较例5-1]
在比较例5-1中，如下制造具有图13所示的配置的显示装置。
也就是说，除了通过调整工艺条件将绝缘层的平均厚度设定为45nm之外，与实例1类似地制造显示装置。
(发光效率)
获得如上所描述获得的实例5-1至5-4和比较例5-1的显示装置的发光效率。结果在图37中示出。
从图37中可以看到以下几点。
实例5-1至5-3的显示装置的发光效率高于实例5-4和比较例5-1的显示装置的发光效率。特别地，在低电流密度范围内的发光效率高。
<vi通过电磁场模拟对电流密度分布的检查>
[实例6-1]
首先，作为电磁场模拟的模型，设定具有图38A所示的配置的显示装置。在下文中，描述层的设定条件。
第二电极：MgAg合金电极，
有机层：厚度100nm，介电常数ε＝4.35×10-6[S/m]，以及相对介电常数εr＝3，
绝缘层：材料SiN，介电常数ε＝0[S/m]，相对介电常数εr＝7，
第一电极：Al电极。
接着，使用上述模型通过电磁场模拟(ANSYS麦斯威尔(Maxwell))计算有机层的电流密度分布。结果在图40和图41中示出。由图41中的直线L(长度10nm)示出的部分的积分值为1.29×10-6A/m。
图40和图41中的符号(1)、(2)、(3)等对应于电流密度的大小(灰度图例)。在示出以下实例6-2和比较例6-1和6-2的模拟结果的附图中，符号(1)、(2)、(3)等也对应于电流密度的大小(灰度图例)。
[实例6-1]
首先，作为电磁场模拟的模型，设定具有图38B所示的配置的显示装置。在下文中，描述层的设定条件。
第二电极：MgAg合金电极，
有机层：厚度100nm，介电常数ε＝4.35×10-6[S/m]，以及相对介电常数εr＝3，
绝缘层：材料SiN，介电常数ε＝0[S/m]，相对介电常数εr＝7，
第一电极：Al电极。
接着，使用上述模型通过电磁场模拟(ANSYS Maxwell)计算有机层的电流密度分布。结果在图42和图43中示出。由图43中的直线L(长度10nm)示出的部分的积分值为1.48×10-6A/m。
[比较例6-1]
首先，作为电磁场模拟的模型，设定具有图39A所示的配置的显示装置。在下文中，描述层的设定条件。
第二电极：MgAg合金电极，
有机层：厚度100nm，介电常数ε＝4.35×10-6[S/m]，以及相对介电常数εr＝3，
第一电极：Al电极。
接着，使用上述模型通过电磁场模拟(ANSYS Maxwell)计算有机层的电流密度分布。结果在图44中示出。由图44中的直线L(长度10nm)示出的部分的积分值为1.75×10-6A/m。
[比较例6-3]
首先，作为电磁场模拟的模型，设定具有图39B所示的配置的显示装置。在下文中，描述层的设定条件。
第二电极：MgAg合金电极，
有机层：厚度100nm，介电常数ε＝4.35×10-6[S/m]，以及相对介电常数εr＝3，
绝缘层：材料SiN，介电常数ε＝0[S/m]，相对介电常数εr＝7，
第一电极：Al电极。
接着，使用上述模型通过电磁场模拟(ANSYS Maxwell)计算有机层的电流密度分布。结果在图45和图46中示出。由图46中的直线L(长度10nm)示出的部分的积分值为2.50×10-6A/m。
从实例6-1和6-2以及比较例6-1的电磁场模拟的分析结果可以看出，当第一电极上的有机层的厚度是恒定的时，即，有机层的高度是恒定的，可以抑制第一电极的外周边缘部分上的电流值。
已经具体描述了本公开的第一实施方式至第四实施方式及其变形例。然而，本公开并不限于第一实施方式至第四实施方式及其变形例，并且可能存在基于本公开的技术构思的各种变形例。
例如，第一实施方式至第四实施方式及其变形例中给出的配置、方法、步骤、形状、材料、数值等仅是实例，并且可以根据需要使用与实施方式和变形例不同的配置、方法、步骤、形状、数值等。
此外，在不背离本公开的主旨的情况下，在第一实施方式至第四实施方式及其变形例中给出的配置、方法、步骤、形状、材料、数值等可以彼此组合。
此外，在第一实施方式至第四实施方式及其变形例中逐阶梯描述的数值范围中，一个阶梯的数值范围的上限值或下限值可以被另一阶梯的数值范围的上限值和下限值代替。
另外，第一实施方式至第四实施方式及其变形例中例示的材料可以单独使用，也可以并用两种以上，除非有特别说明。
本公开还可以采用以下配置。
(1)一种显示装置，包括：
多个第一电极，每个第一电极为每个像素设置；
绝缘层，包含硅化合物，设置在第一电极之间，并且覆盖第一电极的外周边缘部分；
第一界面层，包含第一氧化硅并且设置在第一电极与绝缘层之间的界面处；
有机层，包括发光层，并且设置在第一电极和绝缘层上，对于所有像素共用；以及
第二电极，设置在有机层上，其中，
绝缘层在有机层侧的表面部分中包含第二氧化硅。
(2)根据(1)所述的显示装置，其中，绝缘层在有机层侧的表面部分中还包含氮化硅。
(3)根据(2)所述的显示装置，其中，
硅化合物包含氮化硅，并且
有机层侧的表面部分中包含的第二氧化硅与第二氧化硅和氮化硅的总量的比率是80％以上。
(4)根据(1)至(3)中任一项所述的显示装置，其中，绝缘层的组成从块体朝向有机层侧的表面连续变化。
(5)根据(1)至(3)中任一项所述的显示装置，其中，
绝缘层包括块体层，包含硅化合物；以及第二界面层，包含第二氧化硅并且设置在块体层与有机层之间的界面处。
(6)根据(5)所述的显示装置，其中，第二界面层的平均厚度为10nm以下。
(7)根据(5)或(6)所述的显示装置，其中，
第二界面层包括两层或多于两层，并且
两层或多于两层中的至少一层包含第二氧化硅。
(8)根据(5)或(6)所述的显示装置，其中，
第二界面层包括第一层，包含第二氧化硅；以及第二层，包含氮化硅或氮氧化硅中的至少一种类型，并且设置在第一层上。
(9)根据(5)至(8)中任一项所述的显示装置，还包括：
中间层，包含氟化硅并且设置在第二界面层与块体层之间。
(10)根据(5)至(9)中任一项所述的显示装置，其中，第二界面层覆盖块体层的主表面和块体层的边缘。
(11)根据(10)所述的显示装置，其中，第二界面层的覆盖块体层的边缘的部分与第二界面层的覆盖块体层的主表面的部分具有不同的组成。
(12)根据(11)所述的显示装置，其中，第二界面层的覆盖绝缘层的边缘的部分带正电。
(13)根据(1)至(12)中任一项所述的显示装置，其中，第一界面层的平均厚度小于15nm。
(14)根据(1)至(13)中任一项所述的显示装置，其中，绝缘层带正电。
(15)根据(1)至(14)中任一项所述的显示装置，其中，硅化合物包含氮化硅。
(16)根据(15)所述的显示装置，其中，
绝缘层还包含氢，并且
源自N-H键的峰值强度IN-H与源自Si-H键的峰值强度ISi-H的峰值强度比(IN-H/ISi-H)小于4，峰值强度比是通过由X射线光电子能谱法分析绝缘层而获得的。
(17)根据(1)至(16)中任一项所述的显示装置，其中，第一电极包括氧化物导电层。
(18)根据(1)至(17)中任一项所述的显示装置，其中，
有机层包括在与多个第一电极的各个外周边缘部分对应的部分中设置的多个凸部，部分是第二电极侧的表面，并且
凸部内部区域中的有机层的厚度是基本上恒定的。
(19)根据(18)所述的显示装置，其中，
第一界面层具有在多个第一电极上方分别设置的多个第一开口，绝缘层具有在多个第一电极上方分别设置的多个第二开口，并且绝缘层的开口率高于第一界面层的开口率。
(20)根据(18)或(19)所述的显示装置，其中，
第一界面层具有在多个第一电极上方分别设置的多个第一开口，绝缘层具有在多个第一电极上方分别设置的多个第二开口，并且第一开口的外周边缘位于第二开口的外周边缘内侧。
(21)根据(20)所述的显示装置，其中，
第一界面层具有相对于第二开口的外周边缘突出的突出部，并且突出部的厚度随着距第一开口的距离的增加而增加。
(22)根据(1)至(21)中任一项所述的显示装置，其中，第一电极包含氧化铟和氧化锡。
(23)根据(1)至(22)中任一项所述的显示装置，其中，像素具有谐振由发光元件生成的光的谐振器结构。
(24)一种电子装置，包括：
根据(1)至(23)中任一项的显示装置。
(25)一种显示装置，包括：
多个第一电极，每个第一电极为每个像素设置；
绝缘层，包含硅化合物并且设置在第一电极之间；
第一界面层，包含第一氧化硅并且设置在第一电极的侧表面与绝缘层的侧表面之间；
有机层，包括发光层，并且设置在第一电极和绝缘层上，对于所有像素共用；以及
第二电极，设置在有机层上，其中，
第一电极上的有机层的厚度是基本上恒定的。
(26)根据(24)所述的显示装置，其中，在第一电极上的有机层的高度H1和在第一电极周围的部分中的有机层的高度H2满足关系H1≤H2。
(27)根据(25)或(26)所述的显示装置，其中，第一电极的高度h1、第一界面层的高度h2和绝缘层的高度h3满足关系h1≤h2≤h3。
(28)根据(25)至(27)中任一项所述的显示装置，其中，第一界面层覆盖第一电极的外周边缘部分。
(29)根据(25)至(27)中任一项所述的显示装置，其中，第一界面层和绝缘层覆盖第一电极的外周边缘部分。
(30)根据(25)至(29)中任一项所述的显示装置，其中，第一界面层具有对应于多个第一电极分别设置的多个第一开口，绝缘层具有对应于多个第一电极分别设置的多个第二开口，并且绝缘层的开口率高于第一界面层的开口率。
(31)根据(25)至(30)中任一项所述的显示装置，其中，第一电极包含氧化铟和氧化锡。
(32)根据(25)至(31)中任一项所述的显示装置，其中，绝缘层在有机层侧的表面部分中包含第二氧化硅。
(33)根据(25)至(32)中任一项所述的显示装置，其中，绝缘层具有分别围绕多个第一电极的多个倾斜面。
(34)根据(25)至(33)中任一项所述的显示装置，其中，像素具有谐振由发光元件生成的光的谐振器结构。
(35)一种显示装置，包括：
多个第一电极，每个第一电极为每个像素设置；
绝缘层，设置在第一电极之间；
第一界面层，设置在第一电极的侧表面与绝缘层的侧表面之间；
有机层，包括发光层，并且设置在第一电极和绝缘层上，对于所有像素共用；以及
第二电极，设置在有机层上，其中，
第一电极上的有机层的厚度是基本上恒定的。
(36)一种电子装置，包括：根据(25)至(35)中任一项的显示装置。
参考符号列表
10、101、102、103、104、105、20A、20B、以及30A 显示装置
11 基板
12 发光元件
12A和12D 第一电极
12A1 电极层
12B 有机层
12B1 空穴注入层
12B2 空穴传输层
12B3 发光层
12B4 电子传输层
12C 第二电极
12CA 凸部
12D1 金属层
12D2 氧化物导电层
13、131、132、133、134、23、43 绝缘层
13A、23A和43A 块体层
13A1 光致抗蚀剂层
13B、13D、13E、23B和43B 第二界面层
13C 中间层
13D1 第一层
13D2 第二层
13H、14H和43H 开口
14和24 第一界面层
14A 突出部
15 保护层
16 彩色滤光片
17 填充树脂层
18 对向基板
23A1 光致抗蚀剂层
43C 倾斜面
100R、100G和100B 子像素
110A 显示区域
110B 外围区域
120 信号线驱动电路
130 扫描线驱动电路
120A 信号线
130A 扫描线
140 像素驱动电路
310 数字静态相机(电子装置)
320 头戴式显示器(电子装置)
330 电视装置(电子装置)
400 照明装置

Claims (36)

1.一种显示装置，包括：
多个第一电极，每个第一电极针对每个像素设置；
含硅化合物的绝缘层，设置在所述第一电极之间，并且覆盖所述第一电极的外周边缘部分；
第一界面层，包含第一氧化硅并且设置在所述第一电极与所述绝缘层之间的界面处；
有机层，包括发光层，并且设置在所述第一电极和所述绝缘层上，对于所有像素共用；以及
第二电极，设置在所述有机层上，其中，
所述绝缘层在所述有机层侧的表面部分中包含第二氧化硅。
2.根据权利要求1所述的显示装置，其中，所述绝缘层在所述有机层侧的所述表面部分中还包含氮化硅。
3.根据权利要求2所述的显示装置，其中，
所述硅化合物包含氮化硅，并且
在所述有机层侧的所述表面部分中包含的所述第二氧化硅与所述第二氧化硅和所述氮化硅的总量的比率是80％以上。
4.根据权利要求1所述的显示装置，其中，所述绝缘层的组成从块体朝向所述有机层侧的表面连续变化。
5.根据权利要求1所述的显示装置，其中，
所述绝缘层包括：
块体层，包含所述硅化合物；以及
第二界面层，包含所述第二氧化硅并且设置在所述块体层与所述有机层之间的界面处。
6.根据权利要求5所述的显示装置，其中，所述第二界面层的平均厚度是10nm以下。
7.根据权利要求5所述的显示装置，其中，
所述第二界面层包括两层或多于两层，并且
所述两层或多于两层中的至少一层包含所述第二氧化硅。
8.根据权利要求5所述的显示装置，其中，
所述第二界面层包括：
第一层，包含所述第二氧化硅；以及
第二层，包含氮化硅和氮氧化硅中的至少一种类型，并且设置在所述第一层上。
9.根据权利要求5所述的显示装置，还包括：
中间层，包含氟化硅并且设置在所述第二界面层与所述块体层之间。
10.根据权利要求5所述的显示装置，其中，所述第二界面层覆盖所述块体层的主表面和所述块体层的边缘。
11.根据权利要求10所述的显示装置，其中，所述第二界面层的覆盖所述块体层的所述边缘的部分与所述第二界面层的覆盖所述块体层的所述主表面的部分具有不同的组成。
12.根据权利要求11所述的显示装置，其中，所述第二界面层的覆盖所述绝缘层的边缘的部分是带正电的。
13.根据权利要求1所述的显示装置，其中，所述第一界面层的平均厚度小于15nm。
14.根据权利要求1所述的显示装置，其中，所述绝缘层是带正电的。
15.根据权利要求1所述的显示装置，其中，所述硅化合物包含氮化硅。
16.根据权利要求15所述的显示装置，其中，
所述绝缘层还包含氢，并且
源自N-H键的峰值强度IN-H与源自Si-H键的峰值强度ISi-H的峰值强度比(IN-H/ISi-H)小于4，通过由X射线光电子能谱法分析所述绝缘层来获得所述峰值强度比。
17.根据权利要求1所述的显示装置，其中，所述第一电极包括氧化物导电层。
18.根据权利要求1所述的显示装置，其中，
所述有机层包括在与所述多个第一电极的各个外周边缘部分对应的部分中设置的多个凸部，与各个外周边缘部分对应的所述部分是所述第二电极侧的表面，并且
在所述凸部内的区域中的所述有机层的厚度是基本上恒定的。
19.根据权利要求18所述的显示装置，其中，
所述第一界面层具有在所述多个第一电极上方分别设置的多个第一开口，
所述绝缘层具有在所述多个第一电极上方分别设置的多个第二开口，并且
所述绝缘层的开口率高于所述第一界面层的开口率。
20.根据权利要求18所述的显示装置，其中，
所述第一界面层具有在所述多个第一电极上方分别设置的多个第一开口，
所述绝缘层具有在所述多个第一电极上方分别设置的多个第二开口，并且
所述第一开口的外周边缘位于所述第二开口的外周边缘内侧。
21.根据权利要求20所述的显示装置，其中，
所述第一界面层具有相对于所述第二开口的所述外周边缘突出的突出部，并且
所述突出部的厚度随着距所述第一开口的距离的增加而增加。
22.根据权利要求1所述的显示装置，其中，所述第一电极包含氧化铟和氧化锡。
23.根据权利要求1所述的显示装置，其中，所述像素具有谐振由发光元件生成的光的谐振器结构。
24.一种电子装置，包括：
根据权利要求1所述的显示装置。
25.一种显示装置，包括：
多个第一电极，每个第一电极针对每个像素设置；
绝缘层，包含硅化合物并且设置在所述第一电极之间；
第一界面层，包含第一氧化硅并且设置在所述第一电极的侧表面与所述绝缘层的侧表面之间；
有机层，包括发光层，并且设置在所述第一电极和所述绝缘层上，对于所有像素共用；以及
第二电极，设置在所述有机层上，其中，
所述第一电极上的所述有机层的厚度是基本上恒定的。
26.根据权利要求25所述的显示装置，其中，在所述第一电极上的所述有机层的高度H1和在所述第一电极周围的部分中的所述有机层的高度H2满足关系H1≤H2。
27.根据权利要求25所述的显示装置，其中，所述第一电极的高度h1、所述第一界面层的高度h2和所述绝缘层的高度h3满足关系h1≤h2≤h3。
28.根据权利要求25所述的显示装置，其中，所述第一界面层覆盖所述第一电极的外周边缘部分。
29.根据权利要求25所述的显示装置，其中，所述第一界面层和所述绝缘层覆盖所述第一电极的外周边缘部分。
30.根据权利要求25所述的显示装置，其中，
所述第一界面层具有对应于所述多个第一电极分别设置的多个第一开口，
所述绝缘层具有对应于所述多个第一电极分别设置的多个第二开口，并且
所述绝缘层的开口率高于所述第一界面层的开口率。
31.根据权利要求25所述的显示装置，其中，所述第一电极包含氧化铟和氧化锡。
32.根据权利要求25所述的显示装置，其中，所述绝缘层在所述有机层侧的表面部分中包含第二氧化硅。
33.根据权利要求25所述的显示装置，其中，所述绝缘层具有分别围绕所述多个第一电极的多个倾斜面。
34.根据权利要求25所述的显示装置，其中，所述像素具有谐振由发光元件生成的光的谐振器结构。
35.一种显示装置，包括：
多个第一电极，每个第一电极针对每个像素设置；
绝缘层，设置在所述第一电极之间；
第一界面层，设置在所述第一电极的侧表面与所述绝缘层的侧表面之间；
有机层，包括发光层，并且设置在所述第一电极和所述绝缘层上，对于所有像素共用；以及
第二电极，设置在所述有机层上，其中，
所述第一电极上的所述有机层的厚度是基本上恒定的。
36.一种电子装置，包括：
根据权利要求25所述的显示装置。
CN201980076056.6A 2018-11-28 2019-11-28 显示装置和电子装置 Pending CN113170550A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018222474 2018-11-28
JP2018-222474 2018-11-28
PCT/JP2019/046664 WO2020111202A1 (ja) 2018-11-28 2019-11-28 表示装置および電子機器

Publications (1)

Publication Number Publication Date
CN113170550A true CN113170550A (zh) 2021-07-23

Family

ID=70853984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980076056.6A Pending CN113170550A (zh) 2018-11-28 2019-11-28 显示装置和电子装置

Country Status (6)

Country Link
US (1) US20220013593A1 (zh)
JP (1) JP7464335B2 (zh)
KR (1) KR20210095136A (zh)
CN (1) CN113170550A (zh)
DE (1) DE112019005931T5 (zh)
WO (1) WO2020111202A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651088B (zh) * 2020-06-16 2022-08-05 武汉华星光电半导体显示技术有限公司 触控显示面板及其制作方法
KR20220030361A (ko) * 2020-08-28 2022-03-11 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
TW202223862A (zh) * 2020-11-17 2022-06-16 日商索尼集團公司 顯示裝置及電子機器
CN116670745A (zh) * 2020-12-22 2023-08-29 索尼集团公司 显示装置及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183433A1 (en) * 2003-03-06 2004-09-23 Samsung Sdi Co., Ltd. Assembly of organic electroluminescence
US20050057154A1 (en) * 2003-07-30 2005-03-17 Optrex Corporation Organic EL display device and method for fabricating the same
US20050245078A1 (en) * 2004-04-28 2005-11-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and semiconductor device
US20070278946A1 (en) * 2006-06-02 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device
CN104218062A (zh) * 2013-05-29 2014-12-17 索尼公司 显示单元、制造显示单元的方法以及电子设备
US20170141167A1 (en) * 2015-11-16 2017-05-18 Japan Display Inc. Display device and method for manufacturing display device
WO2018147050A1 (ja) * 2017-02-13 2018-08-16 ソニー株式会社 表示装置、および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212815B2 (ja) 2001-02-21 2009-01-21 株式会社半導体エネルギー研究所 発光装置
JP2004127933A (ja) 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2007242592A (ja) * 2006-02-02 2007-09-20 Seiko Epson Corp 発光装置、発光装置の製造方法、露光装置、及び電子機器
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP5056834B2 (ja) * 2009-11-24 2012-10-24 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
JP2012114073A (ja) * 2010-11-04 2012-06-14 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP5708152B2 (ja) 2011-03-31 2015-04-30 ソニー株式会社 表示装置およびその製造方法
JP2017062884A (ja) * 2015-09-24 2017-03-30 ソニー株式会社 表示装置及び発光装置
JP2018063910A (ja) 2016-10-14 2018-04-19 株式会社ジャパンディスプレイ 表示装置
US10847744B2 (en) * 2017-03-21 2020-11-24 Sony Semiconductor Solutions Corporation Light emitting element, display device, and electronic apparatus
JP2018181578A (ja) 2017-04-12 2018-11-15 株式会社ジャパンディスプレイ 表示装置
US11730017B2 (en) * 2018-11-13 2023-08-15 Samsung Display Co., Ltd. Display device and method of fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183433A1 (en) * 2003-03-06 2004-09-23 Samsung Sdi Co., Ltd. Assembly of organic electroluminescence
US20050057154A1 (en) * 2003-07-30 2005-03-17 Optrex Corporation Organic EL display device and method for fabricating the same
US20050245078A1 (en) * 2004-04-28 2005-11-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and semiconductor device
US20070278946A1 (en) * 2006-06-02 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device
CN104218062A (zh) * 2013-05-29 2014-12-17 索尼公司 显示单元、制造显示单元的方法以及电子设备
US20170141167A1 (en) * 2015-11-16 2017-05-18 Japan Display Inc. Display device and method for manufacturing display device
WO2018147050A1 (ja) * 2017-02-13 2018-08-16 ソニー株式会社 表示装置、および電子機器

Also Published As

Publication number Publication date
WO2020111202A1 (ja) 2020-06-04
JPWO2020111202A1 (ja) 2021-10-07
DE112019005931T5 (de) 2021-08-12
JP7464335B2 (ja) 2024-04-09
KR20210095136A (ko) 2021-07-30
US20220013593A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
CN113170550A (zh) 显示装置和电子装置
US9711751B2 (en) Organic light emitting display device
US9978824B2 (en) Organic light emitting display device
US8847215B2 (en) Organic light-emitting diode and method of fabricating the same
TWI258110B (en) Organic electroluminescence display panel
US9455414B2 (en) Array substrate, manufacturing method thereof, and display device
KR101454752B1 (ko) 유기발광다이오드표시장치 및 그 제조 방법
JP4626659B2 (ja) 表示装置
CN106992201B (zh) 有机发光显示装置
US20060273712A1 (en) Organic electroluminescence display apparatus
JP2008210740A (ja) 表示装置
JP2011204377A (ja) 光学機能膜およびその製造方法、並びに表示装置およびその製造方法
KR20060050803A (ko) 표시 장치 및 그 제조 방법
KR20150133184A (ko) 표시 장치 및 그 제조 방법 및 전자 기기
CN106981499A (zh) 有机发光二极管显示装置
CN1543270A (zh) 彩色发光显示装置
JP2013207010A (ja) 発光素子、発光素子の製造方法、表示装置および照明装置
CN107946474B (zh) 有机发光二极管面板及其制备方法、显示装置
US20210351266A1 (en) Light-emitting element, display device, and electronic equipment
JP2004227854A (ja) エレクトロルミネッセンス表示装置
KR101604495B1 (ko) 유기발광다이오드 표시장치 및 이를 제조하는 방법
US8927970B2 (en) Organic electroluminescence device and method for manufacturing the same
JP2018004952A (ja) 表示装置およびその作製方法
WO2018207484A1 (ja) 表示装置および電子機器
WO2021201026A1 (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination