JP2016535487A5 - - Google Patents

Claims (15)

1. 回路であって、
   第1の入力電圧を受け取るように構成された制御端子、第1の端子、および第2の端子を有する第1のトランジスタと、
   第2の入力電圧を受け取るように構成された制御端子、第1の端子、および第2の端子を有する第2のトランジスタであって、前記第1のトランジスタの前記第1の端子が前記第2のトランジスタの前記第1の端子に結合され、かつ第1の基準電圧に選択的に結合される、第2のトランジスタと、
   第1のインバータおよび第2のインバータであって、前記第1のインバータの出力が前記第2のインバータの入力に結合され、前記第2のインバータの出力が前記第1のインバータの入力に結合され、前記第1のインバータのバイアス端子が前記第1のトランジスタの前記第2の端子に結合され、前記第2のインバータのバイアス端子が前記第2のトランジスタの前記第2の端子に結合される、第1のインバータおよび第2のインバータと
   を備え、
   前記第1のインバータが、
   制御端子、第1の端子、および第2の端子を有する第3のトランジスタ、
   制御端子、第1の端子、および第2の端子を有する第4のトランジスタ、ならびに
   前記第3のトランジスタの前記制御端子と前記第4のトランジスタの前記制御端子との間に結合される第1のコンデンサ
   を備え、
   前記第2のインバータが、
   制御端子、第1の端子、および第2の端子を有する第5のトランジスタ、
   制御端子、第1の端子、および第2の端子を有する第6のトランジスタ、ならびに
   前記第5のトランジスタの前記制御端子と前記第6のトランジスタの前記制御端子との間に結合される第2のコンデンサ
   を備え、
   前記第1および第2のインバータがディセーブルであるとき、前記第3、第4、第5、および第6のトランジスタの前記第1および第2の端子ならびに前記第4および第6のトランジスタの前記制御端子が基準電圧に結合され、前記第3および第5のトランジスタの前記制御端子が前記基準電圧未満の電圧に結合される、回路。
2. 前記第1および第2のインバータがディセーブルであるとき、前記第3および第5のトランジスタの前記制御端子が電源電圧未満のMOSトランジスタ閾値電圧に結合される、請求項1に記載の回路。
3. 前記第3のトランジスタの前記制御端子および前記第5のトランジスタの前記制御端子に結合される事前充電回路をさらに備える、請求項1に記載の回路。
4. 前記事前充電回路が、前記第3のトランジスタの前記制御端子に結合される第1の端子、および第2の端子を有する第7のトランジスタ、ならびに前記第5のトランジスタの前記制御端子に結合される第1の端子を有する第8のトランジスタを備える、請求項3に記載の回路。
5. 前記第7のトランジスタの前記第2の端子および前記第8のトランジスタの前記第2の端子が基準発生器に結合される、請求項4に記載の回路。
6. 前記基準発生器が、前記第7のトランジスタの前記第2の端子および前記第8のトランジスタの前記第2の端子に結合される制御端子を有する第9のトランジスタを備え、前記第9のトランジスタが、基準電圧に結合される第1の端子ならびに前記第9のトランジスタの前記制御端子および負荷に結合される第2の端子をさらに備える、請求項5に記載の回路。
7. 前記事前充電回路が、前記第3のトランジスタの前記制御端子に結合される第1の端子および基準発生器に結合される第2の端子を有する第1の抵抗器、ならびに前記第5のトランジスタの前記制御端子に結合される第1の端子および前記基準発生器に結合される第2の端子を有する第2の抵抗器を備える、請求項3に記載の回路。
8. 前記基準発生器が、前記第1の抵抗器の前記第2の端子および前記第2の抵抗器の前記第2の端子に結合される制御端子を有する第9のトランジスタを備え、前記第9のトランジスタが、基準電圧に結合される第1の端子ならびに前記第9のトランジスタの前記制御端子および負荷に結合される第2の端子をさらに備える、請求項7に記載の回路。
9. 第1のトランジスタの制御端子上に第1の入力電圧を受け取るステップであって、前記第1のトランジスタが第1の端子および第2の端子を有する、ステップと、
   第2のトランジスタの制御端子上に第2の入力電圧を受け取るステップであって、前記第2のトランジスタが第1の端子および第2の端子を有し、前記第2のトランジスタの前記第1の端子が前記第1のトランジスタの前記第1の端子に結合され、第1の基準電圧に選択的に結合される、ステップと、
   前記第1のトランジスタの前記第2の端子からの差動信号の第1の成分を第1のインバータのバイアス端子に結合するステップと、
   前記第2のトランジスタの前記第2の端子からの前記差動信号の第2の成分を第2のインバータのバイアス端子に結合するステップであって、前記第1のインバータの出力が前記第2のインバータの入力に結合され、前記第2のインバータの出力が前記第1のインバータの入力に結合される、ステップと、
   前記第2のインバータの前記出力からの出力信号を、前記第1のインバータの前記入力において第4のトランジスタの制御端子および第1のコンデンサの第1の端子に結合して、前記出力信号を前記第1のコンデンサを通して第3のトランジスタの制御端子に結合するステップと、
   前記第1のインバータの前記出力からの出力信号を、前記第2のインバータの前記入力において第6のトランジスタの制御端子および第2のコンデンサの第1の端子に結合して、前記出力信号を前記第2のコンデンサを通して第5のトランジスタの制御端子に結合するステップと
   を含む、方法。
10. 前記第3のトランジスタの前記制御端子に結合される第1の端子を有する第7のトランジスタ、および前記第5のトランジスタの前記制御端子に結合される第1の端子を有する第8のトランジスタを通して、第2の基準電圧を選択的に結合するステップによって、前記第3のトランジスタの前記制御端子および前記第5のトランジスタの前記制御端子を事前充電するステップをさらに含む、請求項9に記載の方法。
11. 第3の基準電圧に結合される第1の端子ならびに第9のトランジスタの制御端子および負荷に結合される第2の端子を有する前記第9のトランジスタ中の前記第2の基準電圧を生成するステップをさらに含む、請求項10に記載の方法。
12. 前記第3のトランジスタの前記制御端子に結合される第1の端子を有する第1の抵抗器、および前記第5のトランジスタの前記制御端子に結合される第1の端子を有する第2の抵抗器を通して、第2の基準電圧を結合するステップによって、前記第3のトランジスタの前記制御端子および前記第5のトランジスタの前記制御端子を事前充電するステップをさらに含む、請求項9に記載の方法。
13. 第3の基準電圧に結合される第1の端子ならびに第9のトランジスタの制御端子および負荷に結合される第2の端子を有する前記第9のトランジスタ中の前記第2の基準電圧を生成するステップをさらに含む、請求項12に記載の方法。
14. 前記第1および第2のインバータがディセーブルであるとき、前記第3、第4、第5、および第6のトランジスタの前記第1および第2の端子ならびに前記第4および第6のトランジスタの前記制御端子が基準電圧に結合され、前記第3および第5のトランジスタの前記制御端子が前記基準電圧未満の電圧に結合される、請求項9に記載の方法。
15. 前記第1および第2のインバータがディセーブルであるとき、前記第3および第5のトランジスタの前記制御端子が電源電圧未満のMOSトランジスタ閾値電圧に結合される、請求項9に記載の方法。