JP2016513914A5 - - Google Patents

Description

[0069]特許請求の範囲は、上で説明した正確な構成及び構成要素に限定されないことを理解されたい。上で説明した方法及び装置の配置、動作及び詳細には、特許請求の範囲を逸脱することなく、様々な修正、変更及び変形が加えられ得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
入力信号を第１の電圧レベルから第２の電圧レベルにレベルシフトするための回路であって、
前記入力信号を昇圧するように構成された交流（ＡＣ）結合電圧昇圧回路と、それにより前記電圧昇圧回路の第１及び第２のノードが前記第１の電圧レベル以上の電圧値を有する、
前記第２の電圧レベルまでの大きさを有する第１の出力信号を生成するように構成された第１の論理インバータと、ここにおいて、前記電圧昇圧回路の前記第１のノードが前記第１の論理インバータの入力に結合される、
前記第２の電圧レベルまでの大きさを有する第２の出力信号を生成するように構成された第２の論理インバータと、ここにおいて、前記電圧昇圧回路の前記第２のノードが前記第２の論理インバータの入力に結合される、
を備える回路。
［Ｃ２］
前記電圧昇圧回路が、
前記電圧昇圧回路の前記第１のノードに結合された、前記入力信号の論理反転を受け取るように構成された第１のキャパシタと、
前記電圧昇圧回路の前記第２のノードに結合された、前記入力信号を受け取るように構成された第２のキャパシタと
を備える、Ｃ１に記載のレベルシフティング回路。
［Ｃ３］
前記電圧昇圧回路が第３の電圧レベルによって電力が供給される、Ｃ１に記載のレベルシフティング回路。
［Ｃ４］
前記第３の電圧レベルが前記第１の電圧レベルに等しい、Ｃ３に記載のレベルシフティング回路。
［Ｃ５］
前記電圧昇圧回路が、閉じると前記第３の電圧レベルをそれぞれ前記電圧昇圧回路の前記第１及び第２のノードに接続するように構成された第１及び第２のスイッチを備え、前記電圧昇圧回路の前記第２のノードが前記第１のスイッチのための制御であり、前記電圧昇圧回路の前記第１のノードが前記第２のスイッチのための制御である、Ｃ３に記載のレベルシフティング回路。
［Ｃ６］
前記第１及び第２のスイッチが第１及び第２のｎチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備え、前記第１のトランジスタのゲートが前記電圧昇圧回路の前記第２のノードに結合され、前記第１のトランジスタのソースが前記電圧昇圧回路の前記第１のノードに結合され、前記第１のトランジスタのドレインが前記第３の電圧レベルに結合され、前記第２のトランジスタのゲートが前記電圧昇圧回路の前記第１のノードに結合され、前記第２のトランジスタのソースが前記電圧昇圧回路の前記第２のノードに結合され、前記第２のトランジスタのドレインが前記第３の電圧レベルに結合される、Ｃ５に記載のレベルシフティング回路。
［Ｃ７］
前記第１及び第２のノードの前記電圧値が、前記第１の電圧レベルと、前記第１及び第３の電圧レベルの合計の間であり、それらの値を含む、Ｃ３に記載のレベルシフティング回路。
［Ｃ８］
前記第３の電圧レベルが、前記第２の電圧レベルによって電力が供給され、また、追跡回路を介して前記第２の電圧レベルを追跡するように構成される、Ｃ３に記載のレベルシフティング回路。
［Ｃ９］
前記追跡回路がｐチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備え、前記ＭＯＳＦＥＴのソースが前記第２の電圧レベルに結合され、前記ＭＯＳＦＥＴのドレインが前記ＭＯＳＦＥＴのゲートに結合され、前記ＭＯＳＦＥＴの前記ゲートが前記第３の電圧レベルに結合される、Ｃ８に記載のレベルシフティング回路。
［Ｃ１０］
前記電圧昇圧回路の前記第１又は第２のノードが、前記入力信号が動的になる前に開始値に初期化されるように構成される、Ｃ１に記載のレベルシフティング回路。
［Ｃ１１］
閉じると、前記電圧昇圧回路の前記第１のノードを前記第１の論理インバータの前記入力に接続するように構成された第１のスイッチと、
閉じると、前記電圧昇圧回路の前記第２のノードを前記第２の論理インバータの前記入力に接続するように構成された第２のスイッチと、
閉じると、前記第１の論理インバータの前記入力を前記第１の電圧レベルのための基準電圧レベルに短絡するように構成された第３のスイッチと、
閉じると、前記第２の論理インバータの前記入力を前記第１の電圧レベルのための前記基準電圧レベルに短絡するように構成された第４のスイッチと
を更に備える、Ｃ１に記載のレベルシフティング回路。
［Ｃ１２］
前記基準電圧レベルが接地である、Ｃ１１に記載のレベルシフティング回路。
［Ｃ１３］
前記入力信号が前記第１又は第３のスイッチのうちの少なくとも１つの動作を制御し、前記入力信号の論理反転が前記第２又は第４のスイッチのうちの少なくとも１つの動作を制御する、Ｃ１１に記載のレベルシフティング回路。
［Ｃ１４］
前記入力信号の論理反転が前記第１の論理インバータの別の入力を駆動し、前記入力信号が前記第２の論理インバータの別の入力を駆動する、Ｃ１に記載のレベルシフティング回路。
［Ｃ１５］
前記第１又は第２の論理インバータのうちの少なくとも１つが相補性金属酸化膜半導体（ＣＭＯＳ）インバータを備える、Ｃ１に記載のレベルシフティング回路。
［Ｃ１６］
前記第２の電圧レベルが前記第１の電圧レベルより高い、Ｃ１に記載のレベルシフティング回路。
［Ｃ１７］
前記第２の出力信号が前記第１の出力信号の論理反転である、Ｃ１に記載のレベルシフティング回路。
［Ｃ１８］
入力信号を第１の電圧レベルから第２の電圧レベルにレベルシフトするための回路であって、前記回路が、
前記第１の電圧レベルによって電力が供給され、前記入力信号を昇圧するように構成された交流（ＡＣ）結合電圧昇圧回路と、それにより前記電圧昇圧回路の第１及び第２のノードが前記第１の電圧レベル以上の電圧値を有する、
前記第２の電圧レベルまでの大きさを有する第１の出力信号を生成するように構成された第１の論理インバータと、ここにおいて、前記電圧昇圧回路の前記第１のノードが前記第１の論理インバータの入力に結合される、
前記第２の電圧レベルまでの大きさを有する第２の出力信号を生成するように構成された第２の論理インバータと、ここにおいて、前記電圧昇圧回路の前記第２のノードが前記第２の論理インバータの入力に結合される、
を備える回路
を備える電子信号変換器。
［Ｃ１９］
前記入力信号が前記変換器のためのサンプリングクロック信号を備える、Ｃ１８に記載の変換器。
［Ｃ２０］
入力信号を第１の電圧レベルから第２の電圧レベルにレベルシフトする方法であって、
交流（ＡＣ）結合電圧昇圧回路内で前記入力信号を昇圧することと、それによって前記電圧昇圧回路の第１及び第２のノードが前記第１の電圧レベル以上の電圧値を有する、
前記第２の電圧レベルまでの大きさを有する第１の出力信号を第１の論理インバータから出力することと、ここにおいて、前記電圧昇圧回路の前記第１のノードが前記第１の論理インバータの入力に結合される、
前記第２の電圧レベルまでの大きさを有する第２の出力信号を第２の論理インバータから出力することと、ここにおいて、前記電圧昇圧回路の前記第２のノードが前記第２の論理インバータの入力に結合される、
を備える方法。

Claims (15)

1. 入力信号を第１の電圧レベルから第２の電圧レベルにレベルシフトするためのレベルシフティング回路であって、
   前記入力信号を昇圧するように構成された交流（ＡＣ）結合電圧昇圧回路と、それにより前記電圧昇圧回路の第１及び第２のノードが前記第１の電圧レベル以上の電圧値を有する、
   前記第２の電圧レベルまでの大きさを有する第１の出力信号を生成するように構成された第１の論理インバータと、ここにおいて、前記電圧昇圧回路の前記第１のノードが前記第１の論理インバータの入力と、前記入力信号の論理反転を受け取るように構成された第１のキャパシタとに直接接続される、
   前記第２の電圧レベルまでの大きさを有する第２の出力信号を生成するように構成された第２の論理インバータと、ここにおいて、前記電圧昇圧回路の前記第２のノードが前記第２の論理インバータの入力と、前記入力信号を受け取るように構成された第２のキャパシタとに直接接続され、前記電圧昇圧回路が第３の電圧レベルによって電力が供給され、前記第１の電圧レベルが前記第３の電圧レベルに等しい、
   を備える、レベルシフティング回路。
2. 前記電圧昇圧回路が、閉じると前記第３の電圧レベルをそれぞれ前記電圧昇圧回路の前記第１及び第２のノードに接続するように構成された第１及び第２のスイッチを備え、前記電圧昇圧回路の前記第２のノードが前記第１のスイッチのための制御であり、前記電圧昇圧回路の前記第１のノードが前記第２のスイッチのための制御である、請求項１に記載のレベルシフティング回路。
3. 前記第１及び第２のスイッチが第１及び第２のｎチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備え、前記第１のトランジスタのゲートが前記電圧昇圧回路の前記第２のノードに結合され、前記第１のトランジスタのソースが前記電圧昇圧回路の前記第１のノードに結合され、前記第１のトランジスタのドレインが前記第３の電圧レベルに結合され、前記第２のトランジスタのゲートが前記電圧昇圧回路の前記第１のノードに結合され、前記第２のトランジスタのソースが前記電圧昇圧回路の前記第２のノードに結合され、前記第２のトランジスタのドレインが前記第３の電圧レベルに結合される、請求項２に記載のレベルシフティング回路。
4. 前記第１及び第２のノードの前記電圧値が、前記第１の電圧レベルと、前記第１及び第３の電圧レベルの合計の間であり、それらの値を含む、請求項１に記載のレベルシフティング回路。
5. 前記第３の電圧レベルが、前記第２の電圧レベルによって電力が供給され、また、追跡回路を介して前記第２の電圧レベルを追跡するように構成される、請求項１に記載のレベルシフティング回路。
6. 前記追跡回路がｐチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備え、前記ＭＯＳＦＥＴのソースが前記第２の電圧レベルに結合され、前記ＭＯＳＦＥＴのドレインが前記ＭＯＳＦＥＴのゲートに結合され、前記ＭＯＳＦＥＴの前記ゲートが前記第３の電圧レベルに結合される、請求項５に記載のレベルシフティング回路。
7. 前記電圧昇圧回路の前記第１又は第２のノードが、前記入力信号が動的になる前に開始値に初期化されるように構成される、請求項１に記載のレベルシフティング回路。
8. 閉じると、前記電圧昇圧回路の前記第１のノードを前記第１の論理インバータの前記入力に接続するように構成された第１のスイッチと、
   閉じると、前記電圧昇圧回路の前記第２のノードを前記第２の論理インバータの前記入力に接続するように構成された第２のスイッチと、
   閉じると、前記第１の論理インバータの前記入力を前記第１の電圧レベルのための基準電圧レベルに短絡するように構成された第３のスイッチと、
   閉じると、前記第２の論理インバータの前記入力を前記第１の電圧レベルのための前記基準電圧レベルに短絡するように構成された第４のスイッチと
   を更に備える、請求項１に記載のレベルシフティング回路。
9. 前記基準電圧レベルが接地である、請求項８に記載のレベルシフティング回路。
10. 前記入力信号が前記第１又は第３のスイッチのうちの少なくとも１つの動作を制御し、前記入力信号の論理反転が前記第２又は第４のスイッチのうちの少なくとも１つの動作を制御する、請求項８に記載のレベルシフティング回路。
11. 前記入力信号の論理反転が前記第１の論理インバータの別の入力を駆動し、前記入力信号が前記第２の論理インバータの別の入力を駆動する、請求項１に記載のレベルシフティング回路。
12. 前記第２の電圧レベルが前記第１の電圧レベルより高い、請求項１に記載のレベルシフティング回路。
13. 前記第２の出力信号が前記第１の出力信号の論理反転である、請求項１に記載のレベルシフティング回路。
14. 請求項１に記載されているように入力信号を第１の電圧レベルから第２の電圧レベルにレベルシフトするための回路を備える電子信号変換器。
15. 入力信号を第１の電圧レベルから第２の電圧レベルにレベルシフトする方法であって、
    交流（ＡＣ）結合電圧昇圧回路内で前記入力信号を昇圧することと、それによって前記電圧昇圧回路の第１及び第２のノードが前記第１の電圧レベル以上の電圧値を有する、
    前記第２の電圧レベルまでの大きさを有する第１の出力信号を第１の論理インバータから出力することと、ここにおいて、前記電圧昇圧回路の前記第１のノードが前記第１の論理インバータの入力と、前記入力信号の論理反転を受け取るように構成された第１のキャパシタとに直接接続される、
    前記第２の電圧レベルまでの大きさを有する第２の出力信号を第２の論理インバータから出力することと、ここにおいて、前記電圧昇圧回路の前記第２のノードが前記第２の論理インバータの入力と、前記入力信号を受け取るように構成された第２のキャパシタとに直接接続され、前記電圧昇圧回路が第３の電圧レベルによって電力が供給され、前記第１の電圧レベルが前記第３の電圧レベルに等しい、
    を備える方法。