JP2016510201A5 - - Google Patents

Description

[0073] 開示される実施形態の先の説明は、当業者が開示された実施形態を製造または使用することを可能にするために提供される。これらの実施形態に対する様々な変更は、当業者にとって容易に明らかであろう、また、ここで定義される原理は、本開示の範囲から逸脱することなく他の実施形態に適用され得る。したがって、本開示は、ここに提示された実施形態に限定されるようには意図されず、以下の特許請求の範囲によって定義されるような原理および新規な特徴と一致する可能な最も広い範囲を与えられることとなる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
信号比較電圧範囲を拡大するための回路であって、前記回路は、
ラッチ回路と、
共通モード入力信号に応答する比較器と、前記比較器は前記ラッチ回路と動的ノードとに結合される、
前記動的ノードに結合され、前記動的ノードをバイアスすることを介して前記比較器の供給電圧範囲を拡大するように構成されたクロックトブースト回路と、
を備える回路。
［Ｃ２］
前記動的ノードは、接地よりも低い電圧に、または供給電圧よりも高い電圧にバイアスされる、Ｃ１に記載の回路。
［Ｃ３］
前記動的ノードは、前記比較器の接地リファレンスを提供する、Ｃ１に記載の回路。
［Ｃ４］
前記比較器は、
前記動的ノードに結合され、第１の入力信号に応答する第１のトランジスタと、
前記動的ノードに結合され、第２の入力信号に応答する第２のトランジスタと、を備え、
ここにおいて、前記比較器の出力は、前記接地リファレンスへの前記第１のトランジスタを通る第１の放電レートが前記接地リファレンスへの前記第２のトランジスタを通る第２の放電レートを越えるかを示す、Ｃ３に記載の回路。
［Ｃ５］
前記動的ノードは、前記比較器の供給リファレンスを提供する、Ｃ１に記載の回路。
［Ｃ６］
前記比較器は、
前記動的ノードに結合され、第１の入力信号に応答する第１のトランジスタと、
前記動的ノードに結合され、第２の入力信号に応答する第２のトランジスタと、を備え、
ここにおいて、前記比較器の出力は、前記供給リファレンスへの前記第１のトランジスタを通る第１の充電レートが前記供給リファレンスへの前記第２のトランジスタを通る第２の充電レートを越えるかを示す、Ｃ５に記載の回路。
［Ｃ７］
前記クロックトブースト回路は、
電圧供給と接地との間で結合されたインバータと、ここにおいて、前記インバータはクロック信号に応答し、前記インバータの出力は、キャパシタの第１の端子に結合される、
反転されたクロック信号に応答し、前記キャパシタの第２の端子を供給電圧に、または接地に、選択的に結合するように構成されたスイッチと、
を含む、Ｃ１に記載の回路。
［Ｃ８］
信号比較電圧範囲を拡大するための回路であって、前記回路は、
ラッチ回路と、
共通モード入力信号に応答する比較器と、前記比較器は前記ラッチ回路と動的ノードとに結合される、
前記動的ノードに結合されたキャパシタを含むクロックト回路と、ここにおいて、前記キャパシタは、クロック信号に応答し、選択的に充電され、前記キャパシタは、前記動的ノードを選択的にバイアスする、
を備える回路。
［Ｃ９］
前記キャパシタの第１の端子は、接地に選択的に結合され、前記キャパシタは、前記比較器の供給範囲を拡大するために、前記動的ノードを接地よりも低い電圧にバイアスする、Ｃ８に記載の回路。
［Ｃ１０］
前記クロックト回路は、
電圧供給と接地との間で結合されたインバータと、ここにおいて、前記インバータは前記クロック信号に応答し、前記インバータの出力は、前記キャパシタの前記第１の端子に結合される、
反転されたクロック信号に応答し、前記キャパシタの第２の端子を接地に選択的に結合するように構成されたスイッチと、
を備える、Ｃ９に記載の回路。
［Ｃ１１］
前記スイッチは、ｎ型の電界効果トランジスタを備える、Ｃ１０に記載の回路。
［Ｃ１２］
信号比較電圧範囲を拡大するための方法であって、前記方法は、
クロック信号に応答して動的回路の供給リファレンス、または、前記動的回路の接地リファレンスのうちの１つの電圧レベルを選択的にシフトすることを備える方法。
［Ｃ１３］
前記動的回路は、動的にラッチされた比較器を備える、Ｃ１２に記載の方法。
［Ｃ１４］
前記動的にラッチされた比較器は、前記比較器の第１のトランジスタを通り前記接地リファレンスへの第１の放電レートと、前記比較器の第２のトランジスタを通り前記接地リファレンスへの第２の放電レートとに基づいてラッチ回路への出力を生成するように構成された比較器を含み、ここにおいて、前記第１のトランジスタは、前記比較器において受信された共通モード入力信号の第１の入力信号に応答し、前記第２のトランジスタは、前記共通モード入力信号の第２の入力信号に応答する、Ｃ１３に記載の方法。
［Ｃ１５］
前記動的にラッチされた比較器は、動的ノードを介してクロックト回路に結合され、
クロックト回路のキャパシタの第１の端子を電圧供給に結合することと、前記キャパシタの第２の端子を、前記キャパシタを充電するために、リセット段階の間、接地に結合することと、
比較段階の間、前記キャパシタの前記第１の端子を前記接地に結合することと、
ここにおいて、前記キャパシタの前記第２の端子は、前記動的回路への前記接地リファレンスとして、前記接地よりも低い電圧レベルを供給するために、前記動的ノードに結合される、
をさらに備える、Ｃ１３に記載の方法。
［Ｃ１６］
クロックト回路は、クロックトブースト回路である、Ｃ１２に記載の方法。
［Ｃ１７］
差動信号ペアの共通モード電圧をブーストするための装置であって、前記装置は、
第１の入力信号を受信するように結合された第１のトランジスタと、ここにおいて、前記第１のトランジスタのソースは、動的ノードに結合される、
第２の入力信号を受信するように結合された第２のトランジスタと、ここにおいて、前記第２のトランジスタのソースは、前記動的ノードに結合される、
前記動的ノードに結合されたキャパシタを含むクロックトブースト回路と、ここにおいて、前記キャパシタは、クロック信号に応答して選択的に充電され、前記キャパシタは、前記共通モード電圧をブーストするために、前記動的ノードを選択的にバイアスする、
を含む動的にラッチされた比較器
を備える装置。
［Ｃ１８］
前記第１のトランジスタと前記第２のトランジスタは、ｎ型金属酸化膜半導体（ＮＭＯＳ）トランジスタであり、前記共通モード電圧をブーストすることは、接地よりも低い電圧へ前記動的ノードをバイアスすることを含む、Ｃ１７に記載の装置。
［Ｃ１９］
前記クロックトブースト回路は、
電圧供給と接地との間で結合されたインバータと、ここにおいて、前記インバータはクロック信号に応答し、前記インバータの出力は、前記キャパシタの第１の端子に結合される、
反転されたクロック信号に応答し、前記キャパシタの第２の端子を接地に選択的に結合するように構成されたスイッチと、
を含む、Ｃ１８に記載の回路。
［Ｃ２０］
前記第１のトランジスタと前記第２のトランジスタは、ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタであり、前記共通モード電圧をブーストすることは、供給電圧よりも高い電圧へ前記動的ノードをバイアスすることを含む、Ｃ１７に記載の装置。
［Ｃ２１］
前記クロックトブースト回路は、
電圧供給と接地との間で結合されたインバータと、ここにおいて、前記インバータはクロック信号に応答し、前記インバータの出力は、前記キャパシタの第１の端子に結合される、
反転されたクロック信号に応答し、前記キャパシタの第２の端子を前記供給電圧に選択的に結合するように構成されたスイッチと、
を含む、Ｃ２０に記載の回路。
［Ｃ２２］
共通モード入力信号を比較するための手段と、前記比較するための手段は、動的ノードに結合される、
信号比較電圧範囲を拡大するために前記動的ノードをバイアスするための手段と、を備える装置。
［Ｃ２３］
前記動的ノードをバイアスすることは、前記比較するための手段の供給範囲を拡大する、Ｃ２２に記載の装置。
［Ｃ２４］
前記動的ノードは、前記比較するための手段の供給リファレンスまたは接地リファレンスのうちの１つを提供する、Ｃ２２に記載の装置。
［Ｃ２５］
前記比較するための手段は、
前記動的ノードに結合され、第１の入力信号に応答する第１のトランジスタと、
前記動的ノードに結合され、第２の入力信号に応答する第２のトランジスタと、
を含み、
ここにおいて、前記比較するための手段の出力は、前記接地リファレンスへの前記第１のトランジスタを通る第１の放電レートが前記接地リファレンスへの前記第２のトランジスタを通る第２の放電レートを越えるかを示す、Ｃ２４に記載の装置。

Claims (12)

1. 信号比較電圧範囲を拡大するための回路であって、
   ラッチ回路と、
   共通モード入力信号に応答する比較器と、前記比較器は前記ラッチ回路と動的ノードとに結合される、
   前記動的ノードに結合され、前記動的ノードをバイアスすることを介して前記比較器の供給電圧範囲を拡大するように構成されたクロックトブースト回路と
   を備え、前記クロックトブースト回路は、
   電圧供給と接地との間で結合されたインバータ、ここにおいて、前記インバータはクロック信号に応答し、前記インバータの出力は、キャパシタの前記第１の端子に結合される、と、
   反転されたクロック信号に応答し、前記キャパシタの第２の端子を供給電圧に、または接地に、選択的に結合するように構成されたスイッチと
   を含む、回路。
2. 前記動的ノードは、接地よりも低い電圧に、または供給電圧よりも高い電圧にバイアスされる、請求項１に記載の回路。
3. 前記動的ノードは、前記比較器の接地リファレンスを提供する、請求項１に記載の回路。
4. 前記比較器は、
   前記動的ノードに結合され、第１の入力信号に応答する第１のトランジスタと、
   前記動的ノードに結合され、第２の入力信号に応答する第２のトランジスタと
   を備え、前記比較器の出力は、前記接地リファレンスへの前記第１のトランジスタを通る第１の放電レートが前記接地リファレンスへの前記第２のトランジスタを通る第２の放電レートを越えるかを示す、請求項３に記載の回路。
5. 前記動的ノードは、前記比較器の供給リファレンスを提供する、請求項１に記載の回路。
6. 前記比較器は、
   前記動的ノードに結合され、第１の入力信号に応答する第１のトランジスタと、
   前記動的ノードに結合され、第２の入力信号に応答する第２のトランジスタと
   を備え、前記比較器の出力は、前記供給リファレンスへの前記第１のトランジスタを通る第１の充電レートが前記供給リファレンスへの前記第２のトランジスタを通る第２の充電レートを越えるかを示す、請求項５に記載の回路。
7. 前記キャパシタは、前記クロック信号に応答し、選択的に充電され、前記キャパシタは、前記動的ノードを選択的にバイアスする、請求項１に記載の回路。
8. 前記キャパシタの第１の端子は、接地に選択的に結合され、前記キャパシタは、前記比較器の供給範囲を拡大するために、前記動的ノードを接地よりも低い電圧にバイアスする、請求項７に記載の回路。
9. 前記スイッチは、ｎ型の電界効果トランジスタを備える、請求項１に記載の回路。
10. 信号比較電圧範囲を拡大するための方法であって、
    クロック信号に応答して動的回路の供給リファレンス、または、前記動的回路の接地リファレンスのうちの１つの電圧レベルを選択的にシフトすること
    を備え、前記動的回路は、クロックトブースト回路に結合され、前記動的回路は、共通モード入力信号に応答するラッチ回路への出力を生成するように構成された比較器を備え、前記クロックトブースト回路は、
    電圧供給と接地との間で結合されたインバータ、ここにおいて、前記インバータはクロック信号に応答し、前記インバータの出力は、キャパシタの前記第１の端子に結合される、と、
    反転されたクロック信号に応答し、前記キャパシタの第２の端子を供給電圧に、または接地に、選択的に結合するように構成されたスイッチと
    を含む、方法。
11. 前記比較器は、前記比較器の第１のトランジスタを通り前記接地リファレンスへの第１の放電レートと、前記比較器の第２のトランジスタを通り前記接地リファレンスへの第２の放電レートとに基づいて前記ラッチ回路への前記出力を生成するように構成され、前記第１のトランジスタは、前記比較器において受信された前記共通モード入力信号の第１の入力信号に応答し、前記第２のトランジスタは、前記共通モード入力信号の第２の入力信号に応答する、請求項１０に記載の方法。
12. 前記動的にラッチされた比較器は、動的ノードを介してクロックト回路に結合され、
    クロックト回路のキャパシタの第１の端子を電圧供給に結合することと、前記キャパシタの第２の端子を、前記キャパシタを充電するために、リセット段階の間、接地に結合することと、
    比較段階の間、前記キャパシタの前記第１の端子を前記接地に結合することと、
    ここにおいて、前記キャパシタの前記第２の端子は、前記動的回路への前記接地リファレンスとして、前記接地よりも低い電圧レベルを供給するために、前記動的ノードに結合される、
    をさらに備える、請求項１１に記載の方法。