JP2018512589A5

JP2018512589A5 -

Info

Publication number: JP2018512589A5
Application number: JP2017550179A
Authority: JP
Filing date: 2016-03-25
Publication date: 2019-04-18
Anticipated expiration: 2036-03-25

Description

[0032] 本明細書で開示された実施形態に関連して説明された様々な例示的な論理ブロック、ユニット、ステップ、構成要素、およびモジュールは、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または本明細書で説明された機能を実施するように設計されたそれらの任意の組み合わせのようなプロセッサで実現または実施されることができる。汎用プロセッサは、マイクロプロセッサであることができるが、代替として、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであることができる。プロセッサはまた、コンピューティングデバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つ以上のマイクロプロセッサ、または任意の他のそのような構成との組み合わせとして実現されることができる。さらに、本明細書で説明されたモジュールおよび機能ブロックおよび実施形態を実現する回路は、様々なトランジスタタイプ、論理ファミリ、および設計手順を使用して実現されることができる。
[0033] 開示された実施形態の上記説明は、いかなる当業者であっても本開示を製造または使用できるように提供されている。これらの実施形態に対する様々な変更は、当業者にとって容易に明らかであり、本明細書で説明された包括的な原理は、本開示の精神又は範囲から逸脱することなく、他の実施形態に適用されることができる。よって、本明細書で提示された説明および図面が、本開示の現在好ましい実施形態を表し、よって、本開示によって広く想定される主題事項を代表するものであることが理解されるべきである。本開示の範囲が、当業者に自明となり得る他の実施形態を完全に包含することと、本開示の範囲が、相応して、添付の特許請求の範囲以外のものによって限定されないことがさらに理解される。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］ドループ検出器であって、
複数の入力ノードと、各入力ノードは、供給電圧を受け取るように構成される、
出力ノードと、
複数の検出器モジュールと、各検出器モジュールは、各入力モードに結合された入力端子と、前記出力ノードに結合された出力端子と、各入力ノードに結合された前記供給電圧におけるドループを検出し、前記供給電圧において前記ドループが検出されたとき、前記出力端子上の前記供給電圧に追従する出力電圧を出力するための電圧フォロワとして構成される入力追跡ユニットとを備える、
前記出力ノードに結合され、前記ドループが検出されたとき、制御信号を出力するように構成されたコンパレータと
備える、ドループ検出器。
［Ｃ２］各検出器モジュールは、前記複数の検出器モジュールのうちの他の検出器モジュールが前記複数の入力ノードのうちの他の入力ノードにおいて少なくとも１つのドループを検出する一方で、各検出器モジュールがそれの入力においてドループを検出しないとき、前記出力ノードから各検出器モジュールの前記出力端子を一時的に切断するために非線形フィードバックを提供するように構成される、Ｃ１に記載のドループ検出器。
［Ｃ３］各検出器モジュールは、前記入力端子と前記入力追跡ユニットとの間に配置された交流（ＡＣ）結合モジュールをさらに備える、Ｃ１に記載のドループ検出器。
［Ｃ４］前記ＡＣ結合モジュールは、キャパシタおよび抵抗器を含むハイパスフィルタを形成するように構成される、Ｃ３に記載のドループ検出器。
［Ｃ５］前記入力追跡ユニットは、
ゲート端子、ソース端子、およびドレイン端子を含む第１のｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタと、
前記第１のＰＭＯＳトランジスタの前記ゲート端子に結合された出力ピンと、前記第１のＰＭＯＳトランジスタの前記ソース端子に結合された負の入力ピンと、前記ＡＣ結合モジュールの前記キャパシタを通じて各検出器モジュールの前記入力端子に結合された正の入力ピンを含む演算増幅器と
を備える、Ｃ４に記載のドループ検出器。
［Ｃ６］前記第１のＰＭＯＳトランジスタの前記ソース端子および電圧源に結合された第１の電流源をさらに備える、Ｃ５に記載のドループ検出器。
［Ｃ７］各検出器モジュールは、前記第１のＰＭＯＳトランジスタの前記ドレイン端子に結合され、前記複数の検出器モジュールの間のミスマッチによって誘導されるドループ検出範囲の差を減らすように構成されたオフセットキャンセルモジュールをさらに備える、Ｃ５に記載のドループ検出器。
［Ｃ８］前記オフセットキャンセルモジュールは、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ、第２のＰＭＯＳトランジスタ、抵抗器、キャパシタ、および第２の電流源を含む電圧クランプを備える、Ｃ７に記載のドループ検出器。
［Ｃ９］前記第２のＰＭＯＳトランジスタおよび電圧源に結合された第３の電流源をさらに備える、Ｃ８に記載のドループ検出器。
［Ｃ１０］前記コンパレータは、少なくとも１つの供給電圧において前記ドループが検出されると決定するために前記出力電圧を基準電圧と比較するように構成される、Ｃ１に記載のドループ検出器。
［Ｃ１１］所定の範囲内の前記出力電圧の周波数のみをパスするように前記出力ノードと前記コンパレータとの間に配置されたバンドパスフィルタをさらに備える、Ｃ１に記載のドループ検出器。
［Ｃ１２］複数の供給電圧におけるドループを検出するための回路であって、
出力ノードと、
複数の検出器モジュールと、各検出器モジュールは、入力端子および出力端子を有し、各検出器モジュールの前記入力端子は、前記複数の供給電圧のうちの１つの供給電圧を受け取るものであり、前記複数の検出器モジュールの出力端子は、前記出力ノードで互いに結合される、
ここにおいて、各検出器モジュールは、前記供給電圧における前記ドループを検出するための入力追跡ループをさらに含み、
前記出力ノードに結合され、所定の範囲内の前記出力ノードで電圧の周波数をパスするように構成されたフィルタと、
前記フィルタに結合され、前記供給電圧において前記ドループが検出されたとき、制御電圧を出力するように構成されたコンパレータと
備える、回路。
［Ｃ１３］各検出器モジュールは、前記複数の検出器モジュールのうちの他の検出器モジュールが前記複数の入力ノードのうちの他の入力ノードにおいて少なくとも１つのドループを検出する一方で、各検出器モジュールがそれの入力においてドループを検出しないとき、前記出力ノードから各検出器モジュールの前記出力端子を一時的に切断するための非線形フィードバックを含む、Ｃ１２に記載の回路。
［Ｃ１４］各検出器モジュールは、前記複数の検出器モジュールの間のミスマッチによって誘導されるドループ検出範囲の差を実質的に減らすためのオフセットキャンセルループをさらに含む、Ｃ１２に記載の回路。
［Ｃ１５］各検出器モジュールは、前記入力端子と前記入力追跡ループとの間に配置された交流（ＡＣ）結合モジュールをさらに備える、Ｃ１４に記載の回路。
［Ｃ１６］前記ＡＣ結合モジュールは、前記入力端子および前記入力追跡ループに結合されたキャパシタ、および前記入力追跡ループおよび前記オフセットキャンセルループに結合された抵抗器を含む、Ｃ１５に記載の回路。
［Ｃ１７］前記コンパレータは、前記複数の供給電圧のうちの少なくとも１つにおいて前記ドループが検出されると決定するために前記出力ノードにおける前記電圧を基準電圧と比較するように構成される、Ｃ１２に記載の回路。
［Ｃ１８］複数の供給電圧におけるドループを検出するための装置であって、
ドループを検出するための複数の手段と、ドループを検出するための各手段は、前記複数の供給電圧のうちの１つの供給電圧を受け取り、ドループを検出するための各手段は、前記供給電圧における前記ドループを検出するための入力追跡ループを含む、
ドループを検出するための前記複数の手段の出力を結合するための手段と、
前記ドループが前記供給電圧において検出されたとき、制御電圧を出力するために結合するための前記手段に結合された比較するための手段と
を備える、装置。
［Ｃ１９］ドループを検出するための各手段は、ドループを検出するための他の手段が少なくとも１つのドループを検出する一方で、前記供給電圧においてドループが検出されないとき、結合するための前記手段からドループを検出するための各手段を切断するための手段を含む、Ｃ１８に記載の装置。
［Ｃ２０］ドループを検出するための各手段は、ドループを検出するための前記複数の手段の間のミスマッチによって誘導されるドループ検出範囲の差を実質的に減らすための手段を含む、Ｃ１８に記載の装置。

Claims

複数の供給電圧におけるドループを検出するための装置であって、
ドループを検出するための複数の手段と、ドループを検出するための各手段は、前記複数の供給電圧のうちの１つの供給電圧を受け取り、ドループを検出するための各手段は、前記供給電圧における前記ドループを検出するための入力追跡ループを含む、
ドループを検出するための前記複数の手段の出力を結合するための手段と、
前記ドループが前記供給電圧において検出されたとき、制御電圧を出力するために結合するための前記手段に結合された比較するための手段と
を備え、
ここにおいて、ドループを検出するための各手段は、ドループを検出するための他の手段が少なくとも１つのドループを検出する一方で、前記供給電圧においてドループが検出されないとき、結合するための前記手段からドループを検出するための各手段を切断するための手段を含む、装置。
ドループを検出するための各手段は、ドループを検出するための前記複数の手段の間のミスマッチによって誘導されるドループ検出範囲の差を実質的に減らすための手段を含む、請求項１に記載の装置。
請求項１に記載の前記装置を備える、ドループ検出器であって、
複数の入力ノードと、各入力ノードは、前記複数の供給電圧のうちのそれぞれの前記供給電圧を受け取るように構成される、
出力ノードと、
ドループを検出するための前記複数の手段を含む複数の検出器モジュールと、各検出器モジュールは、各入力ノードに結合された入力端子と、前記出力ノードに結合された出力端子と、各入力ノードに結合された前記供給電圧における前記ドループを検出し、前記供給電圧において前記ドループが検出されたとき、前記出力端子上の前記供給電圧に追従する出力電圧を出力するための電圧フォロワとして構成される入力追跡ユニットとを備える、
前記出力ノードに結合され、前記ドループが検出されたとき、前記制御信号を出力するように構成された、比較するための前記手段を含むコンパレータと
さらに備える、ドループ検出器。
各検出器モジュールは、前記複数の検出器モジュールのうちの他の検出器モジュールが前記複数の入力ノードのうちの他の入力ノードにおいて少なくとも１つのドループを検出する一方で、各検出器モジュールがそれの入力においてドループを検出しないとき、前記出力ノードから各検出器モジュールの前記出力端子を一時的に切断するために非線形フィードバックを提供するように構成される、請求項３に記載のドループ検出器。
各検出器モジュールは、前記入力端子と前記入力追跡ユニットとの間に配置された交流（ＡＣ）結合モジュールをさらに備える、請求項３に記載のドループ検出器。
前記ＡＣ結合モジュールは、キャパシタおよび抵抗器を含むハイパスフィルタを形成するように構成される、請求項５に記載のドループ検出器。
前記入力追跡ユニットは、
ゲート端子、ソース端子、およびドレイン端子を含む第１のｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタと、
前記第１のＰＭＯＳトランジスタの前記ゲート端子に結合された出力ピンと、前記第１のＰＭＯＳトランジスタの前記ソース端子に結合された負の入力ピンと、前記ＡＣ結合モジュールの前記キャパシタを通じて各検出器モジュールの前記入力端子に結合された正の入力ピンを含む演算増幅器と
を備える、請求項６に記載のドループ検出器。
前記第１のＰＭＯＳトランジスタの前記ソース端子および電圧源に結合された第１の電流源をさらに備える、請求項７に記載のドループ検出器。
各検出器モジュールは、前記第１のＰＭＯＳトランジスタの前記ドレイン端子に結合され、前記複数の検出器モジュールの間のミスマッチによって誘導されるドループ検出範囲の差を減らすように構成されたオフセットキャンセルモジュールをさらに備える、請求項７に記載のドループ検出器。
前記オフセットキャンセルモジュールは、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ、第２のＰＭＯＳトランジスタ、抵抗器、キャパシタ、および第２の電流源を含む電圧クランプを備える、請求項９に記載のドループ検出器。
前記第２のＰＭＯＳトランジスタおよび電圧源に結合された第３の電流源をさらに備える、請求項１０に記載のドループ検出器。
前記コンパレータは、少なくとも１つの供給電圧において前記ドループが検出されると決定するために前記出力電圧を基準電圧と比較するように構成される、請求項３に記載のドループ検出器。
所定の範囲内の前記出力電圧の周波数のみをパスするように前記出力ノードと前記コンパレータとの間に配置されたバンドパスフィルタをさらに備える、請求項３に記載のドループ検出器。
請求項１に記載の前記装置を備える、複数の供給電圧におけるドループを検出するための回路であって、
出力ノードと、
ドループを検出するための前記複数の手段を含む複数の検出器モジュールと、各検出器モジュールは、入力端子および出力端子を有し、各検出器モジュールの前記入力端子は、前記複数の供給電圧のうちのそれぞれの前記供給電圧を受け取るためのものであり、前記複数の検出器モジュールの出力端子は、前記出力ノードで互いに結合される、
ここにおいて、各検出器モジュールは、前記供給電圧における前記ドループを検出するための前記入力追跡ループをさらに含み、
前記出力ノードに結合され、所定の範囲内の前記出力ノードで電圧の周波数をパスするように構成されたフィルタと、
前記フィルタに結合され、前記供給電圧において前記ドループが検出されたとき、前記制御電圧を出力するように構成された、比較するための前記手段を含むコンパレータと
さらに備える、回路。
各検出器モジュールは、前記複数の検出器モジュールのうちの他の検出器モジュールが前記複数の入力ノードのうちの他の入力ノードにおいて少なくとも１つのドループを検出する一方で、各検出器モジュールがそれの入力においてドループを検出しないとき、前記出力ノードから各検出器モジュールの前記出力端子を一時的に切断するための非線形フィードバックを含む、請求項１４に記載の回路。