CN112865778A - 用于集成电路的低电压电平移位器 - Google Patents

用于集成电路的低电压电平移位器 Download PDF

Info

Publication number
CN112865778A
CN112865778A CN201911192206.8A CN201911192206A CN112865778A CN 112865778 A CN112865778 A CN 112865778A CN 201911192206 A CN201911192206 A CN 201911192206A CN 112865778 A CN112865778 A CN 112865778A
Authority
CN
China
Prior art keywords
voltage
level shifter
pmos transistor
vddl
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911192206.8A
Other languages
English (en)
Inventor
梅杰
X·钱
H·V·特兰
C·朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority to CN201911192206.8A priority Critical patent/CN112865778A/zh
Priority to US16/838,847 priority patent/US11038495B1/en
Priority to PCT/US2020/026543 priority patent/WO2021107974A1/en
Priority to JP2022530706A priority patent/JP7438353B2/ja
Priority to EP20722769.5A priority patent/EP4066381B1/en
Priority to KR1020227012870A priority patent/KR20220062637A/ko
Priority to TW109138543A priority patent/TWI755921B/zh
Publication of CN112865778A publication Critical patent/CN112865778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明题为“用于集成电路的低电压电平移位器”。公开了一种改进的电平移位器。该电平移位器对于VDDL使用相对低的电压(诸如0.75V)能够实现低于1ns的切换时间。该改进的电平移位器包括耦合级和电平转换级。还公开了一种相关的电平移位方法。

Description

用于集成电路的低电压电平移位器
技术领域
本发明公开了一种能够以高速和低操作电压操作的改进的电平移位器。
背景技术
电平移位器是集成电路中的重要部件。电平移位器将来自第一电压域的数字信号转换成第二电压域，当集成电路的不同部分在不同的电压域内工作时，这是必不可少的功能。
图1描绘了电平移位器100(包括现有技术中已知的电平移位器)的概念性操作。在该示例中，在电压域101(V1)中，“1”由1V表示并且“0”由0V表示，并且在电压域102(V2)中，“1”由2.5V表示并且“0”由0V表示。电平移位器100将来自电压域101的“1”(1V)转换为电压域102中的“1”(2.5V)，并将来自电压域101的“0”(0V)转换为电压域102中的“0”(0V)。利用其他电压来表示“1”和“0”的其他电压域是已知的，并且本领域普通技术人员将理解，图1和本文中提供的电压值仅仅是示例。
现在将参考图2-图4描述电平移位器100的实施方案。首先，图2描绘了反相器201和202，其中反相器201接收INPUT作为信号并产生A作为输出(它是INPUT的补码)，并且反相器202接收A作为输入并产生A-BAR作为输出(它是A的补码并且逻辑上与INPUT相同)。这里，A和A-BAR的“1”值将分别具有电压VDDL，其可以为例如，1V。VDDL可以是低压核心电源电压。
图3描绘了现有技术的电平移位器300，其是电平移位器100的示例。电平移位器300包括NMOS晶体管301和302、PMOS晶体管303和304和反相器305。来自图2的信号A被设置成NMOS晶体管301的栅极，并且来自图2的信号A-BAR被设置成NMOS晶体管302的栅极。
当A为高电平时，NMOS晶体管301将导通，并且晶体管302将截止。到反相器305的输入将通过NMOS晶体管301被拉至接地，这也将打开到PMOS晶体管304的栅极。反相器305的被标记为OUTPUT的输出将为高电平，其在这里将是电压VDDH，其可以是例如，2.5V。VDDH可以是高压核心电源电压。
当A为低电平时，NMOS晶体管301将截止，并且NMOS晶体管302将导通。PMOS晶体管303将导通，因为其栅极将通过NMOS晶体管302被拉至接地，这将使反相器305的输入通过PMOS晶体管303被拉高。然后OUTPUT将为低电平。
现有技术的电平移位器300具有显著的局限性。具体地，电平移位器300不能以小于约0.5ns的切换时间工作。在最坏的情况下，切换时间可以高达1ns或更长。这是由于每个晶体管的电流驱动能力中的固有可变性。此外，如果由于图2中的低电源电压VDDL太低而导致A和A-BAR的峰值电压太低(即，不足以分别完全打开NMOS晶体管301、302)，则电平移位器300可能完全失效。
图4描绘了现有技术的电平移位器400，其是电平移位器100的另一示例，并且具有比电平移位器300更短的切换时间。电平移位器400包括NMOS晶体管401和402；PMOS晶体管403,404,405和406；以及反相器407。来自图2的信号A被设置成NMOS晶体管401的栅极和PMOS晶体管405的栅极，并且来自图2的信号A-BAR被设置成NMOS晶体管402的栅极和PMOS晶体管406的栅极。
当A为高电平时，NMOS晶体管401将导通，晶体管402将截止，PMOS晶体管405将截止，并且PMOS晶体管406将导通。到反相器407的输入将通过NMOS晶体管401被拉至接地，这也将拉低PMOS晶体管404的栅极，从而导通PMOS晶体管404，这又将使PMOS晶体管403的栅极通过PMOS晶体管404和406被拉高至VDDH。反相器407的被标记为OUTPUT的输出将为高电平，其在这里将是电压VDDH，其可以是例如，2.5V。
当A为低电平时，NMOS晶体管401将截止，NMOS晶体管402将导通，PMOS晶体管405将导通，并且PMOS晶体管406将截止。PMOS晶体管403将导通，因为其栅极将通过NMOS晶体管402被拉至接地，这将使到反相器407的输入通过PMOS晶体管403和405被拉高至VDDH。然后OUTPUT将为低电平。
虽然电平移位器400具有比电平移位器300更快的切换时间，但是电平移位器400仍然是受限的。具体地，它无法将切换时间降低到1ns以下。此外，如果由于图2中的低电源电压VDDL太低而导致A和A-BAR的峰值电压太低，则电平移位器400可能完全失效。
申请人最近在2019年8月9日提交的且题为“用于集成电路的改进的电平移位器”的中国专利申请号201910733363.9中提出了一种改进的电平移位器。现在将参考图5-图7描述这个设计。
图5描绘了电平移位器500，其包括耦合级600和电平移位级700。当电平移位器500接收“0”作为输入时(其中“0”为第一电压)，它输出“0”，即第一电压，并且当它接收第一电压域(VDDL)的“1”(其为第二电压)作为输入时，并且它输出第二电压域(VDDH)的“1”，其为与第一电压或第二电压不同的第三电压。
图6描绘了耦合级600，其包括第一电路621和第二电路622，该两个电路由低压电源610供电，该低压电源输出电压VDDL。第一电路621包括NMOS晶体管602；PMOS晶体管604,606和608；以及电容器610。第二电路622包括NMOS晶体管601；PMOS晶体管603,605和607；以及电容器609。来自图2的信号A被设置成NMOS晶体管601、PMOS晶体管603和PMOS晶体管608的栅极，并且来自图2的信号A-BAR被设置成NMOS晶体管602、PMOS晶体管604和PMOS晶体管607的栅极。
现在将描述第一电路621的操作。当A为高电平时，A-BAR为低电平，并且NMOS晶体管602截止，PMOS晶体管604导通，并且PMOS晶体管608截止。因为NMOS晶体管602截止且PMOS晶体管608截止，所以电压AA将是浮动的，并且在启动之后在初始状态下将是大约0V，因为在没有任何电源的情况下电容器610上的任何残余电荷将消散。
当A从高电平切换到低电平时，A-BAR将从低电平切换到高电平，NMOS晶体管602将打开，PMOS晶体管604将关断，并且PMOS晶体管608将打开。PMOS晶体管606也将打开，因为其栅极将通过NMOS晶体管602被拉至接地。电容器610将开始充电，并且被标记为AA的节点将接近电压VDDL，因为PMOS晶体管606和608是导通的，并且因此节点AA通过PMOS晶体管606和608的串联连接耦合到提供VDDL的电源。上面已经被描述为使NMOS晶体管602的源极连接至接地，然而，这并不意味着以任何方式进行限制，并且在不超出范围的情况下，在整个文件中可以利用与VDDH相关的任何返回电压来代替接地。第一电压，即第二电压域中的“0”，是接近返回电压的电压。
当A然后从低电平切换到高电平时，A-BAR将从高电平切换到低电平。NMOS晶体管602将被关断，PMOS晶体管604将被打开，并且PMOS晶体管608将被关断，因为A被设置成PMOS晶体管608的栅极。PMOS晶体管606的栅极将处于节点AA的电压下(其将始于VDDL)并且将截止。因为A将电容器610的顶板从低电平驱动到高电平(其为VDDL)，所以节点AA将被电容器610驱动到2*VDDL。
当A然后从高电平切换到低电平时，PMOS晶体管608将打开，NMOS晶体管602将打开，从而将PMOS晶体管606的栅极拉至接地并打开PMOS晶体管606，这将节点AA拉至电压VDDL。因此，节点AA响应于A从低电平切换到高电平，从VDDL转变到2*VDDL，并且节点AA响应于A从高电平切换至低电平，从2*VDDL转变到VDDL。
现在将描述第二电路622的操作。当A为低电平时，A-BAR将为高电平，NMOS晶体管601截止，PMOS晶体管603导通，并且PMOS晶体管607截止。因为NMOS晶体管601截止且PMOS晶体管607截止，所以电压AA-BAR将是浮动的，并且在启动之后在初始状态下将是大约0V，因为在没有任何电源的情况下电容器609上的任何残余电荷将消散。
当A从低电平切换到高电平时，A-BAR将从高电平切换到低电平，NMOS晶体管601将打开，PMOS晶体管603将关断，并且PMOS晶体管607将打开。PMOS晶体管605也将打开，因为其栅极将通过NMOS晶体管601被拉至接地。电容器609的底板将通过PMOS晶体管607和605被拉至VDDL，并且被标记为AA-BAR的节点将获得电压VDDL。
然后当A从高电平切换到低电平时，A-BAR将从低电平切换到高电平，NMOS晶体管601将被关断，PMOS晶体管603将被打开，并且PMOS晶体管607将被关断。PMOS晶体管605的栅极将通过PMOS晶体管603处于电压AA-BAR(其将始于VDDL)并且因此将截止。因为A-BAR将电容器609的顶板从低电平驱动为高电平(其为VDDL)，所以AA-BAR将被电容器609驱动至2*VDDL。
然后当A从低电平切换到高电平时，A-BAR将从高电平切换到低电平，PMOS晶体管607将打开，并且NMOS晶体管601将打开，从而将PMOS晶体管605的栅极拉至接地并打开PMOS晶体管605，这将节点AA-BAR通过PMOS晶体管605和607拉至电压VDDL。因此，节点AA-BAR响应于A-BAR从低电平切换到高电平，从VDDL转变到2*VDDL，并且节点AA-BAR响应于A-BAR从高电平切换至低电平，从2*VDDL转变到VDDL。
图7描绘了电平移位级700，其包括NMOS晶体管701,702,703和704、PMOS晶体管705和706以及输出电压VDDH的高电源710。来自图2的信号A被设置成NMOS晶体管701的栅极和NMOS晶体管704的一个端子。来自图2的信号A-BAR被设置成NMOS晶体管702的栅极和NMOS晶体管703的一个端子。来自图5的节点AA被设置成NMOS晶体管703的栅极，并且来自图5的节点AA-BAR被设置成NMOS晶体管704的栅极。如上所示，节点AA将在VDDL和2*VDDL之间振荡，并且节点AA-BAR将在2*VDDL和VDDL之间振荡。
当A从1(VDDL)切换到0时，A-BAR将从0切换到1(VDDL)，AA将为VDDL，并且AA-BAR将为2*VDDL。NMOS晶体管701将截止，NMOS晶体管702将导通，NMOS晶体管703将截止(因为AA和A-BAR两者将均为VDDL)，并且NMOS晶体管704将导通。这将通过晶体管702和704将节点OUTPUT拉至接地，并打开PMOS晶体管705，这将确保PMOS晶体管706截止。
当A从0切换到1(VDDL)时，A-BAR将从1切换到0，AA将为2*VDDL，并且AA-BAR将为VDDL。NMOS晶体管701将导通，NMOS晶体管702将截止，NMOS晶体管703将导通，并且NMOS晶体管704将截止(因为A和AA-BAR两者将均为VDDL)，并且NMOS晶体管704将截止。PMOS晶体管706的栅极将通过NMOS晶体管701和703被拉至接地，这将打开PMOS晶体管706并使得OUPUT被拉至VDDH，因此关断PMOS晶体管705。
值得注意的是，当A从1切换到0时，NMOS晶体管702和704能够比电平移位器300和400更快地将节点OUTPUT拉至接地，因为NMOS晶体管704的过载电压为两倍高。具体地，下拉NMOS晶体管704的Vgs为2*VDDL，而NMOS晶体管302的Vgs和电平移位器400中的NMOS晶体管402的Vgs仅为VDDL。因此，电平移位器700中的OUTPUT可以比在电平移位器400中更快地被拉至‘0’。
类似地，当A从0切换到1时，NMOS晶体管701和703能够比电平移位器300和400更快地将PMOS晶体管706的栅极拉至接地，因为NMOS晶体管703的过载电压为两倍高。因此，OUTPUT在很短的时间内被拉至VDDH。具体地，下拉NMOS晶体管703的Vgs为2*VDDL，而电平移位器300中的NMOS晶体管301的Vgs和电平移位器400中的NMOS晶体管401的Vgs各自仅为VDDL。因此，PMOS晶体管706的栅极将被快速下拉至‘0’，并且OUTPUT将比在电平移位器300和400中更快地被上拉至VDDH。
也就是说，电平移位器500能够比电平移位器300和400更快地切换，这意味着电平移位器500所需的切换时间小于电平移位器300和400所需的切换时间。
申请人已经进行了实验以比较电平移位器500与现有技术的电平移位器300和400的移位速度。对于条件VDDL＝0.94V至1.26V、VDDH＝1.4V至2.75V并且温度＝-40℃至160℃，当A从0切换到1时，电平移位器500快3.5倍，并且当A从1切换到0时，电平移位器500快5.7倍。因此，电平移位器500在切换时间方面比电平移位器300和400快至少3.5倍。
然而，甚至图5-图7的改进的设计也具有一些缺点。具体地，该设计在可用电源电压为0.8V或更低的系统中不能良好地工作，因为电平移位级700需要使用2.5V电源电压的晶体管。也就是说，如果VDDL相对较小(诸如，0.75V)，则电平移位器500不能良好地工作。
此外，图5-图7的设计是相对复杂的，并且在半导体管芯内需要相对显著量的空间。例如，存在NMOS晶体管701和702以便在待机模式期间维持功能性。
需要的是一种改进的电平移位设计，该设计能够将其切换时间降低到0.5ns之下，同时使用低至0.75V的VDDL。
发明内容
本发明公开了一种改进的电平移位器。电平移位器能够实现低于1ns的切换时间，同时对于VDDL仍使用相对低的电压，诸如，0.75V—1.26V。该改进的电平移位器包括耦合级和电平转换级。
附图说明
图1描绘了现有技术的电平移位器。
图2描绘了现有技术的一组反相器。
图3描绘了现有技术的电平移位器。
图4描绘了另一现有技术的电平移位器。
图5描绘了申请人最近提出的电平移位器。
图6描绘了图5的电平移位器的耦合级。
图7描绘了图5的电平移位器的电平移位电路。
图8描绘了改进的电平移位器。
图9描绘了图8的改进的电平移位器的耦合级。
图10描绘了图8的改进的电平移位器的电平移位电路。
图11描绘了执行电平移位的方法。
具体实施方式
图8描绘了电平移位器800，其包括耦合级900和电平移位级1000。当电平移位器800接收“0”作为输入时(其中“0”为第一电压)，它输出“0”，即第一电压，并且当它接收第一电压域(VDDL)的“1”(其为第二电压)作为输入时，它输出第二电压域(VDDH，范围在1.4V和2.75V之间)的“1”，其为与第一电压或第二电压不同的第三电压。
图9描绘了耦合级900，其包括第一电路910和第二电路920，该两个电路由低压电源930(VDDL)供电，该低压电源的范围在0.75V和约1.26V之间。第一电路910包括PMOS晶体管912和电容器911。第二电路920包括PMOS晶体管922和电容器921。PMOS晶体管912的栅极连接至电容器911的第一端子，PMOS晶体管912的漏极连接至低压电源930，并且PMOS晶体管912的源极连接至PMOS晶体管912的本体和连接至电容器911的第二端子(表示为节点CC)。PMOS晶体管922的栅极连接至电容器921的第一端子，PMOS晶体管922的漏极连接至低压电源930，并且PMOS晶体管922的源极连接至PMOS晶体管922的本体和连接至电容器921的第二端子(表示为节点CC-BAR)。
此处的信号C和C_BAR分别为VDDL功率域电压并且被分别设置成PMOS晶体管912和922的栅极。
现在将描述在待机模式期间耦合级900的操作。
当上电时，VDDL从低电平升至高电平(即从0至0.75V～1.26V)，C将从低电平升至高电平(VDDL)，并且C-BAR保持低电平状态(0V)。节点CC将通过电容器911耦合从低电平升至高电平(VDDL-VD)，其中VD为来自PMOS晶体管912中的寄生二极管的正向电压。因为没有通过PMOS晶体管912的电流，所以VD将非常小(～20mV)。信号C-BAR保持低电平状态，并且PMOS晶体管922打开，因此节点CC-BAR处的电压将从低电平升至高电平(VDDL)。因此，电容器911大部分被放电并且具有横跨其的小电压(VD)，并且电容器921利用横跨其的VDDL的电压充电。
接着，将描述在激活模式期间耦合级900的操作。
当C从高电平切换至低电平时，信号C方面的变化将通过电容器911耦合，使得节点CC立即从高电平(VDDL-VD)切换至低电平(～0V)，并且然后上升至高电平(VDDL)，因为PMOS晶体管912打开。C-BAR从低电平切换至高电平，并且信号C-BAR方面的变化将通过电容器921耦合，使得节点CC-BAR立即从高电平(VDDL)切换至更高电平(～2*VDDL)，并且然后随着电容器921通过PMOS晶体管922放电直到PMOS晶体管922的源极上的电压降至PMOS晶体管922的阈值从而使其关断，降至VDDL+Vth922。Vth922为PMOS晶体管922的阈值电压。
当C从低电平切换至高电平时，信号C方面的变化将通过电容器911耦合，使得节点CC立即从高电平(VDDL)切换至更高电平(～2*VDDL)，并且然后随着电容器911通过PMOS晶体管912放电直到PMOS晶体管912的源极上的电压降至PMOS晶体管912的阈值从而使其关断，降至高电平(VDDL+Vth912)。Vth921是PMOS晶体管912的阈值电压。C-BAR将从高电平切换至低电平，并且信号C-BAR方面的变化将通过电容器921耦合，使得节点CC-BAR立即从高电平(VDDL+Vth922)切换至低电平(Vth922)，并且然后上升到VDDL，因为PMOS晶体管922此时打开。
图10描绘了电平移位级1000，其包括NMOS晶体管1001,1002,1003和1004、PMOS晶体管1005和1006以及输出电压VDDH的高电源1007。与电平移位器500中的电平偏移级700不同，电平移位级1000能够在VDDL低至0.75V时工作。
信号C被设置成NMOS晶体管1001的栅极。信号C-BAR被设置成NMOS晶体管1002的栅极。来自图9的节点CC被设置成NMOS晶体管1003的栅极，并且来自图9的节点CC-BAR被设置成NMOS晶体管1004的栅极。
当C从高电平(VDDL)切换至低电平时，C-BAR将从低电平切换至高电平(VDDL)，NMOS晶体管1001将截止，NMOS晶体管1002将导通，NMOS晶体管1003将导通，并且NMOS晶体管1004将导通。节点OUT将通过晶体管1004和1002被拉至接地，从而打开PMOS晶体管1005。然后PMOS晶体管1006的栅极将通过PMOS晶体管1005被拉高，并且PMOS晶体管1006将截止。
当C从低电平切换到高电平(VDDL)时，C-BAR将从高电平切换到低电平。NMOS晶体管1001将导通，NMOS晶体管1002将截止，NMOS晶体管1003将导通，并且NMOS晶体管1004将导通。PMOS晶体管1006的栅极将通过NMOS晶体管1003和1001被拉至接地，这将打开PMOS晶体管1006并使得OUPUT被拉至VDDH，因此关断PMOS晶体管1005。
值得注意的是，当C从高电平切换到低电平时，NMOS晶体管1002和1004能够比现有技术电平移位器300和400更快地将节点OUTPUT拉至接地，因为NMOS晶体管1004的过载电压(CC-BAR)为两倍高(即，2*VDDL)。具体地，下拉NMOS晶体管1004的Vgs为2*VDDL，而NMOS晶体管302的Vgs和电平移位器400中的NMOS晶体管402的Vgs仅为VDDL。因此，电平移位器1000中的OUTPUT可以比在电平移位器400中更快地被拉至‘0’。
类似地，当C从低电平切换到高电平时，NMOS晶体管1003和1001能够比电平移位器300和400更快地将PMOS晶体管1006的栅极拉至接地，因为NMOS晶体管1003的过载电压(CC)为两倍高(即，2*VDDL)。因此，OUT在很短的时间内被拉至VDDH。具体地，下拉NMOS晶体管1003的Vgs为2*VDDL，而电平移位器300中的NMOS晶体管301的Vgs和电平移位器400中的NMOS晶体管401的Vgs各自仅为VDDL。因此，OUT将比电平移位器300和400中更快地被下拉至接地并且上拉至VDDH。
也就是说，电平移位器800能够比电平移位器300和400更快地切换，这意味着电平移位器800所需的切换时间小于电平移位器300和400所需的切换时间。此外，电平移位器800能够以低至0.75V的VDDL工作。
图11描绘了电平移位方法1100，其可使用电平移位器800来实现。第一步是接收第一电压域的输入，其中第一电压域中的“0”为第一电压(例如，0V)并且第一电压域中的“1”为第二电压(例如，低至0.75V，优选地为0.75V至1.26V)(步骤1101)。第二步是生成等于第二电压的两倍的切换电压(步骤1102)。第三步是使用切换电压生成第二电压域的输出，其中第二电压域中的“0”为第一电压并且当输入为“0”时生成，并且第二电压域中的“1”为第三电压(例如，2.75V)并且当输入为“1”时生成(步骤1103)。
申请人已经进行了实验以比较电平移位器800与现有技术的电平移位器300和400的移位速度。对于条件VDDL＝0.75V至1.26V、VDDH＝1.4V至2.75V，并且温度＝-40℃至160℃，当A(其被重新标记为C)从0切换到1时，电平移位器800快3倍，并且当A(其被重新标记为C)从1切换到0时，电平移位器800快5倍。因此，电平移位器800在切换时间方面比电平移位器300和400快至少3倍。
当VDDL大于0.87V时，电平移位器800不如电平移位器500快。然而，电平移位器800在半导体管芯上需要比电平移位器500显著地更少的空间，并且具有更简单的设计。此外，当VDDL低至0.75V时，电平移位器800比电平移位器500表现得更好。
应当指出，如本文所用，术语“在…上方”和“在…上”两者包容地包含“直接在…上”(之间未设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“安装到”包括“直接安装到”(之间没有设置中间材料、元件或空间)和“间接安装到”(之间设置有中间材料、元件或空间)，并且“电耦合至”包括“直接电耦合至”(之间没有将元件电连接在一起的中间材料或元件)和“间接电耦合至”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

Claims (9)

1.一种用于接收第一电压域的输入并生成第二电压域的输出的电平移位器，其中所述第一电压域中的“0”为第一电压，并且所述第一电压域中的“1”为第二电压，并且所述第二电压域中的“0”为所述第一电压，并且所述第二电压域中的“1”为不同于所述第二电压的第三电压，所述电平移位器包括：
第一电源，所述第一电源提供所述第三电压；
第一PMOS晶体管，所述第一PMOS晶体管包括耦接到所述第一电源的第一端子、栅极和第二端子；
第二PMOS晶体管，所述第二PMOS晶体管包括耦接到所述第一电源的第一端子、耦接到所述第一PMOS晶体管的所述第二端子的栅极、以及耦接到所述第一PMOS晶体管的所述栅极并耦接到用于提供所述输出的输出节点的第二端子；
第一NMOS晶体管，所述第一NMOS晶体管包括耦接到所述第一PMOS电路的所述第二端子的第一端子、被配置为接收第一信号的栅极；以及第二端子；
第二NMOS晶体管，所述第二NMOS晶体管包括耦接到所述第一NMOS晶体管的所述第二端子的第一端子、被配置为接收所述输入的栅极、以及耦接到所述第一电压的第二端子；
第三NMOS晶体管，所述第三NMOS晶体管包括耦接到所述输出节点的第一端子、被耦接以接收第二信号的栅极和第二端子；和
第四NMOS晶体管，所述第四NMOS晶体管包括耦接到所述第三NMOS晶体管的所述第二端子的第一端子、被配置为接收所述输入的补码的栅极、以及耦接到所述第一电压的第二端子；
其中当所述输入处于所述第二电压时，所述第一信号为所述第二电压的两倍，并且当所述输入处于所述第一电压时，所述第一信号为所述第二电压；
其中当所述输入处于所述第一电压时，所述第二信号为所述第二电压的两倍，并且当所述输入处于所述第二电压时，所述第二信号为所述第二电压；并且
其中当所述输入为所述第一电压时，所述输出为所述第一电压，并且当所述输入为所述第二电压时，所述输出为所述第三电压。
2.根据权利要求1所述的电平移位器，还包括提供所述第二电压的第二电源。
3.根据权利要求2所述的电平移位器，其中所述第一信号由第一电路生成，所述第一电路包括：
第三PMOS晶体管，所述第三PMOS晶体管包括耦接到所述第二电源的第一端子、栅极、第二端子和本体；和
第一电容器，所述第一电容器包括耦接到所述第三PMOS晶体管的所述栅极的第一端子以及耦接到所述第三PMOS晶体管的所述第二端子和所述第三PMOS晶体管的所述本体的第二端子。
4.根据权利要求3所述的电平移位器，其中所述第二信号由第二电路生成，所述第二电路包括：
第四PMOS晶体管，所述第四PMOS晶体管包括耦接到所述第二电源的第一端子、栅极、第二端子和本体；和
第二电容器，所述第二电容器包括耦接到所述第四PMOS晶体管的所述栅极的第一端子以及耦接到所述第四PMOS晶体管的所述第二端子和所述第四PMOS晶体管的所述本体的第二端子。
5.根据权利要求1所述的电平移位器，其中所述第二电压在0.75伏与1.26伏之间。
6.根据权利要求2所述的电平移位器，其中所述第二电压在0.75伏与1.26伏之间。
7.根据权利要求3所述的电平移位器，其中所述第二电压在0.75伏与1.26伏之间。
8.根据权利要求4所述的电平移位器，其中所述第二电压在0.75伏与1.26伏之间。
9.一种从第一电压域移位到第二电压域的方法，所述方法包括：
接收第一电压域的输入，其中所述第一电压域中的“0”为第一电压，并且所述第一电压域中的“1”为第二电压；
生成等于所述第二电压的两倍的切换电压；以及
使用所述切换电压生成第二电压域的输出，其中所述第二电压域中的“0”为所述第一电压并且当所述输入为“0”时生成，并且所述第二电压域中的“1”为第三电压并且当所述输入为“1”时生成；
其中所述第一电压在0.75伏与1.26伏之间。
CN201911192206.8A 2019-11-28 2019-11-28 用于集成电路的低电压电平移位器 Pending CN112865778A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201911192206.8A CN112865778A (zh) 2019-11-28 2019-11-28 用于集成电路的低电压电平移位器
US16/838,847 US11038495B1 (en) 2019-11-28 2020-04-02 Low voltage level shifter for integrated circuit
PCT/US2020/026543 WO2021107974A1 (en) 2019-11-28 2020-04-03 Low-voltage level shifter for integrated circuit
JP2022530706A JP7438353B2 (ja) 2019-11-28 2020-04-03 集積回路のための低電圧レベルシフタ
EP20722769.5A EP4066381B1 (en) 2019-11-28 2020-04-03 Low-voltage level shifter for integrated circuit
KR1020227012870A KR20220062637A (ko) 2019-11-28 2020-04-03 집적 회로를 위한 저전압 레벨 시프터
TW109138543A TWI755921B (zh) 2019-11-28 2020-11-05 用於積體電路的低電壓位準移位器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911192206.8A CN112865778A (zh) 2019-11-28 2019-11-28 用于集成电路的低电压电平移位器

Publications (1)

Publication Number Publication Date
CN112865778A true CN112865778A (zh) 2021-05-28

Family

ID=75995602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192206.8A Pending CN112865778A (zh) 2019-11-28 2019-11-28 用于集成电路的低电压电平移位器

Country Status (7)

Country Link
US (1) US11038495B1 (zh)
EP (1) EP4066381B1 (zh)
JP (1) JP7438353B2 (zh)
KR (1) KR20220062637A (zh)
CN (1) CN112865778A (zh)
TW (1) TWI755921B (zh)
WO (1) WO2021107974A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327411B2 (ja) 2001-08-31 2009-09-09 株式会社ルネサステクノロジ 半導体装置
US6650168B1 (en) * 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
US6864718B2 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Charge pump level converter (CPLC) for dual voltage system in very low power application
US20050285658A1 (en) 2004-06-29 2005-12-29 Schulmeyer Kyle C Level shifter with reduced duty cycle variation
US8847761B1 (en) 2004-10-01 2014-09-30 Emc Corporation Anonymous transaction tokens
US20060290404A1 (en) * 2005-06-23 2006-12-28 Ati Technologies Inc. Apparatus and methods for voltage level conversion
KR20070013086A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 반도체 메모리 소자의 레벨 쉬프터 회로
DE102008056130A1 (de) * 2008-11-06 2010-05-12 Micronas Gmbh Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung
US8441299B2 (en) 2010-01-28 2013-05-14 Peregrine Semiconductor Corporation Dual path level shifter
CN102035534A (zh) * 2010-12-31 2011-04-27 东南大学 一种亚阈值区域低静态功耗的电容型逻辑电平转换器
CN103297034B (zh) * 2012-02-28 2017-12-26 恩智浦美国有限公司 电压电平移位器
US8629692B1 (en) * 2012-06-28 2014-01-14 Nxp, B.V. State definition and retention circuit
KR101387266B1 (ko) * 2012-09-05 2014-04-18 엘에스산전 주식회사 레벨 쉬프트 디바이스
US9306553B2 (en) * 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
US9780790B2 (en) 2015-02-18 2017-10-03 Microsemi SoC Corporation High speed level shifter circuit
US9762216B1 (en) 2016-03-09 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter circuit using boosting circuit
TWI630794B (zh) 2017-04-11 2018-07-21 晶豪科技股份有限公司 位準移位電路及整合電路
US10050524B1 (en) * 2017-11-01 2018-08-14 Stmicroelectronics International N.V. Circuit for level shifting a clock signal using a voltage multiplier
KR102613516B1 (ko) * 2019-01-24 2023-12-13 삼성전자주식회사 레벨 시프터 및 그 동작 방법

Also Published As

Publication number Publication date
JP7438353B2 (ja) 2024-02-26
US20210167762A1 (en) 2021-06-03
TWI755921B (zh) 2022-02-21
KR20220062637A (ko) 2022-05-17
EP4066381A1 (en) 2022-10-05
JP2023503976A (ja) 2023-02-01
WO2021107974A1 (en) 2021-06-03
US11038495B1 (en) 2021-06-15
TW202127798A (zh) 2021-07-16
EP4066381B1 (en) 2023-10-25

Similar Documents

Publication Publication Date Title
US7683668B1 (en) Level shifter
US6864718B2 (en) Charge pump level converter (CPLC) for dual voltage system in very low power application
JP3415241B2 (ja) 電圧変換器
US7145363B2 (en) Level shifter
JP2003528489A (ja) ゲート酸化物保護機能付き高速高電圧レベルシフタ
US10992290B2 (en) Level shifter and semiconductor device including the same and operation method thereof
US20030011402A1 (en) Output buffer circuit
US7705631B2 (en) Level shifter circuit
CN108336991B (zh) 电平移位电路
US6624678B1 (en) Schmitt trigger device with disable
JP4724575B2 (ja) レベル変換回路
CN112865778A (zh) 用于集成电路的低电压电平移位器
US11831309B2 (en) Stress reduction on stacked transistor circuits
US10804902B1 (en) Level shifter for integrated circuit
KR102630994B1 (ko) 집적 회로를 위한 개선된 레벨 시프터
CN112350710A (zh) 用于集成电路的改进的电平移位器
US6424173B1 (en) Voltage translators with zero static power and predictable performance
CN106160728B (zh) 输出电路
CN117254797B (zh) 一种用于dc-dc驱动的宽工作电压幅度快速响应的电平移位电路
KR100907017B1 (ko) 반도체 메모리 장치의 레벨 회로
KR100604658B1 (ko) 전압레벨 쉬프터
JP5982460B2 (ja) 出力回路
KR100719679B1 (ko) 레벨 쉬프터
CN117713795A (zh) 一种宽电压域电平转换电路
US20060022739A1 (en) High speed digital level shifter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination