CN102035534A - 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 - Google Patents
一种亚阈值区域低静态功耗的电容型逻辑电平转换器 Download PDFInfo
- Publication number
- CN102035534A CN102035534A CN 201010622690 CN201010622690A CN102035534A CN 102035534 A CN102035534 A CN 102035534A CN 201010622690 CN201010622690 CN 201010622690 CN 201010622690 A CN201010622690 A CN 201010622690A CN 102035534 A CN102035534 A CN 102035534A
- Authority
- CN
- China
- Prior art keywords
- grid
- nmos pipe
- drain electrode
- logic level
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种亚阈值区域低静态功耗的电容型逻辑电平转换器，将低电压域电平VddL转换到高电压域电平VddH，采用电容型逻辑电平转换。本发明可以有效的工作在亚阈值区域，电容型逻辑电平转换器具有较低的静态功耗。
Description
技术领域
本发明涉及逻辑电平转换电路，尤其是一种可以工作在亚阈值区域的逻辑电平转换器，它可以有效的将低电压域VddL＝200mV输入信号转换成高电压域VddH＝400mV的输出信号，为一种亚阈值区域低静态功耗的电容型逻辑电平转换器。
背景技术
随着集成电路设计技术的发展，在新一代的集成电路设计中，为了达到设计目标，设计者常常使用多路电压(MSV)方法允许使用不同Vdd的设计分实体或块，而随之引入的低电压逻辑，使得系统内部常常出现输入/输出逻辑不协调的问题，因此应插入一个电平转换器(logic level translator)将信号从低电压域VddL转换到高电压域VddH，以确保正确的信号转移。例如，当1.8V的数字电路与工作在3.3V的模拟电路进行通信时，需要首先解决两种电平的转换问题，这时就需要电平转换器。当电源电压下降到亚阈值区域后，这种需求更加迫切，本发明针对亚阈值的逻辑电平转换设计了一种低静态功耗电容型逻辑电平转换电路，对亚阈值电路的设计具有重要意义。
发明内容
本发明要解决的问题是：现有集成电路的多路电压方法，引入了低电压逻辑，使得系统内部常常出现输入/输出逻辑不协调的问题，需要提供一种可以工作在亚阈值区域的低静态功耗逻辑电平转换器。
本发明的技术方案为：一种亚阈值区域低静态功耗的电容型逻辑电平转换器，将低电压域电平VddL转换到高电压域电平VddH，设有一个NMOS管MN1，一个电容CL，两个PMOS管MP1和MP2以及一个反相器，其中PMOS管MP1的源极与低电压域电平VddL连接，栅极、漏极和体端连接在一起后，与PMOS管MP2的栅极相连；电容CL设置在PMOS管MP1栅极、漏极和体端的连接点与转换器的输入端Vin之间；PMOS管MP2的源极和体端与高电压域电平VddH相连，漏极和NMOS管MN1的漏极连接后作为反相器的输入与反相器相连，NMOS管MN1的栅极与输入端Vin相连，源极和体端接GND；反相器的电源电压接高电压域电平VddH，地线接GND，反相器的输出端为转换器的输出端Vout。
进一步的，用NMOS管MN2等效电容CL，PMOS管MP1的栅极、漏极和体端连接在一起后，连接NMOS管MN2的栅极，NMOS管MN2的源极与漏极连接在一起后与转换器的输入端Vin相连，即NMOS管MN2做电容型连接，且连接后的等效电容为CL，NMOS管MN2的体端接GND。
本发明克服现有技术的缺陷，针对亚阈值电路的实际特点，提供一种可以工作在亚阈值区域的低静态功耗逻辑电平转换器，该逻辑电平转换器可以有效的工作在亚阈值区域，达到性能最优，使得亚阈值设计中各个设计分实体或块使用不同的Vdd成为可能。
与现有技术相比，本发明具有以下优点及显著效果：
(1)本发明可以有效的工作在亚阈值区域，经过验证本发明的电容型电平转换器可以有效的将VddL＝200mV输入信号转换成VddH＝400mV的输出信号，即表明本发明的电路可以有效的实现亚阈值逻辑电平的转换。
(2)本发明的电容型逻辑电平转换器具有较低的静态功耗。在2007年，HwangMyeong-Eun，A.Raychowdhury，Kim Keejong等人已经在VLSI Circuits的一篇文献中提出一种模拟方法，该方法使用了差分放大器转换(GND，VddL)幅度成(GND，VddH)幅度，遗憾的是，该方法需要一个静态偏置电流，需要引进大量的静态能耗开销。本发明由于采用电容型逻辑电平转换，有效的避免了这些静态功耗，所以相对HwangMyeong-Eun，A.Raychowdhury，Kim Keejong等人的设计本发明的电路具有更低的静态功耗。
附图说明
图1是本发明的电容型逻辑电平转换电路的结构图。
图2是本发明的电容型逻辑电平转换器工作在亚阈值区域的波形图：VddL＝200mV且VddH＝400mV。
具体实施方式
参看图1，本发明的低静态功耗电容型逻辑电平转换器，可以工作在亚阈值区域，将低电压域电平VddL转换到高电压域电平VddH，设有一个NMOS管MN1，一个电容CL，两个PMOS管MP1和MP2以及一个反相器，其中PMOS管MP1的源极与低电压域电平VddL连接，栅极、漏极和体端连接在一起后，与PMOS管MP2的栅极相连；电容CL设置在PMOS管MP1栅极、漏极和体端的连接点与转换器的输入端Vin之间；PMOS管MP2的源极和体端与高电压域电平VddH相连，漏极和NMOS管MN1的漏极连接后作为反相器的输入与反相器相连，NMOS管MN1的栅极与输入端Vin相连，源极和体端接GND；反相器的电源电压接高电压域电平VddH，地线接GND，反相器的输出端为转换器的输出端Vout。
也可以用NMOS管MN2等效电容CL，PMOS管MP1的栅极、漏极和体端连接在一起后，连接NMOS管MN2的栅极，NMOS管MN2的源极与漏极连接在一起后与转换器的输入端Vin相连，即NMOS管MN2做电容型连接，且连接后的等效电容为CL，NMOS管MN2的体端接GND。
在本发明实际的操作过程中，先对升压电容CL进行充电，将CL的电位抬升，当输入电压发生变化时，例如从低逻辑电压模块的逻辑低电平跳变为逻辑高电平，此时由于CL的电压不能突变，因此输出电位将远高于低逻辑电压模块的逻辑高电平，从而达到逻辑电平转换的目的。
本发明的逻辑电平转换电路的工作原理如下：
假定输入端Vin＝″0″，二极管连接晶体管MP1开启，升压电容器CL电位被充电至VddL；此时MP1、MP2和CL相连接的节点X是连接到MP1的体端，形成正向偏置的体源PN结，MP1的阈值电压值降低以减小CL的充电电位。当Vin上升至VddL，MP1关闭，使节点X随着远高于VddL(近2VddL)的上升电位而浮动，该高电位关闭MP2，因此最终输出达到预期的VddH。在本发明中CL作为升压电容使用，其电容值仅为1～2fF，可以采用两种不同的具体实现方式，一种是使用金属层之间的电容来实现，另外一种是使用NMOS管MN2晶体管寄生的栅源电容CGS和栅漏电容CGD来实现，见图1。
为了进一步验证本发明的电容型逻辑电平转换器在亚阈值区域的有效性，下面对本发明的电路进行仿真验证。图2是电容型电平转换器在VddL＝200mV且VddH＝400mV时的波形，图中所示的波形可以充分证明本发明电容型电平转换器可以有效的将VddL＝200mV输入信号转换成VddH＝400mV的输出信号，即本发明的电容型逻辑电平转换器可以有效的工作在亚阈值区域。
Claims (2)
1.一种亚阈值区域低静态功耗的电容型逻辑电平转换器，将低电压域电平VddL转换到高电压域电平VddH，其特征在于：设有一个NMOS管MN1，一个电容CL，两个PMOS管MP1和MP2以及一个反相器，其中PMOS管MP1的源极与低电压域电平VddL连接，栅极、漏极和体端连接在一起后，与PMOS管MP2的栅极相连；电容CL设置在PMOS管MP1栅极、漏极和体端的连接点与转换器的输入端Vin之间；PMOS管MP2的源极和体端与高电压域电平VddH相连，漏极和NMOS管MN1的漏极连接后作为反相器的输入与反相器相连，NMOS管MN1的栅极与输入端Vin相连，源极和体端接GND；反相器的电源电压接高电压域电平VddH，地线接GND，反相器的输出端为转换器的输出端Vout。
2.根据权利要求1所述的一种亚阈值区域低静态功耗的电容型逻辑电平转换器，其特征在于：用NMOS管MN2等效电容CL，PMOS管MP1的栅极、漏极和体端连接在一起后，连接NMOS管MN2的栅极，NMOS管MN2的源极与漏极连接在一起后与转换器的输入端Vin相连，即NMOS管MN2做电容型连接，且连接后的等效电容为CL，NMOS管MN2的体端接GND。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010622690 CN102035534A (zh) | 2010-12-31 | 2010-12-31 | 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010622690 CN102035534A (zh) | 2010-12-31 | 2010-12-31 | 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102035534A true CN102035534A (zh) | 2011-04-27 |
Family
ID=43887953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010622690 Pending CN102035534A (zh) | 2010-12-31 | 2010-12-31 | 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102035534A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066993A (zh) * | 2012-12-31 | 2013-04-24 | 东南大学 | 一种低功耗sram型fpga的设计方法 |
| JP7438353B2 (ja) | 2019-11-28 | 2024-02-26 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 集積回路のための低電圧レベルシフタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267910A (ja) * | 2000-03-16 | 2001-09-28 | Seiko Epson Corp | 多値論理半導体装置 |
| US20070170465A1 (en) * | 2006-01-20 | 2007-07-26 | Oh Kyong Kwon | Level shifter for flat panel display device |
| CN201918978U (zh) * | 2010-12-31 | 2011-08-03 | 东南大学 | 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 |
-
2010
- 2010-12-31 CN CN 201010622690 patent/CN102035534A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267910A (ja) * | 2000-03-16 | 2001-09-28 | Seiko Epson Corp | 多値論理半導体装置 |
| US20070170465A1 (en) * | 2006-01-20 | 2007-07-26 | Oh Kyong Kwon | Level shifter for flat panel display device |
| CN201918978U (zh) * | 2010-12-31 | 2011-08-03 | 东南大学 | 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066993A (zh) * | 2012-12-31 | 2013-04-24 | 东南大学 | 一种低功耗sram型fpga的设计方法 |
| JP7438353B2 (ja) | 2019-11-28 | 2024-02-26 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 集積回路のための低電圧レベルシフタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107256062B (zh) | 一种无电阻式基准源 | |
| US9197199B2 (en) | Level shifter for high density integrated circuits | |
| CN201918978U (zh) | 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 | |
| CN101420224A (zh) | 输出缓冲电路及其低功率偏压电路,以及输入缓冲电路 | |
| CN104052454A (zh) | 用于高密度集成电路的电平转换器 | |
| CN214544268U (zh) | 一种低压低功耗上电复位电路 | |
| CN103117740B (zh) | 低功耗电平位移电路 | |
| CN102638248B (zh) | 一种基于神经元mos管的电压型四值施密特触发器电路 | |
| CN101826861A (zh) | 内含自动复位电路的集成电路芯片 | |
| CN104506183A (zh) | 单电压亚阈值电平转换器 | |
| CN101552593A (zh) | 驱动一输出级的驱动电路 | |
| CN102035534A (zh) | 一种亚阈值区域低静态功耗的电容型逻辑电平转换器 | |
| CN103944556A (zh) | 电平转移电路 | |
| Singh | A 19nW, near-threshold to I/O voltage level shifter in 28nm FD-SOI using 1.8 V/28Å device for IoT Systems | |
| CN105656294A (zh) | 中高压集成电路中的降压电路 | |
| CN103138741B (zh) | 一种超低功耗电平位移电路 | |
| Bhumireddy et al. | Design of low power and high speed comparator with sub-32-nm Double Gate-MOSFET | |
| CN110308759A (zh) | 一种新型电平移位器电路 | |
| CN103856198A (zh) | 电平转换器 | |
| Varma et al. | Sub Threshold Level Shifters and Level Shifter with LEC for LSI’s | |
| CN202067564U (zh) | 一种高密度、高鲁棒性的亚阈值存储电路接口电路 | |
| CN108540123B (zh) | 电平转换电路 | |
| CN104333366A (zh) | 一种数字io电路 | |
| CN204316485U (zh) | 超低功耗的时钟系统 | |
| CN115632651B (zh) | 一种无静态电流的电平转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110427 |