KR102594977B1 - 신호전달회로 및 이를 포함하는 반도체 장치 - Google Patents

신호전달회로 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR102594977B1
KR102594977B1 KR1020190041419A KR20190041419A KR102594977B1 KR 102594977 B1 KR102594977 B1 KR 102594977B1 KR 1020190041419 A KR1020190041419 A KR 1020190041419A KR 20190041419 A KR20190041419 A KR 20190041419A KR 102594977 B1 KR102594977 B1 KR 102594977B1
Authority
KR
South Korea
Prior art keywords
node
voltage level
input
terminal
nmos transistor
Prior art date
Application number
KR1020190041419A
Other languages
English (en)
Other versions
KR20200119060A (ko
Inventor
김희준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190041419A priority Critical patent/KR102594977B1/ko
Priority to US16/708,664 priority patent/US10804901B1/en
Priority to CN201911295977.XA priority patent/CN111800121B/zh
Publication of KR20200119060A publication Critical patent/KR20200119060A/ko
Application granted granted Critical
Publication of KR102594977B1 publication Critical patent/KR102594977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Abstract

본 기술은 신호전달회로를 포함하는 반도체 장치에 관한 것으로서, 제1전압레벨과 접지레벨 사이에서 스윙하는 제1신호를 입력받고, 제2전압레벨을 갖는 동작전원을 공급받아 동작하며, 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호를 출력하는 신호전달회로에 있어서, 상기 제1전압레벨이 상기 제2전압레벨보다 큰 것에 응답하여 상기 제3전압레벨을 상기 제2전압레벨과 동일하게 설정하는 제1설정부; 및 상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 제3전압레벨을 상기 제1전압레벨과 동일하게 설정하는 제2설정부를 포함한다.

Description

신호전달회로 및 이를 포함하는 반도체 장치{SIGNAL TRANSMISSION CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 신호전달회로를 포함하는 반도체 장치에 관한 것이다.
일반적인 반도체 장치에는 다수의 회로가 포함될 수 있으며, 다수의 회로 각각은 그 사용용도 및 동작방법에 따라 각각 서로 다른 다수의 동작전원을 사용하여 동작할 수 있다.
예컨대, 반도체 장치에 포함된 제1회로는 제1전압레벨을 갖는 제1전원을 사용하여 동작하고, 제2회로는 제2전압레벨을 갖는 제2전원을 사용하여 동작할 수 있다. 이렇게, 반도체 장치에 포함된 다수의 회로가 각각 서로 다른 전압레벨을 갖는 동작전원을 사용하는 경우, 다수의 회로 사이에서 신호를 주고받을 때, 주고받는 신호를 정확하게 인식하지 못하는 오류가 발생할 수 있다.
본 발명의 실시예들은 서로 다른 전압레벨로 설정된 다수의 동작전원을 각각 사용하는 다수의 회로 사이에서 서로 간에 신호를 안정적으로 전달하기 위한 신호전달회로 및 신호전달회로를 포함하는 반도체 장치를 제공할 수 있다.
또한, 본 발명의 실시예들은 동작전원의 전압레벨과 입력신호의 전압레벨의 차이를 감지하고, 감지결과에 따라 입력신호가 전달되는 경로를 조절함으로써, 입력신호를 안정적으로 전달할 수 있는 신호전달회로 및 신호전달회로를 포함하는 반도체 장치를 제공할 수 있다.
본 발명의 실시예에 따른 신호전달회로는, 제1전압레벨과 접지레벨 사이에서 스윙하는 제1신호를 입력받고, 제2전압레벨을 갖는 동작전원을 공급받아 동작하며, 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호를 출력하는 신호전달회로에 있어서, 상기 제1전압레벨이 상기 제2전압레벨보다 큰 것에 응답하여 상기 제3전압레벨을 상기 제2전압레벨과 동일하게 설정하는 제1설정부; 및 상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 제3전압레벨을 상기 제1전압레벨과 동일하게 설정하는 제2설정부를 포함할 수 있다.
또한, 상기 제1설정부는, 상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 것에 응답하여 상기 제2설정부의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
또한, 상기 제2설정부는, 상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 제1설정부의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
또한, 상기 제2설정부는, 상기 제1신호를 입력받기 위한 입력노드와 상기 제2신호를 출력하기 위한 출력노드 사이에서 감지노드의 전압레벨에 응답하여 온/오프(on/off) 제어되는 제1스위치; 및 상기 제1전압레벨과 상기 제2전압레벨의 차이를 감지하여 상기 감지노드의 전압레벨을 설정하는 감지부를 포함할 수 있다.
또한, 상기 감지부는, 상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 감지노드의 전압레벨을 상기 제1스위치를 온 시키기 위한 전압레벨로 설정하고, 상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 감지노드의 전압레벨을 상기 제1스위치를 오프 시키기 위한 전압레벨로 설정할 수 있다.
또한, 상기 제2설정부는, 상기 제1전압레벨이 상기 제2전압레벨보다 작은 경우를 감지하여 상기 입력노드와 상기 출력노드 사이를 연결하는 제2스위치를 더 포함할 수 있다.
또한, 상기 제1설정부는, 상기 입력노드에 게이트단이 연결되고, 상기 동작전원이 드레인단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제1NMOS트랜지스터를 포함할 수 있다.
또한, 상기 제1스위치는, 상기 입력노드에 소스단이 연결되고, 상기 감지노드에 게이트단이 연결되며, 상기 출력노드에 드레인단이 연결되는 제1PMOS트랜지스터를 포함할 수 있다.
또한, 상기 제2스위치는, 상기 입력노드에 드레인단이 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제2NMOS트랜지스터를 포함할 수 있다.
또한, 상기 감지부는, 상기 입력노드에 소스단이 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 감지노드가 드레인단에 연결되는 제2PMOS트랜지스터; 상기 동작전원이 소스단으로 입력되고, 상기 입력노드에 게이트단이 연결되며, 제1중간노드가 드레인단에 연결되는 제3PMOS트랜지스터; 상기 입력노드에 소스단이 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 제1중간노드가 드레인단에 연결되는 제4PMOS트랜지스터; 상기 감지노드가 드레인단에 연결되고, 상기 동작전원이 게이트단으로 입력되며, 제1싱킹노드가 소스단에 연결되는 제3NMOS트랜지스터; 상기 동작전원이 드레인단으로 입력되고, 상기 제1중간노드에 게이트단이 연결되며, 제2중간노드가 소스단에 연결되는 제4NMOS트랜지스터; 상기 제1중간노드가 드레인단에 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 제2중간노드가 소스단에 연결되는 제5NMOS트랜지스터; 상기 동작전원이 소스단으로 입력되고, 상기 제2중간노드에 게이트단이 연결되며, 제2싱킹노드가 드레인단에 연결되는 제5PMOS트랜지스터; 상기 제1싱킹노드가 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제6NMOS트랜지스터; 상기 제6NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제7NMOS트랜지스터; 상기 제7NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되며, 접지노드가 소스단에 연결되는 제8NMOS트랜지스터; 상기 제2싱킹노드가 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되는 제9NMOS트랜지스터; 및 상기 제9NMOS트랜지스터의 소스단이 드레인단 및 게이트단에 공통으로 연결되고, 소스단이 상기 접지노드에 연결되는 제10NMOS트랜지스터를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 장치는, 제1전압레벨을 갖는 제1동작전원을 공급받아 동작하며, 제1전압레벨과 접지레벨 사이에서 스윙하는 제1신호를 출력하는 전송기; 제2전압레벨을 갖는 제2동작전원을 공급받아 동작하며, 내부에 포함된 신호전달회로를 통해 상기 제1신호를 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호로서 전달받아 설정된 내부동작을 수행하는 수신기를 포함하는 반도체 장치에 있어서, 상기 신호전달회로는, 상기 제1전압레벨이 상기 제2전압레벨보다 큰 것에 응답하여 상기 제3전압레벨을 상기 제2전압레벨과 동일하게 설정하는 제1설정부; 및 상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 제3전압레벨을 상기 제1전압레벨과 동일하게 설정하는 제2설정부를 포함할 수 있다.
또한, 상기 제1설정부는, 상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 것에 응답하여 상기 제2설정부의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
또한, 상기 제2설정부는, 상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 제1설정부의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
또한, 상기 제2설정부는, 상기 제1신호를 입력받기 위한 입력노드와 상기 제2신호를 출력하기 위한 출력노드 사이에서 감지노드의 전압레벨에 응답하여 온/오프(on/off) 제어되는 제1스위치; 및 상기 제1전압레벨과 상기 제2전압레벨의 차이를 감지하여 상기 감지노드의 전압레벨을 설정하는 감지부를 포함할 수 있다.
또한, 상기 감지부는, 상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 감지노드를 상기 제1스위치를 온 시키기 위한 전압레벨로 설정하고, 상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 감지노드를 상기 제1스위치를 오프 시키기 위한 전압레벨로 설정할 수 있다.
또한, 상기 제2설정부는, 상기 제1전압레벨이 상기 제2전압레벨보다 작은 경우를 감지하여 상기 입력노드와 상기 출력노드 사이를 연결하는 제2스위치를 더 포함할 수 있다.
또한, 상기 제1설정부는, 상기 입력노드에 게이트단이 연결되고, 상기 제2동작전원이 드레인단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제1NMOS트랜지스터를 포함할 수 있다.
또한, 상기 제1스위치는, 상기 입력노드에 소스단이 연결되고, 상기 감지노드에 게이트단이 연결되며, 상기 출력노드에 드레인단이 연결되는 제1PMOS트랜지스터를 포함할 수 있다.
또한, 상기 제2스위치는, 상기 입력노드에 드레인단이 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제2NMOS트랜지스터를 포함할 수 있다.
또한, 상기 감지부는, 상기 입력노드에 소스단이 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 감지노드가 드레인단에 연결되는 제2PMOS트랜지스터; 상기 제2동작전원이 소스단으로 입력되고, 상기 입력노드에 게이트단이 연결되며, 제1중간노드가 드레인단에 연결되는 제3PMOS트랜지스터; 상기 입력노드에 소스단이 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 제1중간노드가 드레인단에 연결되는 제4PMOS트랜지스터; 상기 감지노드가 드레인단에 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 제1싱킹노드가 소스단에 연결되는 제3NMOS트랜지스터; 상기 제2동작전원이 드레인단으로 입력되고, 상기 제1중간노드에 게이트단이 연결되며, 제2중간노드가 소스단에 연결되는 제4NMOS트랜지스터; 상기 제1중간노드가 드레인단에 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 제2중간노드가 소스단에 연결되는 제5NMOS트랜지스터; 상기 제2동작전원이 소스단으로 입력되고, 상기 제2중간노드에 게이트단이 연결되며, 제2싱킹노드가 드레인단에 연결되는 제5PMOS트랜지스터; 상기 제1싱킹노드가 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제6NMOS트랜지스터; 상기 제6NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제7NMOS트랜지스터; 상기 제7NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되며, 접지노드가 소스단에 연결되는 제8NMOS트랜지스터; 상기 제2싱킹노드가 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되는 제9NMOS트랜지스터; 및 상기 제9NMOS트랜지스터의 소스단이 드레인단 및 게이트단에 공통으로 연결되고, 소스단이 상기 접지노드에 연결되는 제10NMOS트랜지스터를 포함할 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시예들에 따른 신호전달회로는, 별도의 제어신호 없이 동작전원의 전압레벨과 입력신호의 전압레벨 차이를 감지할 수 있으며, 감지결과에 따라 입력신호가 전달되는 경로를 조절함으로써, 입력신호가 가장 안정적인 경로를 통해 전달되도록 할 수 있다. 이를 통해, 신호전달회로를 통해 출력되는 신호의 듀티비(duty ratio) 향상시키고, 노이즈 마진(noise margin)을 확보할 수 있다. 또한, 신호전달회로를 통해 출력되는 신호를 사용하여 내부동작을 수행하는 반도체 장치의 동작 안정성을 확보할 수 있다.
도 1은 본 발명의 일 실시예에 따른 신호전달회로의 일 예를 도시한다.
도 2는 본 발명의 일 실시예에 따른 신호전달회로를 포함하는 반도체 장치의 일 예를 개략적으로 도시한다.
도 3은 본 발명의 일 실시예에 따른 신호전달회로의 제1 동작을 설명한다.
도 4은 본 발명의 일 실시예에 따른 신호전달회로의 제2 동작을 설명한다.
도 5은 본 발명의 일 실시예에 따른 신호전달회로의 제3 동작을 설명한다.
도 6은 본 발명의 일 실시예에 따른 신호전달회로의 제4 동작을 설명한다.
도 7은 본 발명의 일 실시예에 따른 신호전달회로의 제5 동작을 설명한다.
도 8은 본 발명의 일 실시예에 따른 신호전달회로의 제6 동작을 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 신호전달회로의 일 예를 도시한다.
도 1을 참조하면, 신호전달회로(10)는, 제1설정부(100), 및 제2설정부(200)를 포함할 수 있다.
구체적으로, 신호전달회로(10)는, 제1전압레벨과 접지레벨 사이에서 스윙(swing)하는 제1신호(SIG1)를 입력받고, 제2전압레벨을 갖는 동작전원(VDD)을 공급받아 동작하며, 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호(SIG2)를 출력할 수 있다.
여기서, 제1신호(SIG1)가 제1전압레벨과 접지레벨 사이에서 스윙한다는 것은, 제1신호(SIG1)가 논리적으로 '1'값을 갖기 위해 제1전압레벨로 설정되고, 논리적으로 '0'값을 갖기 위해 접지레벨로 설정된다는 것을 의미할 수 있다. 마찬가지로, 제2신호(SIG2)가 제3전압레벨과 접지레벨 사이에서 스윙한다는 것은, 제2신호(SIG2)가 논리적으로 '1'값을 갖기 위해 제3전압레벨로 설정되고, 논리적으로 '0'값을 갖기 위해 접지레벨로 설정된다는 것을 의미할 수 있다.
그리고, 제1설정부(100)는, 제1전압레벨이 제2전압레벨보다 큰 것에 응답하여 제3전압레벨을 제2전압레벨과 동일하게 설정할 수 있다. 즉, 제1설정부(100)는, 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 것에 응답하여 제2신호(SIG2)의 전압레벨을 동작전원(VDD)의 전압레벨과 동일하게 설정할 수 있다.
그리고, 제2설정부(200)는, 제1전압레벨이 제2전압레벨보다 작거나 같은 경우를 감지하여 제3전압레벨을 제1전압레벨과 동일하게 설정할 수 있다. 즉, 제2설정부(200)는, 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작거나 같은 경우, 이를 감지하여 제2신호(SIG2)의 전압레벨을 제1신호(SIG1)의 전압레벨과 동일하게 설정할 수 있다.
그리고, 제1설정부(100)는, 제1전압레벨이 제2전압레벨보다 작거나 같은 것에 응답하여 제2설정부(200)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다. 즉, 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작거나 같은 경우, 전술한 설명처럼 제2설정부(200)가 동작해야하기 때문에 제1설정부(100)는 제2설정부(200)의 동작을 방해하지 않아야 할 것이다. 따라서, 제1설정부(100)는, 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작거나 같은 것에 응답하여 제2설정부(200)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
그리고, 제2설정부(200)는, 제1전압레벨이 제2전압레벨보다 큰 경우를 감지하여 제1설정부(100)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다. 즉, 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 경우, 전술한 설명처럼 제1설정부(100)가 동작해야하기 때문에 제2설정부(200)는 제1설정부(100)의 동작을 방해하지 않아야 할 것이다. 따라서, 제2설정부(200)는, 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 경우를 감지하여 제1설정부(100)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
그리고, 제2설정부(200)는, 제1스위치(210)와, 제2스위치(230), 및 감지부(220)를 포함할 수 있다.
구체적으로, 제1스위치(210)는, 제1신호(SIG1)를 입력받기 위한 입력노드(IN_ND)와, 제2신호(SIG2)를 출력하기 위한 출력노드(OUT_ND) 사이에서 감지노드(CT_ND1)의 전압레벨에 응답하여 온/오프(on/off) 제어될 수 있다. 즉, 제1스위치(210)는, 감지노드(CT_ND1)의 전압레벨에 따라 온되어 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결할 수 있다. 반대로, 제1스위치(210)는, 감지노드(CT_ND1)의 전압레벨에 따라 오프되어 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결하지 않을 수 있다.
그리고, 감지부(220)는, 제1전압레벨과 제2전압레벨의 차이를 감지하여 감지노드(CT_ND1)의 전압레벨을 설정할 수 있다. 즉, 감지부(220)는, 입력패드(PADI)를 통해 입력노드(IN_ND)로 입력되는 제1신호(SIG1)의 전압레벨과 동작전원(VDD)의 전압레벨 사이의 차이를 감지하여 감지노드(CT_ND1)의 전압레벨을 설정할 수 있다.
좀 더 구체적으로, 감지부(220)는, 제1전압레벨이 제2전압레벨보다 작거나 같은 경우를 감지하여 감지노드(CT_ND1)의 전압레벨을 제1스위치(210)를 온(on)시키기 위한 전압레벨로 설정할 수 있다. 즉, 감지부(220)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작거나 같은 경우를 감지하여 감지노드(CT_ND1)의 전압레벨을 제1스위치(210)를 온시키기 위한 전압레벨로 설정할 수 있다.
또한, 감지부(220)는, 제1전압레벨이 제2전압레벨보다 큰 경우를 감지하여 감지노드(CT_ND1)의 전압레벨을 제1스위치를 오프(off)시키기 위한 전압레벨로 설정할 수 있다. 즉, 감지부(220)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 경우를 감지하여 감지노드(CT_ND1)의 전압레벨을 제1스위치(210)를 오프시키기 위한 전압레벨로 설정할 수 있다.
그리고, 제2스위치(230)는, 제1전압레벨이 제2전압레벨보다 작은 경우를 감지하여 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결할 수 있다. 즉, 제2스위치(230)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작은 경우를 감지하여 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결할 수 있다. 이때, 제1스위치(210)와 감지부(220)의 동작과는 상관없이 제1전압레벨이 제2전압레벨보다 작은 경우를 감지하여 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결할 수 있다.
또한, 제2스위치(230)의 동작은 제1스위치(210)의 동작과 일부 겹쳐지는 형태라는 것을 알 수 있다. 구체적으로, 전술한 설명과 같이 제1스위치(210)는 제1전압레벨이 제2전압레벨보다 작거나 같은 것으로 감지될 때, 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결하는 형태로 동작할 수 있다. 또한, 전술한 설명과 같다. 제2스위치(230)는 제1전압레벨이 제2전압레벨보다 작은 것으로 감지될 때, 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결하는 형태로 동작할 수 있다. 따라서, 제2스위치(230)는, 제1전압레벨이 제2전압레벨보다 작은 것으로 감지되는 경우 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결하여 제1스위치(210)의 동작을 보조해줄 수 있다.
그리고, 제1설정부는, 입력노드(IN_ND)에 게이트단이 연결되고, 동작전원(VDD)이 드레인단으로 입력되며, 출력노드(OUT_ND)에 소스단이 연결되는 제1NMOS트랜지스터(N1)를 포함할 수 있다.
또한, 제1스위치(210)는, 입력노드(IN_ND)에 소스단이 연결되고, 감지노드(CT_ND1)에 게이트단이 연결되며, 출력노드(OUT_ND)에 드레인단이 연결되는 제1PMOS트랜지스터(P1)를 포함할 수 있다.
또한, 제2스위치(230)는, 입력노드(IN_ND)에 드레인단이 연결되고, 동작전원(VDD)이 게이트단으로 입력되며, 출력노드(OUT_ND)에 소스단이 연결되는 제2NMOS트랜지스터(N2)를 포함할 수 있다.
또한, 감지부(220)는, 제2PMOS트랜지스터(P2)와, 제3PMOS트랜지스터(P3)와, 제4PMOS트랜지스터(P4)와, 제5PMOS트랜지스터(P5)와, 제3NMOS트랜지스터(N3)와, 제4NMOS트랜지스터(N4)와, 제5NMOS트랜지스터(N5)와, 제6NMOS트랜지스터(N6)와, 제7NMOS트랜지스터(N7)와, 제8NMOS트랜지스터(N8)와, 제9NMOS트랜지스터(N9), 및 제10NMOS트랜지스터(N10)를 포함할 수 있다.
여기서, 제2PMOS트랜지스터(P2)는, 입력노드(IN_ND)에 소스단이 연결되고, 동작전원(VDD)이 게이트단으로 입력되며, 감지노드(CT_ND1)가 드레인단에 연결될 수 있다.
또한, 제3PMOS트랜지스터(P3)는, 동작전원(VDD)이 소스단으로 입력되고, 입력노드(IN_ND)에 게이트단이 연결되며, 제1중간노드(CT_ND4)가 드레인단에 연결될 수 있다.
또한, 제4PMOS트랜지스터(P4)는, 입력노드(IN_ND)에 소스단이 연결되고, 동작전원(VDD)이 게이트단으로 입력되며, 제1중간노드(CT_ND4)가 드레인단에 연결될 수 있다.
또한, 제3NMOS트랜지스터(N3)는, 감지노드(CT_ND1)가 드레인단에 연결되고, 동작전원(VDD)이 게이트단으로 입력되며, 제1싱킹노드(CT_ND2)가 소스단에 연결될 수 있다.
또한, 제4NMOS트랜지스터(N4)는, 동작전원(VDD)이 드레인단으로 입력되고, 제1중간노드(CT_ND4)에 게이트단이 연결되며, 제2중간노드(CT_ND5)가 소스단에 연결될 수 있다.
또한, 제5NMOS트랜지스터(N5)는, 제1중간노드(CT_ND4)가 드레인단에 연결되고, 동작전원(VDD)이 게이트단으로 입력되며, 제2중간노드(CT_ND5)가 소스단에 연결될 수 있다.
또한, 제5PMOS트랜지스터(P5)는, 동작전원(VDD)이 소스단으로 입력되고, 제2중간노드(CT_ND5)에 게이트단이 연결되며, 제2싱킹노드(CT_ND3)가 드레인단에 연결될 수 있다.
또한, 제6NMOS트랜지스터(N6)는, 제1싱킹노드(CT_ND2)가 드레인단에 연결되고, 제2싱킹노드(CT_ND3)가 게이트단에 연결될 수 있다.
또한, 제7NMOS트랜지스터(N7)는, 제6NMOS트랜지스터(N6)의 소스단이 드레인단에 연결되고, 제2싱킹노드(CT_ND3)가 게이트단에 연결될 수 있다.
또한, 제8NMOS트랜지스터(N8)는, 제7NMOS트랜지스터(N7)의 소스단이 드레인단에 연결되고, 제1싱킹노드(CT_ND2)가 게이트단에 연결되며, 접지노드가 소스단에 연결될 수 있다.
또한, 제9NMOS트랜지스터(N9)는, 제2싱킹노드(CT_ND3)가 드레인단에 연결되고, 제1싱킹노드(CT_ND2)가 게이트단에 연결될 수 있다.
또한, 제10NMOS트랜지스터(N10)는, 제9NMOS트랜지스터(N9)의 소스단이 드레인단 및 게이트단에 공통으로 연결되고, 소스단이 접지노드에 연결될 수 있다.
도 2는 본 발명의 일 실시예에 따른 신호전달회로를 포함하는 반도체 장치의 일 예를 개략적으로 도시한다.
도 2를 참조하면, 반도체 장치(20)는, 전송기(21), 및 수신기(22)를 포함할 수 있다. 여기서, 수신기(22)는, 신호전달회로(10)를 포함할 수 있다.
구체적으로, 전송기(21)는 제1전압레벨을 갖는 제1동작전원(VDD1)을 공급받아 동작하며, 제1전압레벨과 접지레벨 사이에서 스윙하는 제1신호(SIG1)를 출력할 수 있다.
그리고, 수신기(22)는, 제2전압레벨을 갖는 제2동작전원(VDD2)을 공급받아 동작하며, 내부에 포함된 신호전달회로(10)를 통해 제1신호(SIG1)를 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호(SIG2)로서 전달받아 설정된 내부동작을 수행할 수 있다. 이때, 신호전달회로(10)는, 수신기(22) 내부에 포함된 형태이기 때문에, 신호전달회로(10)로 제2동작전원(VDD)을 공급받아 동작할 것이다.
그리고, 수신기(22)에 포함된 신호전달회로(10)는, 제1전압레벨과 접지레벨 사이에서 스윙(swing)하며, 전송기(21)로부터 출력되어 수신기(22)로 입력된 제1신호(SIG1)를 입력받고, 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호(SIG2)를 출력할 수 있다. 이때, 수신기(22)에 포함된 신호전달회로(10)는, 전술한 도 1을 통해 설명한 신호전달회로(10)와 완전히 동일하다. 따라서, 여기에서는 더 구체적으로 설명하지 않도록 하겠다.
도 3은 본 발명의 일 실시예에 따른 신호전달회로의 제1 동작을 설명한다.
도 3을 참조하면, 3.6V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 신호전달회로(10)로 입력되는 것을 알 수 있다. 또한, 신호전달회로(10)는 1.8V의 동작전원(VDD)을 공급받아 동작하는 것을 알 수 있다. 따라서, 도 3에서는 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 경우가 되는 것을 알 수 있다.
이때, 신호전달회로(10)에 포함된 제1설정부(100)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 것에 응답하여 입력패드(PADI)를 통해 입력된 제1신호(SIG1)를 제2신호(SIG2)로서 전환시켜 출력패드(PADO)로 전달할 수 있다. 여기서, 제2신호(SIG2)는, 1.8V의 전압레벨을 갖는 상태가 될 수 있다. 즉, 제2신호(SIG2)의 전압레벨은 신호전달회로(10)로 공급된 동작전원(VDD)의 전압레벨과 같은 상태가 될 수 있다.
또한, 신호전달회로(10)에 포함된 제2설정부(200)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 상태라는 것을 감지하여 제1설정부(100)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
구체적으로, 3.6V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 입력되면, 입력노드(IN_ND)의 전압레벨은 3.6V가 될 수 있다.
제1설정부(100)는, 입력노드(IN_ND)의 전압레벨이 3.6V인 것에 응답하여 1.8V의 동작전원(VDD)을 출력노드(OUT_ND)로 그대로 전달할 수 있다. 즉, 제1설정부(100)에 포함된 제1NMOS트랜지스터(N1)는, 입력노드(IN_ND)에 실린 3.6V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.8V의 동작전원(VDD)을 소스단과 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 따라서, 출력노드(OUT_ND)의 전압레벨은 동작전원(VDD)의 전압레벨인 1.8V가 되며, 출력노드(OUT_ND)의 전압레벨은 출력패드(PADO)를 통해 제2신호(SIG2)로서 출력될 수 있다.
제2설정부(200)에 포함된 제2스위치(230)는, 동작전원(VDD)이 1.8V인 것에 응답하여 입력노드(IN_ND)에 실린 3.6V의 전압 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제2스위치(230)에 포함된 제2NMOS트랜지스터(N2)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 드레인단과 연결된 입력노드(IN_ND)에 실린 3.6V의 전압 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)로 전달할 수 있다. 이때, 제2스위치(230)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.8V보다 작은 크기(1.8V-Vth)이기 때문에, 제2스위치(230)의 동작은 제1설정부(100)의 동작을 방해하지 않을 수 있다.
그리고, 제2설정부(200)에 포함된 감지부(220)는, 입력노드(IN_ND)의 전압레벨이 3.6V인 것에 응답하여 감지노드(CT_ND1)의 전압레벨을 3.6V로 유지함으로써, 제1스위치(210)가 오프(OFF)상태를 유지할 수 있도록 한다. 따라서, 제1스위치(210)는, 입력노드(IN_ND)에 실린 3.6V의 전압을 출력노드(OUT_ND)로 전달하지 않는다. 즉, 제1스위치(210)에 포함된 제1PMOS트랜지스터(P1)는, 감지노드(CT_ND1)에 실린 3.6V의 전압레벨이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 소스단에 연결된 입력노드(IN_ND)에 실린 3.6V의 전압을 드레인단에 연결된 출력노드(OUT_ND)로 전달할 수 없다. 이렇게, 제1스위치(210)는 오프(OFF)되기 때문에, 제1스위치(210)의 동작은 제1설정부(100)의 동작을 방해하지 않을 수 있다. 전술한 것과 같이 제2설정부(200)에 포함된 제1스위치(210) 및 제2스위치(230)의 동작이 제1설정부(100)의 동작을 방해하지 않기 때문에 제2설정부(200)의 동작은 제1설정부(100)의 동작을 방해하지 않는 상태인 것을 알 수 있다.
구체적으로 제2설정부(200)에 포함된 감지부(220)의 동작을 설명하면 다음과 같다.
먼저, 제2PMOS트랜지스터(P2)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 소스단과 연결된 입력노드(IN_ND)에 실린 3.6V의 전압을 그대로 드레인단과 연결된 감지노드(CT_ND1)로 전달할 수 있다.
또한, 제3NMOS트랜지스터(N3)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 드레인단과 연결된 감지노드(CT_ND1)에 실린 3.6V의 전압 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 제1싱킹노드(CT_ND2)로 전달할 수 있다.
또한, 제4PMOS트랜지스터(P4)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 소스단과 연결된 입력노드(IN_ND)에 실린 3.6V의 전압을 그대로 드레인단과 연결된 제1중간노드(CT_ND4)로 전달할 수 있다.
또한, 제3PMOS트랜지스터(P3)는, 입력노드(IN_ND)에 실린 3.6V의 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 소스단으로 입력되는 1.8V의 동작전원(VDD)을 제1중간노드(CT_ND4)로 전달할 수 없다.
이때, 제3PMOS트랜지스터(P3)와 제4PMOS트랜지스터(P4)의 동작으로 인해, 제1중간노드(CT_ND4)는 3.6V의 전압레벨을 갖는 상태로 확정될 수 있다.
또한, 제4NMOS트랜지스터(N4)는, 제1중간노드(CT_ND4)에 실린 3.6V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.8V의 동작전원(VDD)을 소스단과 연결된 제2중간노드(CT_ND5)에 그대로 전달할 수 있다.
또한, 제5NMOS트랜지스터(N5)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 드레인단과 연결된 제1중간노드(CT_ND4)에 실린 3.6V의 전압 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)로 전달할 수 있다.
이때, 제4NMOS트랜지스터(N4)의 동작을 통해 제1중간노드(CT_ND4)에서 제2중간노드(CT_ND5)로 전달되는 전압은 1.8V보다 작은 크기(1.8V-Vth)이고, 제5NMOS트랜지스터(N5)의 동작을 통해 제1중간노드(CT_ND4)에서 제2중간노드(CT_ND5)로 전달되는 전압은 1.8V이기 때문에, 제2중간노드(CT_ND5)는 1.8V의 전압레벨을 갖는 상태로 확정될 수 있다.
또한, 제5PMOS트랜지스터(P5)는, 제2중간노드(CT_ND5)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 소스단으로 입력되는 1.8V의 동작전원(VDD)을 제2싱킹노드(CT_ND3)로 전달할 수 없다.
또한, 제9NMOS트랜지스터(N9)는, 제1싱킹노드(CT_ND2)에 실린 1.8V보다 작은 크기(1.8V-Vth)의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)되기 때문에 드레인단에 연결된 제2싱킹노드(CT_ND3)를 소스단에 연결된 제10NMOS트랜지스터(N10)의 게이트단 및 드레인단과 연결시키는 형태가 될 수 있다.
이때, 제10NMOS트랜지스터(N10)의 소스단에 전지전압(VSS)단이 연결되기 때문에, 제9NMOS트랜지스터(N9)와 제10NMOS트랜지스터(N10)의 동작을 통해 제2싱킹노드(CT_ND3)는 접지전압(VSS)레벨을 갖는 상태로 확정될 수 있다.
또한, 제6NMOS트랜지스터(N6)는, 제2싱킹노드(CT_ND3)에 실린 접지전압(VSS)이 게이트단으로 입력되는 응답하여 오프(OFF)될 수 있다. 또한, 제7NMOS트랜지스터(N7)는, 제2싱킹노드(CT_ND3)에 실린 접지전압(VSS)이 게이트단으로 입력되는 응답하여 오프(OFF)될 수 있다. 따라서, 제8NMOS트랜지스터(N8)가, 제1싱킹노드(CT_ND2)에 실린 1.8V보다 작은 크기(1.8V-Vth)의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)되는 것에도 불구하고, 제1싱킹노드(CT_ND2)는 제3NMOS트랜지스터(N3)에 의해 결정된 1.8V보다 작은 크기(1.8V-Vth)의 전압을 갖는 상태로 확정될 수 있다.
전술한 제3NMOS트랜지스터(N3)와, 제6NMOS트랜지스터(N6)와, 제7NMOS트랜지스터(N7), 및 제8NMOS트랜지스터(N8)의 동작에 의해, 감지노드(CT_ND1)는 제2PMOS트랜지스터(P2)에 의해 결정된 3.6V의 전압을 갖는 상태로 확정될 수 있다.
도 4는 본 발명의 일 실시예에 따른 신호전달회로의 제2 동작을 설명한다.
도 4를 참조하면, 1.8V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 신호전달회로(10)로 입력되는 것을 알 수 있다. 또한, 신호전달회로(10)는 1.8V의 동작전원(VDD)을 공급받아 동작하는 것을 알 수 있다. 따라서, 도 4에서는 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 경우가 되는 것을 알 수 있다.
이때, 신호전달회로(10)에 포함된 제2설정부(200)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 상태라는 것을 감지하며, 감지결과에 따라 입력패드(PADI)를 통해 입력된 제1신호(SIG1)를 제2신호(SIG2)로서 전환시켜 출력패드(PADO)로 전달할 수 있다. 여기서, 제2신호(SIG2)는, 1.8V의 전압레벨을 갖는 상태가 될 수 있다. 즉, 제2신호(SIG2)의 전압레벨은 제1신호(SIG1)의 전압레벨과 같은 상태가 될 수 있다.
또한, 신호전달회로(10)에 포함된 제1설정부(100)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 것에 응답하여 제2설정부(200)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
구체적으로, 1.8V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 입력되면, 입력노드(IN_ND)의 전압레벨은 1.8V가 될 수 있다.
제2설정부(200)에 포함된 감지부(220)는, 입력노드(IN_ND)의 전압레벨이 1.8V인 것에 응답하여 감지노드(CT_ND1)의 전압레벨을 0V로 유지함으로써, 제1스위치(210)가 온(ON)상태를 유지할 수 있도록 한다. 따라서, 제1스위치(210)는, 입력노드(IN_ND)에 실린 1.8V의 전압을 출력노드(OUT_ND)에 그대로 전달할 수 있다. 즉, 제1스위치(210)에 포함된 제1PMOS트랜지스터(P1)는, 감지노드(CT_ND1)에 실린 0V의 전압레벨이 게이트단으로 입력되는 것에 응답하여 온(ON)되기 때문에 소스단에 연결된 입력노드(IN_ND)에 실린 1.8V의 전압을 드레인단에 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 따라서, 출력노드(OUT_ND)의 전압레벨은 제1신호(SIG1)의 전압레벨인 1.8V가 되며, 출력노드(OUT_ND)의 전압레벨은 출력패드(PADO)를 통해 제2신호(SIG2)로서 출력될 수 있다.
제2설정부(200)에 포함된 제2스위치(230)는, 동작전원(VDD)이 1.8V인 것에 응답하여 입력노드(IN_ND)에 실린 1.8V의 전압 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제2스위치(230)에 포함된 제2NMOS트랜지스터(N2)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 드레인단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)로 전달할 수 있다. 이때, 제2스위치(230)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.8V보다 작은 크기(1.8V-Vth)이기 때문에, 제2스위치(230)의 동작은 제1스위치(210)의 동작을 방해하지 않을 수 있다.
제1설정부(100)는, 입력노드(IN_ND)의 전압레벨이 1.8V인 것에 응답하여 1.8V의 동작전원(VDD) 중 1.8보다 작은 크기(1.8V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제1설정부(100)에 포함된 제1NMOS트랜지스터(N1)는, 입력노드(IN_ND)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.8V의 동작전원(VDD) 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)에 전달할 수 있다. 이때, 제1설정부(100)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.8V보다 작은 크기(1.8V-Vth)이기 때문에, 제1설정부(100)의 동작은 제2설정부(200)의 동작을 방해하지 않을 수 있다.
구체적으로 제2설정부(200)에 포함된 감지부(220)의 동작을 설명하면 다음과 같다.
먼저, 제2PMOS트랜지스터(P2)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)과 소스단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압이 같은 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.8V의 전압이 드레인단과 연결된 감지노드(CT_ND1)로 전달될 수 없다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 그 전압레벨을 특정할 수 없는 플로팅(floating)상태일 것이다. 다만, 제1신호(SIG1)의 전압레벨이 1.8V라는 것은, 제1신호(SIG1)가 0V에서 1.8V 사이에서 스윙한다고 가정할 수 있다. 이때, 제2PMOS트랜지스터(P2)는, 게이트단으로 1.8V의 동작전원이 입력되기 때문에 제1신호(SIG1)가 0V에서 1.8V 사이에서 스윙하는 것과 상관없이 항상 오프(OFF)상태를 유지한다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태일 것이다.
또한, 제3NMOS트랜지스터(N3)는, 게이트단으로 1.8V의 동작전원(VDD)이 입력되지만, 드레인단과 연결된 감지노드(CT_ND1)가 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태이기 때문에 소스단과 연결된 제1싱킹노드(CT_ND2)도 접지전압(VSS)레벨인 0V에 가까운 플로팅상태일 것이다.
또한, 제4PMOS트랜지스터(P4)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)과 소스단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압이 같은 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.8V의 전압이 드레인단과 연결된 제1중간노드(CT_ND4)로 전달될 수 없다.
또한, 제3PMOS트랜지스터(P3)는, 게이트단으로 입력되는 입력노드(IN_ND)에 실린 1.8V의 전압과 소스단으로 입력되는 1.8V의 동작전원(VDD)이 같은 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제3PMOS트랜지스터(P3)를 통해서는 소스단으로 입력되는 1.8V의 동작전원(VDD)을 제1중간노드(CT_ND4)로 전달할 수 없다. 따라서, 제3PMOS트랜지스터(P3) 및 제4PMOS트랜지스터(P4)의 동작만 수행된 상태에서 제1중간노드(CT_ND4)는 그 전압레벨을 특정할 수 없는 플로팅상태일 것이다. 다만, 제1신호(SIG1)의 전압레벨이 1.8V라는 것은, 제1신호(SIG1)가 0V에서 1.8V 사이에서 스윙한다고 가정할 수 있다. 이때, 제3PMOS트랜지스터(P3)는, 게이트단으로 입력노드(IN_ND)에 실린 1.8V의 전압이 입력되기 때문에 제1신호(SIG1)가 0V에서 1.8V 사이에서 스윙하는 것에 응답하여 온(ON)상태와 오프(OFF)상태를 오갈 수 있다. 따라서, 제3PMOS트랜지스터(P3) 및 제4PMOS트랜지스터(P4)의 동작만 수행된 상태에서 제1중간노드(CT_ND4)는 1.8V보다 작은 전압레벨(less than 1.8V)을 갖는 플로팅 상태일 것이다.
즉, 제3PMOS트랜지스터(P3)와 제4PMOS트랜지스터(P4)의 동작으로 인해, 제1중간노드(CT_ND4)는 1.8V보다 작은 전압레벨(less than 1.8V)을 갖는 플로팅 상태로 확정될 수 있다.
또한, 제4NMOS트랜지스터(N4)는, 제1중간노드(CT_ND4)에 실린 1.8V보다 작은 전압레벨(less than 1.8V)의 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)될 수 있다. 즉, 제4NMOS트랜지스터(N4)을 통해서는 드레인단으로 입력되는 1.8V의 동작전원(VDD)이 소스단과 연결된 제2중간노드(CT_ND5)에 전달될 수 없다.
또한, 제5NMOS트랜지스터(N5)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 드레인단과 연결된 제1중간노드(CT_ND4)에 실린 1.8V보다 작은 전압레벨(less than 1.8V)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)에 그대로 전달할 수 있다.
이때, 제4NMOS트랜지스터(N4) 및 제5NMOS트랜지스터(N5)의 동작을 통해 제2중간노드(CT_ND5)는 1.8V보다 작은 전압레벨(less than 1.8V)을 갖는 플로팅 상태로 확정될 수 있다.
또한, 제5PMOS트랜지스터(P5)는, 제2중간노드(CT_ND5)에 실린 1.8V보다 작은 전압레벨(less than 1.8V)의 전압이 게이트단으로 입력되는 것에 응답하여 소스단으로 입력되는 1.8V의 동작전원(VDD)을 제2싱킹노드(CT_ND3)에 그대로 전달할 수 있다.
또한, 제9NMOS트랜지스터(N9)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 드레인단에 연결된 제2싱킹노드(CT_ND3)를 소스단에 연결된 제10NMOS트랜지스터(N10)의 게이트단 및 드레인단과 연결시키지 않을 수 있다. 따라서, 제2싱킹노드(CT_ND3)의 전압이 충분히 높은 상태에서도 누설전류가 발생하는 것을 방지할 수 있다.
이때, 제10NMOS트랜지스터(N10)의 소스단에 전지전압(VSS)단이 연결되지만, 제9NMOS트랜지스터(N9)가 오프(OFF)되기 때문에, 제5PMOS트랜지스터(P5)와 제9NMOS트랜지스터(N9) 및 제10NMOS트랜지스터(N10)의 동작을 통해 제2싱킹노드(CT_ND3)는 1.8V의 레벨을 갖는 상태로 확정될 수 있다.
또한, 제6NMOS트랜지스터(N6)는, 제2싱킹노드(CT_ND3)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)될 수 있다. 또한, 제7NMOS트랜지스터(N7)는, 제2싱킹노드(CT_ND3)에 실린 1.8V의 전압이 게이트단으로 입력되는 응답하여 온(ON)될 수 있다. 또한, 제8NMOS트랜지스터(N8)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 제7NMOS트랜지스터(N7)의 소스단을 접지전압(VSS)과 연결시키지 않을 수 있다. 따라서, 제2PMOS트랜지스터(P2) 및 제3NMOS트랜지스터(N3)의 동작으로 인해 0V에 가까운 플로팅상태였던 제1싱킹노드(CT_ND2)는 제6NMOS트랜지스터(N6)와 제7NMOS트랜지스터(N7) 및 제8NMOS트랜지스터(N8)의 동작을 통해 확실하게 0V로 확정될 수 있다.
전술한 제3NMOS트랜지스터(N3)와, 제6NMOS트랜지스터(N6)와, 제7NMOS트랜지스터(N7), 및 제8NMOS트랜지스터(N8)의 동작에 의해, 감지노드(CT_ND1)는 확실하게 0V로 확정될 수 있다.
도 5는 본 발명의 일 실시예에 따른 신호전달회로의 제3 동작을 설명한다.
도 5를 참조하면, 1.8V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 신호전달회로(10)로 입력되는 것을 알 수 있다. 또한, 신호전달회로(10)는 3.6V의 동작전원(VDD)을 공급받아 동작하는 것을 알 수 있다. 따라서, 도 5에서는 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작은 경우가 되는 것을 알 수 있다.
이때, 신호전달회로(10)에 포함된 제2설정부(200)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작은 상태라는 것을 감지하며, 감지결과에 따라 입력패드(PADI)를 통해 입력된 제1신호(SIG1)를 제2신호(SIG2)로서 전환시켜 출력패드(PADO)로 전달할 수 있다. 여기서, 제2신호(SIG2)는, 1.8V의 전압레벨을 갖는 상태가 될 수 있다. 즉, 제2신호(SIG2)의 전압레벨은 제1신호(SIG1)의 전압레벨과 같은 상태가 될 수 있다.
또한, 신호전달회로(10)에 포함된 제1설정부(100)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 것에 응답하여 제2설정부(200)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
구체적으로, 1.8V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 입력되면, 입력노드(IN_ND)의 전압레벨은 1.8V가 될 수 있다.
제2설정부(200)에 포함된 감지부(220)는, 입력노드(IN_ND)의 전압레벨이 1.8V인 것에 응답하여 감지노드(CT_ND1)의 전압레벨을 0V로 유지함으로써, 제1스위치(210)가 온(ON)상태를 유지할 수 있도록 한다. 따라서, 제1스위치(210)는, 입력노드(IN_ND)에 실린 1.8V의 전압을 출력노드(OUT_ND)에 그대로 전달할 수 있다. 즉, 제1스위치(210)에 포함된 제1PMOS트랜지스터(P1)는, 감지노드(CT_ND1)에 실린 0V의 전압레벨이 게이트단으로 입력되는 것에 응답하여 온(ON)되기 때문에 소스단에 연결된 입력노드(IN_ND)에 실린 1.8V의 전압을 드레인단에 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 따라서, 출력노드(OUT_ND)의 전압레벨은 제1신호(SIG1)의 전압레벨인 1.8V가 되며, 출력노드(OUT_ND)의 전압레벨은 출력패드(PADO)를 통해 제2신호(SIG2)로서 출력될 수 있다.
제2설정부(200)에 포함된 제2스위치(230)는, 동작전원(VDD)이 3.6V인 것에 응답하여 입력노드(IN_ND)에 실린 1.8V의 전압을 출력노드(OUT_ND)에 그대로 전달할 수 있다. 즉, 제2스위치(230)에 포함된 제2NMOS트랜지스터(N2)는, 게이트단으로 입력되는 3.6V의 동작전원(VDD)에 응답하여 드레인단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압을 소스단과 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 이렇게, 제2스위치(230)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.8V이기 때문에, 제2스위치(230)의 동작은 제1스위치(210)의 동작과 동일한 형태가 될 수 있다. 즉, 제2스위치(230)는, 제1전압레벨이 제2전압레벨보다 작은 것으로 감지되는 경우 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결하여 제1스위치(210)의 동작을 보조해줄 수 있다.
제1설정부(100)는, 입력노드(IN_ND)의 전압레벨이 1.8V인 것에 응답하여 3.6V의 동작전원(VDD) 중 1.8보다 작은 크기(1.8V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제1설정부(100)에 포함된 제1NMOS트랜지스터(N1)는, 입력노드(IN_ND)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 3.6V의 동작전원(VDD) 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)에 전달할 수 있다. 이때, 제1설정부(100)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.8V보다 작은 크기(1.8V-Vth)이기 때문에, 제1설정부(100)의 동작은 제2설정부(200)의 동작을 방해하지 않을 수 있다.
구체적으로 제2설정부(200)에 포함된 감지부(220)의 동작을 설명하면 다음과 같다.
먼저, 제2PMOS트랜지스터(P2)는, 게이트단으로 입력되는 3.6V의 동작전원(VDD)이 소스단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압보다 큰 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.8V의 전압이 드레인단과 연결된 감지노드(CT_ND1)로 전달될 수 없다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 그 전압레벨을 특정할 수 없는 플로팅(floating)상태일 것이다. 다만, 제1신호(SIG1)의 전압레벨이 1.8V라는 것은, 제1신호(SIG1)가 0V에서 1.8V 사이에서 스윙한다고 가정할 수 있다. 이때, 제2PMOS트랜지스터(P2)는, 게이트단으로 3.6V의 동작전원이 입력되기 때문에 제1신호(SIG1)가 0V에서 1.8V 사이에서 스윙하는 것과 상관없이 항상 오프(OFF)상태를 유지한다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태일 것이다.
또한, 제3NMOS트랜지스터(N3)는, 게이트단으로 3.6V의 동작전원(VDD)이 입력되지만, 드레인단과 연결된 감지노드(CT_ND1)가 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태이기 때문에 소스단과 연결된 제1싱킹노드(CT_ND2)도 접지전압(VSS)레벨인 0V에 가까운 플로팅상태일 것이다.
또한, 제4PMOS트랜지스터(P4)는, 게이트단으로 입력되는 3.6V의 동작전원(VDD)이 소스단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압보다 큰 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.8V의 전압이 드레인단과 연결된 제1중간노드(CT_ND4)로 전달될 수 없다.
또한, 제3PMOS트랜지스터(P3)는, 입력노드(IN_ND)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 소스단으로 입력되는 3.6V의 동작전원(VDD)을 소스단과 연결된 제1중간노드(CT_ND4)에 그대로 전달할 수 있다. 따라서, 제3PMOS트랜지스터(P3)를 통해서는 소스단으로 입력되는 3.6V의 동작전원(VDD)을 제1중간노드(CT_ND4)에 그대로 전달할 수 있다.
이때, 제3PMOS트랜지스터(P3)와 제4PMOS트랜지스터(P4)의 동작으로 인해, 제1중간노드(CT_ND4)는 3.6V의 전압레벨을 갖는 상태로 확정될 수 있다.
또한, 제4NMOS트랜지스터(N4)는, 제1중간노드(CT_ND4)에 실린 3.6V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 3.6V의 동작전원(VDD) 중 3.6V보다 작은 크기(3.6V-Vth)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)로 전달할 수 있다.
또한, 제5NMOS트랜지스터(N5)는, 게이트단으로 입력되는 3.6V의 동작전원(VDD)에 응답하여 드레인단과 연결된 제1중간노드(CT_ND4)에 실린 3.6V의 동작전원(VDD) 중 3.6V보다 작은 크기(3.6V-Vth)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)로 전달할 수 있다.
이때, 제4NMOS트랜지스터(N4) 및 제5NMOS트랜지스터(N5)의 동작을 통해 제2중간노드(CT_ND5)는 3.6V보다 작은 크기(3.6V-Vth)의 전압레벨로 확정될 수 있다.
또한, 제5PMOS트랜지스터(P5)는, 제2중간노드(CT_ND5)에 실린 3.6V보다 작은 크기(3.6V-Vth)의 전압이 게이트단으로 입력되는 것에 응답하여 소스단으로 입력되는 3.6V의 동작전원(VDD)을 제2싱킹노드(CT_ND3)에 그대로 전달할 수 있다.
또한, 제9NMOS트랜지스터(N9)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 드레인단에 연결된 제2싱킹노드(CT_ND3)를 소스단에 연결된 제10NMOS트랜지스터(N10)의 게이트단 및 드레인단과 연결시키지 않을 수 있다. 따라서, 제2싱킹노드(CT_ND3)의 전압이 충분히 높은 상태에서도 누설전류가 발생하는 것을 방지할 수 있다.
이때, 제10NMOS트랜지스터(N10)의 소스단에 전지전압(VSS)단이 연결되지만, 제9NMOS트랜지스터(N9)가 오프(OFF)되기 때문에, 제5PMOS트랜지스터(P5)와 제9NMOS트랜지스터(N9) 및 제10NMOS트랜지스터(N10)의 동작을 통해 제2싱킹노드(CT_ND3)는 3.6V의 레벨을 갖는 상태로 확정될 수 있다.
또한, 제6NMOS트랜지스터(N6)는, 제2싱킹노드(CT_ND3)에 실린 3.6V의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)될 수 있다. 또한, 제7NMOS트랜지스터(N7)는, 제2싱킹노드(CT_ND3)에 실린 3.6V의 전압이 게이트단으로 입력되는 응답하여 온(ON)될 수 있다. 또한, 제8NMOS트랜지스터(N8)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 제7NMOS트랜지스터(N7)의 소스단을 접지전압(VSS)과 연결시키지 않을 수 있다. 따라서, 제2PMOS트랜지스터(P2) 및 제3NMOS트랜지스터(N3)의 동작으로 인해 0V에 가까운 플로팅상태였던 제1싱킹노드(CT_ND2)는 제6NMOS트랜지스터(N6)와 제7NMOS트랜지스터(N7) 및 제8NMOS트랜지스터(N8)의 동작을 통해 확실하게 0V로 확정될 수 있다.
전술한 제3NMOS트랜지스터(N3)와, 제6NMOS트랜지스터(N6)와, 제7NMOS트랜지스터(N7), 및 제8NMOS트랜지스터(N8)의 동작에 의해, 감지노드(CT_ND1)는 확실하게 0V로 확정될 수 있다.
도 6은 본 발명의 일 실시예에 따른 신호전달회로의 제4 동작을 설명한다.
도 6을 참조하면, 1.8V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 신호전달회로(10)로 입력되는 것을 알 수 있다. 또한, 신호전달회로(10)는 1.2V의 동작전원(VDD)을 공급받아 동작하는 것을 알 수 있다. 따라서, 도 6에서는 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 경우가 되는 것을 알 수 있다.
이때, 신호전달회로(10)에 포함된 제1설정부(100)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 것에 응답하여 입력패드(PADI)를 통해 입력된 제1신호(SIG1)를 제2신호(SIG2)로서 전환시켜 출력패드(PADO)로 전달할 수 있다. 여기서, 제2신호(SIG2)는, 1.2V의 전압레벨을 갖는 상태가 될 수 있다. 즉, 제2신호(SIG2)의 전압레벨은 신호전달회로(10)로 공급된 동작전원(VDD)의 전압레벨과 같은 상태가 될 수 있다.
또한, 신호전달회로(10)에 포함된 제2설정부(200)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 큰 상태라는 것을 감지하여 제1설정부(100)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
구체적으로, 1.8V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 입력되면, 입력노드(IN_ND)의 전압레벨은 1.8V가 될 수 있다.
제1설정부(100)는, 입력노드(IN_ND)의 전압레벨이 1.8V인 것에 응답하여 1.2V의 동작전원(VDD)을 출력노드(OUT_ND)로 그대로 전달할 수 있다. 즉, 제1설정부(100)에 포함된 제1NMOS트랜지스터(N1)는, 입력노드(IN_ND)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.2V의 동작전원(VDD)을 소스단과 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 따라서, 출력노드(OUT_ND)의 전압레벨은 동작전원(VDD)의 전압레벨인 1.2V가 되며, 출력노드(OUT_ND)의 전압레벨은 출력패드(PADO)를 통해 제2신호(SIG2)로서 출력될 수 있다.
제2설정부(200)에 포함된 제2스위치(230)는, 동작전원(VDD)이 1.2V인 것에 응답하여 입력노드(IN_ND)에 실린 1.8V의 전압 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제2스위치(230)에 포함된 제2NMOS트랜지스터(N2)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)에 응답하여 드레인단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)로 전달할 수 있다. 이때, 제2스위치(230)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.2V보다 작은 크기(1.2V-Vth)이기 때문에, 제2스위치(230)의 동작은 제1설정부(100)의 동작을 방해하지 않을 수 있다.
그리고, 제2설정부(200)에 포함된 감지부(220)는, 입력노드(IN_ND)의 전압레벨이 1.8V인 것에 응답하여 감지노드(CT_ND1)의 전압레벨을 1.8V로 유지함으로써, 제1스위치(210)가 오프(OFF)상태를 유지할 수 있도록 한다. 따라서, 제1스위치(210)는, 입력노드(IN_ND)에 실린 1.8V의 전압을 출력노드(OUT_ND)로 전달하지 않는다. 즉, 제1스위치(210)에 포함된 제1PMOS트랜지스터(P1)는, 감지노드(CT_ND1)에 실린 1.8V의 전압레벨이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 소스단에 연결된 입력노드(IN_ND)에 실린 1.8V의 전압을 드레인단에 연결된 출력노드(OUT_ND)로 전달할 수 없다. 이렇게, 제1스위치(210)는 오프(OFF)되기 때문에, 제1스위치(210)의 동작은 제1설정부(100)의 동작을 방해하지 않을 수 있다. 전술한 것과 같이 제2설정부(200)에 포함된 제1스위치(210) 및 제2스위치(230)의 동작이 제1설정부(100)의 동작을 방해하지 않기 때문에 제2설정부(200)의 동작은 제1설정부(100)의 동작을 방해하지 않는 상태인 것을 알 수 있다.
구체적으로 제2설정부(200)에 포함된 감지부(220)의 동작을 설명하면 다음과 같다.
먼저, 제2PMOS트랜지스터(P2)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)에 응답하여 소스단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압을 그대로 드레인단과 연결된 감지노드(CT_ND1)로 전달할 수 있다.
또한, 제3NMOS트랜지스터(N3)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)에 응답하여 드레인단과 연결된 감지노드(CT_ND1)에 실린 1.8V의 전압 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 소스단과 연결된 제1싱킹노드(CT_ND2)로 전달할 수 있다.
또한, 제4PMOS트랜지스터(P4)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)에 응답하여 소스단과 연결된 입력노드(IN_ND)에 실린 1.8V의 전압을 그대로 드레인단과 연결된 제1중간노드(CT_ND4)로 전달할 수 있다.
또한, 제3PMOS트랜지스터(P3)는, 입력노드(IN_ND)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 소스단으로 입력되는 1.2V의 동작전원(VDD)을 제1중간노드(CT_ND4)로 전달할 수 없다.
이때, 제3PMOS트랜지스터(P3)와 제4PMOS트랜지스터(P4)의 동작으로 인해, 제1중간노드(CT_ND4)는 1.8V의 전압레벨을 갖는 상태로 확정될 수 있다.
또한, 제4NMOS트랜지스터(N4)는, 제1중간노드(CT_ND4)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.2V의 동작전원(VDD)을 소스단과 연결된 제2중간노드(CT_ND5)에 그대로 전달할 수 있다.
또한, 제5NMOS트랜지스터(N5)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)에 응답하여 드레인단과 연결된 제1중간노드(CT_ND4)에 실린 1.8V의 전압 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)로 전달할 수 있다.
이때, 제4NMOS트랜지스터(N4)의 동작을 통해 제1중간노드(CT_ND4)에서 제2중간노드(CT_ND5)로 전달되는 전압은 1.2V보다 작은 크기(1.2V-Vth)이고, 제5NMOS트랜지스터(N5)의 동작을 통해 제1중간노드(CT_ND4)에서 제2중간노드(CT_ND5)로 전달되는 전압은 1.2V이기 때문에, 제2중간노드(CT_ND5)는 1.2V의 전압레벨을 갖는 상태로 확정될 수 있다.
또한, 제5PMOS트랜지스터(P5)는, 제2중간노드(CT_ND5)에 실린 1.2V의 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 소스단으로 입력되는 1.2V의 동작전원(VDD)을 제2싱킹노드(CT_ND3)로 전달할 수 없다.
또한, 제9NMOS트랜지스터(N9)는, 제1싱킹노드(CT_ND2)에 실린 1.2V보다 작은 크기(1.2V-Vth)의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)되기 때문에 드레인단에 연결된 제2싱킹노드(CT_ND3)를 소스단에 연결된 제10NMOS트랜지스터(N10)의 게이트단 및 드레인단과 연결시키는 형태가 될 수 있다.
이때, 제10NMOS트랜지스터(N10)의 소스단에 전지전압(VSS)단이 연결되기 때문에, 제9NMOS트랜지스터(N9)와 제10NMOS트랜지스터(N10)의 동작을 통해 제2싱킹노드(CT_ND3)는 접지전압(VSS)레벨을 갖는 상태로 확정될 수 있다.
또한, 제6NMOS트랜지스터(N6)는, 제2싱킹노드(CT_ND3)에 실린 접지전압(VSS)이 게이트단으로 입력되는 응답하여 오프(OFF)될 수 있다. 또한, 제7NMOS트랜지스터(N7)는, 제2싱킹노드(CT_ND3)에 실린 접지전압(VSS)이 게이트단으로 입력되는 응답하여 오프(OFF)될 수 있다. 따라서, 제8NMOS트랜지스터(N8)가, 제1싱킹노드(CT_ND2)에 실린 1.2V보다 작은 크기(1.2V-Vth)의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)되는 것에도 불구하고, 제1싱킹노드(CT_ND2)는 제3NMOS트랜지스터(N3)에 의해 결정된 1.2V보다 작은 크기(1.2V-Vth)의 전압을 갖는 상태로 확정될 수 있다.
전술한 제3NMOS트랜지스터(N3)와, 제6NMOS트랜지스터(N6)와, 제7NMOS트랜지스터(N7), 및 제8NMOS트랜지스터(N8)의 동작에 의해, 감지노드(CT_ND1)는 제2PMOS트랜지스터(P2)에 의해 결정된 1.8V의 전압을 갖는 상태로 확정될 수 있다.
도 7은 본 발명의 일 실시예에 따른 신호전달회로의 제5 동작을 설명한다.
도 7을 참조하면, 1.2V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 신호전달회로(10)로 입력되는 것을 알 수 있다. 또한, 신호전달회로(10)는 1.2V의 동작전원(VDD)을 공급받아 동작하는 것을 알 수 있다. 따라서, 도 7에서는 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 경우가 되는 것을 알 수 있다.
이때, 신호전달회로(10)에 포함된 제2설정부(200)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 상태라는 것을 감지하며, 감지결과에 따라 입력패드(PADI)를 통해 입력된 제1신호(SIG1)를 제2신호(SIG2)로서 전환시켜 출력패드(PADO)로 전달할 수 있다. 여기서, 제2신호(SIG2)는, 1.2V의 전압레벨을 갖는 상태가 될 수 있다. 즉, 제2신호(SIG2)의 전압레벨은 제1신호(SIG1)의 전압레벨과 같은 상태가 될 수 있다.
또한, 신호전달회로(10)에 포함된 제1설정부(100)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 것에 응답하여 제2설정부(200)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
구체적으로, 1.2V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 입력되면, 입력노드(IN_ND)의 전압레벨은 1.2V가 될 수 있다.
제2설정부(200)에 포함된 감지부(220)는, 입력노드(IN_ND)의 전압레벨이 1.2V인 것에 응답하여 감지노드(CT_ND1)의 전압레벨을 0V로 유지함으로써, 제1스위치(210)가 온(ON)상태를 유지할 수 있도록 한다. 따라서, 제1스위치(210)는, 입력노드(IN_ND)에 실린 1.2V의 전압을 출력노드(OUT_ND)에 그대로 전달할 수 있다. 즉, 제1스위치(210)에 포함된 제1PMOS트랜지스터(P1)는, 감지노드(CT_ND1)에 실린 0V의 전압레벨이 게이트단으로 입력되는 것에 응답하여 온(ON)되기 때문에 소스단에 연결된 입력노드(IN_ND)에 실린 1.2V의 전압을 드레인단에 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 따라서, 출력노드(OUT_ND)의 전압레벨은 제1신호(SIG1)의 전압레벨인 1.2V가 되며, 출력노드(OUT_ND)의 전압레벨은 출력패드(PADO)를 통해 제2신호(SIG2)로서 출력될 수 있다.
제2설정부(200)에 포함된 제2스위치(230)는, 동작전원(VDD)이 1.2V인 것에 응답하여 입력노드(IN_ND)에 실린 1.2V의 전압 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제2스위치(230)에 포함된 제2NMOS트랜지스터(N2)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)에 응답하여 드레인단과 연결된 입력노드(IN_ND)에 실린 1.2V의 전압 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)로 전달할 수 있다. 이때, 제2스위치(230)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.2V보다 작은 크기(1.2V-Vth)이기 때문에, 제2스위치(230)의 동작은 제1스위치(210)의 동작을 방해하지 않을 수 있다.
제1설정부(100)는, 입력노드(IN_ND)의 전압레벨이 1.2V인 것에 응답하여 1.2V의 동작전원(VDD) 중 1.8보다 작은 크기(1.2V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제1설정부(100)에 포함된 제1NMOS트랜지스터(N1)는, 입력노드(IN_ND)에 실린 1.2V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.2V의 동작전원(VDD) 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)에 전달할 수 있다. 이때, 제1설정부(100)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.2V보다 작은 크기(1.2V-Vth)이기 때문에, 제1설정부(100)의 동작은 제2설정부(200)의 동작을 방해하지 않을 수 있다.
구체적으로 제2설정부(200)에 포함된 감지부(220)의 동작을 설명하면 다음과 같다.
먼저, 제2PMOS트랜지스터(P2)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)과 소스단과 연결된 입력노드(IN_ND)에 실린 1.2V의 전압이 같은 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.2V의 전압이 드레인단과 연결된 감지노드(CT_ND1)로 전달될 수 없다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 그 전압레벨을 특정할 수 없는 플로팅(floating)상태일 것이다. 다만, 제1신호(SIG1)의 전압레벨이 1.2V라는 것은, 제1신호(SIG1)가 0V에서 1.2V 사이에서 스윙한다고 가정할 수 있다. 이때, 제2PMOS트랜지스터(P2)는, 게이트단으로 1.2V의 동작전원이 입력되기 때문에 제1신호(SIG1)가 0V에서 1.2V 사이에서 스윙하는 것과 상관없이 항상 오프(OFF)상태를 유지한다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태일 것이다.
또한, 제3NMOS트랜지스터(N3)는, 게이트단으로 1.2V의 동작전원(VDD)이 입력되지만, 드레인단과 연결된 감지노드(CT_ND1)가 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태이기 때문에 소스단과 연결된 제1싱킹노드(CT_ND2)도 접지전압(VSS)레벨인 0V에 가까운 플로팅상태일 것이다.
또한, 제4PMOS트랜지스터(P4)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)과 소스단과 연결된 입력노드(IN_ND)에 실린 1.2V의 전압이 같은 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.2V의 전압이 드레인단과 연결된 제1중간노드(CT_ND4)로 전달될 수 없다.
또한, 제3PMOS트랜지스터(P3)는, 게이트단으로 입력되는 입력노드(IN_ND)에 실린 1.2V의 전압과 소스단으로 입력되는 1.2V의 동작전원(VDD)이 같은 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제3PMOS트랜지스터(P3)를 통해서는 소스단으로 입력되는 1.2V의 동작전원(VDD)을 제1중간노드(CT_ND4)로 전달할 수 없다. 따라서, 제3PMOS트랜지스터(P3) 및 제4PMOS트랜지스터(P4)의 동작만 수행된 상태에서 제1중간노드(CT_ND4)는 그 전압레벨을 특정할 수 없는 플로팅상태일 것이다. 다만, 제1신호(SIG1)의 전압레벨이 1.2V라는 것은, 제1신호(SIG1)가 0V에서 1.2V 사이에서 스윙한다고 가정할 수 있다. 이때, 제3PMOS트랜지스터(P3)는, 게이트단으로 입력노드(IN_ND)에 실린 1.2V의 전압이 입력되기 때문에 제1신호(SIG1)가 0V에서 1.2V 사이에서 스윙하는 것에 응답하여 온(ON)상태와 오프(OFF)상태를 오갈 수 있다. 따라서, 제3PMOS트랜지스터(P3) 및 제4PMOS트랜지스터(P4)의 동작만 수행된 상태에서 제1중간노드(CT_ND4)는 1.2V보다 작은 전압레벨(less than 1.2V)을 갖는 플로팅 상태일 것이다.
즉, 제3PMOS트랜지스터(P3)와 제4PMOS트랜지스터(P4)의 동작으로 인해, 제1중간노드(CT_ND4)는 1.2V보다 작은 전압레벨(less than 1.2V)을 갖는 플로팅 상태로 확정될 수 있다.
또한, 제4NMOS트랜지스터(N4)는, 제1중간노드(CT_ND4)에 실린 1.2V보다 작은 전압레벨(less than 1.2V)의 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)될 수 있다. 즉, 제4NMOS트랜지스터(N4)을 통해서는 드레인단으로 입력되는 1.2V의 동작전원(VDD)이 소스단과 연결된 제2중간노드(CT_ND5)에 전달될 수 없다.
또한, 제5NMOS트랜지스터(N5)는, 게이트단으로 입력되는 1.2V의 동작전원(VDD)에 응답하여 드레인단과 연결된 제1중간노드(CT_ND4)에 실린 1.2V보다 작은 전압레벨(less than 1.2V)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)에 그대로 전달할 수 있다.
이때, 제4NMOS트랜지스터(N4) 및 제5NMOS트랜지스터(N5)의 동작을 통해 제2중간노드(CT_ND5)는 1.2V보다 작은 전압레벨(less than 1.2V)을 갖는 플로팅 상태로 확정될 수 있다.
또한, 제5PMOS트랜지스터(P5)는, 제2중간노드(CT_ND5)에 실린 1.2V보다 작은 전압레벨(less than 1.2V)의 전압이 게이트단으로 입력되는 것에 응답하여 소스단으로 입력되는 1.2V의 동작전원(VDD)을 제2싱킹노드(CT_ND3)에 그대로 전달할 수 있다.
또한, 제9NMOS트랜지스터(N9)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 드레인단에 연결된 제2싱킹노드(CT_ND3)를 소스단에 연결된 제10NMOS트랜지스터(N10)의 게이트단 및 드레인단과 연결시키지 않을 수 있다. 따라서, 제2싱킹노드(CT_ND3)의 전압이 충분히 높은 상태에서도 누설전류가 발생하는 것을 방지할 수 있다.
이때, 제10NMOS트랜지스터(N10)의 소스단에 전지전압(VSS)단이 연결되지만, 제9NMOS트랜지스터(N9)가 오프(OFF)되기 때문에, 제5PMOS트랜지스터(P5)와 제9NMOS트랜지스터(N9) 및 제10NMOS트랜지스터(N10)의 동작을 통해 제2싱킹노드(CT_ND3)는 1.2V의 레벨을 갖는 상태로 확정될 수 있다.
또한, 제6NMOS트랜지스터(N6)는, 제2싱킹노드(CT_ND3)에 실린 1.2V의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)될 수 있다. 또한, 제7NMOS트랜지스터(N7)는, 제2싱킹노드(CT_ND3)에 실린 1.2V의 전압이 게이트단으로 입력되는 응답하여 온(ON)될 수 있다. 또한, 제8NMOS트랜지스터(N8)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 제7NMOS트랜지스터(N7)의 소스단을 접지전압(VSS)과 연결시키지 않을 수 있다. 따라서, 제2PMOS트랜지스터(P2) 및 제3NMOS트랜지스터(N3)의 동작으로 인해 0V에 가까운 플로팅상태였던 제1싱킹노드(CT_ND2)는 제6NMOS트랜지스터(N6)와 제7NMOS트랜지스터(N7) 및 제8NMOS트랜지스터(N8)의 동작을 통해 확실하게 0V로 확정될 수 있다.
전술한 제3NMOS트랜지스터(N3)와, 제6NMOS트랜지스터(N6)와, 제7NMOS트랜지스터(N7), 및 제8NMOS트랜지스터(N8)의 동작에 의해, 감지노드(CT_ND1)는 확실하게 0V로 확정될 수 있다.
도 8은 본 발명의 일 실시예에 따른 신호전달회로의 제6 동작을 설명한다.
도 8을 참조하면, 1.2V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 신호전달회로(10)로 입력되는 것을 알 수 있다. 또한, 신호전달회로(10)는 1.8V의 동작전원(VDD)을 공급받아 동작하는 것을 알 수 있다. 따라서, 도 8에서는 신호전달회로(10)로 입력되는 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작은 경우가 되는 것을 알 수 있다.
이때, 신호전달회로(10)에 포함된 제2설정부(200)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨보다 작은 상태라는 것을 감지하며, 감지결과에 따라 입력패드(PADI)를 통해 입력된 제1신호(SIG1)를 제2신호(SIG2)로서 전환시켜 출력패드(PADO)로 전달할 수 있다. 여기서, 제2신호(SIG2)는, 1.2V의 전압레벨을 갖는 상태가 될 수 있다. 즉, 제2신호(SIG2)의 전압레벨은 제1신호(SIG1)의 전압레벨과 같은 상태가 될 수 있다.
또한, 신호전달회로(10)에 포함된 제1설정부(100)는, 제1신호(SIG1)의 전압레벨이 동작전원(VDD)의 전압레벨과 같은 것에 응답하여 제2설정부(200)의 동작을 방해하지 않기 위한 모드에 진입할 수 있다.
구체적으로, 1.2V의 전압레벨을 갖는 제1신호(SIG1)가 입력패드(PADI)를 통해 입력되면, 입력노드(IN_ND)의 전압레벨은 1.2V가 될 수 있다.
제2설정부(200)에 포함된 감지부(220)는, 입력노드(IN_ND)의 전압레벨이 1.2V인 것에 응답하여 감지노드(CT_ND1)의 전압레벨을 0V로 유지함으로써, 제1스위치(210)가 온(ON)상태를 유지할 수 있도록 한다. 따라서, 제1스위치(210)는, 입력노드(IN_ND)에 실린 1.2V의 전압을 출력노드(OUT_ND)에 그대로 전달할 수 있다. 즉, 제1스위치(210)에 포함된 제1PMOS트랜지스터(P1)는, 감지노드(CT_ND1)에 실린 0V의 전압레벨이 게이트단으로 입력되는 것에 응답하여 온(ON)되기 때문에 소스단에 연결된 입력노드(IN_ND)에 실린 1.2V의 전압을 드레인단에 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 따라서, 출력노드(OUT_ND)의 전압레벨은 제1신호(SIG1)의 전압레벨인 1.2V가 되며, 출력노드(OUT_ND)의 전압레벨은 출력패드(PADO)를 통해 제2신호(SIG2)로서 출력될 수 있다.
제2설정부(200)에 포함된 제2스위치(230)는, 동작전원(VDD)이 1.8V인 것에 응답하여 입력노드(IN_ND)에 실린 1.2V의 전압을 출력노드(OUT_ND)에 그대로 전달할 수 있다. 즉, 제2스위치(230)에 포함된 제2NMOS트랜지스터(N2)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 드레인단과 연결된 입력노드(IN_ND)에 실린 1.2V의 전압을 소스단과 연결된 출력노드(OUT_ND)에 그대로 전달할 수 있다. 이렇게, 제2스위치(230)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.2V이기 때문에, 제2스위치(230)의 동작은 제1스위치(210)의 동작과 동일한 형태가 될 수 있다. 즉, 제2스위치(230)는, 제1전압레벨이 제2전압레벨보다 작은 것으로 감지되는 경우 입력노드(IN_ND)와 출력노드(OUT_ND)를 연결하여 제1스위치(210)의 동작을 보조해줄 수 있다.
제1설정부(100)는, 입력노드(IN_ND)의 전압레벨이 1.2V인 것에 응답하여 1.8V의 동작전원(VDD) 중 1.8보다 작은 크기(1.2V-Vth)의 전압을 출력노드(OUT_ND)로 전달할 수 있다. 즉, 제1설정부(100)에 포함된 제1NMOS트랜지스터(N1)는, 입력노드(IN_ND)에 실린 1.2V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.8V의 동작전원(VDD) 중 1.2V보다 작은 크기(1.2V-Vth)의 전압을 소스단과 연결된 출력노드(OUT_ND)에 전달할 수 있다. 이때, 제1설정부(100)의 동작을 통해 입력노드(IN_ND)에서 출력노드(OUT_ND)로 전달되는 전압은 1.2V보다 작은 크기(1.2V-Vth)이기 때문에, 제1설정부(100)의 동작은 제2설정부(200)의 동작을 방해하지 않을 수 있다.
구체적으로 제2설정부(200)에 포함된 감지부(220)의 동작을 설명하면 다음과 같다.
먼저, 제2PMOS트랜지스터(P2)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)이 소스단과 연결된 입력노드(IN_ND)에 실린 1.2V의 전압보다 큰 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.2V의 전압이 드레인단과 연결된 감지노드(CT_ND1)로 전달될 수 없다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 그 전압레벨을 특정할 수 없는 플로팅(floating)상태일 것이다. 다만, 제1신호(SIG1)의 전압레벨이 1.2V라는 것은, 제1신호(SIG1)가 0V에서 1.2V 사이에서 스윙한다고 가정할 수 있다. 이때, 제2PMOS트랜지스터(P2)는, 게이트단으로 1.8V의 동작전원이 입력되기 때문에 제1신호(SIG1)가 0V에서 1.2V 사이에서 스윙하는 것과 상관없이 항상 오프(OFF)상태를 유지한다. 따라서, 제2PMOS트랜지스터(P2)의 동작만 수행된 상태에서 감지노드(CT_ND1)는 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태일 것이다.
또한, 제3NMOS트랜지스터(N3)는, 게이트단으로 1.8V의 동작전원(VDD)이 입력되지만, 드레인단과 연결된 감지노드(CT_ND1)가 접지전압(VSS)레벨인 0V에 가까운 플로팅 상태이기 때문에 소스단과 연결된 제1싱킹노드(CT_ND2)도 접지전압(VSS)레벨인 0V에 가까운 플로팅상태일 것이다.
또한, 제4PMOS트랜지스터(P4)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)이 소스단과 연결된 입력노드(IN_ND)에 실린 1.2V의 전압보다 큰 상태이기 때문에 오프(OFF)될 수 있다. 따라서, 제2PMOS트랜지스터(P2)를 통해서는 소스단에 연결된 입력노드(IN_ND)에 실린 1.2V의 전압이 드레인단과 연결된 제1중간노드(CT_ND4)로 전달될 수 없다.
또한, 제3PMOS트랜지스터(P3)는, 입력노드(IN_ND)에 실린 1.2V의 전압이 게이트단으로 입력되는 것에 응답하여 소스단으로 입력되는 1.8V의 동작전원(VDD)을 소스단과 연결된 제1중간노드(CT_ND4)에 그대로 전달할 수 있다. 따라서, 제3PMOS트랜지스터(P3)를 통해서는 소스단으로 입력되는 1.8V의 동작전원(VDD)을 제1중간노드(CT_ND4)에 그대로 전달할 수 있다.
이때, 제3PMOS트랜지스터(P3)와 제4PMOS트랜지스터(P4)의 동작으로 인해, 제1중간노드(CT_ND4)는 1.8V의 전압레벨을 갖는 상태로 확정될 수 있다.
또한, 제4NMOS트랜지스터(N4)는, 제1중간노드(CT_ND4)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 드레인단으로 입력되는 1.8V의 동작전원(VDD) 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)로 전달할 수 있다.
또한, 제5NMOS트랜지스터(N5)는, 게이트단으로 입력되는 1.8V의 동작전원(VDD)에 응답하여 드레인단과 연결된 제1중간노드(CT_ND4)에 실린 1.8V의 동작전원(VDD) 중 1.8V보다 작은 크기(1.8V-Vth)의 전압을 소스단과 연결된 제2중간노드(CT_ND5)로 전달할 수 있다.
이때, 제4NMOS트랜지스터(N4) 및 제5NMOS트랜지스터(N5)의 동작을 통해 제2중간노드(CT_ND5)는 1.8V보다 작은 크기(1.8V-Vth)의 전압레벨로 확정될 수 있다.
또한, 제5PMOS트랜지스터(P5)는, 제2중간노드(CT_ND5)에 실린 1.8V보다 작은 크기(1.8V-Vth)의 전압이 게이트단으로 입력되는 것에 응답하여 소스단으로 입력되는 1.8V의 동작전원(VDD)을 제2싱킹노드(CT_ND3)에 그대로 전달할 수 있다.
또한, 제9NMOS트랜지스터(N9)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 드레인단에 연결된 제2싱킹노드(CT_ND3)를 소스단에 연결된 제10NMOS트랜지스터(N10)의 게이트단 및 드레인단과 연결시키지 않을 수 있다. 따라서, 제2싱킹노드(CT_ND3)의 전압이 충분히 높은 상태에서도 누설전류가 발생하는 것을 방지할 수 있다.
이때, 제10NMOS트랜지스터(N10)의 소스단에 전지전압(VSS)단이 연결되지만, 제9NMOS트랜지스터(N9)가 오프(OFF)되기 때문에, 제5PMOS트랜지스터(P5)와 제9NMOS트랜지스터(N9) 및 제10NMOS트랜지스터(N10)의 동작을 통해 제2싱킹노드(CT_ND3)는 1.8V의 레벨을 갖는 상태로 확정될 수 있다.
또한, 제6NMOS트랜지스터(N6)는, 제2싱킹노드(CT_ND3)에 실린 1.8V의 전압이 게이트단으로 입력되는 것에 응답하여 온(ON)될 수 있다. 또한, 제7NMOS트랜지스터(N7)는, 제2싱킹노드(CT_ND3)에 실린 1.8V의 전압이 게이트단으로 입력되는 응답하여 온(ON)될 수 있다. 또한, 제8NMOS트랜지스터(N8)는, 제1싱킹노드(CT_ND2)에 실린 접지전압(VSS)레벨인 0V에 가까운 전압이 게이트단으로 입력되는 것에 응답하여 오프(OFF)되기 때문에 제7NMOS트랜지스터(N7)의 소스단을 접지전압(VSS)과 연결시키지 않을 수 있다. 따라서, 제2PMOS트랜지스터(P2) 및 제3NMOS트랜지스터(N3)의 동작으로 인해 0V에 가까운 플로팅상태였던 제1싱킹노드(CT_ND2)는 제6NMOS트랜지스터(N6)와 제7NMOS트랜지스터(N7) 및 제8NMOS트랜지스터(N8)의 동작을 통해 확실하게 0V로 확정될 수 있다.
전술한 제3NMOS트랜지스터(N3)와, 제6NMOS트랜지스터(N6)와, 제7NMOS트랜지스터(N7), 및 제8NMOS트랜지스터(N8)의 동작에 의해, 감지노드(CT_ND1)는 확실하게 0V로 확정될 수 있다.
전술한 실시예를 바탕으로, 신호전달회로는, 별도의 제어신호 없이 동작전원의 전압레벨과 입력신호의 전압레벨 차이를 감지할 수 있으며, 감지결과에 따라 입력신호가 전달되는 경로를 조절함으로써, 입력신호가 가장 안정적인 경로를 통해 전달되도록 할 수 있다. 이를 통해, 신호전달회로를 통해 출력되는 신호의 듀티비(duty ratio) 향상시키고, 노이즈 마진(noise margin)을 확보할 수 있다. 또한, 신호전달회로를 통해 출력되는 신호를 사용하여 내부동작을 수행하는 반도체 장치의 동작 안정성을 확보할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
예컨대, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

Claims (20)

  1. 제1전압레벨과 접지레벨 사이에서 스윙하는 제1신호를 입력받고, 제2전압레벨을 갖는 동작전원을 공급받아 동작하며, 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호를 출력하는 신호전달회로에 있어서,
    상기 제1전압레벨이 상기 제2전압레벨보다 큰 것에 응답하여 상기 제3전압레벨을 상기 제2전압레벨과 동일하게 설정하는 제1설정부; 및
    상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 제3전압레벨을 상기 제1전압레벨과 동일하게 설정하는 제2설정부를 포함하는 신호전달회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1설정부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 것에 응답하여 상기 제2설정부의 동작을 방해하지 않기 위한 모드에 진입하는 신호전달회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 제2설정부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 제1설정부의 동작을 방해하지 않기 위한 모드에 진입하는 신호전달회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 제2설정부는,
    상기 제1신호를 입력받기 위한 입력노드와 상기 제2신호를 출력하기 위한 출력노드 사이에서 감지노드의 전압레벨에 응답하여 온/오프(on/off) 제어되는 제1스위치; 및
    상기 제1전압레벨과 상기 제2전압레벨의 차이를 감지하여 상기 감지노드의 전압레벨을 설정하는 감지부를 포함하는 신호전달회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 감지부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 감지노드의 전압레벨을 상기 제1스위치를 온 시키기 위한 전압레벨로 설정하고,
    상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 감지노드의 전압레벨을 상기 제1스위치를 오프 시키기 위한 전압레벨로 설정하는 신호전달회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제2설정부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 작은 경우를 감지하여 상기 입력노드와 상기 출력노드 사이를 연결하는 제2스위치를 더 포함하는 신호전달회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1설정부는,
    상기 입력노드에 게이트단이 연결되고, 상기 동작전원이 드레인단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제1NMOS트랜지스터를 포함하는 신호전달회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 제1스위치는,
    상기 입력노드에 소스단이 연결되고, 상기 감지노드에 게이트단이 연결되며, 상기 출력노드에 드레인단이 연결되는 제1PMOS트랜지스터를 포함하는 신호전달회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2스위치는,
    상기 입력노드에 드레인단이 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제2NMOS트랜지스터를 포함하는 신호전달회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 감지부는,
    상기 입력노드에 소스단이 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 감지노드가 드레인단에 연결되는 제2PMOS트랜지스터;
    상기 동작전원이 소스단으로 입력되고, 상기 입력노드에 게이트단이 연결되며, 제1중간노드가 드레인단에 연결되는 제3PMOS트랜지스터;
    상기 입력노드에 소스단이 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 제1중간노드가 드레인단에 연결되는 제4PMOS트랜지스터;
    상기 감지노드가 드레인단에 연결되고, 상기 동작전원이 게이트단으로 입력되며, 제1싱킹노드가 소스단에 연결되는 제3NMOS트랜지스터;
    상기 동작전원이 드레인단으로 입력되고, 상기 제1중간노드에 게이트단이 연결되며, 제2중간노드가 소스단에 연결되는 제4NMOS트랜지스터;
    상기 제1중간노드가 드레인단에 연결되고, 상기 동작전원이 게이트단으로 입력되며, 상기 제2중간노드가 소스단에 연결되는 제5NMOS트랜지스터;
    상기 동작전원이 소스단으로 입력되고, 상기 제2중간노드에 게이트단이 연결되며, 제2싱킹노드가 드레인단에 연결되는 제5PMOS트랜지스터;
    상기 제1싱킹노드가 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제6NMOS트랜지스터;
    상기 제6NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제7NMOS트랜지스터;
    상기 제7NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되며, 접지노드가 소스단에 연결되는 제8NMOS트랜지스터;
    상기 제2싱킹노드가 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되는 제9NMOS트랜지스터; 및
    상기 제9NMOS트랜지스터의 소스단이 드레인단 및 게이트단에 공통으로 연결되고, 소스단이 상기 접지노드에 연결되는 제10NMOS트랜지스터를 포함하는 신호전달회로.
  11. 제1전압레벨을 갖는 제1동작전원을 공급받아 동작하며, 제1전압레벨과 접지레벨 사이에서 스윙하는 제1신호를 출력하는 전송기;
    제2전압레벨을 갖는 제2동작전원을 공급받아 동작하며, 내부에 포함된 신호전달회로를 통해 상기 제1신호를 제3전압레벨과 접지레벨 사이에서 스윙하는 제2신호로서 전달받아 설정된 내부동작을 수행하는 수신기를 포함하는 반도체 장치에 있어서,
    상기 신호전달회로는,
    상기 제1전압레벨이 상기 제2전압레벨보다 큰 것에 응답하여 상기 제3전압레벨을 상기 제2전압레벨과 동일하게 설정하는 제1설정부; 및
    상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 제3전압레벨을 상기 제1전압레벨과 동일하게 설정하는 제2설정부를 포함하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1설정부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 것에 응답하여 상기 제2설정부의 동작을 방해하지 않기 위한 모드에 진입하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제2설정부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 제1설정부의 동작을 방해하지 않기 위한 모드에 진입하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제2설정부는,
    상기 제1신호를 입력받기 위한 입력노드와 상기 제2신호를 출력하기 위한 출력노드 사이에서 감지노드의 전압레벨에 응답하여 온/오프(on/off) 제어되는 제1스위치; 및
    상기 제1전압레벨과 상기 제2전압레벨의 차이를 감지하여 상기 감지노드의 전압레벨을 설정하는 감지부를 포함하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 감지부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 작거나 같은 경우를 감지하여 상기 감지노드를 상기 제1스위치를 온 시키기 위한 전압레벨로 설정하고,
    상기 제1전압레벨이 상기 제2전압레벨보다 큰 경우를 감지하여 상기 감지노드를 상기 제1스위치를 오프 시키기 위한 전압레벨로 설정하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제2설정부는,
    상기 제1전압레벨이 상기 제2전압레벨보다 작은 경우를 감지하여 상기 입력노드와 상기 출력노드 사이를 연결하는 제2스위치를 더 포함하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1설정부는,
    상기 입력노드에 게이트단이 연결되고, 상기 제2동작전원이 드레인단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제1NMOS트랜지스터를 포함하는 반도체 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 제1스위치는,
    상기 입력노드에 소스단이 연결되고, 상기 감지노드에 게이트단이 연결되며, 상기 출력노드에 드레인단이 연결되는 제1PMOS트랜지스터를 포함하는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제2스위치는,
    상기 입력노드에 드레인단이 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 출력노드에 소스단이 연결되는 제2NMOS트랜지스터를 포함하는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 감지부는,
    상기 입력노드에 소스단이 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 감지노드가 드레인단에 연결되는 제2PMOS트랜지스터;
    상기 제2동작전원이 소스단으로 입력되고, 상기 입력노드에 게이트단이 연결되며, 제1중간노드가 드레인단에 연결되는 제3PMOS트랜지스터;
    상기 입력노드에 소스단이 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 제1중간노드가 드레인단에 연결되는 제4PMOS트랜지스터;
    상기 감지노드가 드레인단에 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 제1싱킹노드가 소스단에 연결되는 제3NMOS트랜지스터;
    상기 제2동작전원이 드레인단으로 입력되고, 상기 제1중간노드에 게이트단이 연결되며, 제2중간노드가 소스단에 연결되는 제4NMOS트랜지스터;
    상기 제1중간노드가 드레인단에 연결되고, 상기 제2동작전원이 게이트단으로 입력되며, 상기 제2중간노드가 소스단에 연결되는 제5NMOS트랜지스터;
    상기 제2동작전원이 소스단으로 입력되고, 상기 제2중간노드에 게이트단이 연결되며, 제2싱킹노드가 드레인단에 연결되는 제5PMOS트랜지스터;
    상기 제1싱킹노드가 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제6NMOS트랜지스터;
    상기 제6NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제2싱킹노드가 게이트단에 연결되는 제7NMOS트랜지스터;
    상기 제7NMOS트랜지스터의 소스단이 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되며, 접지노드가 소스단에 연결되는 제8NMOS트랜지스터;
    상기 제2싱킹노드가 드레인단에 연결되고, 상기 제1싱킹노드가 게이트단에 연결되는 제9NMOS트랜지스터; 및
    상기 제9NMOS트랜지스터의 소스단이 드레인단 및 게이트단에 공통으로 연결되고, 소스단이 상기 접지노드에 연결되는 제10NMOS트랜지스터를 포함하는 반도체 장치.
KR1020190041419A 2019-04-09 2019-04-09 신호전달회로 및 이를 포함하는 반도체 장치 KR102594977B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190041419A KR102594977B1 (ko) 2019-04-09 2019-04-09 신호전달회로 및 이를 포함하는 반도체 장치
US16/708,664 US10804901B1 (en) 2019-04-09 2019-12-10 Signal transfer circuit and semiconductor device including the same
CN201911295977.XA CN111800121B (zh) 2019-04-09 2019-12-16 信号传输电路和包括信号传输电路的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190041419A KR102594977B1 (ko) 2019-04-09 2019-04-09 신호전달회로 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20200119060A KR20200119060A (ko) 2020-10-19
KR102594977B1 true KR102594977B1 (ko) 2023-10-30

Family

ID=72748246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190041419A KR102594977B1 (ko) 2019-04-09 2019-04-09 신호전달회로 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US10804901B1 (ko)
KR (1) KR102594977B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015402A (ja) 2009-07-02 2011-01-20 Arm Ltd 電圧レベルシフタ
JP2012191464A (ja) 2011-03-11 2012-10-04 Toshiba Corp レベル変換バススイッチ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883538A (en) * 1996-11-13 1999-03-16 Micron Technology, Inc. Low-to-high voltage CMOS driver circuit for driving capacitive loads
US5627487A (en) * 1995-06-28 1997-05-06 Micron Technology, Inc. Charge conserving driver circuit for capacitive loads
KR100278984B1 (ko) * 1998-01-08 2001-01-15 김영환 멀티레벨 출력신호를 갖는 멀티플렉서
JP3556533B2 (ja) * 1999-07-27 2004-08-18 シャープ株式会社 レベルシフタ回路
TWI302025B (en) 2006-05-25 2008-10-11 Univ Nat Chiao Tung Mixed-voltage input/output buffer having low-voltage design
KR101422146B1 (ko) * 2007-08-08 2014-07-23 삼성디스플레이 주식회사 구동장치, 이를 갖는 액정표시장치 및 액정표시장치의구동방법
US20090160485A1 (en) * 2007-12-19 2009-06-25 Texas Instruments Incorporated Providing Higher-Swing Output Signals When Components Of An Integrated Circuit Are Fabricated Using A Lower-Voltage Process
US7986171B2 (en) 2008-10-21 2011-07-26 Himax Technologies Limited Mixed-voltage I/O buffer
US8385091B2 (en) * 2009-08-20 2013-02-26 Electric IT Corporation 3-phase high-power UPS
KR101024242B1 (ko) * 2009-11-24 2011-03-29 주식회사 하이닉스반도체 반도체 장치
US8120968B2 (en) * 2010-02-12 2012-02-21 International Business Machines Corporation High voltage word line driver
US8854104B2 (en) * 2012-12-31 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage level shifter
US9306553B2 (en) * 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
KR20140146368A (ko) * 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 입출력 장치 및 이를 포함하는 입출력 시스템
US20150200229A1 (en) * 2014-01-16 2015-07-16 Gvbb Holdings S.A.R.L. Image sensor pixel with multilevel transfer gate
KR102148802B1 (ko) * 2014-02-27 2020-08-28 에스케이하이닉스 주식회사 드라이버 및 그를 포함하는 이미지 센싱 장치
US9304534B1 (en) * 2014-09-24 2016-04-05 Freescale Semiconductor, Inc. Low voltage swing buffer
KR102299324B1 (ko) * 2014-12-19 2021-09-08 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102618595B1 (ko) * 2016-06-30 2023-12-29 엘지디스플레이 주식회사 터치 센서를 갖는 표시장치와 그 구동방법
US10424266B2 (en) * 2016-11-30 2019-09-24 Lg Display Co., Ltd. Gate driving circuit and display device using the same
US10256630B2 (en) * 2017-05-30 2019-04-09 Infineon Technologies Austria Ag Controller device for power electronics circuit
US10326451B2 (en) * 2017-11-21 2019-06-18 Texas Instruments Incorporated Level shifter circuit generating bipolar clock signals
KR102581910B1 (ko) * 2018-10-26 2023-09-25 삼성디스플레이 주식회사 표시 패널의 검사 장치 및 이를 이용한 표시 패널의 검사 방법
US10586600B1 (en) * 2019-01-28 2020-03-10 Micron Technology, Inc. High-voltage shifter with reduced transistor degradation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015402A (ja) 2009-07-02 2011-01-20 Arm Ltd 電圧レベルシフタ
JP2012191464A (ja) 2011-03-11 2012-10-04 Toshiba Corp レベル変換バススイッチ

Also Published As

Publication number Publication date
CN111800121A (zh) 2020-10-20
US20200328748A1 (en) 2020-10-15
US10804901B1 (en) 2020-10-13
KR20200119060A (ko) 2020-10-19

Similar Documents

Publication Publication Date Title
EP3197051B1 (en) Driving circuit for non-volatile memory
KR100652391B1 (ko) 저전압 차동 신호 드라이버
US8154323B2 (en) Output driver operable over wide range of voltages
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
KR101716941B1 (ko) 스위치 회로
US8581639B2 (en) Differential output circuit
KR100736396B1 (ko) 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치
KR100744123B1 (ko) 정전기 방전에 대한 내성을 향상시킨 ｅｓｄ 보호회로
KR102594977B1 (ko) 신호전달회로 및 이를 포함하는 반도체 장치
US10985754B1 (en) Input/output circuit and electronic device including the same
KR20170064842A (ko) 송신 회로 및 반도체 장치
US20100164592A1 (en) Level shift circuit
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
CN111800121B (zh) 信号传输电路和包括信号传输电路的半导体装置
US8610472B2 (en) Power-up signal generating circuit of semiconductor integrated circuit
KR101068340B1 (ko) 집적 회로 및 반도체 메모리 장치
KR100930400B1 (ko) 차동 증폭기 및 이를 이용한 입력 회로
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
KR101204670B1 (ko) 레벨 시프터
JP2004120750A (ja) 半導体装置の入出力回路
US9673758B2 (en) Differential amplifier circuit
TW201701587A (zh) 接收電路
US20120105139A1 (en) Integrated circuit
KR101159679B1 (ko) 레벨 쉬프터
US11005518B2 (en) Tranceiver circuit and receiver circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant