KR102148802B1

KR102148802B1 - 드라이버 및 그를 포함하는 이미지 센싱 장치

Info

Publication number: KR102148802B1
Application number: KR1020140023197A
Authority: KR
Inventors: 신민석; 손영철
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-02-27
Filing date: 2014-02-27
Publication date: 2020-08-28
Also published as: US9781372B2; KR20150101646A; US20150244954A1

Abstract

픽셀을 구동하기 위한 드라이버 및 그를 포함하는 이미지 센싱 장치에 관한 것으로, 제1 신호의 레벨을 변환하여 제2 신호를 생성하되 제1 신호가 제1 방향으로 천이(transition)되는 제1 천이 구간 중 전기(前期) 구간 동안 제1 전압을 이용하여 상기 제2 신호를 구동하고 상기 제1 천이 구간 중 후기(後期) 구간 동안 상기 제1 전압과 다른 제2 전압을 이용하여 상기 제2 신호를 구동하기 위한 드라이버; 및 상기 제2 신호에 응답하여 픽셀신호를 생성하는 픽셀 어레이를 포함하는 이미지 센싱 장치가 제공된다.

Description

드라이버 및 그를 포함하는 이미지 센싱 장치{DRIVER AND IMAGE SENSING DEVICE WITH THE SAME}

본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 픽셀을 구동하기 위한 드라이버 및 그를 포함하는 이미지 센싱 장치에 관한 것이다.

일반적으로, 이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.

본 발명은 구동신호를 생성할 때 상기 구동신호의 천이(transition) 구간 동안 둘 이상의 구동전압을 이용하는 드라이버 및 그를 포함하는 이미지 센싱 장치를 제공하는 것이다.

본 발명의 일 측면에 따르면, 본 발명은 제1 임계 범위에서 스윙하는 제1 신호에 응답하여 제2 임계 범위에서 스윙하는 제2 신호를 생성하기 위한 제1 레벨 쉬프터; 상기 제2 신호에 응답하여 제3 임계 범위에서 스윙하는 제3 신호를 생성하기 위한 제2 레벨 쉬프터; 상기 제2 신호에 응답하여 제1 고전압으로 출력단 - 제4 임계 범위에서 스윙하는 제4 신호가 생성됨 - 을 구동하기 위한 제1 풀업 구동부; 상기 제3 신호에 응답하여 상기 제1 저전압으로 상기 출력단을 구동하기 위한 제1 풀다운 구동부; 상기 제4 신호에 응답하여 상기 제1 저전압보다 높은 제2 저전압으로 상기 출력단을 구동하기 위한 제2 풀다운 구동부; 및 상기 제2 풀다운 구동부와 상기 출력단 사이에 구비되며, 상기 제2 신호에 응답하여 상기 제2 풀다운 구동부와 상기 출력단 사이의 경로를 선택적으로 접속하기 위한 제1 경로 접속부를 포함할 수 있다. 여기서, 상기 제2 풀다운 구동부의 문턱 전압(threshold voltage)이 상기 제1 풀다운 구동부의 문턱 전압보다 낮게 설계될 수 있다.

본 발명의 다른 측면에 따르면, 본 발명은 제1 임계 범위에서 스윙하는 제1 신호에 응답하여 제2 임계 범위에서 스윙하는 제2 신호를 생성하기 위한 제1 레벨 쉬프터; 상기 제2 신호에 응답하여 제3 임계 범위에서 스윙하는 제3 신호를 생성하기 위한 제2 레벨 쉬프터; 상기 제2 신호에 응답하여 제1 고전압으로 상기 출력단 - 제4 임계 범위에서 스윙하는 제4 신호가 생성됨 - 을 구동하기 위한 제1 풀업 구동부; 상기 제3 신호에 응답하여 제1 저전압으로 상기 출력단을 구동하기 위한 풀다운 구동부; 상기 제4 신호에 응답하여 상기 제1 고전압보다 낮은 제2 고전압으로 상기 출력단을 구동하기 위한 제2 풀업 구동부; 및 상기 제2 풀업 구동부와 상기 출력단 사이에 구비되며, 상기 제3 신호에 응답하여 상기 제2 풀업 구동부와 상기 출력단 사이의 경로를 선택적으로 접속하기 위한 경로 접속부를 포함할 수 있다. 여기서, 상기 제2 풀업 구동부의 문턱 전압(threshold voltage)이 상기 제1 풀업 구동부의 문턱 전압보다 낮게 설계될 수 있다.

본 발명의 또 다른 측면에 따르면, 본 발명은 제1 신호의 레벨을 변환하여 제2 신호를 생성하되, 제1 신호가 제1 방향으로 천이(transition)되는 제1 천이 구간 중 전기(前期) 구간 동안 제1 전압을 이용하여 상기 제2 신호를 구동하고 상기 제1 천이 구간 중 후기(後期) 구간 동안 상기 제1 전압과 다른 제2 전압을 이용하여 상기 제2 신호를 구동하기 위한 드라이버; 및 상기 제2 신호에 응답하여 픽셀신호를 생성하는 픽셀 어레이를 포함할 수 있다. 한편, 상기 드라이버는 상기 제1 신호가 제2 방향 - 상기 제1 방향과 반대 방향임 - 으로 천이되는 제2 천이 구간 중 전기(前期) 구간 동안 제3 전압을 이용하여 상기 제2 신호를 구동하고 상기 제2 천이 구간 중 후기(後期) 구간 동안 상기 제3 전압과 다른 제4 전압을 이용하여 상기 제2 신호를 구동할 수도 있다.

본 발명의 실시예는 구동신호를 생성할 때 상기 구동신호의 천이(transition) 구간 동안 둘 이상의 구동전압을 이용함으로써, 각각의 구동전압에 발생하는 리플(ripple)을 감소시킬 수 있는 효과가 있다.

도 1에는 본 발명의 실시예에 따른 이미지 센싱 장치의 블록 구성도이다.
도 2에는 도 1에 도시된 제1 드라이빙 회로의 내부 구성도이다.
도 3에는 도 2에 도시된 제1 전송용 드라이버의 일예를 보인 내부 구성도이다.
도 4에는 도 1에 도시된 픽셀의 내부 구성도이다.
도 5에는 도 2에 도시된 제1 전송용 드라이버의 다른 예를 보인 내부 구성도이다.
도 6에는 도 2에 도시된 제1 전송용 드라이버의 또 다른 예를 보인 내부 구성도이다.
도 7에는 도 2에 도시된 제1 전송용 드라이버의 또 다른 예를 보인 내부 구성도이다.
도 8에는 도 2에 도시된 제1 전송용 드라이버의 동작을 설명하기 위한 타이밍도이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 1에는 본 발명의 실시예에 따른 이미지 센싱 장치가 블록 구성도로 도시되어 있다.

도 1을 참조하면, 이미지 센싱 장치(100)는 전원전압(VDD)을 이용하여 승압전압(VPP)을 생성하기 위한 제1 전압 생성회로(110)와, 접지전압(VSS)을 이용하여 감압전압(VBB)을 생성하기 위한 제2 전압 생성회로(120)와, 전원전압(VDD)과 승압전압(VPP)과 접지전압(VSS)과 감압전압(VBB)을 공급받으며, 제1 내지 제m 전송 소오스신호(TX_S0 ~ TX_Sm-1)와 제1 내지 제m 리셋 소오스신호(RX_S0 ~ RX_Sm-1)와 제1 내지 제m 선택 소오스신호(SX_S0 ~ SX_Sm-1)에 응답하여 제1 내지 제m 전송신호(TX0 ~ TXm-1)와 제1 내지 제m 리셋신호(RX0 ~ RXm-1)와 제1 내지 제m 선택신호(SX0 ~ SXm-1)를 생성하기 위한 행(row) 제어부(130)와, 제1 내지 제m 전송신호(TX0 ~ TXm-1)와 제1 내지 제m 리셋신호(RX0 ~ RXm-1)와 제1 내지 제m 선택신호(SX0 ~ SXm-1)에 응답하여 제1 내지 제n 픽셀신호(PX0 ~ PXn-1)를 출력하기 위한 픽셀 어레이(140)를 포함할 수 있다.

제1 전압 생성회로(110)는 전원전압(VDD)보다 높은 승압전압(VPP)을 생성할 수 있다. 예컨대, 제1 전압 생성회로(110)는 Positive DC/DC Converter를 포함할 수 있다.

제2 전압 생성회로(120)는 접지전압(VSS)보다 낮은 감압전압(VBB)을 생성할 수 있다. 예컨대, 제2 전압 생성회로(120)는 Negative DC/DC converter를 포함할 수 있다.

행 제어부(130)는 픽셀 어레이(140)의 제1 내지 제m 행(140_1 ~ 140_m)에 대응하여 제1 내지 제m 드라이버(130_1 ~ 130_m)를 포함할 수 있다. 제1 내지 제m 드라이버(130_1 ~ 130_m)는 제1 임계 범위에서 스윙하는 제1 내지 제m 전송 소오스신호(TX_S0 ~ TX_Sm-1)와 제1 내지 제m 리셋 소오스신호(RX_S0 ~ RX_Sm-1)와 제1 내지 제m 선택 소오스신호(SX_S0 ~ SX_Sm-1)의 레벨을 변환하여 제2 임계 범위에서 스윙하는 제1 내지 제m 전송신호(TX0 ~ TXm-1)와 제1 내지 제m 리셋신호(RX0 ~ RXm-1)와 제1 내지 제m 선택신호(SX0 ~ SXm-1)를 출력한다. 예컨대, 제1 임계 범위는 접지전압(VSS)과 전원전압(VDD) 사이의 범위를 포함할 수 있고, 제2 임계 범위는 감압전압(VBB)과 승압전압(VPP) 사이의 범위를 포함할 수 있다.

제1 내지 제m 드라이버(130_1 ~ 130_m)는 동일한 구성을 가지므로, 이하에서는 제1 드라이버(130_1)를 대표적으로 설명한다.

도 2에는 제1 드라이빙 회로(130_1)의 내부 구성도가 도시되어 있다.

도 2를 참조하면, 제1 드라이빙 회로(130_1)는 제1 전송 소오스신호(TX_S0)에 응답하여 제1 전송신호(TX0)를 생성하기 위한 제1 전송용 드라이버(130_11)와, 제1 리셋 소오스신호(RX_S0)에 응답하여 제1 전송신호(RX0)를 생성하기 위한 제1 리셋용 드라이버(130_13)와, 제1 선택 소오스신호(SX_S0)에 응답하여 제1 선택신호(SX0)를 생성하기 위한 제1 선택용 드라이버(130_15)를 포함할 수 있다. 제1 전송용 드라이버(130_11)와 제1 리셋용 드라이버(130_13)와 제1 선택용 드라이버(130_15)는 서로 다른 구성을 가질 수도 있고 모두 동일한 구성을 가질 수도 있다. 본 발명의 실시예에서는 제1 전송용 드라이버(130_11)와 제1 리셋용 드라이버(130_13)와 제1 선택용 드라이버(130_15)가 모두 동일한 구성을 가지는 것으로 예를 들어 설명하며, 이하에서는 제1 전송용 드라이버(130_11)만을 대표적으로 설명한다.

도 3에는 제1 전송용 드라이버(130_11)의 일예를 보인 내부 구성도가 도시되어 있다.

도 3을 참조하면, 제1 전송용 드라이버(130_11)는 접지전압(VSS)과 전원전압(VDD) 사이에서 스윙하는 제1 전송 소오스신호(TX_S0)에 응답하여 접지전압(VSS)에서 승압전압(VPP) 사이에서 스윙하는 제1 전송 풀업신호(TX_P0)를 생성하기 위한 제1 레벨 쉬프터(130_11A)와, 제1 전송 풀업신호(TX_P0)에 응답하여 감압전압(VBB)에서 전원전압(VDD) 사이에서 스윙하는 제1 전송 풀다운신호(TX_B0)를 생성하기 위한 제2 레벨 쉬프터(130_11B)와, 제1 전송 풀업신호(TX_P0)에 응답하여 승압전압(VPP)으로 제1 전송신호(TX0)의 출력단(VOUT0)을 구동하기 위한 제1 풀업 구동부(130_11C)와, 제1 전송신호(TX0)에 응답하여 전원전압(VDD)으로 출력단(VOUT0)을 구동하기 위한 제2 풀업 구동부(130_11D)와, 제2 풀업 구동부(130_11D)와 출력단(VOUT0) 사이에 구비되며 제1 전송 풀다운신호(TX_B0)에 응답하여 제2 풀업 구동부(130_11D)와 출력단(VOUT0) 사이의 경로를 선택적으로 접속하기 위한 제1 경로 접속부(130_11E)와, 제1 전송 풀다운신호(TX_B0)에 응답하여 감압전압(VBB)으로 출력단(VOUT0)을 구동하기 위한 제1 풀다운 구동부(130_11F)와, 제1 전송신호(TX0)에 응답하여 접지전압(VSS)으로 출력단(VOUT0)을 구동하기 위한 제2 풀다운 구동부(130_11G)와, 제2 풀다운 구동부(130_11G)와 출력단(VOUT0) 사이에 구비되며 제1 전송 풀업신호(TX_P0)에 응답하여 제2 풀다운 구동부(130_11G)와 출력단(VOUT0) 사이의 경로를 선택적으로 접속하기 위한 제2 경로 접속부(130_11H)를 포함할 수 있다.

제1 및 제2 레벨 쉬프터(130_11A, 130_11B)는 공지공용의 기술이므로, 그에 대한 자세한 설명은 생략하도록 한다.

제1 풀업 구동부(130_11C)와 제1 풀다운 구동부(130_11F)는, 제1 전송용 드라이버(130_11)의 메인 구동부로, 제1 전송신호(TX0)의 천이(transition) 구간 동안 예정된 전압(VPP, VBB)을 출력단(VOUT0)으로 공급할 수 있다. 제1 풀업 구동부(130_11C)는 제1 전송 풀업신호(TX_P0)를 게이트 입력으로 하며 승압전압(VPP)단과 출력단(VOUT0) 사이에 소오스와 드레인이 접속되는 PMOS 트랜지스터를 포함할 수 있다. 제1 풀다운 구동부(130_11F)는 제1 전송 풀다운신호(TX_B0)를 게이트 입력으로 하며 감압전압(VBB)단과 출력단(VOUT0) 사이에 소오스와 드레인이 접속되는 NMOS 트랜지스터를 포함할 수 있다.

제2 풀업 구동부(130_11D)와 제2 풀다운 구동부(130_11G)는, 제1 전송용 드라이버(130_11)의 프리 구동부로, 제1 전송신호(TX0)의 천이 구간 중 전기(前期) 구간 동안만 출력단(VOUT0)으로 예정된 전압(VDD, VSS)을 공급한다. 제2 풀업 구동부(130_11D)는 제1 전송신호(TX0)를 게이트 입력으로 하며 전원전압(VDD)단과 출력단(VOUT0) 사이에 소오스와 드레인이 접속되는 PMOS 트랜지스터를 포함할 수 있다. 제2 풀다운 구동부(130_11G)는 제1 전송신호(TX0)를 게이트 입력으로 하며 접지전압(VSS)단과 출력단(VOUT0) 사이에 소오스와 드레인이 접속되는 NMOS 트랜지스터를 포함할 수 있다.

참고로, 전술한 바와 같이, 제2 풀업 구동부(130_11D)와 제2 풀다운 구동부(130_11G)는 제1 전송신호(TX0)의 천이 구간 중 전기(前期) 구간 동안만 출력단(VOUT0)을 구동하고, 제1 풀업 구동부(130_11C)와 제1 풀다운 구동부(130_11F)는 제1 전송신호(TX0)의 천이 구간 동안 출력단(VOUT0)을 구동하는 것으로 예를 들어 설명하였다. 다시 말해, 천이 구간 중 전기(前期) 구간 동안에는 제1 풀업 구동부(130_11C)와 제2 풀업 구동부(130_11D) 또는 제1 풀다운 구동부(130_11F)와 제2 풀다운 구동부(130_11G)가 턴온(turn on)되고, 천이 구간 중 후기(後期) 구간 동안에는 제1 풀업 구동부(130_11C) 또는 제1 풀다운 구동부(130_11F)만이 턴온된다. 따라서, 전기(前期) 구간 동안에는 제1 풀업 구동부(130_11C)와 제2 풀업 구동부(130_11D) 또는 제1 풀다운 구동부(130_11F)와 제2 풀다운 구동부(130_11G)가 동시에 출력단(VOUT0)을 구동함으로써 구동전압인 승압전압(VPP)과 감압전압(VBB)에 발생하는 리플(ripple)을 감소시킬 수 있다.

더욱이, 제2 풀업 구동부(130_11D)의 문턱 전압(threshold voltage)이 제1 풀업 구동부(130_11C)의 문턱 전압보다 낮게 설계되면, 제2 풀업 구동부(130_11D)의 구동 능력이 제1 풀업 구동부(130_11C)의 구동 능력보다 좋아진다. 또한, 제2 풀다운 구동부(130_11G)의 문턱 전압이 제1 풀다운 구동부(130_11F)의 문턱 전압보다 낮도록 설계되면, 제2 풀다운 구동부(130_11G)의 구동 능력이 제1 풀다운 구동부(130_11F)의 구동 능력보다 좋아진다. 따라서, 상기와 같이 구동 능력을 조절함으로써, 전기(前期) 구간 동안 승압전압(VPP)과 감압전압(VBB)에 발생하는 리플(ripple)을 더욱더 감소시킬 수 있다.

계속해서, 제1 경로 접속부(130_11E)는 제2 풀업 구동부(130_11D)가 상기 전기(前期) 구간 동안만 전원전압(VDD)을 출력단(VOUT0)으로 공급할 수 있도록 제2 풀업 구동부(130_11D)와 출력단(VOUT0) 사이의 경로를 선택적으로 접속 및 차단한다.

제2 경로 접속부(130_11H)는 제2 풀다운 구동부(130_11G)가 상기 전기(前期) 구간 동안만 접지전압(VSS)을 출력단(VOUT0)으로 공급할 수 있도록 제2 풀다운 구동부(130_11G)와 출력단(VOUT0) 사이의 경로를 선택적으로 접속 및 차단한다.

다시 도 1을 참조하면, 픽셀 어레이(140)는 행(row)과 열(column)로 배열된 복수의 픽셀(140_1_1 ~ 140_m_n)을 포함한다. 그리고, 픽셀 어레이(140)는 행 제어부(130)에 의해 행(140_1 ~ 140_m) 단위로 제어된다. 다시 말해, 각각의 행(140_1 ~ 140_m)에 포함된 픽셀들(140_#_1 ~ 140_#_n)은 각각의 전송신호(TX#)와 각각의 리셋신호(RX#)와 각각의 선택신호(SX#)를 공유한다. 예컨대, 제1 행(140_1)에 포함된 픽셀들(140_1_1 ~ 140_1_n)은 제1 전송신호(TX0)와 제1 리셋신호(RX0)와 제1 선택신호(SX0)를 공유하며, 제1 전송신호(TX0)와 제1 리셋신호(RX0)와 제1 선택신호(SX0)에 응답하여 동시에 제1 내지 제n 픽셀신호(PX0 ~ PXn-1)를 출력한다. 이하에서는 본 발명의 실시예의 이해를 돕기 위하여 픽셀의 내부 구조를 설명하며, 이때 복수의 픽셀(140_1_1 ~ 140_m_n)은 모두 동일한 구성을 가지므로 설명의 편의를 위하여 하나의 픽셀(140_1_1)만을 대표적으로 설명한다.

도 4에는 픽셀(140_1_1)의 일예를 보인 내부 구성도가 도시되어 있다.

도 4를 참조하면, 제1 픽셀(140_1_1)은, 통상의 4-트랜지스터 구조로, 광다이오드(PD)와 전송 트랜지스터(TXTR)와 리셋 트랜지스터(RXTR)와 증폭 트랜지스터(DXTR)와 선택 트랜지스터(SXTR)를 포함할 수 있다. 여기서, 전송 트랜지스터(TXTR)는 제1 전송신호(TX0)의 제어를 받고, 리셋 트랜지스터(RXTR)는 제1 리셋신호(RX0)의 제어를 받으며, 선택 트랜지스터(SXTR)는 제1 리셋신호(SX0)의 제어를 받는다. 한편, 광다이오드(PD)와 전송 트랜지스터(TXTR)와 리셋 트랜지스터(RXTR)와 증폭 트랜지스터(DXTR)와 선택 트랜지스터(SXTR)는 본 발명의 요지와는 무관하므로, 그에 대한 자세한 설명은 생략하도록 한다.

한편, 도 5 내지 도 7에는 도 2에 도시된 제1 전송용 드라이버(130_11)의 다른 예를 보인 내부 구성도가 도시되어 있다. 도 5 내지 도 7에는 도 3과 대응하는 구성요소에 대하여 동일한 도면부호를 표시하였다.

먼저, 도 5를 참조하면, 제1 전송용 드라이버(130_11)는 도 3에 비하여 제1 지연부(130_11I)와 제2 지연부(130_11J)와 제1 전압 제한부(130_11K)와 제2 전압 제한부(130_11L)을 더 포함할 수 있다. 제1 지연부(130_11I)와 제2 지연부(130_11J)와 제1 전압 제한부(130_11K)와 제2 전압 제한부(130_11L)는 반드시 필요한 구성요소들은 아니지만 본 발명의 실시예에 따른 동작을 수행할 때 성능을 향상시킬 수 있는 구성요소들이다.

제1 지연부(130_11I)는 제1 전송 풀업신호(TX_P0)를 지연시켜 제1 전송 풀업지연신호(TX_PD0)를 생성하고, 제1 전송 풀업지연신호(TX_PD0)를 제1 풀업 구동부(130_11C)에게 출력한다. 이는 제1 전송 소오스신호(TX_S0)가 전원전압(VDD) 레벨에서 접지전압(VSS) 레벨로 천이될 때, 제1 풀업 구동부(130_11C)가 제2 풀업 구동부(130_11D)보다 늦게 턴온되도록 제어하기 위함이다. 다시 말해, 제1 지연부(130_11I)는 제1 및 제2 풀업 구동부(130_11C, 130_11D)가 단계적으로 턴온되도록 제1 및 제2 풀업 구동부(130_11C, 130_11D)의 동작 구간을 분리시키는 역할을 한다. 따라서, 제1 전송 소오스신호(TX_S0)가 전원전압(VDD) 레벨에서 접지전압(VSS) 레벨로 천이되는 제1 천이 구간 중 전기 구간 동안에는 제2 풀업 구동부(130_11D)가 턴온되고, 상기 제1 천이 구간 중 후기 구간 동안에는 제1 풀업 구동부(130_11C)가 턴온된다.

제2 지연부(130_11J)는 제1 전송 풀다운신호(TX_B0)를 지연시켜 제1 전송 풀다운지연신호(TX_BD0)를 생성하고, 제1 전송 풀다운지연신호(TX_BD0)를 제1 풀다운 구동부(130_11F)에게 출력한다. 이는 제1 전송 소오스신호(TX_S0)가 접지전압(VSS) 레벨에서 전원전압(VDD) 레벨로 천이될 때, 제1 풀다운 구동부(130_11F)가 제2 풀다운 구동부(130_11D)보다 늦게 턴온되도록 제어하기 위함이다. 다시 말해, 제2 지연부(130_11J)는 제1 및 제2 풀다운 구동부(130_11F, 130_11G)가 단계적으로 턴온되도록 제1 및 제2 풀다운 구동부(130_11F, 130_11G)의 동작 구간을 분리시키는 역할을 한다. 따라서, 제1 전송 소오스신호(TX_S0)가 접지전압(VSS) 레벨에서 전원전압(VDD) 레벨로 천이되는 제2 천이 구간 중 전기 구간 동안에는 제2 풀다운 구동부(130_11G)가 턴온되고, 상기 제2 천이 구간 중 후기 구단 동안에는 제1 풀다운 구동부(130_11F)가 턴온된다.

제1 전압차 제한부(130_11K)는 제1 풀업 구동부(130_11D)와 출력단(VOUT0) 사이에 구비되며, 접지전압(VSS)에 응답하여 제1 풀업 구동부(130_11D)의 양단의 전압차를 제한한다. 이는 제1 풀업 구동부(130_11D)의 전압 스윙 범위를 제한함으로써 제1 풀업 구동부(130_11D)의 동작 신뢰성을 확보하기 위함이다. 예컨대, 제1 전압차 제한부(130_11K)는 접지전압(VSS)을 게이트 입력으로 하며 제1 풀업 구동부(130_11D)와 출력단(VOUT0) 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 포함할 수 있다.

제2 전압차 제한부(130_11L)는 제1 풀다운 구동부(130_11F)와 출력단(VOUT0) 사이에 구비되며, 전원전압(VDD)에 응답하여 제1 풀다운 구동부(130_11I)의 양단의 전압차를 제한한다. 이는 제1 풀다운 구동부(130_11F)의 전압 스윙 범위를 제한함으로써 제1 풀다운 구동부(130_11F)의 동작 신뢰성을 확보하기 위함이다. 예컨대, 제2 전압차 제한부(130_11L)는 전원전압(VDD)을 게이트 입력으로 하며 제1 풀다운 구동부(130_11F)와 출력단(VOUT0) 사이에 소오스와 드레인이 접속된 NMOS 트랜지스터를 포함할 수 있다.

다음, 도 6에 도시된 제1 전송용 드라이버(130_11)에는 도 3에 비하여 제2 풀다운 구동부(130_11G)와 제2 경로 접속부(130_11H)가 제외되어 있다. 다시 말해, 제1 전송용 드라이버(130_11)는 제2 풀업 구동부(130_11D)와 제1 경로 접속부(130_11E)를 구비함으로써 단지 승압전압(VPP)에 발생하는 리플(ripple)만을 감소시키도록 설계될 수도 있다.

반대로, 도 7에 도시된 제1 전송용 드라이버(130_11)에는 도 3에 비하여 제2 풀업 구동부(130_11D)와 제1 경로 접속부(130_11E)가 제외되어 있다. 다시 말해, 제1 전송용 드라이버(130_11)는 제2 풀다운 구동부(130_11G)와 제2 경로 접속부(130_11H)를 구비함으로써 단지 감압전압(VBB)에 발생하는 리플만을 감소시키도록 설계될 수도 있다.

이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센싱 장치(100)의 동작을 설명한다.

일단, 제1 전압 생성회로(110)는 전원전압(VDD)을 이용하여 승압전압(VPP)을 생성하고, 제2 전압 생성회로(120)는 접지전압(VSS)을 이용하여 감압전압(VBB)을 생성한다.

이러한 상태에서, 행 제어부(130)는 전원전압(VDD)과 승압전압(VPP)과 접지전압(VSS)과 감압전압(VBB)을 이용하여, 제1 내지 제m 전송 소오스신호(TX_S0 ~ TX_Sm-1)에 대응하는 제1 내지 제m 전송신호(TX0 ~ TXm-1)를 생성하고, 제1 내지 제m 리셋 소오스신호(RX_S0 ~ RX_Sm-1)에 대응하는 제1 내지 제m 리셋신호(RX0 ~ RXm-1)를 생성하며, 제1 내지 제m 선택 소오스신호(SX_S0 ~ SX_Sm-1)에 대응하는 제1 내지 제m 선택신호(SX0 ~ SXm-1)를 생성한다. 예컨대, 제1 드라이빙 회로(130_1)는 접지전압(VSS)에서 전원전압(VDD) 사이에서 스윙하는 제1 전송 소오스신호(TX_S0) 및 제1 리셋 소오스신호(RX_S0) 및 제1 선택 소오스신호(SX_S0)의 레벨을 변환하여 감압전압(VBB)에서 승압전압(VPP) 사이에서 스윙하는 제1 전송신호(TX0) 및 제1 리셋신호(RX0) 및 제1 선택신호(SX0)를 생성한다. 이때, 제1 전송신호(TX0)와 제1 리셋신호(RX0)와 제1 선택신호(SX0)는 제1 행(140_1)에 포함된 픽셀들(140_1_1 ~ 140_1_n)이 공유하기 때문에, 각각의 신호(TX0, RX0, SX0)를 전송하기 위한 신호라인들에는 커패시티브 로드(capacitive load)가 크게 반영된다. 그로 인해, 제1 및 제2 전압 생성회로(110, 120)에는 커런트 로드(current load)가 크게 반영되므로, 각각의 신호(TX0, RX0, SX0)가 천이(transition)할 때 승압전압(VPP) 및 감압전압(VBB)에 리플(ripple)이 발생한다. 이에 따라, 상기 픽셀들(140_1_1 ~ 140_1_n)의 플로팅 디퓨젼(floating diffusion) 영역(FD)에는 전기적 커플링(coupling)이 발생하고, 결과적으로, 이미지 센싱 장치(100)에는 row-wise temporal noise가 발생한다.

따라서, 본 발명의 실시예에 따른 제1 드라이빙 회로(130_1)는 제1 전송신호(TX0)와 제1 리셋신호(RX0)와 제1 선택신호(SX0)를 생성할 때 접지전압(VSS) 및 감압전압(VBB) 또는 전원전압(VDD) 및 승압전압(VPP)을 선택적으로 이용하는 것을 특징으로 한다. 이는 도 8을 참조하여 더욱 자세하게 설명하며, 설명의 편의를 위해 도 3에 도시된 제1 전송 드라이버(130_11)의 동작을 대표적으로 설명한다.

도 8에는 제1 전송 드라이버(130_11)의 동작을 설명하기 위한 타이밍도가 도시되어 있다.

도 8을 참조하면, 제1 전송 드라이버(130_11)는 제1 전송 소오스신호(TX_S0)가 접지전압(VSS)에서 전원전압(VDD)으로 천이되는 제2 천이 구간 중 전기 구간(a) 동안 접지전압(VSS)과 감압전압(VBB)을 이용하여 제1 전송신호(TX0)를 구동하고 제2 천이 구간 중 후기 구간(b) 동안 감압전압(VBB)만을 이용하여 제1 전송신호(TX0)를 구동한다.

이를 더욱 자세하게 설명하면, 제2 천이 구간 중 전기 구간(a)에는 제1 및 제2 풀다운 구동부(130_11F, 130_11G)가 동시에 턴온된다. 다시 말해, 제1 풀다운 구동부(130_11F)는 전기 구간(a) 동안 감압전압(VBB)으로 출력단(VOUT0)을 구동하고, 제2 풀다운 구동부(130_11G)는 전기 구간(a) 동안 접지전압(VSS)으로 출력단(VOUT0)을 구동한다. 따라서, 제2 천이 구간 중 전기 구간(a)에는 제1 및 제2 풀다운 구동부(130_11F, 130_11G)가 동시에 전류를 싱킹(sinking)함으로써, 감압전압(VBB)단과 접지전압(VSS)단에 반영되는 current load가 분담된다. 더욱이, 제2 풀다운 구동부(130_11G)의 문턱 전압이 제1 풀다운 구동부(130_11F)의 문턱 전압보다 낮도록 설계되면, 감압전압(VBB)단에 반영되는 current load를 더욱 감소시킬 수 있다. 한편, 제2 천이 구간 중 후기 구간(b)에는 제1 풀다운 구동부(130_11F)가 턴온되고 제2 풀다운 구동부(130_11G)가 턴오프(turn ofF)된다. 다시 말해, 제1 풀다운 구동부(130_11F)만이 후기 구간(b) 동안 감압전압(VBB)으로 출력단(VOUT0)을 구동한다.

계속해서, 제1 전송 드라이버(130_11)는 제1 전송 소오스신호(TX_S0)가 전원전압(VDD)에서 접지전압(VSS)으로 천이되는 제1 천이 구간 중 전기 구간(c) 동안 전원전압(VDD)을 이용하여 제1 전송신호(TX0)를 구동하고 제1 천이 구간 중 후기 구간(d) 동안 승압전압(VPP)을 이용하여 제1 전송신호(TX0)를 구동한다.

이를 더욱 자세하게 설명하면, 제1 천이 구간 중 전기 구간(c)에는 제1 및 제2 풀업 구동부(130_11C, 130_11D)가 동시에 턴온된다. 다시 말해, 제1 풀업 구동부(130_11C)는 전기 구간(C) 동안 승압전압(VPP)으로 출력단(VOUT0)을 구동하고, 제2 풀업 구동부(130_11D)는 전기 구간(c) 동안 전원전압(VDD)으로 출력단(VOUT0)을 구동한다. 따라서, 제1 천이 구간 중 전기 구간(c)에는 제1 및 제2 풀업 구동부(130_11C, 130_11D)가 동시에 전류를 소오싱(sourcing)함으로써, 승압전압(VPP)단과 전원전압(VDD)단에 반영되는 current load가 분담된다. 더욱이, 제2 풀업 구동부(130_11D)의 문턱 전압이 제1 풀업 구동부(130_11C)의 문턱 전압보다 낮도록 설계되면, 승압전압(VPP)단에 반영되는 current load를 더욱 감소시킬 수 있다. 한편, 제1 천이 구간 중 후기 구간(d)에는 제1 풀업 구동부(130_11C)가 턴온되고 제2 풀업 구동부(130_11D)가 턴오프된다. 다시 말해, 제1 풀업 구동부(130_11C)만이 후기 구간(d) 동안 승압전압(VPP)으로 출력단(VOUT0)을 구동한다.

이와 같은 본 발명의 실시예에 따르면, 전송신호와 리셋신호와 선택신호를 생성할 때 승압전압(VPP)과 감압전압(VBB)에 발생하는 리플(ripple)을 감소시킴으로써 row-wise temporal noise를 감소시킬 수 있는 이점이 있다.

본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

예컨대, 본 발명의 실시예에서는 4-트랜지스터 구조의 픽셀을 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 다른 트랜지스터 구조(예 : 1-트랜지스터 구조, 3-트랜지스터 구조, 5-트랜지스터 구조 등)의 픽셀에도 본 발명이 적용 가능하다. 이러한 경우, 픽셀을 구동하기 위한 구동신호(예 : 전송신호, 리셋신호, 선택신호 등) 또한 픽셀의 구조에 대응하여 생성되어야 할 것이다.

또한, 본 발명의 실시예에 따른 드라이버는 이미지 센싱 장치에 적용되고 있는 것을 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 반도체 메모리 장치와 같은 다른 분야에도 적용될 수 있음은 당연하다.

100 : 이미지 센싱 장치 110 : 제1 전압 생성회로(PCP)
120 : 제2 전압 생성회로(NCP) 130 : 행(row) 제어부
130_1 ~ 130_m : 제 내지 제m 드라이빙 회로
130_11 : 제1 전송용 드라이버 130_11A : 제1 레벨 쉬프터
130_11B : 제2 레벨 쉬프터 130_11C : 제1 풀업 구동부
130_11D : 제2 풀업 구동부 130_11E : 제1 경로 접속부
130_11F : 제1 풀다운 구동부 130_11G : 제2 풀다운 구동부
130_11H : 제2 경로 접속부 130_13 : 리셋용 드라이버
130_15 : 제1 선택용 드라이버 140 : 픽셀 어레이
140_1 ~ 140_m : 제1 내지 제m 행
140_1_1 ~ 140_m_n : 픽셀

Claims

제1 임계 범위에서 스윙하는 제1 신호에 응답하여 제2 임계 범위에서 스윙하는 제2 신호를 생성하기 위한 제1 레벨 쉬프터;
상기 제2 신호에 응답하여 제3 임계 범위에서 스윙하는 제3 신호를 생성하기 위한 제2 레벨 쉬프터;
상기 제2 신호에 응답하여 제1 고전압으로 출력단 - 제4 임계 범위에서 스윙하는 제4 신호가 생성됨 - 을 구동하기 위한 제1 풀업 구동부;
상기 제3 신호에 응답하여 제1 저전압으로 상기 출력단을 구동하기 위한 제1 풀다운 구동부;
상기 제4 신호에 응답하여 상기 제1 저전압보다 높은 제2 저전압으로 상기 출력단을 구동하기 위한 제2 풀다운 구동부; 및
상기 제2 풀다운 구동부와 상기 출력단 사이에 구비되며, 상기 제2 신호에 응답하여 상기 제1 신호의 제1 천이(transition) 구간 중 전기 구간 동안만 상기 제2 풀다운 구동부와 상기 출력단 사이의 경로를 접속하기 위한 제1 경로 접속부
를 포함하는 드라이버.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 제2 풀다운 구동부의 문턱 전압(threshold voltage)이 상기 제1 풀다운 구동부의 문턱 전압보다 낮은 드라이버.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 제1 저전압은 감압전압(VBB)을 포함하며,
상기 제2 저전압은 접지전압(VSS)을 포함하는 드라이버.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 제2 레벨 쉬프터와 상기 제1 풀다운 구동부 사이에 구비되며, 상기 제3 신호를 지연시켜 상기 제1 풀다운 구동부로 출력하기 위한 제1 지연부를 더 포함하는 드라이버.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 제4 신호에 응답하여 상기 제1 고전압보다 낮은 제2 고전압으로 상기 출력단을 구동하기 위한 제2 풀업 구동부; 및
상기 제2 풀업 구동부와 상기 출력단 사이에 구비되며, 상기 제3 신호에 응답하여 상기 제1 신호의 제2 천이 구간 중 전기 구간 동안만 상기 제2 풀업 구동부와 상기 출력단 사이의 경로를 접속하기 위한 제2 경로 접속부를 더 포함하는 드라이버.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제5항에 있어서,
상기 제2 풀업 구동부의 문턱 전압(threshold voltage)이 상기 제1 풀업 구동부의 문턱 전압보다 낮은 드라이버.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제5항에 있어서,
상기 제1 고전압은 승압전압(VPP)을 포함하며,
상기 제2 고전압은 전원전압(VDD)을 포함하는 드라이버.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제5항에 있어서,
상기 제1 레벨 쉬프터와 상기 제1 풀업 구동부 사이에 구비되며, 상기 제2 신호를 지연시켜 상기 제1 풀업 구동부로 출력하기 위한 제2 지연부를 더 포함하는 드라이버.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 제1 임계 범위는 접지전압(VSS) 레벨에서 전원전압(VDD) 레벨 사이를 포함하고,
상기 제2 임계 범위는 상기 접지전압(VSS) 레벨에서 승압전압(VPP) 레벨 사이를 포함하고,
상기 제3 임계 범위는 감압전압(VBB) 레벨에서 상기 전원전압(VDD) 레벨 사이를 포함하며,
상기 제4 임계 범위는 상기 감압전압(VBB) 레벨에서 상기 승압전압(VPP) 레벨 사이를 포함하는 드라이버.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 제1 풀업 구동부와 상기 출력단 사이에 구비되며, 제1 제어신호에 응답하여 상기 제1 풀업 구동부의 양단의 전압차를 제한하기 위한 제1 전압차 제한부; 및
상기 제1 풀다운 구동부와 상기 출력단 사이에 구비되며, 제2 제어신호에 응답하여 상기 제1 풀다운 구동부의 양단의 전압차를 제한하기 위한 제2 전압차 제한부를 더 포함하는 드라이버.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제10항에 있어서,
상기 제1 제어신호는 접지전압(VSS) 레벨로 고정된 신호를 포함하고,
상기 제2 제어신호는 전원전압(VDD) 레벨로 고정된 신호를 포함하는 드라이버.
제1 임계 범위에서 스윙하는 제1 신호에 응답하여 제2 임계 범위에서 스윙하는 제2 신호를 생성하기 위한 제1 레벨 쉬프터;
상기 제2 신호에 응답하여 제3 임계 범위에서 스윙하는 제3 신호를 생성하기 위한 제2 레벨 쉬프터;
상기 제2 신호에 응답하여 제1 고전압으로 출력단 - 제4 임계 범위에서 스윙하는 제4 신호가 생성됨 - 을 구동하기 위한 제1 풀업 구동부;
상기 제3 신호에 응답하여 제1 저전압으로 상기 출력단을 구동하기 위한 풀다운 구동부;
상기 제4 신호에 응답하여 상기 제1 고전압보다 낮은 제2 고전압으로 상기 출력단을 구동하기 위한 제2 풀업 구동부; 및
상기 제2 풀업 구동부와 상기 출력단 사이에 구비되며, 상기 제3 신호에 응답하여 상기 제1 신호의 천이(transition) 구간 중 전기 구간 동안만 상기 제2 풀업 구동부와 상기 출력단 사이의 경로를 접속하기 위한 경로 접속부
를 포함하는 드라이버.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제12항에 있어서,
상기 제2 풀업 구동부의 문턱 전압(threshold voltage)이 상기 제1 풀업 구동부의 문턱 전압보다 낮은 드라이버.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제12항에 있어서,
상기 제1 고전압은 승압전압(VPP)을 포함하며,
상기 제2 고전압은 전원전압(VDD)을 포함하는 드라이버.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제12항에 있어서,
상기 제1 레벨 쉬프터와 상기 제1 풀업 구동부 사이에 구비되며, 상기 제2 신호를 지연시켜 상기 제1 풀업 구동부로 출력하기 위한 지연부를 더 포함하는 드라이버.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제12항에 있어서,
상기 제1 임계 범위는 접지전압(VSS) 레벨에서 전원전압(VDD) 레벨 사이를 포함하고,
상기 제2 임계 범위는 상기 접지전압(VSS) 레벨에서 승압전압(VPP) 레벨 사이를 포함하고,
상기 제3 임계 범위는 감압전압(VBB) 레벨에서 상기 전원전압(VDD) 레벨 사이를 포함하며,
상기 제4 임계 범위는 상기 감압전압(VBB) 레벨에서 상기 승압전압(VPP) 레벨 사이를 포함하는 드라이버.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제12항에 있어서,
상기 제1 풀업 구동부와 상기 출력단 사이에 구비되며, 제1 제어신호에 응답하여 상기 제1 풀업 구동부 양단의 전압차를 제한하기 위한 제1 전압차 제한부; 및
상기 풀다운 구동부와 상기 출력단 사이에 구비되며, 제2 제어신호에 응답하여 상기 풀다운 구동부 양단의 전압차를 제한하기 위한 제2 전압차 제한부를 더 포함하는 드라이버.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제17항에 있어서,
상기 제1 제어신호는 접지전압(VSS) 레벨로 고정된 신호를 포함하고,
상기 제2 제어신호는 전원전압(VDD) 레벨로 고정된 신호를 포함하는 드라이버.
삭제
삭제
삭제
삭제
삭제
삭제