TWI723470B - 驅動電路、積體電路、及操作驅動電路的方法 - Google Patents

驅動電路、積體電路、及操作驅動電路的方法 Download PDF

Info

Publication number
TWI723470B
TWI723470B TW108125652A TW108125652A TWI723470B TW I723470 B TWI723470 B TW I723470B TW 108125652 A TW108125652 A TW 108125652A TW 108125652 A TW108125652 A TW 108125652A TW I723470 B TWI723470 B TW I723470B
Authority
TW
Taiwan
Prior art keywords
voltage level
signal
hemt
power supply
supply voltage
Prior art date
Application number
TW108125652A
Other languages
English (en)
Other versions
TW202021246A (zh
Inventor
蔡銘憲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/460,544 external-priority patent/US11201613B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202021246A publication Critical patent/TW202021246A/zh
Application granted granted Critical
Publication of TWI723470B publication Critical patent/TWI723470B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • H02H3/32—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors
    • H02H3/325—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors involving voltage comparison
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本發明的實施例是關於一種電路，電路包含耦接至電源電壓節點的保護電路及閘極驅動器，電源電壓節點經組態以具有電源電壓位準。保護電路在電源電壓位準等於或大於臨限電壓位準時產生具有第一邏輯電壓位準的第一訊號，且在電源電壓位準小於臨限電壓位準時產生具有第二邏輯電壓位準的第一訊號。閘極驅動器接收第一訊號及第二訊號，且當第一訊號具有第一邏輯電壓位準時，基於第二訊號而輸出第三訊號，且當第一訊號具有第二邏輯電壓位準時，輸出具有第一邏輯電壓位準或第二邏輯電壓位準中的預訂一者的第三訊號。

Description

驅動電路、積體電路、及操作驅動電路的方法
本發明實施例是有關於一種驅動電路、積體電路及操作驅動電路的方法。
在高壓應用中，積體電路(integrated circuits；IC)有時包含基於寬帶隙(wide-bandgap；WBG)半導體(例如氮化鎵(gallium nitride；GaN))的場效電晶體(field-effect transistors；FET)作為開關元件，以利用高切換速度、低導通電阻以及對高溫操作的耐受性。典型地，基於矽(silicon；Si)的閘極驅動器用於驅動開關元件的閘極。
本申請的一些實施例提供一種驅動電路，包括：保護電路，耦接至經組態以具有電源電壓位準的電源電壓節點，所述保護電路經組態以當所述電源電壓位準等於或大於臨限電壓位準時，產生具有第一邏輯電壓位準的第一訊號，且當所述電源電壓位準小於所述臨限電壓位準時，產生具有不同於所述第一邏輯電 壓位準的第二邏輯電壓位準的所述第一訊號；以及閘極驅動器，經組態以接收所述第一訊號及第二訊號，當所述第一訊號具有所述第一邏輯電壓位準時，基於所述第二訊號而輸出第三訊號，且當所述第一訊號具有所述第二邏輯電壓位準時，輸出具有所述第一邏輯電壓位準或所述第二邏輯電壓位準中的預定一者的所述第三訊號。
此外，本申請的其他實施例提供一種積體電路(IC)，包括：保護電路，耦接至第一電源電壓節點，所述保護電路經組態以偵測所述第一電源電壓節點上的第一電源電壓位準；閘極驅動器，耦接至所述第一電源電壓節點及所述保護電路；以及開關元件，耦接至所述閘極驅動器及第二電源電壓節點，所述第二電源電壓節點經組態以具有大於所述第一電源電壓位準的第二電源電壓位準，其中所述保護電路及所述閘極驅動器經組態以當所述第一電源電壓位準等於或大於臨限電壓位準時，基於由所述閘極驅動器接收的輸入訊號來控制所述開關元件，且當所述第一電源電壓位準小於所述臨限電壓位準時，關斷所述開關元件。
另外，本申請的其他實施例提供一種操作驅動電路的方法，所述方法包括：在所述驅動電路處接收第一電源電壓位準；回應於等於或大於臨限電壓位準的所述第一電源電壓位準來產生具有邏輯高電壓位準的第一訊號，且回應於小於所述臨限電壓位準的所述第一電源電壓位準來產生具有邏輯低電壓位準的第一訊號；以及藉由回應於具有所述邏輯高電壓位準的所述第一訊號而跟蹤輸入訊號及藉由回應於具有所述邏輯低電壓位準的所述第一訊號而產生預定電壓位準來輸出第二訊號。
100:驅動電路
110:保護電路
111、121、131:輸出端
112、114、122、124、132、134、136、138、142、144、146:輸入端
115、200:分壓器
116、117、217:訊號路徑
118、300:偵測電路
120:訊號產生器
130、400:閘極驅動器
140、500:高壓電路
200D:二極體元件
200ME、200MD、MEH、200SD、MD1、MD2、MD3、MD4、MEP1、MEP2、ME1、ME2、ME3、ME4、MEC、MEBS、ME_HV:高電子遷移率電晶體
200R:電阻元件
212-1至212-n、214-1至214-m、216:串聯組件
800:方法
810、820、830、840、850、860:操作
Cb:電容設備元件
HV1、HV2:子電路
N1、N2、N3、N4、N5、N6、N7、N8:節點
Vc、Vin、Vg:訊號
VDD、VDDH:電源電壓位準
VDDN、VDDHN:電源節點
Vint、Vbs、Vh、Vr:電壓
VSS:電源參考電壓位準
VSSN:電源參考節點
當結合附圖閱讀時，自以下詳細描述最佳地理解本發明的實施例之態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增加或減小各種特徵之尺寸。
圖1為根據一些實施例的驅動電路的圖式。
圖2A至圖2E為根據一些實施例的分壓器組態的圖式。
圖3為根據一些實施例的偵測電路的圖式。
圖4為根據一些實施例的閘極驅動器的圖式。
圖5為根據一些實施例的高壓電路的圖式。
圖6描繪根據一些實施例的驅動電路的IC平面圖的非限制性實例。
圖7描繪根據一些實施例的驅動電路操作參數。
圖8為根據一些實施例的操作驅動電路的方法的流程圖。
以下揭露內容提供用於實施所提供主題之不同特徵的許多不同實施例或實例。下文描述組件、值、操作、材料、配置或類似者的特定實例以簡化本發明的實施例。當然，這些組件、值、操作、材料以及配置僅為實例且不意欲為限制性的。涵蓋其他組件、值、操作、材料、配置或類似者。舉例而言，在以下描述中，第一構件在第二構件上方或上之形成可包含第一構件及第二構件直接接觸地形成的實施例，且亦可包含額外構件可在第一構件與 第二構件之間形成使得第一構件及第二構件可不直接接觸的實施例。另外，本發明的實施例可在各種實例中重複圖式元件符號及/或字母。此重複是出於簡化及清晰的目的，且本身不指示所論述的各種實施例及/或組態之間的關係。
此外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及類似者的空間相對術語，以描述如諸圖中所說明的一元件或特徵與另一(一些)元件或特徵的關係。除圖中所描繪的定向以外，空間相對術語意欲涵蓋元件在使用或操作中之不同定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
在各種實施例中，驅動電路基於n型高電子遷移率電晶體(high electron mobility transistors；HEMT)，且經組態以在正常開關操作期間使用電源來驅動高壓(high voltage；HV)元件。因此，各種實施例能夠使用基於NMOS的製程來製造，其中基於矽的元件與HV元件整合，而不需要用於p型元件的額外罩幕。
為了防止可能導致不受控制的HV開關及潛在損壞性或危險情況的電源欠壓條件，驅動電路亦經組態以偵測欠壓條件，且藉由輸出停用HV元件在鎖定模式下的切換的訊號來回應。因此，藉由使用能夠比其中欠壓鎖定(Under-voltage lockout；UVLO)保護不基於n型HEMT的電路更有效地製造的驅動電路來向包含HV元件的電路提供UVLO保護。
圖1為根據一些實施例的驅動電路100的圖式。在一些實施例中，驅動電路100為較大電路的組件，所述較大電路例如 直流(direct current；DC)至DC電壓轉換器。
在圖1中所描繪的實施例中，驅動電路100包含保護電路110、訊號產生器120、閘極驅動器130以及HV電路140。保護電路110、訊號產生器120以及閘極驅動器130中之每一者耦接在電源節點VDDN與電源參考節點VSSN之間，且HV電路140耦接在電源節點VDDHN與電源參考節點VSSN之間。
保護電路110包含耦接至電源節點VDDN的輸入端112、耦接至電源參考節點VSSN的輸入端114以及耦接至閘極驅動器130的輸入端134的輸出端111；訊號產生器120包含耦接至電源節點VDDN的輸入端122、耦接至電源參考節點VSSN的輸入端124以及耦接至閘極驅動器130的輸入端136的輸出端121；除了輸入端134及輸入端136之外，閘極驅動器130包含耦接至電源節點VDDN的輸入端132、耦接至電源參考節點VSSN的輸入端138以及耦接至HV電路140的輸入端144的輸出端131；除了輸入端144之外，高壓電路140包含耦接至電源節點VDDHN的輸入端142及耦接至電源參考節點VSSN的輸入端146。
兩個或大於兩個電路元件視為基於直接電連接或包含一或多個附加電路元件的電連接而耦接的，且因此能夠由電晶體或其他開關元件控制，例如使其具有電阻或斷開。
電源參考節點VSSN為經組態以承載具有電源參考電壓位準VSS的電源參考電壓的電路節點。在一些實施例中，電源參考電壓位準VSS為接地電壓位準。
電源節點VDDN為經組態以承載電源電壓的電路節點，電源電壓具有相對於電源參考電壓位準VSS的電源電壓位準 VDD。在一些實施例中，電源電壓位準VDD為包含驅動電路100的IC晶片的電源電壓位準。在一些實施例中，電源電壓位準VDD為包含驅動電路100的IC晶片的邏輯部分的電源電壓位準。
自驅動電路100外部的電源(未展示)接收電源節點VDDN上承載的電源電壓，且電源電壓位準VDD由電源控制。在一些實施例中，自電池接收電源節點VDDN上承載的電源電壓，且電源電壓位準VDD基於電池的輸出電壓位準。
在一些實施例中，電源節點VDDN經組態以承載電源電壓位準VDD在1伏(V)至25伏範圍內的電源電壓。在一些實施例中，電源節點VDDN經組態以承載電源電壓位準VDD在10伏至15伏範圍內的電源電壓。
電源節點VDDHN為經組態以承載電源電壓的電路節點，電源電壓具有相對於電源參考電壓位準VSS的電源電壓位準VDDH。在一些實施例中，電源電壓位準VDDH為包含驅動電路100的IC晶片的高壓部分的電源電壓位準。自驅動電路100外部的電源(未展示)接收電源節點VDDHN上承載的電源電壓，且電源電壓位準VDDH由電源控制。
在一些實施例中，電源節點VDDHN經組態以承載具有25伏至900伏範圍內的電源電壓位準VDDH的電源電壓。在各種實施例中，電源節點VDDHN經組態以承載具有50伏至150伏或600伏至700伏範圍內的電源電壓位準VDDH的電源電壓。
保護電路110為經組態以回應於在輸入端112處接收的電源電壓位準VDD及在輸入端114處接收的電源參考電壓位準VSS而在輸出端111處輸出訊號Vc的電子電路。訊號產生器120 為經組態以回應於在輸入端122處接收的電源電壓位準VDD、在輸入端124處接收的電源參考電壓位準VSS且在一些實施例中回應於在一或多個額外輸入端(未展示)處接收的一或多個訊號而在輸出端121處輸出訊號Vin的電子電路。閘極驅動器130為經組態以接收輸入端132處的電源電壓位準VDD及輸入端138處的電源參考電壓位準VSS且回應於在輸入端134處接收的訊號Vc及在輸入端136處接收的訊號Vin而在輸出端131處輸出訊號Vg的電子電路。HV電路140為經組態以接收輸入端142處的電源電壓位準VDDH及輸入端146處的電源參考電壓位準VSS且回應於在輸入端144處接收的訊號Vg而執行一或多個切換功能的電子電路。
訊號Vc、訊號Vin以及訊號Vg的電壓位準在電源參考電壓位準VSS至電源電壓位準VDD的範圍內。邏輯低電壓位準對應於自電源參考電壓位準VSS高達第一預定電壓位準的範圍的一部分，且邏輯高電壓位準對應於自電源電壓位準VDD低至大於或等於第一預定電壓位準的第二預定電壓位準的範圍的一部分。
保護電路110及閘極驅動器130中之每一者包含n型耗盡型及/或增強型HEMT，例如基於GaN的電晶體，且如下所論述經組態以便藉由產生具有邏輯低電壓位準或邏輯高電壓位準中之一者的訊號Vg來回應電源電壓位準VDD的欠壓狀態，從而停用HV電路140的切換功能。
保護電路110包含耦接在輸入端112與輸入端114之間的分壓器115及耦接在輸入端112與輸入端114之間的偵測電路118，偵測電路118因此與分壓器115並聯配置。在圖1中所描繪 的實施例中，保護電路110包含將分壓器115及偵測電路118彼此連接的訊號路徑116，以及將分壓器115及偵測電路118彼此連接的訊號路徑117。在一些實施例中，保護電路110不包含訊號路徑117。
分壓器115經組態以回應於在訊號路徑117上自偵測電路118接收的電源電壓位準VDD、電源參考電壓位準VSS以及電壓Vh而在訊號路徑116上產生電壓Vr。偵測電路118經組態以接收訊號路徑116上的電壓Vr，且回應於電壓Vr在輸出端111處產生訊號Vc，且在一些實施例中，回應於電壓Vr在訊號路徑117上產生電壓Vh。在一些實施例中，分壓器115經組態以產生電壓Vr，而不在訊號路徑117上自偵測電路118接收電壓Vh。在各種實施例中，分壓器115包含以下參考圖2A至圖2E論述的分壓器200，及/或偵測電路118包含以下參考圖3論述的偵測電路300。
分壓器115包含串聯連接在輸入端112與輸入端114之間及在串聯組件中之兩者之間的多個電路組件(圖1中未展示)、耦接至訊號路徑116的電壓抽頭(圖1中未展示)，在所述訊號路徑處產生電壓Vr。分壓器115因此經組態以產生電壓Vr，所述電壓具有在電源電壓位準VDD與電源參考電壓位準VSS之間的電壓位準。
在各種實施例中，串聯組件包含以下中的一者或其組合：電阻器、二極體元件或適於回應於電源電壓位準VDD及電源參考電壓位準VSS而產生電壓降的其他電路組件。在各種實施例中，二極體元件包含兩端p-n結、經組態為二極體的n型電晶體或其他合適的IC元件。在各種實施例中，經組態為二極體的n型 電晶體為耗盡型HEMT，例如包含耦接在一起的源極端及閘極的基於GaN的電晶體，或包含耦接在一起的汲極端及閘極的增強型HEMT。
在一些實施例中，分壓器115包含至少一個n型電晶體(圖1中未展示)，所述至少一個n型電晶體與在電壓抽頭與輸入端114之間的串聯組件中之至少一者並聯配置。至少一個n型電晶體包含耦接至訊號路徑117的閘極，至少一個n型電晶體因此經組態以接收電壓Vh且回應於電壓Vh而提供低電阻路徑，使得在操作中，至少一個串聯組件回應於電壓Vh而經旁路。在各種實施例中，至少一個n型電晶體(例如基於GaN的電晶體)為經組態以回應於具有邏輯低電壓位準的電壓Vh而提供低電阻路徑的耗盡型HEMT，或為經組態以回應於具有邏輯高電壓位準的電壓Vh而提供低電阻路徑的增強型HEMT。
在操作中，旁路至少一個串聯元件使至少一個串聯元件兩端的電壓降降低，使得電壓Vr的電壓位準降低。在此類實施例中，如下文所論述，分壓器115因此經組態以回應於電壓Vh的電壓位準來改變電壓Vr的電壓位準，使得電壓Vr包含在滯後操作中可由偵測電路118使用的訊息。
在操作中，基於如上文所論述之串聯組件的一或多個組態，產生具有與電源電壓位準VDD的一或多個分數值對應的一或多個電壓位準的電壓Vr，且電壓Vr因此包含可由偵測電路118使用來偵測具有欠壓狀態的電源電壓位準VDD的訊息。
偵測電路118包含第一n型電晶體及第二n型電晶體(圖1中未展示)，例如耗盡型HEMT及/或增強型HEMT。第一n型電 晶體具有耦接至訊號路徑116的閘極，且因此經組態以回應於電壓Vr來控制內部節點(圖1中未展示)的邏輯電壓位準。第二n型電晶體具有經組態以回應內部節點的邏輯電壓位準的閘極及耦接至輸出端111的源極端或汲極端，且因此經組態以回應於電壓Vr而產生訊號Vc。
因此，第一n型電晶體及第二n型電晶體經組態以回應於具有處於或高於預定臨限電壓位準的電壓位準的電壓Vr來產生具有邏輯低電壓位準或邏輯高電壓位準中之一者的訊號Vc，且回應於具有低於臨限電壓位準的電壓位準的電壓Vr而產生具有邏輯低電壓位準或邏輯高電壓位準中之第二者的訊號Vc。
在各種實施例中，內部節點耦接至訊號路徑117，且偵測電路118因此經組態以使得在操作中，內部節點的邏輯電壓位準作為電壓Vh輸出至訊號路徑117。在此類實施例中，如下文所論述，偵測電路118因此經組態以回應於電壓Vr的電壓位準來改變電壓Vh的電壓位準，使得電壓Vh包含在滯後操作中可由分壓器115使用的訊息。
藉由如上所論述之組態，保護電路110包含：分壓器115，所述分壓器經組態以回應於電源電壓位準VDD而提供訊號路徑116上的電壓Vr；以及偵測電路118，所述偵測電路經組態以在輸出端111處產生訊號Vc，所述訊號具有基於電壓Vr的電壓位準且因此基於電源電壓位準VDD的邏輯電壓位準。
在操作中，包含分壓器115及偵測電路118的保護電路110因此經組態以偵測電源電壓位準VDD及輸出訊號Vc，所述輸出訊號回應於處於或高於預定臨限電壓位準的電源電壓位準VDD 而具有邏輯高電壓位準或邏輯低電壓位準中之一者且回應於低於臨限電壓位準的電源電壓位準VDD而具有邏輯高電壓位準或邏輯低電壓位準中的另一者。
在保護電路110包含訊號路徑117且分壓器115及偵測電路118中之每一者經組態以包含基於電壓Vh的滯後特徵的實施例中，保護電路110因此經組態以在輸出端111處產生訊號Vc，所述訊號具有基於與電源電壓位準VDD的多個值對應的電壓Vr的多個電壓位準的邏輯電壓位準。
在各種實施例中，在滯後操作中，偵測電路118經組態以藉由在具有邏輯高電壓位準或邏輯低電壓位準中之一者的訊號路徑117上產生電壓Vh來回應具有低於臨限電壓位準的電壓位準的電壓Vr，且分壓器115經組態以藉由旁路至少一個串聯組件來回應電壓Vh的邏輯高電壓位準或邏輯低電壓位準，從而將電壓Vr降低至進一步低於臨限電壓位準的電壓位準。電壓Vr的降低基於分壓器115的組態而具有預定滯後值。
在滯後操作中，低於臨限電壓位準的電壓Vr的第一電壓位準使偵測電路118在訊號Vc及電壓Vh中之每一者中產生自第一邏輯電壓位準至第二邏輯電壓位準的第一轉換。為了使偵測電路118在訊號Vc及電壓Vh中產生第二轉換，在第一電壓位準之後的電壓Vr的第二電壓位準必須比第一位準大至少等於預定滯後值的量。滯後操作因此防止低於預定滯後值的電壓Vr的後續電壓位準的增加使得偵測電路118在訊號Vc及電壓Vh中產生第二轉換。
在一些實施例中，訊號產生器120包含經組態以回應於 電源電壓位準VDD、電源參考電壓位準VSS以及一或多個訊號(未展示)來產生訊號Vin的多個電路組件(未展示)。在一些實施例中，電路組件包含n型電晶體，例如耗盡型HEMT及/或增強型HEMT。
訊號產生器120經組態以產生電壓位準在邏輯高電壓位準與邏輯低電壓位準之間變化的訊號Vin。在各種實施例中，訊號產生器120包含對應於以下中的一部分、一者或其組合的電路組件：脈寬調制(pulse width modulation；PWM)電路、邏輯電路、控制器或適於產生具有邏輯高電壓位準及邏輯低電壓位準的訊號Vin的另一電路。出於清晰之目的，沒有描繪或進一步論述訊號產生器120的電路組件及各種組態的額外細節。
在一些實施例中，驅動電路100不包含訊號產生器120，且驅動電路100以其他方式耦接至驅動電路100外部的訊號產生器，例如訊號產生器120，且因此經組態以在閘極驅動器130的輸入端136處接收訊號Vin。
閘極驅動器130包含第一n型電晶體及第二n型電晶體(圖1中未展示)，例如耗盡型HEMT及/或增強型HEMT。第一n型電晶體具有耦接至輸入端134的閘極，且因此經組態以回應於訊號Vc來部分控制內部節點(圖1中未展示)的電壓位準。第二n型電晶體具有耦接至輸入端136的閘極，且因此經組態以回應於訊號Vin來部分控制內部節點的電壓位準。
閘極驅動器130亦包含耦接在內部節點與輸出端131之間的直接耦合FET邏輯(direct-coupled FET logic；DCFL)電路(圖1中未展示)，且因此經組態以回應於內部節點的電壓位準來 在輸出端131處產生訊號Vg。DCFL電路包含：多個n型電晶體(圖1中未展示)，例如耗盡型HEMT及/或增強型HEMT；以及自舉電路。
自舉電路包含串聯耦接在電源節點VDDN與輸出端131之間的二極體元件及電容元件，因此使得DCFL內部的一或多個電壓位準超過電源電壓位準VDD，使得在操作中，n型電晶體可用於產生具有邏輯高電壓位準的訊號Vg。
在各種實施例中，電容元件包含兩端電容器、經組態為電容器的電晶體(例如HEMT)或其他合適的IC元件。在一些實施例中，閘極驅動器130包含以下參考圖4論述的閘極驅動器400。
在操作中，藉由上文所論述之組態，閘極驅動器130藉由產生具有跟蹤訊號Vin的邏輯電壓位準的邏輯電壓位準的訊號Vg來回應具有對應於處於或高於臨限電壓位準的電源電壓位準VDD的邏輯高電壓位準或邏輯低電壓位準的訊號Vc。閘極驅動器130藉由產生在對應於邏輯高電壓位準或邏輯低電壓位準的電壓位準範圍中的一者內的訊號Vg來回應具有對應於低於臨限電壓位準的電源電壓位準VDD的邏輯高電壓位準或邏輯低電壓位準的訊號Vc。
在各種實施例中，在電壓範圍中的一者內的訊號Vg包含訊號Vg，所述訊號具有獨立於訊號Vin的邏輯電壓位準的單個電壓位準，或具有對應於訊號Vin的邏輯高電壓位準的第一電壓位準及對應於訊號Vin的邏輯低電壓位準的第二電壓位準。
HV電路140包含閘極耦接至輸入端144的至少一個耗盡型n型HEMT或增強型n型HEMT(圖1中未展示)，例如基於 GaN的電晶體，至少一個n型HEMT因此經組態為能夠回應於訊號Vg而執行切換操作的至少一個開關元件。至少一個n型HEMT經組態以控制電源節點VDDHN與電源參考節點VSSN之間的至少一個對應電連接，使得切換操作控制HV電路140內的一或多個位置處的耦接。
在一些實施例中，至少一個n型HEMT包含耗盡型HEMT，且切換操作包含回應於訊號Vg自具有邏輯低電壓位準轉換為具有邏輯高電壓位準而關斷耗盡型HEMT，及/或回應於訊號Vg自具有邏輯高電壓位準轉換至具有邏輯低電壓位準而接通耗盡型HEMT。
在一些實施例中，至少一個n型HEMT包含增強型HEMT，且切換操作包含回應於訊號Vg自具有邏輯低電壓位準轉換至具有邏輯高電壓位準而接通增強型HEMT，及/或回應於訊號Vg自具有邏輯高電壓位準轉換至具有邏輯低電壓位準而關斷增強型HEMT。
在一些實施例中，HV電路140為下文參考圖5論述的HV電路500。在一些實施例中，驅動電路100不包含HV電路140，且驅動電路100以其他方式耦接至驅動電路100外部的HV電路，例如高壓電路140，且因此經組態以向HV電路輸出訊號Vg。
如上文所論述，驅動電路100包含：保護電路110，經組態以基於相對於臨限電壓位準的電源電壓位準VDD的值來產生具有邏輯電壓位準的訊號Vc；以及閘極驅動器130，經組態以回應於訊號Vc來產生訊號Vg。回應於具有與等於或大於臨限電壓位準的電源電壓位準VDD對應的邏輯電壓位準的訊號Vc，閘極驅 動器130經組態以產生具有跟蹤訊號Vin的邏輯電壓位準的邏輯電壓位準的訊號Vg，因此使得HV電路(例如HV電路140)中的一或多個n型HEMT在操作模式下回應於訊號Vin來執行切換操作。回應於具有與低於臨限電壓位準的電源電壓位準VDD對應的邏輯電壓位準的訊號Vc，閘極驅動器130經組態以產生具有經組態以使一或多個n型HEMT關斷的邏輯電壓位準的訊號Vg，從而防止在鎖定模式下執行切換操作。
驅動電路100因此經組態以利用訊號Vg來驅動HV電路140，同時基於電源電壓位準VDD藉由使用n型HEMT來提供欠壓鎖定保護。因此，各種實施例能夠使用基於NMOS的製程來製造，其中基於矽的元件與HV元件整合，而不需要用於p型元件的額外罩幕。因此，包含驅動電路100的電路與比其中UVLO保護不基於n型HEMT的電路更有效地製造組合來提供針對不受控制的HV元件切換及潛在損壞的保護。與在印刷電路板(printed circuit boards；PCB)上組合獨立驅動器及HV元件的方法相比，包含與HV元件整合的基於n型HEMT的驅動器的電路亦避免由PCB連接添加的寄生電感，因此減少了交流(alternating current；AC)應用中的工作損耗，尤其在高頻率下，例如1兆赫(megahertz；MHz)以上的頻率。
在保護電路110經組態以包含上文所論述之滯後特徵的實施例中，驅動電路100進一步能夠提供UVLO保護，其中防止電源電壓位準VDD的小波動導致鎖定模式之外的變換，因此與不包含滯後特徵的方法相比，提高了一些應用中的操作穩定性。
圖2A至圖2E為根據一些實施例的分壓器組態的圖式。 圖2A描繪分壓器200，所述分壓器可部分或全部用作上文參考保護電路110及圖1論述的分壓器115的一些或全部。如下文所論述，圖2B至圖2E中之每一者描繪分壓器200中可用的串聯組件。
如圖2A中所描繪，分壓器200包含串聯連接在輸入端112與輸入端114之間的串聯組件212-1至串聯組件212-n、串聯組件214-1至串聯組件214-m以及串聯組件216。串聯組件212-n及214-1彼此耦接且在節點N1處耦接至訊號路徑116，在一些實施例中亦稱為電壓抽頭，且串聯組件214-m及串聯組件216在節點N2處彼此耦接。
在圖2A中所描繪的實施例中，分壓器200包含增強型n型HEMT MEH，所述增強型n型HEMT具有耦接至訊號路徑217的閘極、耦接至節點N2的汲極端以及耦接至輸入端114的源極端，從而與串聯組件216並聯配置。在一些實施例中，除了串聯組件216之外或代替所述串聯組件，HEMT MEH與一或多個串聯組件並聯配置。在一些實施例中，HEMT MEH為耗盡型HEMT。
在一些實施例中，除了HEMT MEH之外，分壓器200包含一或多個n型HEMT(未展示)，一或多個額外HEMT具有耦接至訊號路徑217的閘極，且與對應的一或多個串聯組件212-1至串聯組件212-n或串聯組件214-1至串聯組件214-m並聯配置。在各種實施例中，分壓器200不包含串聯組件216或HEMT MEH中之一者或兩者，且在一些實施例中，節點N2直接耦接至輸入端114。
在操作中，與至少一個串聯組件(例如串聯組件216)並聯配置的HEMT(例如HEMT MEH)藉由在接通狀態下提供低電 阻路徑來充當旁路元件，使得並聯串聯組件經旁路。在圖2A中所描繪的實施例中，處於接通狀態的HEMT MEH使串聯組件216經旁路，使得當HEMT MEH處於關斷狀態時，節點N2的電源參考電壓位準VSS低於節點N2處存在的電壓位準。因此，處於接通狀態的HEMT MEH使電壓Vr的電壓位準低於對應於處於關斷狀態的HEMT MEH的電壓位準。
串聯組件212-1至串聯組件212-n、串聯組件214-1至串聯組件214-m以及串聯組件216中之每一者均為如以上參考分壓器115所論述的分壓器串聯組件。串聯組件212-1至串聯組件212-n中之每一者均為相同的組件類型，且串聯組件214-1至串聯組件214-m中之每一者均為相同的組件類型。在各種實施例中，串聯組件212-1至串聯組件212-n及串聯組件214-1至串聯組件214-m為相同的組件類型或不同的組件類型。在各種實施例中，串聯組件216為與串聯組件212-1至串聯組件212-n或串聯組件214-1至串聯組件214-m中的一者或兩者相同的組件類型，或不同於串聯組件212-1至串聯組件212-n以及串聯組件214-1至串聯組件214-m中的一或多個組件類型的組件類型。
串聯組件212-1至串聯組件212-n包含數量n個相同組件類型。在各種實施例中，數量n具有1至10或2至5範圍內的值。串聯組件214-1至串聯組件214-m包含數量m個相同組件類型。在各種實施例中，數量m具有1至10或2至5範圍內的值。
在圖2A中所描繪的實施例中，分壓器200包含耦接在輸入端112與節點N2之間的串聯組件212-1至串聯組件212-n以及串聯組件214-1至串聯組件214-m。在各種實施例中，分壓器200 不包含串聯組件212-1至串聯組件212-n或串聯組件214-1至串聯組件214-m中之一者，或除了耦接在輸入端112與節點N2之間的串聯組件212-1至串聯組件212-n以及串聯組件214-1至串聯組件214-m之外，包含一或多個串聯組件(未展示)。
圖2B描繪二極體元件200D，圖2C描繪經組態為二極體的增強型n型HEMT 200ME，圖2D描繪經組態為二極體的耗盡型n型HEMT 200MD，且圖2E描繪電阻元件200R。二極體元件200D、HEMT 200ME及HEMT 200MD以及電阻元件200R中之每一者均可用作串聯組件212-1至串聯組件212-n、串聯組件214-1至串聯組件214-m或串聯組件216中之一或多者。當用作串聯組件212-1至串聯組件212-n、串聯組件214-1至串聯組件214-m或串聯組件216時，二極體元件200D或HEMT 200ME或HEMT 200MD中的給定一者經組態以基於輸入端112處的電源電壓位準VDD及輸入端114處的電源參考電壓VSS而具有正向偏壓。
在一些實施例中，串聯組件212-1至串聯組件212-n以及串聯組件214-1至串聯組件214-m中之每一者均包含二極體元件200D，且串聯組件216包含電阻元件200R。在一些實施例中，串聯組件212-1至串聯組件212-n以及串聯組件214-1至串聯組件214-m中之每一者包含HEMT 200ME，分壓器200不包含串聯組件216或HEMT MEH，且節點N2直接耦接至輸入端114。
分壓器200因此經組態以在操作中藉由根據對應於給定實施例的串聯組件(例如，串聯組件212-1至串聯組件212-n、串聯組件214-1至串聯組件214-m及/或串聯組件216)及任何旁路元件(例如，HEMT MEH)的配置來對電源電壓位準VDD進行分 壓而在節點N1處產生電壓Vr。分壓器200因此能夠產生具有一或多個預定電壓位準範圍的電壓Vr，所述預定電壓位準範圍表示電源電壓位準VDD的預定值範圍，使得電壓Vr可用於基於預定臨限位準來偵測具有欠壓狀態的電源電壓位準VDD。
在圖2A中所描繪的實施例中，分壓器200進一步能夠基於回應於在訊號路徑117上接收的電壓Vh而接通HEMT MEH來產生具有低於第一電壓位準的第二電壓位準的電壓Vr。
包含分壓器200的驅動電路(例如上文參考圖1論述的驅動電路100)經組態以接收如上文所論述產生的電壓Vr，且因此能夠實現上文參考驅動電路100所論述的益處。
圖3為根據一些實施例的偵測電路300的圖式。偵測電路300可用作上文參考保護電路110及圖1論述的偵測電路118的一些或全部。
偵測電路300包含串聯耦接在輸入端112與輸入端114之間的耗盡型n型HEMT MD1及增強型n型HEMT MEP1，以及串聯耦接在輸入端112與輸入端114之間的耗盡型n型HEMT MD2及增強型n型HEMT MEP2。
HEMT MD1及HEMT MD2中之每一者均具有耦接至輸入端112的汲極端及耦接至源極端的閘極，且因此經組態為二極體。HEMT MD1的閘極及源極端、HEMT MEP1的汲極端、HEMT MEP2的閘極以及訊號路徑117在節點N3處彼此耦接。HEMT MD2的閘極及源極端、HEMT MEP2的汲極端以及輸出端111在節點N4處彼此耦接。HEMT MEP1的閘極耦接至訊號路徑116，且HEMT MEP1及HEMT MEP2中之每一者的汲極端耦接至輸入端114。
偵測電路300因此經組態以在輸入端112處及HEMT MD1及HEMT MD2的汲極端處接收電源電壓位準VDD，在輸入端114處及HEMT MEP1及HEMT MEP2的源極端處接收電源參考電壓位準VSS，且在訊號路徑116上及HEMT MEP1的閘極處接收電壓Vr。偵測電路300因此亦經組態以自節點N3向訊號路徑117輸出電壓Vh，且自節點N4向輸出端111輸出訊號Vc。
在一些實施例中，偵測電路300不包含節點N3與訊號路徑117之間的連接，使得節點N3不耦接至訊號路徑117，且偵測電路300不經組態以向訊號路徑117輸出電壓Vh。
HEMT MD1及HEMT MD2因此經組態為分別耦接在輸入端112與節點N3及節點N4之間的負載電晶體，使得在操作中，HEMT MD1及HEMT MD2中之每一者提供足夠大的負載電阻，以回應於對應HEMT MEP1或HEMT MEP2經接通而使對應節點N3或節點N4具有邏輯低電壓位準，從而將對應節點N3或節點N4耦接至輸入端114。
HEMT MEP1因此經組態以回應於在HEMT MEP1的閘極處接收的電壓Vr的電壓位準來控制節點N3上的電壓Vh的電壓位準。在操作中，具有等於或大於HEMT MEP1的臨限電壓的電壓位準的電壓Vr使HEMT MEP1接通，從而將節點N3耦接至輸入端114，使得電壓Vh具有邏輯低電壓位準。具有小於HEMT MEP1臨限電壓的電壓位準的電壓Vr使HEMT MEP1關斷，從而使節點N3與輸入端114去耦，且藉由HEMT MD1將節點N3耦接至輸入端112，使得電壓Vh具有邏輯高電壓位準。
HEMT MEP2因此經組態以基於在HEMT MEP2的閘極處 接收的電壓Vh的電壓位準來控制在節點N4上產生的訊號Vc的電壓位準。在操作中，具有大於HEMT MEP2的臨限電壓的邏輯高電壓位準的電壓Vh使HEMT MEP2接通，從而將節點N4耦接至輸入端114，使得訊號Vc具有邏輯低電壓位準。具有小於HEMT MEP2的臨限電壓的邏輯低電壓位準的電壓Vh使HEMT MEP2關斷，從而使節點N4與輸入端114去耦，且藉由HEMT MD2將節點N4耦接至輸入端112，使得訊號Vc具有邏輯高電壓位準。
偵測電路300因此經組態以回應於訊號路徑116上的電壓Vr的電壓位準來在輸出端111上輸出訊號Vc，使得在操作中，偵測電路300回應於具有大於或等於HEMT MEP1的臨限電壓的電壓位準的電壓Vr來輸出具有邏輯高電壓位準的訊號Vc，且回應於具有小於HEMT MEP1的臨限電壓的電壓位準的電壓Vr來輸出具有邏輯低電壓位準的訊號Vc。
在圖3中所描繪的實施例中，偵測電路300進一步經組態以回應於訊號路徑116上的電壓Vr的電壓位準而在訊號路徑117上輸出電壓Vh，使得在操作中，偵測電路300回應於具有大於或等於HEMT MEP1的臨限電壓的電壓位準的電壓Vr而輸出具有邏輯低電壓位準的電壓Vh，且回應於具有小於HEMT MEP1的臨限電壓的電壓位準的電壓Vr而輸出具有邏輯高電壓位準的電壓Vh。
包含偵測電路300的驅動電路(例如上文參考圖1論述的驅動電路100)經組態以接收如上文所論述產生的訊號Vc，且因此能夠實現上文參考驅動電路100所論述的益處。
圖4為根據一些實施例的閘極驅動器400的圖式。閘極 驅動器400可用作上文參考圖1論述的閘極驅動器130的一些或全部。
閘極驅動器400包含串聯耦接在輸入端132與輸入端138之間的耗盡型n型HEMT MD3以及增強型n型HEMT MEC及增強型n型HEMT ME2，串聯耦接在輸入端132與輸入端138之間的增強型n型HEMT MEBS、耗盡型n型HEMT MD4以及增強型n型HEMT ME3，串聯耦接在輸入端132與輸入端138之間的增強型n型HEMT ME1及增強型n型HEMT ME4，以及耦接在輸出端131與HEMT MEBS及HEMT MD4之間的電容元件Cb。
HEMT MD3經組態為二極體，所述二極體具有耦接至輸入端132的汲極端及耦接至HEMT MEC的源極端及汲極端的閘極。HEMT MEC的源極端、HEMT ME2的汲極端以及HEMT ME3及HEMT ME4的閘極在節點N5處彼此耦接，且HEMT MEC的閘極耦接至輸入端134。HEMT ME2的源極端耦接至輸入端138，且HEMT ME2的閘極耦接至輸入端136。
HEMT MEBS經組態為二極體，所述二極體具有耦接至汲極端及輸入端132的閘極。HEMT MEBS的源極端、HEMT MD4的汲極端以及電容元件Cb的第一端在節點N6處彼此耦接。HEMT MD4經組態為二極體，所述二極體具有耦接至源極端且在節點N7處耦接至HEMT ME3的汲極端及HEMT ME1的閘極的閘極。HEMT ME3具有耦接至輸入端138的源極端。
HEMT ME1具有耦接至輸入端132的汲極端，以及在節點N8處耦接至HEMT ME4的汲極端及電容元件Cb的第二端的第二端。HEMT ME4的源極端耦接至輸入端138。
閘極驅動器400因此經組態以在輸入端132處及HEMT MD3、HEMT MEBS以及HEMT ME1的汲極端處接收電源電壓位準VDD，在輸入端138處及HEMT ME2、HEMT ME3以及HEMT ME4的源極端處接收電源參考電壓位準VSS，在輸入端134處及HEMT MEP1的閘極處接收訊號Vc，且在輸入端136處及HEMT ME2的閘極處接收訊號Vin。閘極驅動器400因此亦經組態以自節點N8向輸出端131輸出訊號Vg。
HEMT MD3因此經組態為耦接在輸入端132與HEMT MEC之間的負載電晶體，使得在操作中，HEMT MD3提供足夠大的負載電阻，以回應於HEMT MEC及HEMT ME2中之每一者經接通而使節點N5具有邏輯低電壓位準，從而將HEMT MD3及節點N5耦接至輸入端138。
HEMT MEC因此經組態以回應於在HEMT MEC的閘極處接收的訊號Vc的電壓位準來部分控制節點N5上的訊號Vinb的電壓位準，且HEMT ME2因此經組態以回應於在HEMT ME2的閘極處接收的訊號Vin的電壓位準來部分控制訊號Vinb的電壓位準。在操作中，具有邏輯高電壓位準的訊號Vc使HEMT MEC接通，從而藉由HEMT MD3及HEMT MEC將節點N5耦接至輸入端132，使得基於訊號Vin的電壓位準由HEMT ME2控制訊號Vinb。在此情況下，具有邏輯高電壓位準的訊號Vin使HEMT ME2接通，從而將節點N5耦接至輸入端138，使得訊號Vinb具有邏輯低電壓位準，且具有邏輯低電壓位準的訊號Vin使HEMT ME2關斷，從而使節點N5與輸入端138去耦，且藉由HEMT MEC及HEMT MD3將節點N5耦接至輸入端132，使得訊號Vinb具有邏 輯高電壓位準。閘極驅動器400因此經組態以回應於具有邏輯高電壓位準的訊號Vc而產生訊號Vinb作為訊號Vin的補充。
在操作中，具有邏輯低電壓位準的訊號Vc導致HEMT MEC關斷，從而使節點N5與輸入端132去耦，使得訊號Vinb具有與訊號Vin的電壓位準及HEMT ME2的經切換狀態無關的邏輯低電壓位準。
藉由上文所論述之組態，HEMT MD4及HEMT ME3經配置為DCFL電路，所述DCFL電路經組態以回應於在HEMT ME3的閘極處接收的訊號Vinb而在節點N7處產生電壓Vint。HEMT ME1及HEMT ME4經配置為緩衝放大器，所述緩衝放大器經組態以回應於HEMT ME1的閘極處的電壓Vint及HEMT ME4的閘極處的訊號Vinb來在節點N8處產生訊號Vg。HEMT MEBS及電容元件Cb經配置為自舉電源區塊，所述自舉電源區塊在節點N6處耦接至DCFL電路。
在操作中，具有邏輯高電壓位準的訊號Vinb使HEMT ME3及HEMT ME4中之每一者接通，從而將相應的節點N7及節點N8耦接至輸入端138。基於由HEMT MEBS及HEMT MD4的二極體組態所呈現的負載，將節點N7耦接至輸入端138使電壓Vint具有邏輯低電壓位準，且節點N6處的電壓Vbs具有在邏輯低位準與電源電壓位準VDD之間的電壓位準。具有邏輯低電壓位準的Vint使HEMT ME1關斷，使得耦接至輸入端138的節點N8使訊號Vg具有邏輯低電壓位準。因此，節點N6處的電壓Vbs的電壓位準與節點N8處的訊號Vg的邏輯低電壓位準之間的電壓差存在於電容元件Cb兩端。
在操作中，自邏輯高電壓位準轉換至邏輯低電壓位準的訊號Vinb使HEMT ME3及HEMT ME4中之每一者關斷，從而使節點N7及節點N8中之每一者與輸入端138去耦。作為回應，節點N7處的電壓Vint藉由HEMT MD4上拉，且節點N8處的訊號Vg藉由HEMT ME1上拉。最初，電容元件Cb兩端的電壓差將節點N6處的電壓Vbs且因此將節點N7處的電壓Vint向上驅動至大於由具有反向偏壓二極體組態的HEMT MEBS使能的電源電壓位準VDD的電壓位準。HEMT ME1的相應閘極及源極端處的電壓Vint及訊號Vg的相對電壓位準使HEMT ME1接通，從而將訊號Vg驅動至邏輯高電壓位準。
在交流操作中，例如，當訊號Vc具有邏輯高電壓位準且訊號Vinb基於訊號Vin而產生時，HEMT ME1接通足夠長的持續時間，使得回應於具有邏輯低電壓位準的訊號Vinb來產生具有邏輯高電壓位準的訊號Vg。
在DC操作中，例如，當訊號Vc具有邏輯低電壓位準且訊號Vinb經產生為具有與訊號Vin無關的邏輯低電壓位準時，漏電流使電壓Vbs及電壓Vint衰減，使得HEMT ME1不再接通以將訊號Vg驅動至邏輯高電壓位準，且因此產生具有邏輯低電壓位準的訊號Vg。
閘極驅動器400因此經組態以當訊號Vc具有邏輯高電壓位準時回應於訊號Vin而產生訊號Vg，且當訊號Vc具有邏輯低電壓位準時產生具有邏輯低電壓位準的訊號Vg。因此，包含閘極驅動器400的驅動電路(例如上文參考圖1論述的驅動電路100)經組態以輸出對應於上文論述的操作及鎖定模式的訊號Vg，且因 此能夠實現上文參考驅動電路100論述的益處。
圖5為根據一些實施例的HV電路500的圖式。HV電路500可用作上文參考圖1論述的高壓電路140的一些或全部。
HV電路500包含n型HEMT ME_HV(在一些實施例中亦稱為開關元件)以及串聯耦接在輸入端142與輸入端146之間的子電路HV1及子電路HV2。HEMT ME_HV包含耦接至子電路HV1的第一端(未標記)的汲極端、耦接至子電路HV2的第一端(未標記)的源極端以及耦接至輸入端144的閘極。HV電路500因此經組態以接收子電路HV1的第二端(未標記)處的電源電壓位準VDDH、子電路HV2的第二端(未標記)處的電源參考電壓位準VSS以及HEMT ME_HV的閘極處的訊號Vg。
在一些實施例中，子電路HV1及子電路HV2中之每一者均為包含一或多個電路組件(未展示)的電子電路，所述電路組件經組態以回應於電源電壓位準VDDH、電源參考電壓位準VSS以及一或多個訊號或其他輸入(未展示)來執行預定功能。在一些實施例中，電路組件包含n型電晶體，例如耗盡型HEMT及/或增強型HEMT。在各種實施例中，子電路HV1及/或子電路HV2為功率或電壓轉換電路、功率或電壓調節電路、照明電路或類似者中的一些或全部。出於清晰之目的，沒有描述或進一步論述電路組件的額外細節以及子電路HV1及子電路HV2的各種組態。
在圖5中所描繪的實施例中，HEMT ME_HV為增強型HEMT，且HV電路500因此經組態以回應於在第一切換操作中具有邏輯高電壓位準的訊號Vg來將子電路HV1及子電路HV2彼此耦接，且回應於在第二切換或鎖定操作中具有邏輯低電壓位準的 訊號Vg來使子電路HV1及子電路HV2與彼此去耦。在一些實施例中，HEMT ME_HV為耗盡型HEMT，且HV電路500因此經組態以回應於在第一切換操作中具有邏輯低電壓位準的訊號Vg來使子電路HV1及子電路HV2與彼此耦接，且回應於在第二切換或鎖定操作中具有邏輯高電壓位準的訊號Vg來使子電路HV1及子電路HV2與彼此去耦。
在一些實施例中，除了HEMT ME_HV之外，HV電路500包含至少一個額外的n型HEMT(未展示)，所述n型HEMT包含耦接至輸入端144或以其他方式經組態以接收訊號Vg的閘極，且因此所述HV電路經組態以在切換操作中使兩個或更多個組件(例如子電路HV1及/或HV2)與彼此耦接/去耦。
在一些實施例中，HV電路500不包含子電路HV1，且HV電路500經組態以在HEMT ME_HV的汲極處接收電源電壓位準VDDH，且在操作中，在第一切換操作中將輸入端142及子電路HV2彼此耦接，且在第二切換或鎖定操作中使輸入端142及子電路HV2與彼此去耦。在一些實施例中，HV電路500不包含子電路HV2，且HV電路500經組態以在HEMT ME_HV的源極處接收電源參考電壓位準VSS，且在操作中，在第一切換操作中將子電路HV1及輸入端146彼此耦接，且在第二切換或鎖定操作中使子電路HV1及輸入端146與彼此去耦。在一些實施例中，HV電路500不包含子電路HV1及子電路HV2，且HV電路500經組態以在HEMT ME_HV的汲極處接收電源電壓位準VDDH，在HEMT ME_HV的源極處接收電源參考電壓位準VSS，且在操作中，在第一切換操作中將輸入端142及輸入端146彼此耦接，且 在第二切換或鎖定操作中使輸入端142及輸入端146與彼此去耦。
高壓電路500因此經組態以回應於訊號Vg來執行一或多個切換及鎖定操作。因此，包含HV電路500的驅動電路(例如上文參考圖1論述的驅動電路100)經組態以回應與上文論述的操作及鎖定模式相對應的訊號Vg，且因此能夠實現上文參考驅動電路100論述的益處。
圖6描繪根據一些實施例的驅動電路100的IC平面圖的非限制性實例。在圖6中所描繪的實施例中，驅動電路100包含各自在上文參考圖1論述的保護電路110、閘極驅動器130以及HV電路140。
圖6描繪保護電路110，所述保護電路包含上文參考圖1以及圖2A至圖2E論述的分壓器115以及上文參考圖4論述的包含電容元件Cb的閘極驅動器130。出於說明的目的，分壓器115及電容元件Cb經安置且具有圖6中所描繪的相對大小。在各種實施例中，驅動電路100包含分壓器115及具有不同於圖6中所描繪的定位及/或相對大小的電容元件，例如電容元件Cb。
在圖6中所描繪的實施例中，閘極驅動器130鄰近保護電路110定位，且因此經組態以自保護電路110接收訊號Vc(圖6中未展示)，且HV電路140鄰近閘極驅動器130定位，且因此經組態以自閘極驅動器130接收訊號Vg(圖6中未展示)。在各種實施例中，驅動電路100包含閘極驅動器130及/或HV電路140，所述閘極驅動器以其他方式經組態以自保護電路110接收訊號Vc，所述HV電路以其他方式經組態以自閘極驅動器130接收訊號Vg。
在一些實施例中，驅動電路100包含鄰近保護電路110或閘極驅動器130中的一者或兩者定位的訊號產生器120(圖6中未展示)，且因此閘極驅動器130經組態以自訊號產生器120接收訊號Vin(圖6中未展示)。在一些實施例中，包含驅動電路100的IC除了HV電路140之外亦包含一或多個HV電路(未展示)，且所述一或多個HV電路鄰近閘極驅動器130或HV電路140中的一者或兩者定位，且因此驅動電路100經組態以向一或多個HV電路提供訊號Vg。
如圖6的非限制性實例所說明，包含HV電路140或與HV電路整合的驅動電路100為能夠使用基於NMOS的製程製造的單個積體電路的一部分，其中基於矽的元件與HV元件整合，而不需要用於p型元件的額外罩幕，且因此實現上文參考驅動電路100論述的益處。
圖7描繪根據一些實施例的驅動電路100的操作參數。圖7描繪對於電源電壓位準VDD大於或等於臨限電壓位準Vth的第一情況及電源電壓位準VDD小於臨限電壓位準Vth的第二情況，訊號Vc、訊號Vin以及訊號Vg以及電壓Vint中之每一者相對於電源電壓位準VDD及電源參考電壓位準VSS的非限制性實例。在兩種情況下，閘極驅動器130接收例如由訊號產生器120產生的訊號Vin，所述訊號在電源電壓位準VDD與電源參考電壓位準VSS之間隨時間變化。
在圖7中所描繪的第一情況的非限制性實例中，大於或等於臨限電壓位準Vth的電源電壓位準VDD使保護電路110產生在電源電壓位準VDD附近具有邏輯高電壓位準的訊號Vc。
回應於具有邏輯高電壓位準的訊號Vc，閘極驅動器130產生內部電壓，所述內部電壓由上文參考圖4論述的電壓Vint的非限制性實例表示，所述內部電壓跟蹤訊號Vin且具有大於電源電壓位準VDD的峰值。基於內部電壓，例如電壓Vint，閘極驅動器130產生訊號Vg，所述訊號跟蹤訊號Vin且在電源電壓位準VDD與電源參考電壓位準VSS之間變化。
在圖7中所描繪的第二情況的非限制性實例中，低於臨限電壓位準Vth的電源電壓位準VDD使保護電路110產生具有接近電源參考電壓位準VSS的邏輯低電壓位準的訊號Vc。
回應於具有邏輯低電壓位準的訊號Vc，閘極驅動器130產生內部電壓，例如具有在電源電壓位準VDD與電源參考電壓位準VSS之間的電壓位準的電壓Vint。基於內部電壓，例如電壓Vint，閘極驅動器130產生訊號Vg，所述訊號具有在對應於邏輯低電壓位準的電壓位準(未標記)的範圍內的電壓位準。
圖8為根據一或多個實施例的操作驅動電路的方法的方法800的流程圖。在一些實施例中，如上文參考圖1至圖7所論述，方法800經實施以回應於電源電壓位準VDD來產生訊號Vg。
在一些實施例中，方法800的操作按圖8中所描繪的次序執行。在一些實施例中，方法800的操作同時及/或以不同於圖8中所描繪的次序的次序執行。在一些實施例中，在方法800的一或多個操作之前、之間、期間及/或之後執行一或多個操作。
在各種實施例中，方法800的一些或全部操作作為操作包含驅動電路的電路的一部分來執行，例如操作功率或電壓轉換或調節電路、照明電路或類似者。
在操作810處，在驅動電路處接收第一電源電壓位準。接收第一電源電壓位準包含自電壓源接收第一電源電壓位準。在一些實施例中，接收第一電源電壓位準包含自電池接收第一電源電壓位準。
驅動電路包含至少一個耗盡型或增強型n型HEMT。在一些實施例中，如上文參考圖1至圖7所論述，在驅動電路處接收第一電源電壓位準包含接收驅動電路100處的電源電壓位準VDD。
在一些實施例中，在驅動電路處接收第一電源電壓位準包含使用分壓器對第一電源電壓位準進行分壓以產生第一電壓。在一些實施例中，使用分壓器來產生第一電壓包含使用分壓器115或分壓器200來產生上文參考驅動電路100及圖1至圖2E論述的電壓Vr。
在一些實施例中，在驅動電路處接收第一電源電壓位準包含偵測第一電源電壓位準為處於或高於預定臨限電壓位準抑或為低於臨限電壓位準。在一些實施例中，偵測第一電源電壓位準包含接收第一電壓。在一些實施例中，如上文參考驅動電路100以及圖1及圖3所論述，偵測第一電源電壓位準包含在偵測電路118或偵測電路300處接收電壓Vr。
在一些實施例中，使用分壓器包括回應於電源電壓位準小於臨限電壓位準而旁路分壓器的至少一個串聯組件。在一些實施例中，旁路分壓器的至少一個串聯組件為滯後操作的一部分。在一些實施例中，旁路分壓器的至少一個串聯組件包含接通與分壓器的至少一個串聯組件並聯組態的HEMT。在一些實施例中， 旁路分壓器的至少一個串聯組件包含接通上文參考分壓器200及圖2A至圖2E論述的HEMT MEH。
在一些實施例中，接通HEMT包含回應於第二電壓來接通HEMT，所述第二電壓回應於第一電壓而產生。在一些實施例中，接通HEMT包含回應於由上文參考圖1至圖3論述的偵測電路118或偵測電路300產生的電壓Vh而接通HEMT。
在操作820處，回應於第一電源電壓位準產生第一訊號。產生第一訊號包含回應於第一電源電壓位準等於或大於臨限電壓位準而產生具有邏輯高電壓位準或邏輯低電壓位準中之一者的第一訊號，以及回應於第一電源電壓位準小於臨限電壓位準而產生具有邏輯高電壓位準或邏輯低電壓位準中之另一者的第一訊號。回應於等於或大於臨限電壓位準的第一電源電壓位準而產生第一訊號對應於在操作模式下操作驅動電路，且回應於小於臨限電壓位準的第一電源電壓位準產生第一訊號對應於在鎖定模式下操作驅動電路。
產生第一訊號包含使用至少一個耗盡型或增強型n型HEMT來產生第一訊號。在一些實施例中，產生第一訊號包含使用上文參考驅動電路100及圖1至圖7所論述的保護電路110來產生訊號Vc。
在一些實施例中，產生第一訊號包含在第一n型HEMT的閘極處接收第一電壓，且使用第一HEMT來控制第二HEMT的閘極處的第二電壓。在一些實施例中，如上文參考偵測電路300及圖3所論述，使用第一HEMT來控制第二HEMT的閘極處的第二電壓包含使用HEMT MEP1來控制HEMT MEP2的閘極處的電 壓Vh。
在操作830處，回應於第一訊號，藉由跟蹤輸入訊號或藉由產生預定電壓位準來輸出第二訊號。藉由跟蹤輸入訊號來輸出第二訊號為對具有與等於或大於臨限電壓位準的第一電源電壓位準對應的邏輯高電壓位準或邏輯低電壓位準中之一者的第一訊號的回應，且藉由產生預定電壓位準來輸出第二訊號為對具有與小於臨限電壓位準的第一電源電壓位準對應的邏輯高電壓位準或邏輯低電壓位準中之另一者的第一訊號的回應。
輸出第二訊號包含使用至少一個耗盡型或增強型n型HEMT來產生第二訊號。在一些實施例中，產生第二訊號包含使用上文參考驅動電路100及圖1至圖7論述的閘極驅動器130或閘極驅動器400產生訊號Vg。
在一些實施例中，輸出第二訊號包含接收輸入訊號。在一些實施例中，接收輸入訊號包含接收上文參考驅動電路100及圖1至圖7論述的輸入訊號Vin。在一些實施例中，接收輸入訊號包含使用上文參考驅動電路100及圖1論述的訊號產生器120來產生輸入訊號Vin。
在一些實施例中，跟蹤輸入訊號包含使用自舉電路來將n型HEMT的閘極驅動至大於第一電源電壓位準的電壓位準，且產生預定電壓位準包含關斷n型HEMT。在一些實施例中，跟蹤輸入訊號且產生預定電壓位準包含分別驅動及關斷上文參考閘極驅動器400及圖4論述的HEMT ME1。
在操作840處，在一些實施例中，在包含開關元件的第二電路處接收第二電源電壓位準。第二電源電壓位準大於第一電 源電壓位準，且開關元件包含HEMT。在一些實施例中，如上文參考驅動電路100以及圖1及圖7所論述，在第二電路處接收第二電源電壓位準包含在HV電路140處接收電源電壓位準VDDH。
在一些實施例中，在第二電路處接收第二電源電壓位準包含在第二電路處接收第二訊號。在一些實施例中，接收第二訊號包含接收上文參考圖1至圖7論述的訊號Vg。
在一些實施例中，接收第二訊號包含在開關元件的閘極處接收第二訊號。在一些實施例中，接收第二訊號包含在上文參考HV電路500及圖5所論述的HEMT ME_HV的閘極處接收訊號Vg。
在操作850處，在一些實施例中，回應於跟蹤輸入訊號的第二訊號來操作開關元件。在一些實施例中，回應於跟蹤輸入訊號的第二訊號來操作開關元件包含回應於上文參考圖1至圖7論述的跟蹤輸入訊號Vin的訊號Vg來操作HEMT ME_HV。
在操作860處，在一些實施例中，回應於具有預定電壓位準的第二訊號而關斷開關元件。在一些實施例中，回應於具有預定電壓位準的第二訊號而關斷開關元件包含回應於上文參考圖1至7論述的具有邏輯低電壓位準的訊號Vg而關斷HEMT ME_HV。
藉由執行方法800的一些或全部操作，包含n型HEMT的驅動電路藉由在操作模式下跟蹤輸入訊號且在鎖定模式下具有預定電壓位準來產生能夠控制HEMT開關元件的訊號，從而實現上文參考驅動電路100論述的益處。
在一些實施例中，電路包含耦接至經組態以具有電源電 壓位準的電源電壓節點的保護電路，所述保護電路經組態以當電源電壓位準等於或大於臨限電壓位準時產生具有第一邏輯電壓位準的第一訊號，且當電源電壓位準小於臨限電壓位準時產生具有不同於第一邏輯電壓位準的第二邏輯電壓位準的第一訊號。電路亦包含經組態以接收第一訊號及第二訊號的閘極驅動器，當第一訊號具有第一邏輯電壓位準時，基於第二訊號來輸出第三訊號，且當第一訊號具有第二邏輯電壓位準時，輸出具有第一邏輯電壓位準或第二邏輯電壓位準中的預定一者的第三訊號。在一些實施例中，保護電路包含串聯耦接在電源電壓節點與電源參考節點之間的第一n型HEMT及第二n型HEMT，且保護電路經組態以在第一n型HEMT與第二n型HEMT之間的節點處產生第一訊號。在一些實施例中，第一n型HEMT為經組態為二極體且耦接在電源電壓節點與節點之間的耗盡型HEMT，且第二n型HEMT為耦接在節點與電源參考節點之間的增強型HEMT。在一些實施例中，保護電路進一步包含：分壓器，經組態以基於電源電壓位準來輸出具有電壓位準的第一電壓；以及第三n型HEMT，經組態以基於電壓位準來控制第一n型HEMT或第二n型HEMT中之一者的閘極處的第二電壓。在一些實施例中，分壓器包含耦接在電源電壓節點與經組態以產生第一電壓的電壓抽頭之間的至少一個第一二極體元件，以及耦接在電壓抽頭與電源參考節點之間的至少一個第二二極體元件。在一些實施例中，至少一個第一二極體元件或至少一個第二二極體元件中的至少一者包含經組態為二極體的增強型n型HEMT。在一些實施例中，分壓器包含經組態以旁路分壓器的至少一個串聯組件的第四n型HEMT，且第四n型 HEMT的閘極經組態以接收第二電壓。在一些實施例中，閘極驅動器包含串聯耦接在電源電壓節點與電源參考節點之間的第一增強型n型HEMT及第二增強型n型HEMT，且閘極驅動器經組態以在第一n型HEMT與第二n型HEMT之間的第一節點處產生第三訊號。在一些實施例中，閘極驅動器進一步包含：第三增強型n型HEMT，經組態為串聯耦接在電源電壓節點與第一節點之間的二極體及電容元件；以及耗盡型n型HEMT及第四增強型n型HEMT，串聯耦接在電源參考節點與第二節點之間，所述第二節點耦接在第三增強型n型HEMT與電容元件之間。在一些實施例中，閘極驅動器進一步包含經組態為二極體的耗盡型n型HEMT，以及串聯耦接在電源電壓節點與電源參考節點之間的第三增強型n型HEMT及第四增強型n型HEMT，第三增強型n型HEMT包含經組態以接收第一訊號的閘極，第四增強型n型HEMT包含經組態以接收第二訊號的閘極，且第一增強型n型HEMT或第二增強型n型HEMT包含經組態以接收第三增強型n型HEMT與第四增強型n型HEMT之間產生的電壓的閘極。
根據本發明的一些實施例，其中所述保護電路包括串聯耦接在所述電源電壓節點與電源參考節點之間的第一n型高電子遷移率電晶體(HEMT)及第二n型高電子遷移率電晶體(HEMT)，且所述保護電路經組態以在所述第一n型HEMT與第二n型HEMT之間的節點處產生所述第一訊號。
根據本發明的一些實施例，其中所述第一n型HEMT為耗盡型HEMT，所述耗盡型HEMT經組態為二極體且耦接在所述電源電壓節點與所述節點之間，且所述第二n型HEMT為耦接在 所述節點與所述電源參考節點之間的增強型HEMT。
根據本發明的一些實施例，其中所述保護電路更包括：分壓器，經組態以基於所述電源電壓位準而輸出具有電壓位準的第一電壓；以及第三n型HEMT，經組態以基於所述電壓位準來控制所述第一n型HEMT或所述第二n型HEMT中之一者的閘極處的第二電壓。
根據本發明的一些實施例，其中所述分壓器包括：至少一個第一二極體元件，耦接在所述電源電壓節點與經組態以產生所述第一電壓的電壓抽頭之間；以及至少一個第二二極體元件，耦接在所述電壓抽頭與所述電源參考節點之間。
根據本發明的一些實施例，其中所述至少一個第一二極體元件或所述至少一個第二二極體元件中的至少一者包括經組態為二極體的增強型n型HEMT。
根據本發明的一些實施例，其中所述分壓器包括第四n型HEMT，所述第四n型HEMT經組態以旁路所述分壓器的至少一個串聯組件，且所述第四n型HEMT的閘極經組態以接收所述第二電壓。
根據本發明的一些實施例，其中所述閘極驅動器包括串聯耦接在所述電源電壓節點與電源參考節點之間的第一增強型n型高電子遷移率電晶體(HEMT)及第二增強型n型高電子遷移率電晶體(HEMT)，且所述閘極驅動器經組態以在所述第一n型HEMT與第二n型HEMT之間的第一節點處產生所述第三訊號。
根據本發明的一些實施例，其中所述閘極驅動器更包括：第三增強型n型HEMT，經組態為串聯耦接在所述電源電壓 節點與所述第一節點之間的二極體及電容元件；以及耗盡型n型HEMT及第四增強型n型HEMT，串聯耦接在所述電源參考節點與在所述第三增強型n型HEMT與所述電容元件之間的第二節點之間。
根據本發明的一些實施例，其中所述閘極驅動器更包括經組態為二極體的耗盡型n型HEMT以及串聯耦接在所述電源電壓節點與所述電源參考節點之間的第三增強型n型HEMT及第四增強型n型HEMT，所述第三增強型n型HEMT包括經組態以接收所述第一訊號的閘極，所述第四增強型n型HEMT包括經組態以接收所述第二訊號的閘極，且所述第一增強型n型HEMT或所述第二增強型n型HEMT包括經組態以接收在所述第三增強型n型HEMT與所述第四增強型n型HEMT之間產生的電壓的閘極。
在一些實施例中，積體電路包含：保護電路，耦接至第一電源電壓節點，保護電路經組態以偵測第一電源電壓節點上的第一電源電壓位準；閘極驅動器，耦接至第一電源電壓節點及保護電路；以及開關元件，耦接至閘極驅動器及第二電源電壓節點，所述第二電源電壓節點經組態以具有大於第一電源電壓位準的第二電源電壓位準。保護電路及閘極驅動器經組態以當第一電源電壓位準等於或大於臨限電壓位準時，基於閘極驅動器接收的輸入訊號來控制開關元件，且當第一電源電壓位準小於臨限電壓位準時，關斷開關元件。在一些實施例中，保護電路、閘極驅動器以及開關元件中之每一者都包含增強型n型HEMT，所述增強型n型HEMT包含氮化鎵(GaN)。在一些實施例中，保護電路包含：分壓器，經組態以基於第一電源電壓位準產生第一電壓；以及偵 測電路，包含經組態以回應於第一電壓來控制第一節點上的第二電壓的第一增強型n型HEMT及經組態以回應於第一節點上的第二電壓來產生第一訊號的第二增強型n型HEMT。在一些實施例中，閘極驅動器包含：第三增強型n型HEMT及第四增強型n型HEMT，經組態以回應於第一訊號及輸入訊號來控制第二節點上的第三電壓；第五增強型n型HEMT，經組態以回應於第二節點上的第三電壓而在第三節點上產生第四電壓；以及第六增強型n型HEMT及第七增強型n型HEMT，經組態以回應於第三及第四電壓產生第二訊號，且開關元件經組態以接收第二訊號。在一些實施例中，閘極驅動器進一步包含第八增強型n型HEMT及電容元件，所述第八增強型n型HEMT及電容元件經配置為自舉電路，所述自舉電路經組態以使第四電壓具有大於第一電源電壓位準的電壓位準。
根據本發明的一些實施例，其中所述保護電路、所述閘極驅動器以及所述開關元件中之每一者包括增強型n型高電子遷移率電晶體(HEMT)，所述增強型n型高電子遷移率電晶體包括氮化鎵(GaN)。
根據本發明的一些實施例，其中所述保護電路包括：分壓器，經組態以基於所述第一電源電壓位準而產生第一電壓；以及偵測電路，包括：第一增強型n型高電子遷移率電晶體(HEMT)，經組態以回應於所述第一電壓來控制第一節點上的第二電壓；以及第二增強型n型高電子遷移率電晶體，經組態以回應於所述第一節點上的所述第二電壓來產生第一訊號。
根據本發明的一些實施例，其中所述閘極驅動器包括：第三增強型n型HEMT及第四增強型n型HEMT，經組態以回應於所述第一訊號及所述輸入訊號來控制第二節點上的第三電壓；第五增強型n型HEMT，經組態以回應於所述第二節點上的所述第三電壓來在第三節點上產生第四電壓；以及第六增強型n型HEMT及第七增強型n型HEMT，經組態以回應於所述第三電壓及所述第四電壓來產生第二訊號，且所述開關元件經組態以接收所述第二訊號。
根據本發明的一些實施例，其中所述閘極驅動器更包括第八增強型n型HEMT及電容元件，所述第八增強型n型HEMT及電容元件經配置為自舉電路，所述自舉電路經組態以使所述第四電壓具有大於所述第一電源電壓位準的電壓位準。
在一些實施例中，操作驅動電路的方法包含：在驅動電路處接收第一電源電壓位準；回應於等於或大於臨限電壓位準的第一電源電壓位準而產生具有邏輯高電壓位準的第一訊號，且回應於小於臨限電壓位準的第一電源電壓位準而產生具有邏輯低電壓位準的第一訊號；以及藉由回應於具有邏輯高電壓位準的第一訊號而跟蹤輸入訊號及藉由回應於具有邏輯低電壓位準的第一訊號而產生預定電壓位準來輸出第二訊號。在一些實施例中，接收第一電源電壓位準包含使用分壓器對第一電源電壓位準進行分壓以產生第一電壓，且產生第一訊號包含在第一n型HEMT的閘極處接收第一電壓，且使用第一HEMT來控制第二HEMT的閘極處的第二電壓。在一些實施例中，使用分壓器對第一電源電壓位準進行分壓包含回應於小於臨限電壓位準的電源電壓位準而旁路分 壓器的至少一個串聯組件。在一些實施例中，跟蹤輸入訊號包含使用自舉電路來將n型HEMT的閘極驅動至大於第一電源電壓位準的電壓位準，且產生預定電壓位準包含關斷n型HEMT。在一些實施例中，方法進一步包含：在包含開關元件的第二電路處接收第二電源電壓位準，第二電源電壓位準大於第一電源電壓位準；回應跟蹤輸入訊號的第二訊號來操作開關元件；以及回應於具有預定電壓位準的第二訊號來關斷開關元件。
根據本發明的一些實施例，其中接收所述第一電源電壓位準包括使用分壓器對所述第一電源電壓位準進行分壓以產生第一電壓，且產生所述第一訊號包括：接收第一n型高電子遷移率電晶體(HEMT)的閘極處的所述第一電壓；以及使用所述第一HEMT來控制第二HEMT的閘極處的第二電壓。
根據本發明的一些實施例，其中使用所述分壓器對所述第一電源電壓位準進行分壓包括回應於小於所述臨限電壓位準的所述電源電壓位準而旁路所述分壓器的至少一個串聯組件。
根據本發明的一些實施例，其中跟蹤所述輸入訊號包括使用自舉電路來將n型高電子遷移率電晶體(HEMT)的閘極驅動至大於所述第一電源電壓位準的電壓位準，且產生所述預定電壓位準包括關斷所述n型HEMT。
根據本發明的一些實施例，所述的操作驅動電路的方法，更包括：接收包括開關元件的第二電路處的第二電源電壓位準，所述第二電源電壓位準大於所述第一電源電壓位準；回應於跟蹤所述輸入訊號的所述第二訊號來操作所述開關元件；以及回應於具有所述預定電壓位準的所述第二訊號來關斷所述開關元 件。
前文概述若干實施例的特徵，使得熟習此項技術者可較好地理解本發明的實施例之態樣。熟習此項技術者應瞭解，其可易於使用本發明的實施例作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本發明的實施例的精神及範疇，且熟習此項技術者可在不脫離本發明的實施例的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100:驅動電路
110:保護電路
111、121、131:輸出端
112、114、122、124、132、134、136、138、142、144、146:輸入端
115:分壓器
116、117:訊號路徑
118:偵測電路
120:訊號產生器
130:閘極驅動器
140:高壓電路
Vc、Vin、Vg:訊號
VDD、VDDH:電源電壓位準
VDDN、VDDHN:電源節點
Vh、Vr:電壓
VSS:電源參考電壓位準
VSSN:電源參考節點

Claims (10)

  1. 一種驅動電路，包括：保護電路，耦接至經組態以具有電源電壓位準的電源電壓節點，所述保護電路經組態以當所述電源電壓位準等於或大於臨限電壓位準時，產生具有第一邏輯電壓位準的第一訊號，且當所述電源電壓位準小於所述臨限電壓位準時，產生具有不同於所述第一邏輯電壓位準的第二邏輯電壓位準的所述第一訊號；訊號產生器，經組態以輸出第二訊號；以及閘極驅動器，經組態以接收所述第一訊號及所述第二訊號，當所述第一訊號具有所述第一邏輯電壓位準時，跟蹤所述第二訊號的邏輯電壓位準而輸出第三訊號，且當所述第一訊號具有所述第二邏輯電壓位準時，輸出具有所述第一邏輯電壓位準或所述第二邏輯電壓位準中的預定一者的所述第三訊號。
  2. 如申請專利範圍第1項所述的驅動電路，其中所述保護電路包括串聯耦接在所述電源電壓節點與電源參考節點之間的第一n型高電子遷移率電晶體(HEMT)及第二n型高電子遷移率電晶體(HEMT)，且所述保護電路經組態以在所述第一n型HEMT與第二n型HEMT之間的節點處產生所述第一訊號。
  3. 如申請專利範圍第1項所述的驅動電路，其中 所述閘極驅動器包括串聯耦接在所述電源電壓節點與電源參考節點之間的第一增強型n型高電子遷移率電晶體(HEMT)及第二增強型n型高電子遷移率電晶體(HEMT)，且所述閘極驅動器經組態以在所述第一n型HEMT與第二n型HEMT之間的第一節點處產生所述第三訊號。
  4. 一種積體電路(IC)，包括：保護電路，耦接至第一電源電壓節點，所述保護電路經組態以偵測所述第一電源電壓節點上的第一電源電壓位準；閘極驅動器，耦接至所述第一電源電壓節點及所述保護電路；以及開關元件，耦接至所述閘極驅動器及第二電源電壓節點，所述第二電源電壓節點經組態以具有大於所述第一電源電壓位準的第二電源電壓位準，其中所述保護電路及所述閘極驅動器經組態以當所述第一電源電壓位準等於或大於臨限電壓位準時，基於由所述閘極驅動器接收的輸入訊號來控制所述開關元件，且當所述第一電源電壓位準小於所述臨限電壓位準時，關斷所述開關元件。
  5. 如申請專利範圍第4項所述的IC，其中所述保護電路、所述閘極驅動器以及所述開關元件中之每一者包括增強型n型高電子遷移率電晶體(HEMT)，所述增強型n型高電子遷移率電晶體包括氮化鎵(GaN)。
  6. 如申請專利範圍第4項所述的IC，其中所述保護電路包括： 分壓器，經組態以基於所述第一電源電壓位準而產生第一電壓；以及偵測電路，包括：第一增強型n型高電子遷移率電晶體(HEMT)，經組態以回應於所述第一電壓來控制第一節點上的第二電壓；以及第二增強型n型高電子遷移率電晶體，經組態以回應於所述第一節點上的所述第二電壓來產生第一訊號。
  7. 一種操作驅動電路的方法，所述方法包括：在所述驅動電路處接收第一電源電壓位準；回應於等於或大於臨限電壓位準的所述第一電源電壓位準來產生具有邏輯高電壓位準的第一訊號，且回應於小於所述臨限電壓位準的所述第一電源電壓位準來產生具有邏輯低電壓位準的第一訊號；以及藉由回應於具有所述邏輯高電壓位準的所述第一訊號而跟蹤輸入訊號及藉由回應於具有所述邏輯低電壓位準的所述第一訊號而產生預定電壓位準來輸出第二訊號。
  8. 如申請專利範圍第7項所述的操作驅動電路的方法，其中接收所述第一電源電壓位準包括使用分壓器對所述第一電源電壓位準進行分壓以產生第一電壓，且產生所述第一訊號包括：接收第一n型高電子遷移率電晶體(HEMT)的閘極處的所述第一電壓；以及使用所述第一HEMT來控制第二HEMT的閘極處的第二 電壓。
  9. 如申請專利範圍第7項所述的操作驅動電路的方法，其中跟蹤所述輸入訊號包括使用自舉電路來將n型高電子遷移率電晶體(HEMT)的閘極驅動至大於所述第一電源電壓位準的電壓位準，且產生所述預定電壓位準包括關斷所述n型HEMT。
  10. 如申請專利範圍第7項所述的操作驅動電路的方法，更包括：接收包括開關元件的第二電路處的第二電源電壓位準，所述第二電源電壓位準大於所述第一電源電壓位準；回應於跟蹤所述輸入訊號的所述第二訊號來操作所述開關元件；以及回應於具有所述預定電壓位準的所述第二訊號來關斷所述開關元件。
TW108125652A 2018-07-31 2019-07-19 驅動電路、積體電路、及操作驅動電路的方法 TWI723470B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712961P 2018-07-31 2018-07-31
US62/712,961 2018-07-31
US16/460,544 US11201613B2 (en) 2018-07-31 2019-07-02 Driver circuit and method of operating the same
US16/460,544 2019-07-02

Publications (2)

Publication Number Publication Date
TW202021246A TW202021246A (zh) 2020-06-01
TWI723470B true TWI723470B (zh) 2021-04-01

Family

ID=69229438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125652A TWI723470B (zh) 2018-07-31 2019-07-19 驅動電路、積體電路、及操作驅動電路的方法

Country Status (4)

Country Link
US (2) US11677393B2 (zh)
KR (1) KR102213409B1 (zh)
CN (1) CN110784199B (zh)
TW (1) TWI723470B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201232512A (en) * 2010-12-06 2012-08-01 Sanken Electric Co Ltd Gate driver and semiconductor device employing the same
TW201419939A (zh) * 2011-11-11 2014-05-16 Innosys Inc 具有多個電源之可調光ｌｅｄ驅動器
TW201607244A (zh) * 2014-03-12 2016-02-16 氮化鎵系統公司 包含高功率增強模式的氮化鎵電晶體與驅動電路的電源切換系統

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371645B2 (ja) 2002-10-01 2009-11-25 三菱電機株式会社 半導体装置
TWI718565B (zh) 2009-09-10 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
JP5431379B2 (ja) * 2011-02-03 2014-03-05 シャープ株式会社 ダイオード保護回路、ｌｎｂ、およびアンテナシステム
JP5539916B2 (ja) * 2011-03-04 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
CN103177679A (zh) * 2011-12-20 2013-06-26 谱瑞科技股份有限公司 具有低电压损耗的电平移位器
KR101974024B1 (ko) 2012-11-26 2019-05-02 온세미컨덕터코리아 주식회사 저전압 차단 회로, 이를 포함하는 스위치 제어 회로 및 전력 공급 장치
US9306553B2 (en) * 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
US20150091539A1 (en) 2013-10-02 2015-04-02 Infineon Technologies Autria AG Half-bridge gate driver control
KR102492494B1 (ko) * 2014-12-09 2023-01-30 인피니언 테크놀로지스 오스트리아 아게 전력 트랜지스터들을 위한 조절된 하이 사이드 게이트 드라이버 회로
US20160372920A1 (en) * 2015-06-18 2016-12-22 Navitas Semiconductor, Inc. Integrated esd protection circuits in gan
US20170170821A1 (en) 2015-12-11 2017-06-15 Freebird Semiconductor Corporation Voltage detection circuit
US9917589B2 (en) * 2016-02-02 2018-03-13 Samsung Electronics Co., Ltd. Transmitter circuit and receiver circuit for operating under low voltage
JP6356718B2 (ja) * 2016-03-14 2018-07-11 株式会社東芝 半導体装置
JP6649845B2 (ja) 2016-05-24 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US10084448B2 (en) 2016-06-08 2018-09-25 Eridan Communications, Inc. Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits
US10050621B2 (en) * 2016-09-29 2018-08-14 Taiwan Semiconductor Manufacturing Company Limited Low static current semiconductor device
US10715137B2 (en) * 2017-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Company Limited Generating high dynamic voltage boost
US10734882B2 (en) * 2018-02-09 2020-08-04 Delta Electronics, Inc. Conversion circuit
US11309887B2 (en) 2018-02-09 2022-04-19 Delta Electronics, Inc. Conversion circuit
US10784770B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit
US10784768B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit and conversion circuitry
US11201613B2 (en) * 2018-07-31 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Driver circuit and method of operating the same
TWI715167B (zh) * 2018-08-28 2021-01-01 美商高效電源轉換公司 基於GaN的高電流驅動器之故障安全停機技術
US10707840B2 (en) * 2018-09-26 2020-07-07 Infineon Technologies Ag Power stage with sequential power transistor gate charging
US10601302B1 (en) 2019-04-04 2020-03-24 Navitas Semiconductor, Inc. Bootstrap power supply circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201232512A (en) * 2010-12-06 2012-08-01 Sanken Electric Co Ltd Gate driver and semiconductor device employing the same
TW201419939A (zh) * 2011-11-11 2014-05-16 Innosys Inc 具有多個電源之可調光ｌｅｄ驅動器
TW201607244A (zh) * 2014-03-12 2016-02-16 氮化鎵系統公司 包含高功率增強模式的氮化鎵電晶體與驅動電路的電源切換系統

Also Published As

Publication number Publication date
TW202021246A (zh) 2020-06-01
US20210367590A1 (en) 2021-11-25
US11677393B2 (en) 2023-06-13
US11955955B2 (en) 2024-04-09
KR20200014220A (ko) 2020-02-10
CN110784199A (zh) 2020-02-11
US20230275575A1 (en) 2023-08-31
KR102213409B1 (ko) 2021-02-09
CN110784199B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US11201613B2 (en) Driver circuit and method of operating the same
US8957642B2 (en) Enhancement mode III-nitride switch with increased efficiency and operating frequency
US8729566B2 (en) Semiconductor switching arrangement having a normally on and a normally off transistor
US9819260B2 (en) Integrated circuit charge pump with failure protection
US9502892B2 (en) Electrostatic discharge protection circuit and related method
JP2007082036A (ja) 半導体集積回路装置、電源装置、電気機器
US8373497B2 (en) System and method for preventing bipolar parasitic activation in a semiconductor circuit
US8729927B2 (en) Cascode drive circuitry
US8971071B2 (en) Driver circuit and inverter circuit
US10608629B2 (en) Driving circuit of a power circuit
US20080018177A1 (en) Power management apparatus having an extended safe operation region and operation method thereof
US9093914B2 (en) Bootstrap circuit and method for controlling the same
TWI723470B (zh) 驅動電路、積體電路、及操作驅動電路的方法
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
CN111034048B (zh) 具有反向电流阻挡的传感器设备的高压输出驱动器
US8917118B2 (en) Bypass for on-chip voltage regulator
US11057031B1 (en) Reliability in start up sequence for D-mode power FET driver
US11342837B2 (en) Short-circuit determination device and switching power supply device
CN111884490B (zh) 电力电路以及集成电路
JP2014128027A (ja) 駆動回路および半導体装置
TWI420272B (zh) 驅動位於初始啟動狀態的電源供應裝置之系統及方法
CN109428492B (zh) 开关变换器、操作开关变换器的方法以及箝位电路
US20240204765A1 (en) Driver discharge circuit
Hitoshi et al. High reliability 600V high voltage integrated circuit for automotive applications