KR20200014220A - 구동기 회로 및 그 동작 방법 - Google Patents

구동기 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR20200014220A
KR20200014220A KR1020190091307A KR20190091307A KR20200014220A KR 20200014220 A KR20200014220 A KR 20200014220A KR 1020190091307 A KR1020190091307 A KR 1020190091307A KR 20190091307 A KR20190091307 A KR 20190091307A KR 20200014220 A KR20200014220 A KR 20200014220A
Authority
KR
South Korea
Prior art keywords
voltage level
power supply
signal
hemt
node
Prior art date
Application number
KR1020190091307A
Other languages
English (en)
Other versions
KR102213409B1 (ko
Inventor
밍 시엔 짜이
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/460,544 external-priority patent/US11201613B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200014220A publication Critical patent/KR20200014220A/ko
Application granted granted Critical
Publication of KR102213409B1 publication Critical patent/KR102213409B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • H02H3/32—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors
    • H02H3/325—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors involving voltage comparison
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

회로는 전력 공급 전압 레벨을 갖도록 구성된 전력 공급 전압 노드에 커플링된 보호 회로 및 게이트 구동기를 포함한다. 보호 회로는, 전력 공급 전압 레벨이 문턱 전압 레벨 이상일 때 제1 논리 전압 레벨을 가지며, 전력 공급 전압 레벨이 문턱 전압 레벨 미만일 때 제2 논리 전압 레벨을 갖는 제1 신호를 생성한다. 게이트 구동기는 제1 신호 및 제2 신호를 수신하고, 제1 신호가 제1 논리 전압 레벨을 가질 때 제2 신호에 기초하여 제3 신호를 출력하며, 제1 신호가 제2 논리 전압 레벨을 가질 때 제1 또는 제2 논리 전압 레벨들 중 사전결정된 하나를 갖는 제3 신호를 출력한다.

Description

구동기 회로 및 그 동작 방법{DRIVER CIRCUIT AND METHOD OF OPERATING THE SAME}
우선권 주장
본 출원은 2018년 7월 31일자에 출원되었으며 그 전체가 본 명세서에 참고로 통합된 미국 가출원 제62/712,961호의 우선권을 주장한다.
고전압 애플리케이션들에서, 집적 회로들(ICs)은 때때로 와이드 밴드갭(WBG: wide-bandgap) 반도체, 예컨대, 질화갈륨(GaN)에 기초한 전계 효과 트랜지스터들(FETs)을 스위칭 소자들로서 포함하여, 높은 스위칭 속도들, 낮은 온-저항(on-resistance) 및 고온 동작에 대한 허용 오차를 활용한다. 통상적으로, 실리콘(Si)계 게이트 구동기들은 스위칭 소자들의 게이트들을 구동하는 데 사용된다.
본 개시의 양태들은 첨부된 도면과 함께 읽을 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관행에 따르면, 다양한 피처들이 축척대로 도시되지 않는다는 것을 유의한다. 사실, 다양한 피처들의 치수들은 논의의 명확성을 위해 임의로 증가 또는 축소될 수 있다.
도 1은 일부 실시예들에 따른 구동기 회로의 다이어그램이다.
도 2a 내지 도 2e는 일부 실시예들에 따른 전압 분할기(voltage divider) 구성들의 다이어그램들이다.
도 3은 일부 실시예들에 따른 검출 회로의 다이어그램이다.
도 4는 일부 실시예들에 따른 게이트 구동기의 다이어그램이다.
도 5는 일부 실시예들에 따른 고전압 회로의 다이어그램이다.
도 6은 일부 실시예들에 따른 구동기 회로의 IC 평면도의 비-제한적인 예를 도시한다.
도 7은 일부 실시예들에 따른 구동기 회로 동작 파라미터들을 도시한다.
도 8은 일부 실시예들에 따른 구동기 회로를 동작하는 방법의 흐름도이다.
이하의 개시는 제공된 주제의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예들을 제공한다. 본 개시를 간략화하기 위해 컴포넌트들, 값들, 동작들, 재료들, 배열들 등의 특정 예들이 아래에 설명된다. 이들은, 물론, 단지 예들일 뿐이지, 한정하려고 의도된 것은 아니다. 다른 컴포넌트들, 값들, 동작들, 재료들, 배치들 등이 고려된다. 예를 들어, 후속하는 설명에서 제2 피처 위의 또는 제2 피처 상의 제1 피쳐의 형성은 제1 피처 및 제2 피쳐가 직접 접촉하여 형성되는 실시예들을 포함할 수 있으며, 제1 피처 및 제2 피쳐가 직접 접촉하지 않을 수 있도록 제1 피처 및 제2 피쳐 사이에 추가 피처들이 형성될 수 있는 실시예들을 또한 포함할 수 있다. 또한, 본 개시는 다양한 예들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명확성을 목적으로 하며, 논의된 다양한 실시예들 및/또는 구성들 간의 관계를 그 자체로 규정하지 않는다.
또한, "밑에", "아래에", "하부에", "위에", "상부에” 등과 같은 공간적으로 상대적인 용어들은 도면들에서 도시되는 바와 같이 하나의 엘리먼트 또는 피처의 다른 엘리먼트(들) 또는 피처(들)에 대한 관계를 기술하기 위한 설명의 용이함을 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 배향뿐만 아니라 사용 또는 동작시 소자의 상이한 배향들을 망라하도록 의도된다. 장치는 달리 지향될 수도 있고(90도 회전되거나 다른 방향으로 회전될 수도 있음), 본 명세서에서 사용되는 공간적으로 상대적인 기술어들은 그에 따라 유사하게 해석될 수 있다.
다양한 실시예들에서, 구동기 회로는 n형 고 전자 이동도 트랜지스터들(HEMTs: High Electron Mobility Transistors)에 기초하며, 정상 스위칭 동작 동안 고전압(HV: High Voltage) 소자를 구동하기 위해 전원을 사용하도록 구성된다. 그러므로, 다양한 실시예들은 p형 소자들을 위한 부가적인 마스크들을 필요로 하지 않으면서 Si계 소자들이 HV 소자들과 통합되는 NMOS계 프로세스들을 사용하여 제조될 수 있다.
제어되지 않는 HV 스위칭 및 잠재적으로 해롭거나 위험한 시나리오들을 초래할 수 있는 전원의 부족 전압(under-voltage) 상태들을 방지하기 위해, 구동기 회로는 또한 부족 전압 상태를 검출하고 록아웃(lockout) 모드에서 HV 소자의 스위칭을 비활성화(disable)하게 하는 신호를 출력함으로써 응답하도록 구성된다. 이에 의해, HV 소자를 포함하는 회로에 부족 전압 록아웃(UVLO: Under-voltage lockout) 보호가 제공되되, UVLO 보호가 n형 HEMT들에 기초하지 않은 회로들보다 효율적으로 제조될 수 있는 구동기 회로를 사용함으로써 제공된다.
도 1은 일부 실시예들에 따른 구동기 회로(100)의 다이어그램이다. 일부 실시예들에서, 구동기 회로(100)는 보다 큰 회로, 예컨대, 직류(DC) 대 DC 전압 변환기의 컴포넌트이다.
도 1에 도시된 실시예에서, 구동기 회로(100)는 보호 회로(110), 신호 발생기(120), 게이트 구동기(130) 및 HV 회로(140)를 포함한다. 보호 회로(110), 신호 발생기(120) 및 게이트 구동기(130)의 각각은 전력 공급 노드(VDDN)와 전력 공급 기준 노드(VSSN) 사이에 커플링되고, HV 회로(140)는 전력 공급 노드(VDDHN)와 전력 공급 기준 노드(VSSN) 사이에 커플링된다.
보호 회로(110)는 전력 공급 노드(VDDN)에 커플링된 입력 단자(112), 전력 공급 기준 노드(VSSN)에 커플링된 입력 단자(114) 및 게이트 구동기(130)의 입력 단자(134)에 커플링된 출력 단자(111)를 포함하고; 신호 발생기(120)는 전력 공급 노드(VDDN)에 커플링된 입력 단자(122), 전력 공급 기준 노드(VSSN)에 커플링된 입력 단자(124) 및 게이트 구동기(130)의 입력 단자(136)에 커플링된 출력 단자(121)를 포함하고; 게이트 구동기(130)는, 입력 단자들(134 및 136) 이외에도, 전력 공급 노드(VDDN)에 커플링된 입력 단자(132), 전력 공급 기준 노드(VSSN)에 커플링된 입력 단자(138) 및 HV 회로(140)의 입력 단자(144)에 커플링된 출력 단자(131)를 포함하며; HV 회로(140)는, 입력 단자(144) 이외에도, 전력 공급 노드(VDDHN)에 커플링된 입력 단자(142) 및 전력 공급 기준 노드(VSSN)에 커플링된 입력 단자(146)를 포함한다.
2개 이상의 회로 엘리먼트들은 직접적인 전기적 접속 또는 하나 이상의 부가적인 회로 엘리먼트를 포함하는 전기적 접속에 기초하여 커플링되는 것으로 고려되고, 이에 의해 제어될 수 있는데, 예컨대, 트랜지스터 또는 다른 스위칭 소자에 의해 저항성 또는 개방성을 가질 수 있다.
전력 공급 기준 노드(VSSN)는 전력 공급 기준 전압 레벨(VSS)을 갖는 전력 공급 기준 전압을 전달하도록 구성된 회로 노드이다. 일부 실시예들에서, 전력 공급 기준 전압 레벨(VSS)은 접지 전압 레벨이다.
전력 공급 노드(VDDN)는 전력 공급 기준 전압 레벨(VSS)에 대한 전력 공급 전압 레벨(VDD)을 갖는 전력 공급 전압을 전달하도록 구성된 회로 노드이다. 일부 실시예들에서, 전력 공급 전압 레벨(VDD)은 구동기 회로(100)를 포함하는 IC 칩의 전력 공급 전압 레벨이다. 일부 실시예들에서, 전력 공급 전압 레벨(VDD)은 구동기 회로(100)를 포함하는 IC 칩의 로직부의 전력 공급 전압 레벨이다.
전력 공급 노드(VDDN) 상에 전달되는 전력 공급 전압은 구동기 회로(100)의 외부의 전원(도시되지 않음)으로부터 수신되고, 전력 공급 전압 레벨(VDD)은 전원에 의해 제어된다. 일부 실시예들에서, 전력 공급 노드(VDDN) 상에 전달되는 전력 공급 전압은 배터리로부터 수신되고, 전력 공급 전압 레벨(VDD)은 배터리의 출력 전압 레벨에 기초한다.
일부 실시예들에서, 전력 공급 노드(VDDN)는 1볼트(V)로부터 25V까지의 범위의 전력 공급 전압 레벨(VDD)을 갖는 전력 공급 전압을 전달하도록 구성된다. 일부 실시예들에서, 전력 공급 노드(VDDN)는 10V로부터 15V까지의 범위의 전력 공급 전압 레벨(VDD)을 갖는 전력 공급 전압을 전달하도록 구성된다.
전력 공급 노드(VDDHN)는 전력 공급 기준 전압 레벨(VSS)에 대한 전력 공급 전압 레벨(VDDH)을 갖는 전력 공급 전압을 전달하도록 구성된 회로 노드이다. 일부 실시예들에서, 전력 공급 전압 레벨(VDDH)은 구동기 회로(100)를 포함하는 IC 칩의 고전압부의 전력 공급 전압 레벨이다. 전력 공급 노드(VDDHN) 상에 전달되는 전력 공급 전압은 구동기 회로(100)의 외부의 전원(도시되지 않음)으로부터 수신되고, 전력 공급 전압 레벨(VDDH)은 전원에 의해 제어된다.
일부 실시예들에서, 전력 공급 노드(VDDHN)는 25V로부터 900V까지의 범위의 전력 공급 전압 레벨(VDDH)을 갖는 전력 공급 전압을 전달하도록 구성된다. 다양한 실시예들에서, 전력 공급 노드(VDDHN)는 50V로부터 150V까지의 범위 또는 600V로부터 700V까지의 범위의 전력 공급 전압 레벨(VDDH)을 갖는 전력 공급 전압을 전달하도록 구성된다.
보호 회로(110)는 입력 단자(112)에서 수신된 전력 공급 전압 레벨(VDD) 및 입력 단자(114)에서 수신된 전력 공급 기준 전압 레벨(VSS)에 응답하여 출력 단자(111)에서 신호(Vc)를 출력하도록 구성된 전자 회로이다. 보호 회로(120)는 입력 단자(122)에서 수신된 전력 공급 전압 레벨(VDD), 입력 단자(124)에서 수신된 전력 공급 기준 전압 레벨(VSS)에 응답하여, 그리고, 일부 실시예들에서는, 하나 이상의 추가 입력 단자(도시되지 않음)에서 수신된 하나 이상의 신호에 응답하여 출력 단자(121)에서 신호(Vc)를 출력하도록 구성된 전자 회로이다. 게이트 구동기(130)는 입력 단자(132)에서 전력 공급 전압 레벨(VDD)을, 그리고 입력 단자(138)에서 전력 공급 기준 전압 레벨(VSS)을 수신하도록, 그리고 입력 단자(134)에서 수신된 신호(Vc) 및 입력 단자(136)에서 수신된 신호(Vin)에 응답하여 출력 단자(131)에서 신호(Vg)를 출력하도록 구성된 전자 회로이다. HV 회로(140)는 입력 단자(142)에서 전력 공급 전압 레벨(VDD)을, 그리고 입력 단자(146)에서 전력 공급 기준 전압 레벨(VSS)을 수신하도록, 그리고 입력 단자(144)에서 수신된 신호(Vg)에 응답하여 하나 이상의 기능을 실행하도록 구성된 전자 회로이다.
신호들 Vc, Vin 및 Vg는 전력 공급 기준 전압 레벨(VSS)로부터 전력 공급 전압 레벨(VDD)까지의 범위 내의 전압 레벨들을 갖는다. 논리 저전압 레벨은 전력 공급 기준 전압 레벨(VSS)로부터 제1 사전결정된 전압 레벨까지의 범위의 일부에 대응하고, 논리 고전압 레벨은 전력 공급 전압 레벨(VDD)로부터 제1 사전결정된 전압 레벨 이상인 제2 사전결정된 전압 레벨에 이르기까지의 범위의 일부에 대응한다.
보호 회로(110) 및 게이트 구동기(130)의 각각은 n형의 공핍형(depletion-mode) 및/또는 증가형(enhancement mode) HEMT들, 예컨대, GaN계 트랜지스터들을 포함하며, 논리 저전압 또는 논리 고전압 레벨들 중 하나를 갖는 신호(Vg)를 생성함으로써 전력 공급 전압 레벨(VDD)의 부족 전압 상황에 응답하며, 이에 의해 HV 회로(140)의 스위칭 기능들을 비활성화하게 하도록 후술되는 바와 같이 구성된다.
보호 회로(110)는 입력 단자들(112 및 114) 사이에 커플링된 전압 분할기(115), 그리고 입력 단자들(112 및 114) 사이에 커플링된 검출 회로(118)를 포함하며, 이에 의해 검출 회로(118)는 전압 분할기(115)와 병렬로 배열된다. 도 1에 도시된 실시예에서, 보호 회로(110)는 전압 분할기(115)와 검출 회로(118)를 서로 접속시키는 신호 경로(116), 그리고 전압 분할기(115)와 검출 회로(118)를 서로 접속시키는 신호 경로(117)를 포함한다. 일부 실시예들에서, 보호 회로(110)는 신호 경로(117)를 포함하지 않는다.
전압 분할기(115)는 전력 공급 전압 레벨(VDD), 전력 공급 기준 전압 레벨(VSS), 그리고 신호 경로(117) 상의 검출 회로(118)로부터 수신된 전압(Vh)에 응답하여 신호 경로(116) 상에 전압(Vr)을 생성하도록 구성된다. 검출 회로(118)는 신호 경로(116) 상의 전압(Vr)을 수신하고, 전압(Vr)에 응답하여 출력 단자(111)에 신호(Vc)를 생성하고, 일부 실시예들에서는, 전압(Vr)에 응답하여 신호 경로(117) 상에 전압(Vh)을 생성한다. 일부 실시예들에서, 전압 분할기(115)는 신호 경로(117) 상에서 검출 회로(118)로부터 전압(Vh)을 수신하지 않으면서 전압(Vr)을 생성하도록 구성된다. 다양한 실시예들에서, 전압 분할기(115)는 도 2a 내지 도 2e와 관련하여 후술되는 전압 분할기(200) 및/또는 도 3과 관련하여 후술되는 검출 회로(300)를 포함하는 검출 회로(118)를 포함한다.
전압 분할기(115)는 입력 단자들(112 및 114) 사이에, 그리고 직렬 컴포넌트들 중 2개 사이에 직렬로 접속된 복수의 회로 컴포넌트들(도 1에 도시되지 않음), 전압(Vr)이 생성되는 신호 경로(116)에 커플링된 전압 탭(도 1에 도시되지 않음)을 포함한다. 이에 의해, 전압 분할기(115)는 전력 공급 전압 레벨(VDD)과 전력 공급 기준 전압 레벨(VSS) 사이에서 전압 레벨을 갖는 전압(Vr)을 생성하도록 구성된다.
다양한 실시예들에서, 직렬 컴포넌트들은 전력 공급 전압 레벨(VDD) 및 전력 공급 기준 전압 레벨(VSS)에 응답하는 전압 강하를 생서하는 데 적합한 저항기들, 다이오드 소자들 또는 다른 회로 컴포넌트들 중 하나 또는 그 조합을 포함한다. 다양한 실시예들에서, 다이오드 소자는 2단자 p-n 접합, 다이오드로서 구성된 n형 트랜지스터, 또는 다른 적합한 IC 소자를 포함한다. 다양한 실시예들에서, 다이오드로서 구성된 n형 트랜지스터는, 함께 커플링된 소스 단자 및 게이트를 포함하는 GaN계 트랜지스터와 같은 공핍형 HEMT, 또는 함께 커플링된 드레인 단자 및 게이트를 포함하는 증가형 HEMT이다.
일부 실시예들에서, 전압 분할기(115)는 전압 탭과 입력 단자(114) 사이의 직렬 컴포넌트들 중 적어도 하나와 병렬로 배열된 적어도 하나의 n형 트랜지스터(도 1에 도시되지 않음)를 포함한다. 적어도 하나의 n형 트랜지스터는 신호 경로(117)에 커플링된 게이트를 포함하며, 이에 의해 적어도 하나의 n형 트랜지스터는 전압(Vh)을 수신하고 전압(Vh)에 응답하여 낮은 저항 경로를 제공하도록 구성되어, 동작시에, 적어도 하나의 직렬 컴포넌트가 전압(Vh)에 응답하여 바이패스된다. 다양한 실시예들에서, GaN계 트랜지스터와 같은 적어도 하나의 n형 트랜지스터는, 논리 저전압 레벨을 갖는 전압(Vh)에 응답하는 저저항(low resistance) 경로를 제공하도록 구성되는 공핍형 HEMT이거나, 또는 논리 고전압 레벨을 갖는 전압(Vh)에 응답하여 저저항 경로를 제공하도록 구성되는 증가형 HEMT이다.
동작시에, 적어도 하나의 직렬 컴포넌트를 바이패스하는 것은, 적어도 하나의 직렬 컴포넌트에 걸쳐 전압 강하를 야기하여, 전압(Vr)의 전압 레벨이 감소된다. 이에 의해, 이러한 실시예들에서, 전압 분할기(115)는, 이하에서 논의되는 바와 같이, 전압(Vr)이 히스테리시스 동작에서 검출 회로(118)에 의해 사용 가능한 정보를 포함하도록 전압(Vh)의 전압 레벨에 응답하여 전압(Vr)의 전압 레벨을 변경하도록 구성된다.
동작시에, 전술한 직렬 컴포넌트들의 하나 이상의 구성에 기초하여, 전력 공급 전압 레벨(VDD)의 하나 이상의 분수 값에 대응하는 하나 이상의 전압 레벨을 갖는 전압(Vr)이 생성되며, 이에 의해 전압(Vr)은 부족 전압 상황을 갖는 전력 공급 전압 레벨(VDD)을 검출하기 위한 검출 회로(118)에 의해 사용 가능한 정보를 포함한다.
검출 회로(118)는 제1 및 제2 n형 트랜지스터들(도 1에 도시되지 않음), 예컨대, 공핍형 및/또는 증가형 HEMT들을 포함한다. 제1 n형 트랜지스터는 신호 경로(116)에 커플링된 게이트를 가지며, 이에 의해, 전압(Vr)에 응답하여 내부 노드(도 1에 도시되지 않음)의 논리 전압 레벨을 제어하도록 구성된다. 제2 n형 트랜지스터는 내부 노드의 논리 전압 레벨에 응답하도록 구성된 게이트, 그리고 출력 단자(111)에 커플링된 소스 또는 드레인 단자를 가지며, 이에 의해 전압(Vr)에 응답하여 신호(Vc)를 생성하도록 구성된다.
이에 의해, 제1 및 제2 n형 트랜지스터들은, 사전결정된 문턱 전압 레벨 이상의 전압 레벨을 갖는 전압(Vr)에 응답하여 논리 저전압 또는 논리 고전압 레벨들 중 하나, 그리고 문턱 전압 레벨 미만의 전압 레벨을 갖는 전압(Vr)에 응답하여 논리 저전압 또는 논리 고전압 레벨들 중 제2 하나를 갖는, 신호(Vc)를 생성하도록 구성된다.
다양한 실시예들에서, 내부 노드는 신호 경로(117)에 커플링되고, 이에 의해 검출 회로(118)는 동작시 내부 노드의 논리 전압 레벨이 전압(Vh)으로서 신호 경로(117)에 출력되도록 구성된다. 이에 의해, 이러한 실시예들에서, 검출 회로(118)는, 이하에서 논의되는 바와 같이, 전압(Vh)이 히스테리시스 동작에서 전압 분할기(115)에 의해 사용 가능한 정보를 포함하도록 전압(Vr)의 전압 레벨에 응답하여 전압(Vh)의 전압 레벨을 변경하도록 구성된다.
전술한 구성에 의해, 보호 회로(110)는, 전력 공급 전압 레벨(VDD)에 응답하여 신호 경로(116) 상에 전압(Vr)을 제공하도록 구성된 전압 분할기(115), 그리고 전압(Vr)의 전압 레벨에 기초한, 그리하여 전력 공급 전압 레벨(VDD)에 기초한 논리 전압 레벨을 갖는 출력 단자(111)에서 신호(Vc)를 생성하도록 구성된 검출 회로(118)를 포함한다.
이에 의해, 동작시에, 전압 분할기(115) 및 검출 회로(118)를 포함하는 보호 회로(110)는, 전력 공급 전압 레벨(VDD)과, 사전결정된 문턱 전압 레벨 이상의 전력 공급 전압 레벨(VDD)에 응답하여 논리 고전압 또는 저전압 레벨들 중 하나를 가지며, 문턱 전압 레벨 미만의 전력 공급 전압 레벨(VDD)에 응답하여 논리 고전압 또는 저전압 레벨들 중 다른 하나를 갖는, 출력 신호(Vc)를 검출하도록 구성된다.
보호 회로(110)가 신호 경로(117)를 포함하고 전압 분할기(115) 및 검출 회로(118)의 각각이 전압(Vh)에 기초한 히스테리시스 특성을 포함하도록 구성되는 실시예들에서, 보호 회로(110)는, 이에 의해, 전력 공급 전압 레벨(VDD)의 다중 값들에 대응하는 전압(Vr)의 다중 전압 레벨에 기초한 논리 고전압 레벨을 갖는 출력 단자(111)에서 신호(Vc)를 생성하도록 구성된다.
다양한 실시예들에서, 히스테리시스 동작에서, 검출 회로(118)는 논리 고전압 또는 저전압 레벨들 중 하나를 갖는 신호 경로(117) 상에 전압(Vh)을 생성함으로써 문턱 전압 레벨 미만의 전압 레벨을 갖는 전압(Vr)에 응답하도록 구성되고, 전압 분할기(115)는 적어도 하나의 직렬 컴포넌트를 바이패스함으로써 전압(Vh)의 논리 고전압 또는 저전압 레벨에 응답하여 전압(Vr)을 문턱 전압 레벨보다 훨씬 낮은 전압 레벨로 감소시키도록 구성된다. 전압(Vr)에 있어서의 감소는, 전압 분할기(115)의 구성에 기초하여, 사전결정된 히스테리시스 값을 갖는다.
히스테리시스 동작에서, 문턱 전압 레벨 미만의 전압(Vr)의 제1 전압 레벨은 검출 회로(118)로 하여금 신호(Vc) 및 전압(Vh)의 각각에서 제1 논리 전압 레벨로부터 제2 논리 전압 레벨로의 제1 천이들을 생성하게 한다. 검출 회로(118)로 하여금 신호(Vc) 및 전압(Vh)에서 제2 천이들을 생성하게 하기 위해, 제1 전압 레벨에 후속하는 전압(Vr)의 제2 전압 레벨은 적어도 사전결정된 히스테리시스 값과 동일한 양만큼 제1 레벨보다 커야만 한다. 이에 의해, 히스테리시스 동작은 검출 회로(118)로 하여금 신호(Vc) 및 전압(Vh)에 있어서의 제2 천이들을 생성하게 하는 원인이 되는 사전결정된 히스테리시스 값 미만의 전압(Vr)의 후속 전압 레벨들에 있어서의 증가들을 방지한다.
신호 발생기(120)는, 일부 실시예들에서, 전력 공급 전압 레벨(VDD), 전력 공급 기준 전압 레벨(VSS) 및 하나 이상의 신호(도시되지 않음)에 응답하여 신호(Vin)를 생성하도록 구성된 복수의 회로 컴포넌트들(도시되지 않음)을 포함한다. 일부 실시예들에서, 회로 컴포넌트들은 n형 트랜지스터들, 예컨대, 공핍형 및/또는 증가형 HEMT들을 포함한다.
신호 발생기(120)는 논리 고전압 레벨과 논리 저전압 레벨 사이에서 변화하는 전압 레벨들을 갖는 신호(Vin)를 생성하도록 구성된다. 다양한 실시예들에서, 신호 발생기(120)는 펄스 폭 변조(PWM) 회로, 논리 회로, 제어기, 혹은 논리 고전압 또는 저전압 레벨들을 갖는 신호(Vin)를 생성하기에 적합한 다른 회로의 일부분, 그 중 하나, 또는 그 조합에 대응하는 회로 컴포넌트들을 포함한다. 회로 컴포넌트들 및 신호 발생기(120)의 다양한 구성들의 부가적인 세부 사항은 명확성을 위해 도시되지 않았거나 추가로 논의되지 않는다.
일부 실시예들에서, 구동기 회로(100)는 신호 발생기(120)를 포함하지 않으며, 그렇지 않으면 구동기 회로(100)는 구동기 회로(100)의 외부에 있는 신호 생성기, 예컨대, 신호 발생기(120)에 커플링되고, 이에 의해 게이트 구동기(130)의 입력 단자(136)에서 신호(Vin)를 수신하도록 구성된다.
게이트 구동기(130)는 제1 및 제2 n형 트랜지스터들(도 1에 도시되지 않음), 예컨대, 공핍형 및/또는 증가형 HEMT들을 포함한다. 제1 n형 트랜지스터는 입력 단자(134)에 커플링된 게이트를 가지며, 이에 의해, 전압(Vc)에 응답하여 내부 노드(도 1에 도시되지 않음)의 전압 레벨을 부분적으로 제어하도록 구성된다. 제2 n형 트랜지스터는 입력 단자(136)에 커플링된 게이트를 가지며, 이에 의해, 전압(Vin)에 응답하여 내부 노드의 전압 레벨을 부분적으로 제어하도록 구성된다.
게이트 구동기(130)는 또한 내부 노드와 출력 단자(131) 사이에 커플링된 직접 커플링형 FET 논리(DCFL: direct-coupled FET logic) 회로(도 1에 도시되지 않음)를 포함하고, 이에 의해, 내부 노드의 전압 레벨에 응답하여 출력 단자(131)에서 신호(Vg)를 생성하도록 구성된다. DCFL은 복수의 n형 트랜지스터들(도 1에 도시되지 않음), 예컨대, 공핍형 및/또는 증가형 HEMT들과 부트스트랩(bootstrap) 회로를 포함한다.
부트스트랩 회로는 전력 공급 노드(VDDN)와 출력 단자(131) 사이에 직렬로 커플링된 다이오드 소자 및 용량성 소자를 포함하고, 이에 의해, DCFL 회로의 내부의 하나 이상의 전압 레벨이 전력 공급 전압 레벨(VDD)을 초과할 수 있게 하여, 동작시에, 논리 고전압 레벨을 갖는 신호(Vg)를 생성하기 위해 n형 트랜지스터가 사용될 수 있다.
다양한 실시예들에서, 용량성 소자는 2-단자 커패시터, 커패시터로서 구성된 HEMT와 같은 트랜지스터, 또는 다른 적합한 IC 소자를 포함한다. 일부 실시예들에서, 게이트 구동기(130)는 도 4와 관련하여 이하에서 논의되는 게이트 구동기(400)를 포함한다.
동작시에, 전술한 구성에 의해, 게이트 구동기(130)는 신호(Vin)의 논리 전압 레벨들을 트래킹하는 논리 전압 레벨들을 갖는 신호(Vg)를 생성함으로써 문턱 전압 레벨 이상의 전력 공급 전압 레벨(VDD)에 대응하는 논리 고전압 또는 저전압 레벨을 갖는 신호(Vc)에 응답한다. 게이트 구동기(130)는 논리 고전압 또는 저전압 레벨들에 대응하는 전압 레벨 범위들 중 하나 내에 있는 신호(Vg)를 생성함으로써 문턱 전압 레벨 미만의 전력 공급 전압 레벨(VDD)에 대응하는 논리 고전압 또는 저전압 레벨을 갖는 신호(Vc)에 응답한다.
다양한 실시예들에서, 전압 범위들 중 하나 내에 있는 신호(Vg)는, 신호(Vin)의 논리 전압 레벨들과 독립적인 단일 전압 레벨을 갖거나, 또는 신호(Vin)의 논리 고전압 레벨에 대응하는 제1 전압 레벨 및 신호(Vin)의 논리 저전압 레벨에 대응하는 제2 전압 레벨을 갖는, 신호(Vg)를 포함한다.
HV 회로(140)는 입력 단자(144)에 커플링된 게이트를 갖는, 적어도 하나의 공핍형 또는 증가형의 n형 HEMT(도 1에 도시되지 않음), 예컨대 GaN계 트랜지스터를 포함하며, 이에 의해, 적어도 하나의 n형 HEMT는 신호(Vg)에 응답하여 스위칭 동작을 실행할 수 있는 적어도 하나의 스위칭 소자로서 구성된다. 적어도 하나의 n형 HEMT는, 스위칭 동작이 HV 회로(140) 내의 하나 이상의 위치에서 커플링을 제어하도록, 전력 공급 노드(VDDHN)와 전력 공급 기준 노드(VSSN) 사이의 적어도 하나의 대응 전기적 접속을 제어하도록 구성된다.
일부 실시예들에서, 적어도 하나의 n형 HEMT는 공핍형 HEMT를 포함하고, 스위칭 동작은, 신호(Vg)가 논리 저전압 레벨로부터 논리 고전압 레벨로 천이하는 것에 응답하여 공핍형 HEMT를 스위치오프(switch off)하는 것, 그리고/또는 신호(Vg)가 논리 고전압 레벨로부터 논리 저전압 레벨로 천이하는 것에 응답하여 공핍형 HEMT를 스위치온(switch on)하는 것을 포함한다.
일부 실시예들에서, 적어도 하나의 n형 HEMT는 증가형 HEMT를 포함하고, 스위칭 동작은, 신호(Vg)가 논리 저전압 레벨로부터 논리 고전압 레벨로 천이하는 것에 응답하여 증가형 HEMT를 스위치온하는 것, 그리고/또는 신호(Vg)가 논리 고전압 레벨로부터 논리 저전압 레벨로 천이하는 것에 응답하여 증가형 HEMT를 스위치오프하는 것을 포함한다.
일부 실시예들에서, HV 회로(140)는 도 5와 관련하여 이하에서 논의되는 HV 회로(500)이다. 일부 실시예들에서, 구동기 회로(100)는 HV 회로(140)를 포함하지 않으며, 그렇지 않으면 구동기 회로(100)는 구동기 회로(100)의 외부에 있는 HV 회로, 예컨대, HV 회로(140)에 커플링되고, 이에 의해 HV 회로에 신호(Vg)를 출력하도록 구성된다.
전술한 바와 같이, 구동기 회로(100)는 문턱 전압 레벨에 대한 전력 공급 전압 레벨(VDD)의 값들에 기초한 논리 전압 레벨들을 갖는 신호(Vc)를 생성하도록 구성된 보호 회로(110), 그리고 신호(Vc)에 응답하여 신호(Vg)를 생성하도록 구성된 게이트 구동기(130)를 포함한다. 문턱 전압 레벨 이상의 전력 공급 전압 레벨(VDD)에 대응하는 논리 전압 레벨을 갖는 신호(Vc)에 응답하여, 게이트 구동기(130)는 신호(Vin)의 논리 전압 레벨들을 트래킹하는 논리 전압 레벨들을 갖는 신호(Vg)를 생성하도록 구성되며, 이에 의해, HV 회로, 예컨대 HV 회로(140) 내의 하나 이상의 n형 HEMT로 하여금 동작 모드에서 신호(Vin)에 응답하여 스위칭 동작들을 수행하게 한다. 문턱 전압 레벨 미만의 전력 공급 전압 레벨(VDD)에 대응하는 논리 전압 레벨을 갖는 신호(Vc)에 응답하여, 게이트 구동기(130)는 하나 이상의 n형 HEMT로 하여금 스위치오프되게 하도록 구성되는 논리 전압 레벨을 갖는 신호(Vg)를 생성하도록 구성되며, 이에 의해, 잠금 모드에서 스위칭 동작들의 수행을 방지한다.
이에 의해, 구동기 회로(100)는 n형 HEMT들을 사용함으로써 전력 공급 전압 레벨(VDD)에 기초한 UVLO 보호를 제공함과 동시에, 신호(Vg)를 이용하여 HV 회로(140)를 구동하도록 구성된다. 그러므로, 다양한 실시예들은 p형 소자들을 위한 부가적인 마스크들을 필요로 하지 않으면서 Si계 소자들이 HV 소자들과 통합되는 NMOS계 프로세스들을 사용하여 제조될 수 있다. 이에 의해, 구동기 회로(100)를 포함하는 회로들은, UVLO 보호가 n형 HEMT들에 기초하지 않은 회로들보다 효율적으로 제조되는 것과 결합된 제어되지 않은 HV 소자 스위칭 및 잠재적인 손상에 대한 보호를 제공한다. 별도의 구동기들과 HV 소자들이 인쇄 회로 기판(PCB)들 상에 결합되는 접근법들과 비교할 때, HV 소자들과 통합된 n형 HEMT계 구동기들을 포함하는 회로들은 또한 PCB 접속들에 의해 부가된 기생 인덕턴스를 회피하며, 이에 의해, 특히 고주파, 예컨대, 1 메가헤르츠(MHz) 초과의 주파수에서의 교류(AC) 애플리케이션들에서의 동작 손실들을 감소시킨다.
보호 회로(110)가 전술한 히스테리시스 특성을 포함하도록 구성되는 실시예들에서, 구동기 회로(100)는 전력 공급 전압 레벨(VDD)에 있어서의 작은 변동(fluctuation)들이 록아웃 모드로부터의 천이를 야기하는 것을 방지하는 UVLO 보호를 더 제공할 수 있으며, 이에 의해 히스테리시스 특성을 포함하지 않는 접근법들과 비교하여 일부 애플리케이션들에서의 동작 안정성을 향상시킨다.
도 2a 내지 도 2e는 일부 실시예들에 따른 전압 분할기 구성들의 다이어그램들이다. 도 2a는 보호 회로(110) 및 도 1과 관련하여 전술한 전압 분할기(115)의 일부 또는 전부로서 부분적으로 또는 전체적으로 사용 가능한 전압 분할기(200)를 도시한다. 도 2b 내지 도 2e의 각각은 후술되는 바와 같이 전압 분할기(200)에서 사용 가능한 직렬 컴포넌트를 도시한다.
도 2a에 도시된 바와 같이, 전압 분할기(200)는 입력 단자들(112 및 114) 사이에 직렬로 커플링된 직렬 컴포넌트들(212-1 내지 212-n, 214-1 내지 214-m 및 216)을 포함한다. 직렬 컴포넌트들(212-n 및 214-1)은, 노드(N1)에서 서로에 대해 그리고 신호 경로(116)에 커플링되고, 일부 실시예들에서는 전압 탭이라고도 지칭되며, 직렬 컴포넌트들(214-m 및 216)은 노드(N2)에서 서로에 대해 커플링된다.
도 2a에 도시된 실시예에서, 전압 분할기(200)는 신호 경로(217)에 커플링된 게이트와, 노드(N2)에 커플링된 드레인 단자와, 입력 단자(114)에 커플링된 소스 단자를 갖는 증가형 n형 HEMT(MEH)를 포함하며, 이에 의해 직렬 컴포넌트(216)와 병렬로 배열된다. 일부 실시예들에서, HEMT(MEH)는 직렬 컴포넌트(216)에 부가하여 또는 그 대신에 하나 이상의 직렬 부품과 병렬로 배열된다. 일부 실시예들에서, HEMT(MEH)는 공핍형 HEMT이다.
일부 실시예들에서, 전압 분할기(200)는 HEMT(MEH)에 부가하여 하나 이상의 n형 HEMT(도시되지 않음)를 포함하고, 하나 이상의 부가적인 HEMT는 게이트들로 하여금 신호 경로(217)에 커플링되게 하며 하나 이상의 대응 직렬 컴포넌트(212-1 내지 212-n 또는 214-1 내지 214-m)와 병렬로 배열된다. 다양한 실시예들에서, 전압 분할기(200)는 직렬 컴포넌트(216) 또는 HEMT(MEH) 중 하나 또는 양방 모두를 포함하지 않고, 일부 실시예들에서는 노드(N2)가 입력 단자(114)에 직접 커플링된다.
동작시에, 적어도 하나의 직렬 컴포넌트, 예컨대 직렬 컴포넌트(216)와 병렬로 배열된 HEMT, 예컨대, HEMT(MEH)는 스위치온 상태에서 저저항 경로를 제공함으로써 바이패스 소자로서 작동하여, 병렬의 직렬 컴포넌트가 바이패스된다. 도 2a에 도시된 실시예에서, 스위치온 상태에 있는 HEMT(MEH)는 컴포넌트(216)로 하여금 바이패스되게 하여, HEMT(MEH)가 스위치오프 상태에 있을 때에 노드(N2)에 존재하는 전압 레벨 미만의 전력 공급 기준 전압 레벨(VSS)을 노드(N2)가 갖는다. 이에 의해, 스위치온 상태에 있는 HEMT(MEH)는, 전압(Vr)으로 하여금 스위치오프 상태에 있는 HEMT(MEH)에 대응하는 전압 레벨 미만의 전압 레벨을 갖게 한다.
직렬 컴포넌트들(212-1 내지 212-n, 214-1 내지 214-m, 및 216)의 각각은 전압 분할기(115)와 관련하여 전술한 바와 같은 전압 분할기 직렬 컴포넌트이다. 직렬 컴포넌트들(212-1 내지 212-n)의 각각은 동일한 컴포넌트 유형이며, 직렬 컴포넌트들(214-1 내지 214-m)의 각각은 동일한 컴포넌트 유형이다. 다양한 실시예들에서, 직렬 컴포넌트들(212-1 내지 212-n) 및 직렬 컴포넌트들(214-1 내지 214-m)은 동일한 컴포넌트 유형 또는 상이한 컴포넌트 유형들이다. 다양한 실시예들에서, 직렬 컴포넌트(216)는 직렬 컴포넌트들(212-1 내지 212-n 또는 214-1 내지 214-m) 중 하나 또는 양방 모두와 동일한 컴포넌트 유형이거나, 또는 직렬 컴포넌트들(212-1 내지 212-n 및 214-1 내지 214-m)의 하나 이상의 컴포넌트 유형과 상이한 컴포넌트 유형이다.
직렬 컴포넌트들(212-1 내지 212-n)은 n개의 동일한 컴포넌트 유형을 포함한다. 다양한 실시예들에서, 수 n은 1 내지 10 또는 2 내지 5 범위의 값을 갖는다. 직렬 컴포넌트들(214-1 내지 214-m)은 m개의 동일한 컴포넌트 유형을 포함한다. 다양한 실시예들에서, 수 m은 1 내지 10 또는 2 내지 5 범위의 값을 갖는다.
도 2a에 도시된 실시예에서, 전압 분할기(200)는 입력 단자(112)와 노드(N2) 사이에 커플링된 직렬 컴포넌트들(212-1 내지 212-n 및 214-1 내지 214-m)을 포함한다. 다양한 실시예들에서, 전압 분할기(200)는 직렬 컴포넌트들(212-1 내지 212-n 또는 214-1 내지 214-m) 중 하나를 포함하지 않거나, 또는 입력 단자(112)와 노드(N2) 사이에 커플링된 직렬 컴포넌트들(212-1 내지 212-n 및 214-1 내지 214-m)에 부가하여 하나 이상의 직렬 컴포넌트(도시되지 않음)를 포함한다.
도 2b는 다이오드 소자(200D)를 도시하고, 도 2c는 다이오드로서 구성된 증가형의 n형 HEMT(200ME)를 도시하고, 도 2d는 다이오드로서 구성된 공핍형의 n형 HEMT(200MD)를 도시하며, 도 2e는 저항성 소자(200R)를 도시한다. 다이오드 소자(200D), HEMT들(200ME 및 200MD) 및 저항성 소자(200R)의 각각은 직렬 컴포넌트들(212-1 내지 212-n, 214-1 내지 214-m 또는 216) 중 하나 이상으로서 사용 가능하다. 다이오드 소자(200D) 또는 HEMT들(200ME 또는 200MD) 중 주어진 하나가, 직렬 소자(212-1 내지 212-n, 214-1 내지 214-m 또는 216)로서 사용될 때, 입력 단자(112)에서의 전력 공급 전압 레벨(VDD) 및 입력 단자(114)에서의 전력 공급 기준 전압(VSS)에 기초한 순방향 바이어스를 갖도록 구성된다.
일부 실시예들에서, 직렬 컴포넌트들(212-1 내지 212-n 및 214-1 내지 214-m)의 각각은 다이오드 소자(200D)를 포함하고, 직렬 컴포넌트(216)는 저항성 소자(200R)를 포함한다. 일부 실시예들에서, 직렬 컴포넌트들(212-1 내지 212-n 및 214-1 내지 214-m)의 각각은 HEMT(200ME)를 포함하고, 전압 분할기(200)는 직렬 컴포넌트(216) 또는 HEMT(MEH)를 포함하지 않으며, 노드(N2)는 입력 단자(114)에 직접 커플링된다.
이에 의해, 전압 분할기(200)는 동작시에 직렬 컴포넌트들, 예컨대 직렬 컴포넌트들(212-1 내지 212-n, 214-1 내지 214-m 및/또는 216) 및 주어진 실시예에 대응하는 임의의 바이패스 소자들, 예컨대, HEMT(MEH)의 배열에 따라 전력 공급 전압 레벨(VDD)을 분할함으로써 노드(N1)에서 전압(Vr)을 생성하도록 구성된다. 이에 의해, 전압 분할기(200)는 전압(Vr)이 사전결정된 문턱 레벨에 기초하여 부족 전압 상황을 갖는 전력 공급 전압 레벨(VDD)을 검출하는 데 사용 가능하도록 전력 공급 전압 레벨(VDD)의 사전결정된 범위의 값들을 나타내는 하나 이상의 사전결정된 전압 레벨 범위들을 갖는 전압(Vr)을 생성할 수 있다.
도 2a에 도시된 실시예에서, 전압 분할기(200)는 신호 경로(117) 상에 수신된 전압(Vh)에 응답하여 스위치온되는 HEMT(MEH)에 기초하여 제1 전압 레벨 미만의 제2 전압 레벨을 갖는 전압(Vr)을 더 생성할 수 있다.
전압 분할기(200)를 포함하는, 도 1과 관련하여 전술한 구동기 회로(100)와 같은 구동기 회로는 전술한 바와 같이 생성된 전압(Vr)을 수신하도록 구성되며, 이에 의해 구동기 회로(100)와 관련하여 전술한 이점들을 달성할 수 있다.
도 3은 일부 실시예들에 따른 검출 회로(300)의 다이어그램이다. 검출 회로(300)는 보호 회로(110) 및 도 1과 관련하여 전술한 검출 회로(118)의 일부 또는 전부로서 사용 가능하다.
검출 회로(300)는 입력 단자들(112 및 114) 사이에 직렬로 커플링된 공핍형의 n형 HEMT(MD1) 및 증가형의 n형 HEMT(MEP1), 그리고 입력 단자들(112 및 114) 사이에 직렬로 커플링된 공핍형의 n형 HEMT(MD2) 및 증가형의 n형 HEMT(MEP2)를 포함한다.
HEMT들(MD1 및 MD2)의 각각은 드레인 단자로 하여금 입력 단자(112)에 커플링되게 하고, 게이트로 하여금 소스 단자에 커플링되게 하며, 이에 의해 다이오드로서 구성된다. HEMT(MD1)의 게이트 및 소스 단자, HEMT(MEP1)의 드레인 단자, HEMT(MEP2)의 게이트 및 신호 경로(117)는 노드(N3)에서 서로 커플링된다. HEMT(MD2)의 게이트 및 소스 단자, HEMT(MEP2)의 드레인 단자 및 출력 단자(111)는 노드(N4)에서 서로 커플링된다. HEMT(MEP1)의 게이트는 신호 경로(116)에 커플링되고, HEMT들(MEP1 및 MEP2)의 각각의 드레인 단자는 입력 단자(114)에 커플링된다.
이에 의해, 검출 회로(300)는 입력 단자(112) 및 HEMT들(MD1 및 MD1)의 드레인 단자들에서 전력 공급 전압 레벨(VDD)을 수신하고, 입력 단자(114) 및 HEMT들(MEP1 및 MEP2)의 소스 단자들에서 전력 공급 기준 전압 레벨(VSS)을 수신하며, 신호 경로(116) 상에서 그리고 HEMT(MEP1)의 게이트에서 전압(Vr)을 수신한다. 이에 의해, 검출 회로(300)는 노드(N3)로부터 신호 경로(117)로 전압(Vh)을 출력하고 노드(N4)로부터 출력 단자(111)로 신호(Vc)를 출력하도록 또한 구성된다.
일부 실시예들에서, 검출 회로(300)는 노드(N3)가 신호 경로(117)에 커플링되지 않고 검출 회로(300)가 신호 경로(117)에 전압(Vh)을 출력하도록 구성되지 않도록 노드(N3)와 신호 경로(117) 사이의 접속을 포함하지 않는다.
이에 의해, HEMT들(MD1 및 MD2)은 입력 단자(112)와 노드들(N3 및 N4) 사이에 각각 커플링된 부하 트랜지스터들로서 구성되어, 동작시에, HEMT들(MD1 및 MD2)의 각각은 대응 노드(N3 또는 N4)로 하여금 대응 HEMT(MEP1 또는 MEP2)가 스위치온되는 것에 응답하여 논리 저전압 레벨을 갖게 하도록 충분히 큰 부하 저항을 제공하며, 이에 의해 대응 노드(N3 또는 N4)를 입력 단자(114)에 커플링한다.
이에 의해, HEMT(MEP1)는 HEMT(MEP1)의 게이트에서 수신된 전압(Vr)의 전압 레벨에 응답하여 노드(N3) 상의 전압(Vh)의 전압 레벨을 제어하도록 구성된다. 동작시에, HEMT(MEP1)의 문턱 전압 이상의 전압 레벨을 갖는 전압(Vr)은 HEMT(MEP1)로 하여금 스위치온되게 하고, 이에 의해 전압(Vh)이 논리 저전압 레벨을 갖도록 노드(N3)를 입력 단자(114)에 커플링한다. HEMT(MEP1)의 문턱 전압 미만의 전압 레벨을 갖는 전압(Vr)은 HEMT(MEP1)로 하여금 스위치오프되게 하고, 이에 의해 전압(Vh)이 논리 고전압 레벨을 갖도록 노드(N3)를 입력 단자(114)로부터 디커플링하고, 노드(N3)를 HEMT(MD1)를 통해 입력 단자(112)에 커플링한다.
이에 의해, HEMT(MEP2)는 HEMT(MEP2)의 게이트에서 수신된 전압(Vr)의 전압 레벨에 기초하여 노드(N4) 상에 생성된 신호(Vc)의 전압 레벨을 제어하도록 구성된다. 동작시에, HEMT(MEP2)의 문턱 전압 초과의 논리 고전압 레벨을 갖는 전압(Vr)은 HEMT(MEP2)로 하여금 스위치온되게 하고, 이에 의해 신호(Vc)가 논리 저전압 레벨을 갖도록 노드(N4)를 입력 단자(114)에 커플링한다. HEMT(MEP2)의 문턱 전압 미만의 논리 저전압 레벨을 갖는 전압(Vr)은 HEMT(MEP2)로 하여금 스위치오프되게 하고, 이에 의해 신호(Vc)가 논리 고전압 레벨을 갖도록 노드(N4)를 입력 단자(114)로부터 디커플링하고, 노드(N4)를 HEMT(MD2)를 통해 입력 단자(112)에 커플링한다.
이에 의해, 검출 회로(300)는 신호 경로(116) 상의 전압(Vr)의 전압 레벨에 응답하여 출력 단자(111) 상에 신호(Vc)를 출력하도록 구성되어, 동작시에, 검출 회로(300)는 HEMT(MEP1)의 문턱 전압 이상의 전압 레벨을 갖는 전압(Vr)에 응답하여 논리 고전압 레벨을 가지며, HEMT(MEP1)의 문턱 전압 미만의 전압 레벨을 갖는 전압(Vr)에 응답하여 논리 저전압 레벨을 갖는 신호(Vc)를 출력한다.
도 3에 도시된 실시예에서, 검출 회로(300)는 신호 경로(116) 상의 전압(Vr)의 전압 레벨에 응답하여 신호 경로(117) 상에 신호(Vc)를 출력하도록 더 구성되어, 동작시에, 검출 회로(300)는 HEMT(MEP1)의 문턱 전압 이상의 전압 레벨을 갖는 전압(Vr)에 응답하여 논리 저전압 레벨을 가지며, HEMT(MEP1)의 문턱 전압 미만의 전압 레벨을 갖는 전압(Vr)에 응답하여 논리 고전압 레벨을 갖는 전압(Vr)을 출력한다.
전압 분할기(300)를 포함하는, 도 1과 관련하여 전술한 구동기 회로(100)와 같은 구동기 회로는 전술한 바와 같이 생성된 신호(Vc)를 수신하도록 구성되며, 이에 의해 구동기 회로(100)와 관련하여 전술한 이점들을 달성할 수 있다.
도 4는 일부 실시예들에 따른 게이트 구동기(400)의 다이어그램이다. 검출 회로(400)는 도 1과 관련하여 전술한 게이트 구동기(130)의 일부 또는 전부로서 사용 가능하다.
게이트 구동기(400)는 입력 단자들(132 및 138) 사이에 직렬로 커플링된 공핍형의 n형 HEMT(MD3) 및 증가형의 n형 HEMT들(MEC 및 ME2)과, 입력 단자들(132 및 138) 사이에 직렬로 커플링된 증가형의 n형 HEMT(MEBS), 공핍형의 n형 HEMT(MD4) 및 증가형의 n형 HEMT(ME3)와, 입력 단자들(132 및 138) 사이에 직렬로 커플링된 증가형의 n형 HEMT들(ME1 및 ME4), 그리고 출력 단자(131)와 HEMT들(MEBS 및 MD4) 사이에 커플링된 용량성 소자(Cb)를 포함한다.
HEMT(MD3)는 입력 단자(132)에 커플링된 드레인 단자와 HEMT(MEC)의 소스 단자 및 드레인 단자에 커플링된 게이트를 갖는 다이오드로서 구성된다. HEMT(MEC)의 소스 단자, HEMT(ME2)의 드레인 단자 및 HEMT들(ME3 및 ME4)의 게이트는 노드(N5)에서 서로 커플링되고, HEMT(MEC)의 게이트는 입력 단자(134)에 커플링된다. HEMT(ME2)의 소스 단자는 입력 단자(138)에 커플링되고, HEMT(ME2)의 게이트는 입력 단자(136)에 커플링된다.
HEMT(MEBS)는 드레인 단자 및 입력 단자(132)에 커플링된 게이트를 갖는 다이오드로서 구성된다. HEMT(MEBS)의 소스 단자, HEMT(MD4)의 드레인 단자 및 용량성 소자(Cb)의 제1 단자는 노드(N6)에서 서로 커플링된다. HEMT(MD4)는, 노드(N7)에서, 게이트로 하여금 소스 단자에 그리고 HEMT(ME3)의 드레인 단자와 HEMT(ME1)의 게이트에 커플링되게 하는 다이오드로서 구성된다. HEMT(ME3)는 입력 단자(138)에 커플링된 소스 단자를 갖는다.
HEMT(ME1)는 드레인 단자로 하여금 입력 단자(132)에 커플링되게 하고, 소스 단자로 하여금 노드(N8)에서 HEMT(ME4)의 드레인 단자에 그리고 용량성 소자(Cb)의 제2 단자에 커플링되게 한다. HEMT(ME4)의 소스 단자는 입력 단자(138)에 커플링된다.
이에 의해, 게이트 구동기(400)는 입력 단자(132) 및 HEMT들(MD3, MEBS 및 ME1)의 드레인 단자들에서 전력 공급 전압 레벨(VDD)을 수신하고, 입력 단자(138) 및 HEMT들(ME2, ME3 및 ME4)의 소스 단자들에서 전력 공급 기준 전압 레벨(VSS)을 수신하고, 입력 단자(134) 및 HEMT(MEP1)의 게이트에서 신호(Vc)를 수신하며, 입력 단자(136) 및 HEMT(ME2)의 게이트에서 신호(Vin)를 수신하도록 구성된다. 이에 의해, 게이트 구동기(400)는 노드(N8)로부터 출력 단자(131)로 신호(Vg)를 출력하도록 또한 구성된다.
이에 의해, HEMT(MD3)는 입력 단자(132)와 HEMT(MEC) 사이에 커플링된 부하 트랜지스터로서 구성되어, 동작시에, HEMT(MD3)는 노드(N5)로 하여금 HEMT들(MEC 및 ME2)의 각각이 스위치온되는 것에 응답하여 논리 저전압 레벨을 갖게 하도록 충분히 큰 부하 저항을 제공하며, 이에 의해 HEMT(MD3) 및 노드(N5)를 입력 단자(138)에 커플링한다.
이에 의해, HEMT(MEC)는 HEMT(MEC)의 게이트에서 수신된 신호(Vc)의 전압 레벨에 응답하여 노드(N5) 상의 신호(Vinb)의 전압 레벨을 부분적으로 제어하도록 구성되고, 이에 의해 HEMT(ME2)는 HEMT(ME2)의 게이트에서 수신된 신호(Vin)의 전압 레벨에 응답하여 신호(Vinb)의 전압 레벨을 부분적으로 제어하도록 구성된다. 동작시에, 논리 고전압 레벨을 갖는 신호(Vc)는 HEMT(MEC)로 하여금 스위치온되게 하고, 이에 의해 노드(N5)를 HEMT들(MD3 및 MEC)을 통해 입력 단자(132)에 커플링하여, 신호(Vinb)가 신호(Vin)의 전압 레벨에 기초하여 HEMT(ME2)에 의해 제어된다. 이 경우, 논리 고전압 레벨을 갖는 신호(Vin)는 HEMT(ME2)로 하여금 스위치온되게 하고, 이에 의해 노드(N5)를 입력 단자(138)에 커플링하여 신호(Vinb)가 논리 저전압 레벨을 가지며, 논리 저전압 레벨을 갖는 신호(Vin)가 HEMT(ME2)로 하여금 스위칭오프되게 하고, 이에 의해 노드(N5)를 입력 단자(138)로부터 디커플링하고 HEMT들(MEC 및 MD3)을 통해 노드(N5)를 입력 단자(132)에 커플링하여 신호(Vinb)가 논리 고전압 레벨을 갖는다. 이에 의해, 게이트 구동기(400)는 논리 고전압 레벨을 갖는 신호(Vc)에 응답하여 신호(Vinb)를 신호(Vin)의 보수(complement)로서 생성하도록 구성된다.
동작시에, 논리 저전압 레벨을 갖는 신호(Vc)는 HEMT MEC로 하여금 스위치오프되게 하고, 이에 의해 노드(N5)를 입력 단자(132)로부터 디커플링하여 신호(Vinb)가 신호(Vin)의 전압 레벨 및 HEMT(ME2)의 스위칭된 상황과는 독립적인 논리 저전압 레벨을 갖는다.
전술한 구성에 의해, HEMT들(ME4 및 ME3)은 HEMT(ME3)의 게이트에서 수신된 신호(Vinb)에 응답하여 노드(N7)에서 전압(Vint)을 생성하도록 구성된 DCFL 회로로서 배열된다. HEMT들(ME1 및 ME4)은 HEMT(ME1)의 게이트에서의 전압(Vint) 및 HEMT(ME4)의 게이트에서의 신호(Vinb)에 응답하여 노드(N8)에서 신호(Vg)를 생성하도록 구성된 버퍼 증폭기로서 배열된다. HEMT(MEBS) 및 용량성 소자(Cb)는 노드(N6)에서 DCFL 회로에 커플링된 부트스트랩 전력 공급 블록으로서 배열된다.
동작시에, 논리 고전압 레벨을 갖는 신호(Vinb)는 HEMT들(ME3 및 ME4)의 각각으로 하여금 스위치온되게 하고, 이에 의해 각각의 노드들(N7 및 N8)을 입력 단자(138)에 커플링한다. HEMT들(MEBS 및 MD4)의 다이오드 구성들에 의해 제공된 부하에 기초하여, 노드(N7)를 입력 단자(138)에 커플링하는 것은, 전압(Vint)으로 하여금 논리 저전압 레벨을 갖게 하며 노드(V6)에서의 전압(Vbs)으로 하여금 논리적으로 낮은 레벨과 전력 공급 전압 레벨(VDD) 사이의 전압 레벨을 갖게 한다. 논리 저전압 레벨을 갖는 Vint가 HEMT(ME1)로 하여금 스위치오프되게 하여, 노드(N8)가 입력 단자(138)에 커플링되는 것이 신호(Vg)로 하여금 논리 저전압 레벨을 갖게 한다. 이에 의해, 노드(N6)에서의 전압(Vbs)의 전압 레벨과 노드(N8)에서의 신호(Vg)의 논리 저전압 레벨 사이의 전압차가 용량성 소자(Cb)에 걸쳐 존재한다.
동작시에, 논리 고전압 레벨로부터 논리 저전압 레벨로 천이하는 신호(Vinb)는 HEMT들(ME3 및 ME4)의 각각으로 하여금 스위치오프되게 하고, 이에 의해 각각의 노드들(N7 및 N8)을 입력 단자(138)로부터 디커플링한다. 이에 응답하여, 노드(N7)에서의 전압(Vint)은 HEMT(MD4)를 통해 상향으로 당겨지고(pulled upward) 노드(N8)에서의 신호(Vg)는 HEMT(ME1)를 통해 상향으로 당겨진다. 초기에, 용량성 소자(Cb)에 걸친 전압차는 노드(N6)에서 전압(Vbs)을 구동하고, 이에 의해 노드(N7)에서의 전압(Vint)은 역바이어스 다이오드 구성을 갖는 HEMT(MEBS)에 의해 활성화(enable)되는 전력 공급 전압 레벨(VDD) 초과의 전압 레벨들로 상승한다. HEMT(ME1)의 각각의 게이트 및 소스 단자에서의 전압(Vint) 및 신호(Vg)의 상대 전압 레벨들은 HEMT(ME1)이 스위치온되게 하고, 이에 의해 신호(Vg)를 논리 고전압 레벨로 구동시킨다.
AC 동작시에, 예컨대, 신호(Vc)가 논리 고전압 레벨을 가지고 신호(Vinb)가 신호(Vin)에 기초하여 생성될 때, HEMT(ME1)가 충분히 긴 지속 기간동안 스위치온되어, 논리 저전압 레벨을 갖는 신호(Vinb)에 응답하여 논리 고전압 레벨을 갖는 신호(Vg)가 생성된다.
DC 동작시에, 예컨대, 신호(Vc)가 논리 저전압 레벨을 가지고 신호(Vin)와는 독립적으로 논리 저전압 레벨을 갖는 신호(Vinb)가 생성될 때, 누설 전류들은 전압들(Vbs 및 Vint)로 하여금 감쇠(decay)되게 하여 HEMT(ME1)는 더 이상 스위치온되지 않게 되어 신호(Vg)를 논리 고전압 레벨로 구동하고, 따라서 논리 저전압 레벨을 갖는 신호(Vg)가 생성된다.
이에 의해, 게이트 구동기(400)는, 신호(Vc)가 논리 고전압 레벨을 가질 때 신호(Vin)에 응답하고 신호(Vc)가 논리 저전압 레벨을 가질 때 논리 저전압 레벨을 갖는, 신호(Vg)를 생성하도록 구성된다. 따라서, 예컨대, 게이트 구동기(400)를 포함하는, 도 1과 관련하여 전술한 구동기 회로(100)와 같은 구동기 회로는 전술한 바와 같은 동작 모드 및 록아웃 모드에 대응하는 신호(Vg)를 출력하도록 구성되며, 이에 의해 구동기 회로(100)와 관련하여 전술한 이점들을 달성할 수 있다.
도 5는 일부 실시예들에 따른 HV 회로(500)의 다이어그램이다. HV 회로(500)는 도 1과 관련하여 전술한 HV 회로(140)의 일부 또는 전부로서 사용 가능하다.
HV 회로(500)는 일부 실시예들에서 스위칭 소자로도 지칭되는 n형 HEMT(ME_HV) 및 입력 단자들(142 및 146) 사이에 직렬로 커플링되는 서브 회로들(HV1 및 HV2)을 포함한다. HEMT(ME_HV)는 서브 회로(HV1)의 제1 단자(표시되지 않음)에 커플링된 드레인 단자, 서브 회로(HV2)의 제1 단자(표시되지 않음)에 커플링된 소스 단자 및 입력 단자(144)에 커플링된 게이트를 포함한다. 이에 의해, HV 회로(500)는 서브 회로(HV1)의 제2 단자(표시되지 않음)에서 전력 공급 전압 레벨(VDDH)과, 서브 회로(HV2)의 제2 단자(표시되지 않음)에서 전력 공급 기준 전압 레벨(VSS)과, HEMT(ME_HV)의 게이트에서 신호(Vg)를 수신하도록 구성된다.
서브 회로들(HV1 및 HV2)의 각각은, 일부 실시예들에서, 전력 공급 전압 레벨(VDDH), 전력 공급 기준 전압 레벨(VSS), 및 하나 이상의 신호들 또는 다른 입력들(도시되지 않음)에 응답하여, 사전결정된 기능을 수행하도록 구성된 하나 이상의 회로 컴포넌트(도시되지 않음)를 포함하는 전자 회로이다. 일부 실시예들에서, 회로 컴포넌트들은 n형 트랜지스터들, 예컨대, 공핍형 및/또는 증가형 HEMT들을 포함한다. 다양한 실시예들에서, 서브 회로들(HV1 및/또는 HV2)은 전력 또는 전압 변환 회로, 전력 또는 전압 조절 회로, 조명 회로 등의 일부 또는 전부이다. 회로 컴포넌트들 및 서브 회로(HV1 및 HV2)의 다양한 구성들의 추가적인 세부 사항은 명확성을 위해 도시되지 않았거나 추가로 논의되지 않는다.
도 5에 도시된 실시예에서, HEMT(ME_HV)는 증가형 HEMT이고, 이에 의해 HV 회로(500)는 제1 스위칭 동작시에 논리 고전압 레벨을 갖는 신호(Vg)에 응답하여 서브 회로들(HV1 및 HV2)을 서로에 대해 커플링하도록, 그리고 제2 스위칭 또는 록아웃 동작시에 논리 저전압 레벨을 갖는 신호(Vg)에 응답하여 서브 회로들(HV1 및 HV2)을 서로에 대해 디커플링하도록 구성된다. 일부 실시예들에서, HEMT(ME_HV)는 공핍형 HEMT이고, 이에 의해 HV 회로(500)는 제1 스위칭 동작시에 논리 저전압 레벨을 갖는 신호(Vg)에 응답하여 서브 회로들(HV1 및 HV2)을 서로에 대해 커플링하도록, 그리고 제2 스위칭 또는 록아웃 동작시에 논리 고전압 레벨을 갖는 신호(Vg)에 응답하여 서브 회로들(HV1 및 HV2)을 서로에 대해 디커플링하도록 구성된다.
일부 실시예들에서, HV 회로(500)는, HEMT(ME_HV)에 부가하여, 입력 단자(144)에 커플링되거나 그렇지 않으면 신호(Vg)를 수신하도록 구성된 게이트를 포함하는 적어도 하나의 추가 n형 HEMT(도시되지 않음)를 포함하고, 이에 의해 스위칭 동작에서 두 개 이상의 컴포넌트들(예컨대, 서브 회로들(HV1 및/또는 HV2))을 서로에 대해/서로로부터 커플링/디커플링하도록 구성된다.
일부 실시예들에서, HV 회로(500)는 서브 회로(HV1)를 포함하지 않으며, HV 회로(500)는 HEMT(ME_HV)의 드레인에서 전력 공급 전압 레벨(VDDH)을 수신하고, 동작할 때, 제1 스위칭 동작시에 입력 단자(142) 및 서브 회로(HV2)를 서로에 대해 커플링하고, 제2 스위칭 또는 록아웃 동작시에 입력 단자(142) 및 서브 회로(HV2)를 서로로부터 디커플링하도록 구성된다. 일부 실시예들에서, HV 회로(500)는 서브 회로(HV2)를 포함하지 않으며, HV 회로(500)는 HEMT(ME_HV)의 소스에서 전력 공급 기준 전압 레벨(VSS)을 수신하고, 동작할 때, 제1 스위칭 동작시에 서브 회로(HV1) 및 입력 단자(146)를 서로에 대해 커플링하고, 제2 스위칭 또는 록아웃 동작시에 서브 회로(HV1) 및 입력 단자(146)를 서로로부터 디커플링하도록 구성된다. 일부 실시예들에서, HV 회로(500)는 서브 회로들(HV1 및 HV2)을 포함하지 않으며, HV 회로(500)는 HEMT(ME_HV)의 드레인에서 전력 공급 전압 레벨(VDDH)을 수신하고, HEMT(ME_HV)의 소스에서 전원 공급 기준 전압 레벨(VSS)을 수신하고, 동작할 때, 제1 스위칭 동작시에 입력 단자들(142 및 146)을 서로에 대해 커플링하고, 제2 스위칭 또는 록아웃 동작시에 입력 단자들(142 및 146)을 서로로부터 디커플링하도록 구성된다.
이에 의해, HV 회로(500)는 신호(Vg)에 응답하여 하나 이상의 스위칭 및 록아웃 동작들을 실행하도록 구성된다. 따라서, 예컨대, HV 회로(500)를 포함하는, 도 1과 관련하여 전술한 구동기 회로(100)와 같은 구동기 회로는 전술한 바와 같은 동작 모드 및 록아웃 모드에 대응하는 신호(Vg)에 응답하도록 구성되며, 이에 의해 구동기 회로(100)와 관련하여 전술한 이점들을 달성할 수 있다.
도 6은 일부 실시예들에 따른 구동기 회로(100)의 IC 평면도의 비-제한적인 예를 도시한다. 도 6에 도시된 실시예에서, 구동기 회로(100)는 보호 회로(110), 게이트 구동기(130) 및 HV 회로(140)를 포함하며, 각각은 1과 관련하여 위에서 논의되었다.
도 6은 도 1 및 도 2a 내지 도 2e와 관련하여 전술한 전압 분할기(115)를 포함하는 보호 회로(110) 및 도 4와 관련하여 전술한 용량성 소자(Cb)를 포함하는 게이트 구동기(130)를 도시한다. 전압 분할기(115) 및 용량성 소자(Cb)는 설명의 목적으로 도 6에 도시된 상대적 크기들을 가지며 배치된다. 다양한 실시예들에서, 구동기 회로(100)는 도 6에 도시된 것과 다른 위치결정 및/또는 상대적 크기들을 갖는 용량성 소자, 예컨대, 용량성 소자(Cb) 및 전압 분할기(115)를 포함한다.
도 6에 도시된 실시예에서, 게이트 구동기(130)는 보호 회로(110)에 인접하여 배치되고, 이에 의해 보호 회로(110)로부터 신호(Vc)(도 6에 도시되지 않음)를 수신하도록 구성되며, HV 회로(140)는 게이트 구동기(130)에 인접하여 배치되고, 이에 의해 게이트 구동기(130)로부터 신호(Vg)(도 6에 도시되지 않음)를 수신하도록 구성된다. 다양한 실시예들에서, 구동기 회로(100)는 보호 회로(110)로부터 신호(Vc)를 수신하도록 달리 구성된 게이트 구동기(130), 그리고/또는 게이트 구동기(130)로부터 신호(Vg)를 수신하도록 달리 구성된 HV 회로(140)를 포함한다.
일부 실시예들에서, 구동기 회로(100)는 보호 회로(110) 또는 게이트 구동기(130) 중 하나 또는 양방 모두에 인접하여 배치된 신호 발생기(120)(도 6에 도시되지 않음)를 포함하며, 이에 의해 게이트 구동기(130)는 신호 발생기(120)로부터 신호(Vin)(도 6에 도시되지 않음)를 수신하도록 구성된다. 일부 실시예들에서, 구동기 회로(100)를 포함하는 IC는, HV 회로(140) 이외에도, 하나 이상의 HV 회로(도시되지 않음)를 포함하고, 게이트 구동기(130) 또는 HV 회로(140) 중 하나 또는 양방 모두에 인접하여 배치되며, 이에 의해 하나 이상의 HV 회로에 신호(Vg)를 제공하도록 구성된다.
도 6의 비-제한적인 예에 의해 도시된 바와 같이, HV 회로(140)를 포함하거나 또는 HV 회로(140)와 통합된 구동기 회로(100)는, Si계 소자들이 p형 소자들을 위한 부가적인 마스크들을 필요로 하지 않으면서 HV 소자들과 통합되는 NMOS계 프로세스들을 사용하여 제조될 수 있는 단일 IC의 일부이며, 이에 의해 구동기 회로(100)와 관련하여 전술한 이점들을 달성한다.
도 7은 일부 실시예들에 따른 구동기 회로(100)의 동작 파라미터들을 도시한다. 도 7은 전력 공급 전압 레벨(VDD)이 문턱 전압 레벨(Vth) 이상인 제1 경우 및 전력 공급 전압 레벨(VDD)이 문턱 전압 레벨(Vth) 미만인 제2 경우에 대해서 전력 공급 전압 레벨(VDD) 및 전력 공급 기준 전압 레벨(VSS)에 대한 신호들(Vc, Vin 및 Vg) 및 전압(Vint)의 각각의 비-제한적인 예들을 도시한다. 양방 모두의 경우들에서, 게이트 구동기(130)는, 예컨대, 신호 발생기(120)에 의해 생성되고 전력 공급 전압 레벨(VDD) 및 전력 공급 기준 전압 레벨(VSS) 사이에서 시간에 따라 변화하는, 신호(Vin)을 수신한다.
도 7에 도시된 제1 경우의 비-제한적인 예에서, 문턱 전압 레벨(Vth) 이상의 전력 공급 전압 레벨(VDD)은 보호 회로(110)로 하여금 전력 공급 전압 레벨(VDD) 근처의 논리 고전압 레벨을 갖는 신호(Vc)를 생성하게 한다.
논리 고전압 레벨을 갖는 신호(Vc)에 응답하여, 게이트 구동기(130)는, 신호(Vin)를 트래킹하고 전력 공급 전압 레벨(VDD) 초과의 피크 값을 갖는, 도 4와 관련하여 전술한 전압(Vint)의 비-제한적인 예로 나타낸 내부 전압을 생성한다. 내부 전압, 예컨대, 전압(Vint)에 기초하여, 게이트 구동기(130)는, 신호(Vin)를 트래킹하고 전력 공급 전압 레벨(VDD)과 전력 공급 기준 전압 레벨(VSS) 사이에서 변화하는 신호(Vg)를 생성한다.
도 7에 도시된 제2 경우의 비-제한적인 예에서, 문턱 전압 레벨(Vth) 미만의 전력 공급 전압 레벨(VDD)은 보호 회로(110)로 하여금 전력 공급 기준 전압 레벨(VSS) 근처의 논리 저전압 레벨을 갖는 신호(Vc)를 생성하게 한다.
논리 저전압 레벨을 갖는 신호(Vc)에 응답하여, 게이트 구동기(130)는 내부 전압, 예컨대 전력 공급 전압 레벨(VDD)과 전력 공급 기준 전압 레벨(VSS) 사이의 전압 레벨을 갖는 전압(Vint)을 생성한다. 내부 전압, 예컨대, 전압(Vint)에 기초하여, 게이트 구동기(130)는 논리 저전압 레벨에 대응하는 전압 레벨들(표시되지 않음)의 범위 내의 전압 레벨을 갖는 신호(Vg)를 생성한다.
도 8은 하나 이상의 실시예에 따른 구동기 회로를 동작하는 방법에 대한 방법(800)의 흐름도이다. 일부 실시예들에서, 방법(800)은 도 1 내지 도 7과 관련하여 전술한 바와 같이 전력 공급 전압 레벨(VDD)에 응답하는 신호(Vg)를 생성하도록 구현된다.
일부 실시예들에서, 방법(800)의 동작들은 도 8에 도시된 순서로 수행된다. 일부 실시예들에서, 방법(800)의 동작들은 동시에 그리고/또는 도 8에 도시된 순서와는 다른 순서로 수행된다. 일부 실시예들에서, 하나 이상의 동작은 방법(800)의 하나 이상의 동작을 수행하기 전에, 그 사이에, 도중에서 그리고/또는 수행된 후에 수행된다.
다양한 실시예들에서, 방법(800)의 동작들 중 일부 또는 전부는 구동기 회로, 예컨대 전력 또는 전압 변환 또는 조절 회로, 조명 회로 등을 포함하는 회로를 동작시키는 일부로서 수행된다.
동작(810)에서, 제1 전력 공급 전압 레벨이 구동기 회로에서 수신된다. 제1 전력 공급 전압 레벨을 수신하는 것은 전압원으로부터 제1 전력 공급 전압 레벨을 수신하는 것을 포함한다. 일부 실시예들에서, 제1 전력 공급 전압 레벨을 수신하는 것은 배터리로부터 제1 전력 공급 전압 레벨을 수신하는 것을 포함한다.
구동 회로는 적어도 하나의 공핍형 또는 증가형의 n형 HEMT를 포함한다. 일부 실시예들에서, 구동기 회로에서 제1 전력 공급 전압 레벨을 수신하는 것은 도 1 내지 도 7과 관련하여 전술한 구동기 회로(100)에서 전력 공급 전압 레벨(VDD)을 수신하는 것을 포함한다.
일부 실시예들에서, 구동기 회로에서 제1 전력 공급 전압 레벨을 수신하는 것은 제1 전압을 생성하기 위해 전압 분할기를 사용하여 제1 전력 공급 전압 레벨을 분할하는 것을 포함한다. 일부 실시예들에서, 전압 분할기를 사용하여 제1 전압을 생성하는 것은 전압 분할기(115 또는 200)를 사용하여 구동기 회로(100) 및 도 1 내지 도 2e와 관련하여 전술한 전압(Vr)을 생성하는 것을 포함한다.
일부 실시예들에서, 구동기 회로에서 제1 전력 공급 전압 레벨을 수신하는 것은, 제1 전력 공급 전압 레벨이 사전결정된 문턱 전압 레벨 이상인지 또는 문턱 전압 레벨 미만인지를 검출하는 것을 포함한다. 일부 실시예들에서, 제1 전력 공급 전압 레벨을 검출하는 것은 제1 전압을 수신하는 것을 포함한다. 일부 실시예들에서, 제1 전력 공급 전압 레벨을 검출하는 것은 구동기 회로(100)와 도 1 및 도 3과 관련하여 전술한 검출 회로(118 또는 300)에서 전압(Vr)을 수신하는 것을 포함한다.
일부 실시예들에서, 전압 분할기를 사용하는 것은, 전력 공급 전압 레벨이 문턱 전압 레벨 미만인 것에 응답하여 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하는 것을 포함한다. 일부 실시예들에서, 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하는 것은 히스테리시스 동작의 일부이다. 일부 실시예들에서, 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하는 것은, 전압 분할기의 적어도 하나의 직렬 컴포넌트와 병렬로 구성된 HEMT를 스위치온하는 것을 포함한다. 일부 실시예들에서, 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하는 것은, 전압 분할기(200) 및 도 2a 내지 도 2e와 관련하여 전술한 HEMT(MEH)를 스위치온하는 것을 포함한다.
일부 실시예들에서, HEMT를 스위치온하는 것은 제1 전압에 응답하여 생성된 제2 전압에 응답하여 HEMP를 스위치온하는 것을 포함한다. 일부 실시예들에서, HEMT를 스위치온하는 것은 도 1 내지 도 3과 관련하여 전술한 검출 회로(118 또는 300)에 의해 생성된 전압(Vh)에 응답하여 HEMP를 스위치온하는 것을 포함한다.
동작(820)에서, 제1 신호는 제1 전력 공급 전압 레벨에 응답하여 생성된다. 제1 신호를 생성하는 것은, 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상인 것에 응답하여 논리 고전압 또는 저전압 레벨 중 하나를 가지며, 제1 전력 공급 전압 레벨이 문턱 전압 레벨 미만인 것에 응답하여 논리 고전압 또는 저전압 레벨 중 다른 하나를 갖는, 제1 신호를 생성하는 것을 포함한다. 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상인 것에 응답하여 제1 신호를 생성하는 것은 구동기 회로를 동작 모드에서 동작시키는 것에 대응하고, 제1 전력 공급 전압 레벨이 문턱 전압 레벨 미만인 것에 응답하여 제1 신호를 생성하는 것은 구동기 회로를 록아웃 모드에서 동작시키는 것에 대응한다.
제1 신호를 생성하는 것은 적어도 하나의 공핍형 또는 증가형의 n형 HEMT를 사용하여 제1 신호를 생성하는 것을 포함한다. 일부 실시예들에서, 제1 신호를 생성하는 것은 구동기 회로(100)와 도 1 내지 도 7과 관련하여 전술한 보호 회로(110)를 사용하여 신호(Vc)를 생성하는 것을 포함한다.
일부 실시예들에서, 제1 신호를 생성하는 것은 제1 n형 HEMT의 게이트에서 제1 전압을 수신하는 것, 그리고 제1 HEMT를 사용하여 제2 HEMT의 게이트에서 제2 전압을 제어하는 것을 포함한다. 일부 실시예들에서, 제1 HEMT를 사용하여 제2 HEMT의 게이트에서 제2 전압을 제어하는 것은, HEMT(MEP1)를 사용하여 검출 회로(300)와 도 3과 관련하여 전술한 HEMT(MEP2)의 게이트에서 전압(Vh)을 제어하는 것을 포함한다.
동작(830)에서, 제1 신호에 응답하여, 입력 신호를 트래킹함으로써 또는 사전결정된 전압 레벨을 생성함으로써 제2 신호가 출력된다. 입력 신호를 트래킹함으로써 제2 신호를 출력하는 것은 제1 전력 공급 전압 레벨에 대응하는 논리 고전압 또는 저전압 레벨 중 하나를 갖는 제1 신호가 문턱 전압 레벨 이상인 것에 응답하여 발생하며, 사전결정된 전압 레벨을 생성함으로써 제2 신호를 출력하는 것은, 제1 전력 공급 전압 레벨에 대응하는 논리 고전압 또는 저전압 레벨 중 다른 하나를 갖는 제1 신호가 문턱 전압 레벨 미만인 것에 응답하여 발생한다.
제2 신호를 출력하는 것은 적어도 하나의 공핍형 또는 증가형의 n형 HEMT를 사용하여 제2 신호를 생성하는 것을 포함한다. 일부 실시예들에서, 제2 신호를 생성하는 것은 구동기 회로(100)와 도 1 내지 도 7과 관련하여 전술한 게이트 구동기(130 또는 400)를 사용하여 신호(Vg)를 생성하는 것을 포함한다.
일부 실시예들에서, 제2 신호를 출력하는 것은 입력 신호를 수신하는 것을 포함한다. 일부 실시예들에서, 입력 신호를 수신하는 것은 구동기 회로(100)와 도 1 내지 도 7과 관련하여 전술한 입력 신호(Vin)를 수신하는 것을 포함한다. 일부 실시예들에서, 입력 신호를 수신하는 것은 구동기 회로(100)와 도 1과 관련하여 전술한 신호 발생기(120)를 사용하여 입력 신호(Vin)를 생성하는 것을 포함한다.
일부 실시예들에서, 입력 신호를 트래킹하는 것은 부트스트랩 회로를 사용하여 n형 HEMT의 게이트를 제1 전력 공급 전압 레벨 초과의 전압 레벨로 구동하는 것을 포함하며, 사전결정된 전압 레벨을 생성하는 것은 n형 HEMT를 스위치오프하는 것을 포함한다. 일부 실시예들에서, 입력 신호를 트래킹하고 사전결정된 전압 레벨을 생성하는 것은 게이트 구동기 (400)및 도 4와 관련하여 전술한 HEMT(ME1)를 각각 구동 및 스위치오프하는 것을 포함한다.
동작(840)에서, 일부 실시예들에서는, 제2 전력 공급 전압 레벨이, 스위칭 소자를 포함하는 제2 회로에서 수신된다. 제2 전력 공급 전압 레벨은 제1 전력 공급 전압 레벨보다 크며, 스위칭 소자는 HEMT를 포함한다. 일부 실시예들에서, 제2 회로에서 제2 전력 공급 전압 레벨을 수신하는 것은 구동기 회로(100)와 도 1 내지 도 7과 관련하여 전술한 구동기 회로(140)에서 전력 공급 전압 레벨(VDD)을 수신하는 것을 포함한다.
일부 실시예들에서, 제2 회로에서 제2 전력 공급 전압 레벨을 수신하는 것은 제2 회로에서 제2 신호를 수신하는 것을 포함한다. 일부 실시예들에서, 제2 신호를 수신하는 것은 도 1 내지 도 7과 관련하여 전술한 신호(Vg)를 수신하는 것을 포함한다.
일부 실시예들에서, 제2 신호를 수신하는 것은 스위칭 소자의 게이트에서 제2 신호를 수신하는 것을 포함한다. 일부 실시예들에서, 제2 신호를 생성하는 것은 HV 회로(500)와 도 5와 관련하여 전술한 HEMT(ME_HV)의 게이트에서 신호(Vg)를 수신하는 것을 포함한다.
동작(850)에서, 일부 실시예들에서는, 스위칭 소자가, 제2 신호가 입력 신호를 트래킹하는 것에 응답하여 동작된다. 일부 실시예들에서, 제2 신호가 입력 신호를 트래킹하는 것에 응답하여 스위칭 소자를 동작시키는 것은 도 1 내지 도 7과 관련하여 전술한, 신호(Vg)가 입력 신호(Vin)를 트래킹하는 것에 응답하여 HEMT(ME_HV)를 동작시키는 것을 포함한다.
동작(860)에서, 일부 실시예들에서는, 스위칭 소자가, 사전결정된 전압 레벨을 갖는 제2 신호에 응답하여 스위치오프된다. 일부 실시예들에서, 사전결정된 전압 레벨을 갖는 제2 신호에 응답하여 스위칭 소자를 스위칭오프하는 것은 도 1 내지 도 7과 관련하여 전술한 논리 저전압 레벨을 갖는 신호(Vg)에 응답하여 HEMT(ME_HV)를 스위칭오프하는 것을 포함한다.
방법(800)의 일부 또는 전부의 동작을 실행함으로써, n형 HEMT들을 포함하는 구동기 회로는 동작 모드에서 입력 신호를 트래킹함으로써 그리고 록아웃 모드에서 사전결정된 전압 레벨을 가짐으로써 HEMT 스위칭 소자를 제어할 수 있는 신호를 생성하고, 이에 의해 구동기 회로(100)와 관련하여 전술한 이점들을 실현한다.
일부 실시예들에서, 회로는, 전력 공급 전압 레벨을 갖도록 구성된 전력 공급 전압 노드에 커플링된 보호 회로로서, 전력 공급 전압 레벨이 문턱 전압 레벨 이상일 때 제1 논리 전압 레벨을 갖는 제1 신호를 생성하는 것, 및 전력 공급 전압 레벨이 문턱 전압 레벨 미만일 때, 제1 논리 전압 레벨과 상이한 제2 논리 전압 레벨을 갖는 제1 신호를 생성하는 것을 행하도록 구성된, 상기 보호 회로를 포함한다. 회로는 또한 제1 신호가 제1 논리 전압 레벨을 가질 때 제1 신호 및 제2 신호를 수신하는 것, 제2 신호에 기초하여 제3 신호를 출력하는 것, 및 제1 신호가 제2 논리 전압 레벨을 가질 때 제1 또는 제2 논리 전압 레벨들 중 사전결정된 하나를 갖는 제3 신호를 출력하는 것을 행하도록 구성된 게이트 구동기를 포함한다. 일부 실시예들에서, 보호 회로는 전력 공급 전압 노드와 전력 공급 기준 노드 사이에 직렬로 커플링된 제1 및 제2 n형 HEMT들을 포함하며, 보호 회로는 제1 n형 HEMT와 제2 n형 HEMT 사이의 노드에서 제1 신호를 생성하도록 구성된다. 일부 실시예들에서, 제1 n형 HEMT는 다이오드로서 구성되어 전력 공급 전압 노드와 노드 사이에 커플링된 공핍형 HEMT이며, 제2 n형 HEMT는 노드와 전력 공급 기준 노드 사이에 커플링된 증가형 HEMT이다. 일부 실시예들에서, 보호 회로는 전력 공급 전압 레벨에 기초한 전압 레벨을 갖는 제1 전압을 출력하도록 구성된 전압 분할기와, 전압 레벨에 기초하여 제1 또는 제2 n형 HEMT들 중 하나의 게이트에서 제2 전압을 제어하도록 구성된 제3 n형 HEMT를 포함한다. 일부 실시예들에서, 전압 분할기는 전력 공급 전압 노드와 제1 전압을 생성하도록 구성된 전압 탭 사이에 커플링된 적어도 하나의 제1 다이오드 소자, 및 전압 탭과 전력 공급 기준 노드 사이에 커플링된 적어도 하나의 제2 다이오드 소자를 포함한다. 일부 실시예들에서, 적어도 하나의 제1 다이오드 소자 또는 적어도 하나의 제2 다이오드 소자 중 적어도 하나는 다이오드로서 구성된 증가형의 n형 HEMT를 포함한다. 일부 실시예들에서, 전압 분할기는 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하도록 구성된 제4 n형 HEMT를 포함하고, 제4 n형 HEMT의 게이트는 제2 전압을 수신하도록 구성된다. 일부 실시예들에서, 게이트 구동기는 전력 공급 전압 노드와 전력 공급 기준 노드 사이에 직렬로 커플링된 제1 및 제2 증가형의 n형 HEMT들을 포함하며, 게이트 구동기는 제1 n형 HEMT와 제2 n형 HEMT 사이의 제1 노드에서 제3 신호를 생성하도록 구성된다. 일부 실시예들에서, 게이트 구동기는 전력 공급 전압 노드와 제1 노드 사이에 직렬로 커플링된 다이오드 및 용량성 소자로서 구성된 제3 증가형의 n형 HEMT, 그리고 제3 증가형의 n형 HEMT와 용량성 소자 사이에 있는 제2 노드와, 전력 공급 기준 노드 사이에 직렬로 커플링된 공핍형의 n형 HEMT 및 제4 증가형의 n형 HEMT를 더 포함한다. 일부 실시예들에서, 게이트 구동기는, 다이오드로서 구성된 공핍형의 n형 HEMT, 그리고 전력 공급 전압 노드와 전력 공급 기준 노드 사이에 직렬로 커플링된 제3 및 제4 증가형의 n형 HEMT들을 더 포함하고, 제3 증가형의 n형 HEMT는 제1 신호를 수신하도록 구성된 게이트를 포함하고, 제4 증가형의 n형 HEMT는 제2 신호를 수신하도록 구성된 게이트를 포함하며, 제1 또는 제2 증가형의 n형 HEMT는 제3 증가형의 n형 HEMT와 제4 증가형의 n형 HEMT 사이에 생성된 전압을 수신하도록 구성된 게이트를 포함한다.
일부 실시예들에서, IC는, 제1 전력 공급 전압 노드에 커플링된 보호 회로로서, 제1 전력 공급 전압 노드 상의 제1 전력 공급 전압 레벨을 검출하도록 구성된, 상기 보호 회로, 제1 전력 공급 전압 노드 및 보호 회로에 커플링된 게이트 구동기, 및 게이트 구동기에, 그리고 제1 전력 공급 전압 레벨 초과의 제2 전력 공급 전압 레벨을 갖도록 구성된 제2 전력 공급 전압 노드에 커플링된 스위칭 소자를 포함한다. 보호 회로 및 게이트 구동기는, 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상일 때 게이트 구동기에 의해 수신된 입력 신호에 기초하여 스위칭 소자를 제어하는 것, 및 제1 전력 공급 전압 레벨이 문턱 전압 레벨 미만일 때 스위칭 소자를 스위치오프하는 것을 행하도록 구성된다. 일부 실시예들에서, 보호 회로, 게이트 구동기 및 스위칭 소자의 각각은 질화갈륨(GaN)을 포함하는 증가형의 n형 HEMT를 포함한다. 일부 실시예들에서, 보호 회로는, 제1 전력 공급 전압 레벨에 기초하여 제1 전압을 생성하도록 구성된 전압 분할기, 및 검출 회로로서, 제1 전압에 응답하여 제1 노드 상의 제2 전압을 제어하도록 구성된 제1 증가형의 n형 HEMT와, 제1 노드 상의 제2 전압에 응답하여 제1 신호를 생성하도록 구성된 제2 증가형의 n형 HEMT를 포함하는, 상기 검출 회로를 포함한다. 일부 실시예들에서, 게이트 구동기는, 제1 신호 및 입력 신호에 응답하여 제2 노드 상의 제3 전압을 제어하도록 구성된 제3 및 제4 증가형의 n형 HEMT들, 제2 노드 상의 제3 전압에 응답하여 제3 노드 상의 제4 전압을 생성하도록 구성된 제 5 의 증가형의 n형 HEMT, 그리고 제3 및 제4 전압들에 응답하여 제2 신호를 생성하도록 구성된 제 6 및 제 7 의 증가형의 n형 HEMT들을 포함하며, 스위칭 소자는 제2 신호를 수신하도록 구성된다. 일부 실시예들에서, 게이트 구동기는 제 8 의 증가형의 n형 HEMT와, 제4 전압으로 하여금 제1 전력 공급 전압 레벨 초과의 전압 레벨을 갖게 하도록 구성된 부트스트랩 회로로서 배열된 용량성 소자를 더 포함한다.
일부 실시예들에서, 구동기 회로의 동작 방법은, 구동기 회로에서 제1 전력 공급 전압 레벨을 수신하는 것, 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상인 것에 응답하여 논리 고전압 레벨을 가지며, 제1 전력 공급 전압 레벨이 문턱 전압 레벨 미만인 것에 응답하여 논리 저전압 레벨을 갖는, 제1 신호를 생성하는 것, 및 제1 신호가 논리 고전압 레벨을 갖는 것에 응답하여 입력 신호를 트래킹함으로써, 그리고 제1 신호가 논리 저전압 레벨을 갖는 것에 응답하여 사전결정된 전압 레벨을 생성함으로써, 제2 신호를 출력하는 것을 포함한다. 일부 실시예들에서, 제1 전력 공급 전압 레벨을 수신하는 것은 제1 전압을 생성하기 위해 전압 분할기를 사용하여 제1 전력 공급 전압 레벨을 분할하는 것을 포함하며, 제1 신호를 생성하는 것은 제1 n형 HEMT의 게이트에서 제1 전압을 수신하는 것, 그리고 제1 HEMT를 사용하여 제2 HEMT의 게이트에서 제2 전압을 제어하는 것을 포함한다. 일부 실시예들에서, 전압 분할기를 사용하여 제1 전력 공급 전압 레벨을 분할하는 것은, 전력 공급 전압 레벨이 문턱 전압 레벨 미만인 것에 응답하여 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하는 것을 포함한다. 일부 실시예들에서, 입력 신호를 트래킹하는 것은 부트스트랩 회로를 사용하여 n형 HEMT의 게이트를 제1 전력 공급 전압 레벨 초과의 전압 레벨로 구동하는 것을 포함하며, 사전결정된 전압 레벨을 생성하는 것은 n형 HEMT를 스위치오프하는 것을 포함한다. 일부 실시예들에서, 방법은, 스위칭 소자를 포함하는 제2 회로에서 제2 전력 공급 전압 레벨을 수신하는 것으로서, 제2 전력 공급 전압 레벨은 제1 전력 공급 전압 레벨 초과인, 상기 수신하는 것, 제2 신호가 입력 신호를 트래킹하는 것에 응답하여 스위칭 소자를 동작시키는 것, 및 제2 신호가 사전결정된 전압 레벨을 갖는 것에 응답하여 스위칭 소자를 스위치오프하는 것을 더 포함한다.
전술한 사항은 당업자가 본 개시의 양태들을 더 잘 이해할 수도 있도록 몇몇 실시예들의 특징들을 개략적으로 설명한다. 당업자는 본 명세서에서 소개된 실시예들의 동일한 목적들을 수행하고 그리고/또는 동일한 장점들을 달성하기 위한 다른 프로세스들 및 구조들을 설계 또는 수정하기 위한 기초로서 본 개시를 용이하게 사용할 수 있음을 이해할 것이다. 당업자는 또한 이러한 균등한 구성들이 본 개시의 사상 및 범위로부터 벗어나지 않으며, 본 개시의 사상 및 범위로부터 벗어나지 않으면서 본 명세서에서 다양한 변경들, 대체들 및 변형들을 행할 수도 있음을 인식할 것이다.
실시예
실시예 1. 회로에 있어서,
전력 공급 전압 레벨을 갖도록 구성된 전력 공급 전압 노드에 커플링된 보호 회로로서,
상기 전력 공급 전압 레벨이 문턱 전압 레벨 이상일 때, 제1 논리 전압 레벨을 갖는 제1 신호를 생성하고,
상기 전력 공급 전압 레벨이 상기 문턱 전압 레벨 미만일 때, 상기 제1 논리 전압 레벨과 상이한 제2 논리 전압 레벨을 갖는 상기 제1 신호를 생성하도록
구성되는, 상기 보호 회로; 및
게이트 구동기로서,
상기 제1 신호 및 제2 신호를 수신하고,
상기 제1 신호가 상기 제1 논리 전압 레벨을 가질 때, 상기 제2 신호에 기초하여 제3 신호를 출력하고,
상기 제1 신호가 상기 제2 논리 전압 레벨을 가질 때, 상기 제1 또는 제2 논리 전압 레벨들 중 사전결정된 것을 갖는 상기 제3 신호를 출력하도록
구성되는, 상기 게이트 구동기
를 포함하는, 회로.
실시예 2. 실시예 1에 있어서,
상기 보호 회로는, 상기 전력 공급 전압 노드와 전력 공급 기준 노드 사이에 직렬로 커플링된 제1 및 제2 n형 고 전자 이동도 트랜지스터(HEMT; high electron mobility transistor)들을 포함하며,
상기 보호 회로는 상기 제1 n형 HEMT와 상기 제2 n형 HEMT 사이의 노드에서 상기 제1 신호를 생성하도록 구성되는 것인, 회로.
실시예 3. 실시예 2에 있어서,
상기 제1 n형 HEMT는, 다이오드로서 구성되어 상기 전력 공급 전압 노드와 상기 노드 사이에 커플링된, 공핍형(depletion-mode) HEMT이며,
상기 제2 n형 HEMT는 상기 노드와 상기 전력 공급 기준 노드 사이에 커플링된 증가형(enhancement-mode) HEMT인 것인, 회로.
실시예 4. 실시예 2에 있어서, 상기 보호 회로는,
상기 전력 공급 전압 레벨에 기초한 전압 레벨을 갖는 제1 전압을 출력하도록 구성된 전압 분할기; 및
상기 전압 레벨에 기초하여 상기 제1 또는 제2 n형 HEMT들 중 하나의 게이트에서 제2 전압을 제어하도록 구성된 제3 n형 HEMT
를 더 포함하는 것인, 회로.
실시예 5. 실시예 4에 있어서, 상기 전압 분할기는,
상기 전력 공급 전압 노드와 상기 제1 전압을 생성하도록 구성된 전압 탭 사이에 커플링된 적어도 하나의 제1 다이오드 소자; 및
상기 전압 탭과 상기 전력 공급 기준 노드 사이에 커플링된 적어도 하나의 제2 다이오드 소자
를 포함하는 것인, 회로.
실시예 6. 실시예 5에 있어서, 상기 적어도 하나의 제1 다이오드 소자 또는 상기 적어도 하나의 제2 다이오드 소자 중 적어도 하나는 다이오드로서 구성된 증가형의 n형 HEMT를 포함하는 것인, 회로.
실시예 7. 실시예 4에 있어서,
상기 전압 분할기는 상기 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하도록 구성된 제4 n형 HEMT를 포함하고,
상기 제4 n형 HEMT의 게이트는 상기 제2 전압을 수신하도록 구성되는 것인, 회로.
실시예 8. 실시예 1에 있어서,
상기 게이트 구동기는, 상기 전력 공급 전압 노드와 전력 공급 기준 노드 사이에 직렬로 커플링된 제1 및 제2 증가형의 n형 고 전자 이동도 트랜지스터(HEMT)들을 포함하며,
상기 게이트 구동기는 상기 제1 n형 HEMT와 상기 제2 n형 HEMT 사이의 제1 노드에서 상기 제3 신호를 생성하도록 구성되는 것인, 회로.
실시예 9. 실시예 8에 있어서, 상기 게이트 구동기는,
상기 전력 공급 전압 노드와 상기 제1 노드 사이에 직렬로 커플링된, 다이오드로서 구성된 제3 증가형의 n형 HEMT 및 용량성 소자; 및
상기 제3 증가형의 n형 HEMT와 상기 용량성 소자 사이에 있는 제2 노드와 상기 전력 공급 기준 노드 사이에 직렬로 커플링된, 공핍형의 n형 HEMT 및 제4 증가형의 n형 HEMT
를 더 포함하는 것인, 회로.
실시예 10. 실시예 8에 있어서,
상기 게이트 구동기는, 다이오드로서 구성된 공핍형의 n형 HEMT, 그리고 상기 전력 공급 전압 노드와 상기 전력 공급 기준 노드 사이에 직렬로 커플링된 제3 및 제4 증가형의 n형 HEMT들을 더 포함하고,
상기 제3 증가형의 n형 HEMT는 상기 제1 신호를 수신하도록 구성된 게이트를 포함하고,
상기 제4 증가형의 n형 HEMT는 상기 제2 신호를 수신하도록 구성된 게이트를 포함하며,
상기 제1 또는 제2 증가형의 n형 HEMT는 상기 제3 증가형의 n형 HEMT와 상기 제4 증가형의 n형 HEMT 사이에 생성된 전압을 수신하도록 구성된 게이트를 포함하는 것인, 회로.
실시예 11. 집적 회로(IC; integrated circuit)에 있어서,
제1 전력 공급 전압 노드에 커플링된 보호 회로로서, 상기 제1 전력 공급 전압 노드 상의 제1 전력 공급 전압 레벨을 검출하도록 구성된, 상기 보호 회로;
상기 제1 전력 공급 전압 노드 및 상기 보호 회로에 커플링된 게이트 구동기; 및
상기 게이트 구동기에, 그리고 상기 제1 전력 공급 전압 레벨보다 큰 제2 전력 공급 전압 레벨을 갖도록 구성된 제2 전력 공급 전압 노드에 커플링된 스위칭 소자를 포함하되,
상기 보호 회로 및 상기 게이트 구동기는,
상기 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상일 때, 상기 게이트 구동기에 의해 수신된 입력 신호에 기초하여 상기 스위칭 소자를 제어하고,
상기 제1 전력 공급 전압 레벨이 상기 문턱 전압 레벨 미만일 때, 상기 스위칭 소자를 스위치오프하도록
구성되는 것인, 집적 회로.
실시예 12. 실시예 11에 있어서,
상기 보호 회로, 상기 게이트 구동기 및 상기 스위칭 소자의 각각은 질화갈륨(GaN)을 포함하는 증가형의 n형 고 전자 이동도 트랜지스터(HEMT)를 포함하는 것인, 집적 회로.
실시예 13. 실시예 11에 있어서, 상기 보호 회로는,
상기 제1 전력 공급 전압 레벨에 기초하여 제1 전압을 생성하도록 구성된 전압 분할기; 및
검출 회로로서,
상기 제1 전압에 응답하여 제1 노드 상의 제2 전압을 제어하도록 구성된 제1 증가형의 n형 고 전자 이동도 트랜지스터(HEMT); 및
상기 제1 노드 상의 상기 제2 전압에 응답하여 제1 신호를 생성하도록 구성된 제2 증가형의 n형 HEMT
를 포함하는, 상기 검출 회로
를 포함하는 것인, 집적 회로.
실시예 14. 실시예 13에 있어서,
상기 게이트 구동기는,
상기 제1 신호 및 상기 입력 신호에 응답하여 제2 노드 상의 제3 전압을 제어하도록 구성된 제3 및 제4 증가형의 n형 HEMT들;
상기 제2 노드 상의 상기 제3 전압에 응답하여 제3 노드 상의 제4 전압을 생성하도록 구성된 제 5 의 증가형의 n형 HEMT; 및
상기 제3 및 제4 전압들에 응답하여 제2 신호를 생성하도록 구성된 제 6 및 제 7 의 증가형의 n형 HEMT들을 포함하며,
상기 스위칭 소자는 상기 제2 신호를 수신하도록 구성되는 것인, 집적 회로.
실시예 15. 실시예 14에 있어서, 상기 게이트 구동기는, 상기 제4 전압으로 하여금 상기 제1 전력 공급 전압 레벨보다 큰 전압 레벨을 갖게 하도록 구성된 부트스트랩 회로로서 배열된, 제 8 의 증가형의 n형 HEMT 및 용량성 소자를 더 포함하는 것인, 집적 회로.
실시예 16. 구동기 회로의 동작 방법에 있어서,
상기 구동기 회로에서 제1 전력 공급 전압 레벨을 수신하는 단계;
상기 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상인 것에 응답하여 논리 고전압 레벨을 가지며, 상기 제1 전력 공급 전압 레벨이 상기 문턱 전압 레벨 미만인 것에 응답하여 논리 저전압 레벨을 갖는, 제1 신호를 생성하는 단계; 및
상기 제1 신호가 상기 논리 고전압 레벨을 갖는 것에 응답하여 입력 신호를 트래킹(tracking)함으로써, 그리고 상기 제1 신호가 상기 논리 저전압 레벨을 갖는 것에 응답하여 사전결정된 전압 레벨을 생성함으로써, 제2 신호를 출력하는 단계를 포함하는, 구동기 회로의 동작 방법.
실시예 17. 실시예 16에 있어서,
상기 제1 전력 공급 전압 레벨을 수신하는 단계는, 제1 전압을 생성하기 위해 전압 분할기를 사용하여 상기 제1 전력 공급 전압 레벨을 분할하는 단계를 포함하며,
상기 제1 신호를 생성하는 단계는,
제1 n형 고 전자 이동도 트랜지스터(HEMT)의 게이트에서 상기 제1 전압을 수신하는 단계; 및
상기 제1 HEMT를 사용하여 제2 HEMT의 게이트에서 제2 전압을 제어하는 단계
를 포함하는 것인, 구동기 회로의 동작 방법.
실시예 18. 실시예 17에 있어서, 상기 전압 분할기를 사용하여 상기 제1 전력 공급 전압 레벨을 분할하는 단계는, 상기 전력 공급 전압 레벨이 상기 문턱 전압 레벨 미만인 것에 응답하여 상기 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하는 단계를 포함하는 것인, 구동기 회로의 동작 방법.
실시예 19. 실시예 16에 있어서,
상기 입력 신호를 트래킹하는 것은, 부트스트랩 회로를 사용하여 n형 고 전자 이동도 트랜지스터(HEMT)의 게이트를 상기 제1 전력 공급 전압 레벨보다 큰 전압 레벨로 구동하는 것을 포함하고,
상기 사전결정된 전압 레벨을 생성하는 것은, 상기 n형 HEMT를 스위치오프하는 것을 포함하는 것인, 구동기 회로의 동작 방법.
실시예 20. 실시예 16에 있어서,
스위칭 소자를 포함하는 제2 회로에서 제2 전력 공급 전압 레벨을 수신하는 단계로서, 상기 제2 전력 공급 전압 레벨은 상기 제1 전력 공급 전압 레벨보다 큰 것인, 상기 수신하는 단계;
상기 제2 신호가 상기 입력 신호를 트래킹하는 것에 응답하여 상기 스위칭 소자를 동작시키는 단계; 및
상기 제2 신호가 상기 사전결정된 전압 레벨을 갖는 것에 응답하여 상기 스위칭 소자를 스위치오프하는 단계를 더 포함하는, 구동기 회로의 동작 방법.

Claims (10)

  1. 회로에 있어서,
    전력 공급 전압 레벨을 갖도록 구성된 전력 공급 전압 노드에 커플링된 보호 회로로서,
    상기 전력 공급 전압 레벨이 문턱 전압 레벨 이상일 때, 제1 논리 전압 레벨을 갖는 제1 신호를 생성하고,
    상기 전력 공급 전압 레벨이 상기 문턱 전압 레벨 미만일 때, 상기 제1 논리 전압 레벨과 상이한 제2 논리 전압 레벨을 갖는 상기 제1 신호를 생성하도록
    구성되는, 상기 보호 회로; 및
    게이트 구동기로서,
    상기 제1 신호 및 제2 신호를 수신하고,
    상기 제1 신호가 상기 제1 논리 전압 레벨을 가질 때, 상기 제2 신호에 기초하여 제3 신호를 출력하고,
    상기 제1 신호가 상기 제2 논리 전압 레벨을 가질 때, 상기 제1 또는 제2 논리 전압 레벨들 중 사전결정된 것을 갖는 상기 제3 신호를 출력하도록
    구성되는, 상기 게이트 구동기
    를 포함하는, 회로.
  2. 제 1 항에 있어서,
    상기 보호 회로는, 상기 전력 공급 전압 노드와 전력 공급 기준 노드 사이에 직렬로 커플링된 제1 및 제2 n형 고 전자 이동도 트랜지스터(HEMT; high electron mobility transistor)들을 포함하며,
    상기 보호 회로는 상기 제1 n형 HEMT와 상기 제2 n형 HEMT 사이의 노드에서 상기 제1 신호를 생성하도록 구성되는 것인, 회로.
  3. 제 2 항에 있어서,
    상기 제1 n형 HEMT는, 다이오드로서 구성되어 상기 전력 공급 전압 노드와 상기 노드 사이에 커플링된, 공핍형(depletion-mode) HEMT이며,
    상기 제2 n형 HEMT는 상기 노드와 상기 전력 공급 기준 노드 사이에 커플링된 증가형(enhancement-mode) HEMT인 것인, 회로.
  4. 제 2 항에 있어서, 상기 보호 회로는,
    상기 전력 공급 전압 레벨에 기초한 전압 레벨을 갖는 제1 전압을 출력하도록 구성된 전압 분할기; 및
    상기 전압 레벨에 기초하여 상기 제1 또는 제2 n형 HEMT들 중 하나의 게이트에서 제2 전압을 제어하도록 구성된 제3 n형 HEMT
    를 더 포함하는 것인, 회로.
  5. 제 4 항에 있어서, 상기 전압 분할기는,
    상기 전력 공급 전압 노드와 상기 제1 전압을 생성하도록 구성된 전압 탭 사이에 커플링된 적어도 하나의 제1 다이오드 소자; 및
    상기 전압 탭과 상기 전력 공급 기준 노드 사이에 커플링된 적어도 하나의 제2 다이오드 소자
    를 포함하는 것인, 회로.
  6. 제 5 항에 있어서, 상기 적어도 하나의 제1 다이오드 소자 또는 상기 적어도 하나의 제2 다이오드 소자 중 적어도 하나는 다이오드로서 구성된 증가형의 n형 HEMT를 포함하는 것인, 회로.
  7. 제 4 항에 있어서,
    상기 전압 분할기는 상기 전압 분할기의 적어도 하나의 직렬 컴포넌트를 바이패스하도록 구성된 제4 n형 HEMT를 포함하고,
    상기 제4 n형 HEMT의 게이트는 상기 제2 전압을 수신하도록 구성되는 것인, 회로.
  8. 제 1 항에 있어서,
    상기 게이트 구동기는, 상기 전력 공급 전압 노드와 전력 공급 기준 노드 사이에 직렬로 커플링된 제1 및 제2 증가형의 n형 고 전자 이동도 트랜지스터(HEMT)들을 포함하며,
    상기 게이트 구동기는 상기 제1 n형 HEMT와 상기 제2 n형 HEMT 사이의 제1 노드에서 상기 제3 신호를 생성하도록 구성되는 것인, 회로.
  9. 집적 회로(IC; integrated circuit)에 있어서,
    제1 전력 공급 전압 노드에 커플링된 보호 회로로서, 상기 제1 전력 공급 전압 노드 상의 제1 전력 공급 전압 레벨을 검출하도록 구성된, 상기 보호 회로;
    상기 제1 전력 공급 전압 노드 및 상기 보호 회로에 커플링된 게이트 구동기; 및
    상기 게이트 구동기에, 그리고 상기 제1 전력 공급 전압 레벨보다 큰 제2 전력 공급 전압 레벨을 갖도록 구성된 제2 전력 공급 전압 노드에 커플링된 스위칭 소자를 포함하되,
    상기 보호 회로 및 상기 게이트 구동기는,
    상기 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상일 때, 상기 게이트 구동기에 의해 수신된 입력 신호에 기초하여 상기 스위칭 소자를 제어하고,
    상기 제1 전력 공급 전압 레벨이 상기 문턱 전압 레벨 미만일 때, 상기 스위칭 소자를 스위치오프하도록
    구성되는 것인, 집적 회로.
  10. 구동기 회로의 동작 방법에 있어서,
    상기 구동기 회로에서 제1 전력 공급 전압 레벨을 수신하는 단계;
    상기 제1 전력 공급 전압 레벨이 문턱 전압 레벨 이상인 것에 응답하여 논리 고전압 레벨을 가지며, 상기 제1 전력 공급 전압 레벨이 상기 문턱 전압 레벨 미만인 것에 응답하여 논리 저전압 레벨을 갖는, 제1 신호를 생성하는 단계; 및
    상기 제1 신호가 상기 논리 고전압 레벨을 갖는 것에 응답하여 입력 신호를 트래킹(tracking)함으로써, 그리고 상기 제1 신호가 상기 논리 저전압 레벨을 갖는 것에 응답하여 사전결정된 전압 레벨을 생성함으로써, 제2 신호를 출력하는 단계를 포함하는, 구동기 회로의 동작 방법.
KR1020190091307A 2018-07-31 2019-07-26 구동기 회로 및 그 동작 방법 KR102213409B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712961P 2018-07-31 2018-07-31
US62/712,961 2018-07-31
US16/460,544 US11201613B2 (en) 2018-07-31 2019-07-02 Driver circuit and method of operating the same
US16/460,544 2019-07-02

Publications (2)

Publication Number Publication Date
KR20200014220A true KR20200014220A (ko) 2020-02-10
KR102213409B1 KR102213409B1 (ko) 2021-02-09

Family

ID=69229438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190091307A KR102213409B1 (ko) 2018-07-31 2019-07-26 구동기 회로 및 그 동작 방법

Country Status (4)

Country Link
US (2) US11677393B2 (ko)
KR (1) KR102213409B1 (ko)
CN (1) CN110784199B (ko)
TW (1) TWI723470B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128162A (ja) * 2002-10-01 2004-04-22 Mitsubishi Electric Corp 半導体装置
JP2011082967A (ja) * 2009-09-10 2011-04-21 Semiconductor Energy Lab Co Ltd 半導体装置
KR20170092605A (ko) * 2014-12-09 2017-08-11 메루스 오디오 에이피에스 전력 트랜지스터들을 위한 조절된 하이 사이드 게이트 드라이버 회로

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5682269B2 (ja) 2010-12-06 2015-03-11 サンケン電気株式会社 ゲート駆動回路及び半導体装置
JP5431379B2 (ja) * 2011-02-03 2014-03-05 シャープ株式会社 ダイオード保護回路、ｌｎｂ、およびアンテナシステム
JP5539916B2 (ja) * 2011-03-04 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
US20130154488A1 (en) * 2011-11-11 2013-06-20 Laurence P. Sadwick Dimmable LED Driver with Multiple Power Sources
CN103177679A (zh) * 2011-12-20 2013-06-26 谱瑞科技股份有限公司 具有低电压损耗的电平移位器
KR101974024B1 (ko) 2012-11-26 2019-05-02 온세미컨덕터코리아 주식회사 저전압 차단 회로, 이를 포함하는 스위치 제어 회로 및 전력 공급 장치
US9306553B2 (en) * 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
US20150091539A1 (en) 2013-10-02 2015-04-02 Infineon Technologies Autria AG Half-bridge gate driver control
WO2015135072A1 (en) * 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
US20160372920A1 (en) * 2015-06-18 2016-12-22 Navitas Semiconductor, Inc. Integrated esd protection circuits in gan
US20170170821A1 (en) 2015-12-11 2017-06-15 Freebird Semiconductor Corporation Voltage detection circuit
US9917589B2 (en) * 2016-02-02 2018-03-13 Samsung Electronics Co., Ltd. Transmitter circuit and receiver circuit for operating under low voltage
JP6356718B2 (ja) * 2016-03-14 2018-07-11 株式会社東芝 半導体装置
JP6649845B2 (ja) 2016-05-24 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US10084448B2 (en) 2016-06-08 2018-09-25 Eridan Communications, Inc. Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits
US10050621B2 (en) * 2016-09-29 2018-08-14 Taiwan Semiconductor Manufacturing Company Limited Low static current semiconductor device
US10715137B2 (en) * 2017-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Company Limited Generating high dynamic voltage boost
US11309887B2 (en) 2018-02-09 2022-04-19 Delta Electronics, Inc. Conversion circuit
US10734882B2 (en) * 2018-02-09 2020-08-04 Delta Electronics, Inc. Conversion circuit
US10784768B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit and conversion circuitry
US10784770B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit
US11201613B2 (en) * 2018-07-31 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Driver circuit and method of operating the same
TWI715167B (zh) * 2018-08-28 2021-01-01 美商高效電源轉換公司 基於GaN的高電流驅動器之故障安全停機技術
US10707840B2 (en) * 2018-09-26 2020-07-07 Infineon Technologies Ag Power stage with sequential power transistor gate charging
US10601302B1 (en) 2019-04-04 2020-03-24 Navitas Semiconductor, Inc. Bootstrap power supply circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128162A (ja) * 2002-10-01 2004-04-22 Mitsubishi Electric Corp 半導体装置
JP2011082967A (ja) * 2009-09-10 2011-04-21 Semiconductor Energy Lab Co Ltd 半導体装置
KR20170092605A (ko) * 2014-12-09 2017-08-11 메루스 오디오 에이피에스 전력 트랜지스터들을 위한 조절된 하이 사이드 게이트 드라이버 회로

Also Published As

Publication number Publication date
US20230275575A1 (en) 2023-08-31
KR102213409B1 (ko) 2021-02-09
TWI723470B (zh) 2021-04-01
TW202021246A (zh) 2020-06-01
US11677393B2 (en) 2023-06-13
US20210367590A1 (en) 2021-11-25
US11955955B2 (en) 2024-04-09
CN110784199A (zh) 2020-02-11
CN110784199B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US11201613B2 (en) Driver circuit and method of operating the same
US8593211B2 (en) System and apparatus for driver circuit for protection of gates of GaN FETs
US7586721B2 (en) ESD detection circuit
JP5315026B2 (ja) 半導体装置
US9819260B2 (en) Integrated circuit charge pump with failure protection
JP2006352839A (ja) 高電圧双方向半導体スイッチのための駆動回路
US9502892B2 (en) Electrostatic discharge protection circuit and related method
US10122362B2 (en) Dynamic biasing circuitry for level-shifter circuitry
US20140320197A1 (en) Gate driver circuit
CN105575960B (zh) 用于芯片上静电放电保护方案的方法及电路
US9595967B2 (en) Level shift circuit and driver circuit
US8729927B2 (en) Cascode drive circuitry
US8971071B2 (en) Driver circuit and inverter circuit
US10608629B2 (en) Driving circuit of a power circuit
US20150236635A1 (en) Inverter output circuit
US20080169863A1 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
US9705315B2 (en) Protection circuit for preventing an over-current from an output stage
KR102213409B1 (ko) 구동기 회로 및 그 동작 방법
US11057031B1 (en) Reliability in start up sequence for D-mode power FET driver
US11057030B1 (en) Reliability in start up sequence for D-mode power FET driver
CN111884490B (zh) 电力电路以及集成电路
JP2021087233A (ja) 短絡判定装置
JP2009171551A (ja) 半導体出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant