JP2013257545A5 - 表示装置 - Google Patents

Claims (4)

1. 第１の配線と、
   スイッチと、
   前記スイッチを駆動する第２の配線と、
   前記スイッチを介して入力された前記第１の配線の電位を記憶するメモリと、
   前記メモリの一方の出力がゲートに入力される第１のトランジスタと、
   前記メモリの他方の出力がゲートに入力される第２のトランジスタと、
   前記第１のトランジスタのソースまたはドレインの一方、および前記第２のトランジスタのソースまたはドレインの一方と電気的に接続する表示素子と、
   前記第１のトランジスタのソースまたはドレインの他方、および前記第２のトランジスタのソースまたはドレインの他方と電気的に接続する第３の配線と、を有し、
   前記第１のトランジスタの極性は、前記第２のトランジスタの極性と異なり、
   前記メモリの他方の出力は、前記メモリの一方の出力の反転出力である表示装置。
2. 第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第６の配線と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、メモリと、表示素子と、を有し、
   前記メモリは、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、を有し、
   前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続し、
   前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第３の配線と電気的に接続し、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続し、
   前記第２のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのゲート、前記第５のトランジスタのソースまたはドレインの一方、前記第６のトランジスタのソースまたはドレインの一方、前記第８のトランジスタのゲートおよび前記第９のトランジスタのゲートと電気的に接続し、
   前記第５のトランジスタのソースまたはドレインの他方は、前記第５の配線と電気的に接続し、
   前記第５のトランジスタのゲートは、前記第３のトランジスタのゲート、前記第６のトランジスタのゲート、前記第８のトランジスタのソースまたはドレインの一方および前記第９のトランジスタのソースまたはドレインの一方と電気的に接続し、
   前記第６のトランジスタのソースまたはドレインの他方は、前記第７のトランジスタのソースまたはドレインの一方と電気的に接続し、
   前記第７のトランジスタのゲートは、前記第２の配線と電気的に接続し、
   前記第４の配線は、前記第７のトランジスタのソースまたはドレインの他方および前記第９のトランジスタのソースまたはドレインの他方と電気的に接続し、
   前記第８のトランジスタのソースまたはドレインの他方は、前記第３の配線と電気的に接続し、
   前記表示素子は、前記第３のトランジスタのソースまたはドレインの一方、および前記第４のトランジスタのソースまたはドレインの一方と電気的に接続し、
   前記第６の配線は、前記第３のトランジスタのソースまたはドレインの他方、および前記第４のトランジスタのソースまたはドレインの他方と電気的に接続し、
   前記第３のトランジスタの極性は、前記第４のトランジスタの極性と異なる表示装置。
3. 請求項２において、
   前記第３の配線または第４の配線の一方は、正の電源線であり、
   前記第３の配線または第４の配線の他方は、０Ｖまたは負の電源線である表示装置。
4. 請求項２または請求項３において、
   前記第１のトランジスタ、前記第２のトランジスタ、前記第５のトランジスタおよび前記第８のトランジスタの極性は、前記第３のトランジスタの極性と同じであり、
   前記第６のトランジスタ、前記第７のトランジスタおよび前記第９のトランジスタの極性は、前記第４のトランジスタの極性と同じである表示装置。