JP2016502287A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016502287A5 JP2016502287A5 JP2015549601A JP2015549601A JP2016502287A5 JP 2016502287 A5 JP2016502287 A5 JP 2016502287A5 JP 2015549601 A JP2015549601 A JP 2015549601A JP 2015549601 A JP2015549601 A JP 2015549601A JP 2016502287 A5 JP2016502287 A5 JP 2016502287A5
- Authority
- JP
- Japan
- Prior art keywords
- die
- link
- routing
- dies
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims 7
- 238000005192 partition Methods 0.000 claims 6
- 235000009808 lpulo Nutrition 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
Claims (16)
- インターポーザと、
前記インターポーザの表面に設けられ、前記インターポーザの1つ以上の金属層を介して接続される複数のダイと、
前記複数のダイ間でパケットをルーティングするマルチホップネットワークであって、前記マルチホップネットワークは、ルータパーティションとリンクパーティションとを備え、前記ルータパーティションは、前記複数のダイのうち少なくとも1つのダイのサブセットの各ダイに設けられたルーティングロジックを備え、前記リンクパーティションは、前記インターポーザの前記1つ以上の金属層を含む、マルチホップネットワークと、を備える、
電子アセンブリ。 - 前記複数のダイは、垂直積層されたダイのセットを含む、請求項1に記載の電子アセンブリ。
- 前記垂直積層されたダイのセットは、前記サブセットのうち第1のダイを含み、
前記リンクパーティションは、前記垂直積層されたダイのセット用のオンダイの相互接続部をさらに含み、
前記第1のダイの前記ルーティングロジックは、前記オンダイの相互接続部を用いて、パケットを、前記垂直積層されたダイのセットのデバイス間でルーティングする、請求項2に記載の電子アセンブリ。 - 前記オンダイの相互接続部は、前記垂直積層されたダイのセットのうち複数のダイを相互接続するシリコン貫通ビア(TSV)を含む、請求項3に記載の電子アセンブリ。
- 前記垂直積層されたダイのセットのうち少なくとも1つのダイは、前記第1のダイと、前記インターポーザの前記表面との間に設けられており、
前記リンクパーティションは、前記第1のダイを前記インターポーザに接続する、前記垂直積層されたセットの1つ以上のシリコン貫通ビア(TSV)を備える、請求項3に記載の電子アセンブリ。 - 前記第1のダイは、非ルーティングのハードコードされたロジック、メモリ及びプロセッサのうち少なくとも1つの回路をさらに含む、請求項3に記載の電子アセンブリ。
- 前記垂直積層されたダイのセットは、前記サブセットのうち第1のダイと、前記サブセットのうち第2のダイと、を含み、前記第1のダイは、前記ルーティングロジックの第1の部分を実装しており、前記第2のダイは、前記ルーティングロジックの第2の部分を実装している、請求項2に記載の電子アセンブリ。
- 前記複数のダイは、第1のダイと第2のダイとを含み、前記第1のダイは、前記サブセット内に含まれており、前記ルーティングロジックを実装しており、前記第2のダイは、前記ルーティングロジックを有しておらず、前記第1のダイおよび第2のダイは、前記インターポーザの1つ以上の金属層の配線を含むポイントツーポイントリンクを介して結合されている、請求項1に記載の電子アセンブリ。
- 前記ルーティングロジックはハードコードされている、請求項1に記載の電子アセンブリ。
- 前記ルーティングロジックはプログラム可能である、請求項1に記載の電子アセンブリ。
- 前記ルーティングロジックはルーティングテーブルを備える、請求項1に記載の電子アセンブリ。
- 前記ルーティングテーブルはプログラム可能である、請求項11に記載の電子アセンブリ。
- 複数のダイのうち第1のダイから前記複数のダイのうち第2のダイへ第1のリンクを介して第1のパケットを送信することであって、前記複数のダイは、インターポーザの金属層を介してマルチホップネットワーク内で接続されており、前記第1のリンクは前記インターポーザの1つ以上の金属層を実装する、ことと、
前記第2のダイのルーティングロジックを用いて、前記第1のパケット用のルーティングパス内の次のホップとして第3のダイを決定することと、
前記第2のダイから前記第3のダイへ第2のリンクを介して前記第1のパケットを送信することであって、前記第2のリンクは前記インターポーザの1つ以上の金属層を実装する、ことと、を含む、方法。 - 前記第2のダイは、垂直積層されたダイのセットの複数のダイのうちの1つであり、
前記方法は、
前記第2のダイのルーティングロジックで、前記垂直積層されたダイのセットのシリコン貫通ビアを含む第3のリンクを介して、前記垂直積層されたダイのセットの別のダイから第2のパケットを受信することと、
前記第2のダイの前記ルーティングロジックを用いて、前記第2のパケット用のルーティングパス内の次のホップとして第4のダイを決定することと、
前記第2のダイから前記第4のダイへ第4のリンクを介して前記第2のパケットを送信することであって、前記第4のリンクは前記インターポーザの1つ以上の金属層を実装する、ことと、をさらに含む、請求項13に記載の方法。 - 前記第1のパケット用のルーティングパス内の次のホップとして第3のダイを決定することは、前記ルーティングロジックに関連するルーティングテーブルを用いて、前記次のホップとして前記第3のダイを決定することを含む、請求項13に記載の方法。
- 前記ルーティングテーブルをプログラミングすることを含む、請求項15に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/726,142 US9065722B2 (en) | 2012-12-23 | 2012-12-23 | Die-stacked device with partitioned multi-hop network |
US13/726,142 | 2012-12-23 | ||
PCT/US2013/075956 WO2014100090A1 (en) | 2012-12-23 | 2013-12-18 | Die-stacked device with partitioned multi-hop network |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016502287A JP2016502287A (ja) | 2016-01-21 |
JP2016502287A5 true JP2016502287A5 (ja) | 2017-02-02 |
JP6101821B2 JP6101821B2 (ja) | 2017-03-22 |
Family
ID=50974600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015549601A Active JP6101821B2 (ja) | 2012-12-23 | 2013-12-18 | 分割されたマルチホップネットワークを有するダイ積層デバイス |
Country Status (6)
Country | Link |
---|---|
US (2) | US9065722B2 (ja) |
EP (1) | EP2936554B1 (ja) |
JP (1) | JP6101821B2 (ja) |
KR (1) | KR102035258B1 (ja) |
CN (1) | CN104885212B (ja) |
WO (1) | WO2014100090A1 (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9065722B2 (en) | 2012-12-23 | 2015-06-23 | Advanced Micro Devices, Inc. | Die-stacked device with partitioned multi-hop network |
US9354990B2 (en) * | 2013-09-11 | 2016-05-31 | International Business Machines Corporation | Coordination of spare lane usage between link partners |
DE112013007734B4 (de) * | 2013-12-26 | 2023-03-30 | Intel Corporation | Geräte, verfahren und systeme zum identifizieren eines protokolls, das eine physikalische verbindung nutzt |
US9558143B2 (en) * | 2014-05-09 | 2017-01-31 | Micron Technology, Inc. | Interconnect systems and methods using hybrid memory cube links to send packetized data over different endpoints of a data handling device |
US9330433B2 (en) | 2014-06-30 | 2016-05-03 | Intel Corporation | Data distribution fabric in scalable GPUs |
JP6313140B2 (ja) * | 2014-06-30 | 2018-04-18 | 株式会社東芝 | 通信装置及びマルチホッピングネットワーク |
US9236328B1 (en) * | 2014-10-27 | 2016-01-12 | International Business Machines Corporation | Electrical and optical through-silicon-via (TSV) |
US9287208B1 (en) * | 2014-10-27 | 2016-03-15 | Intel Corporation | Architecture for on-die interconnect |
JP6362524B2 (ja) * | 2014-11-28 | 2018-07-25 | イビデン株式会社 | 半導体装置及びその製造方法 |
US9971733B1 (en) | 2014-12-04 | 2018-05-15 | Altera Corporation | Scalable 2.5D interface circuitry |
US9666562B2 (en) * | 2015-01-15 | 2017-05-30 | Qualcomm Incorporated | 3D integrated circuit |
US10116557B2 (en) * | 2015-05-22 | 2018-10-30 | Gray Research LLC | Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network |
US9693124B2 (en) * | 2015-06-09 | 2017-06-27 | Oracle International Corporation | Macro-switch with a buffered switching matrix |
US9761533B2 (en) | 2015-10-16 | 2017-09-12 | Xilinx, Inc. | Interposer-less stack die interconnect |
KR102379704B1 (ko) | 2015-10-30 | 2022-03-28 | 삼성전자주식회사 | 반도체 패키지 |
US20170153892A1 (en) * | 2015-11-30 | 2017-06-01 | Intel Corporation | Instruction And Logic For Programmable Fabric Hierarchy And Cache |
US9837391B2 (en) * | 2015-12-11 | 2017-12-05 | Intel Corporation | Scalable polylithic on-package integratable apparatus and method |
US9946674B2 (en) * | 2016-04-28 | 2018-04-17 | Infineon Technologies Ag | Scalable multi-core system-on-chip architecture on multiple dice for high end microcontroller |
US10304802B2 (en) | 2016-05-02 | 2019-05-28 | International Business Machines Corporation | Integrated wafer-level processing system |
US9871020B1 (en) * | 2016-07-14 | 2018-01-16 | Globalfoundries Inc. | Through silicon via sharing in a 3D integrated circuit |
EP3497722B1 (en) * | 2016-08-15 | 2021-02-24 | Xilinx, Inc. | Standalone interface for stacked silicon interconnect (ssi) technology integration |
US10784121B2 (en) * | 2016-08-15 | 2020-09-22 | Xilinx, Inc. | Standalone interface for stacked silicon interconnect (SSI) technology integration |
US10068879B2 (en) | 2016-09-19 | 2018-09-04 | General Electric Company | Three-dimensional stacked integrated circuit devices and methods of assembling the same |
US10580757B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Face-to-face mounted IC dies with orthogonal top interconnect layers |
KR102393946B1 (ko) * | 2016-10-07 | 2022-05-03 | 엑셀시스 코포레이션 | 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이 |
US10672745B2 (en) * | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D processor |
CN112506568A (zh) * | 2016-12-31 | 2021-03-16 | 英特尔公司 | 用于异构计算的系统、方法和装置 |
US10587534B2 (en) | 2017-04-04 | 2020-03-10 | Gray Research LLC | Composing cores and FPGAS at massive scale with directional, two dimensional routers and interconnection networks |
US10496561B2 (en) * | 2017-04-18 | 2019-12-03 | Advanced Micro Devices, Inc. | Resilient vertical stacked chip network for routing memory requests to a plurality of memory dies |
US11604754B2 (en) * | 2017-05-25 | 2023-03-14 | Advanced Micro Devices, Inc. | Method and apparatus of integrating memory stacks |
KR102395446B1 (ko) * | 2017-09-28 | 2022-05-10 | 삼성전자주식회사 | 적층형 반도체 장치, 이를 포함하는 시스템 및 적층형 반도체 장치에서의 신호 전송 방법 |
US10936221B2 (en) | 2017-10-24 | 2021-03-02 | Micron Technology, Inc. | Reconfigurable memory architectures |
US11281608B2 (en) | 2017-12-11 | 2022-03-22 | Micron Technology, Inc. | Translation system for finer grain memory architectures |
US10534545B2 (en) * | 2017-12-20 | 2020-01-14 | International Business Machines Corporation | Three-dimensional stacked memory optimizations for latency and power |
KR20200112851A (ko) | 2017-12-22 | 2020-10-05 | 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 | 나노스케일 정렬된 삼차원 적층 집적 회로 |
US11569173B2 (en) * | 2017-12-29 | 2023-01-31 | Intel Corporation | Bridge hub tiling architecture |
US10685947B2 (en) | 2018-01-12 | 2020-06-16 | Intel Corporation | Distributed semiconductor die and package architecture |
US10742217B2 (en) | 2018-04-12 | 2020-08-11 | Apple Inc. | Systems and methods for implementing a scalable system |
US10505548B1 (en) * | 2018-05-25 | 2019-12-10 | Xilinx, Inc. | Multi-chip structure having configurable network-on-chip |
US20200006306A1 (en) * | 2018-07-02 | 2020-01-02 | Shanghai Denglin Technologies Co. Ltd | Configurable random-access memory (ram) array including through-silicon via (tsv) bypassing physical layer |
US11222884B2 (en) | 2018-11-28 | 2022-01-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout design methodology for stacked devices |
US10666264B1 (en) * | 2018-12-13 | 2020-05-26 | Micron Technology, Inc. | 3D stacked integrated circuits having failure management |
US11672111B2 (en) | 2018-12-26 | 2023-06-06 | Ap Memory Technology Corporation | Semiconductor structure and method for manufacturing a plurality thereof |
US11417628B2 (en) | 2018-12-26 | 2022-08-16 | Ap Memory Technology Corporation | Method for manufacturing semiconductor structure |
US11476241B2 (en) * | 2019-03-19 | 2022-10-18 | Micron Technology, Inc. | Interposer, microelectronic device assembly including same and methods of fabrication |
US11036660B2 (en) * | 2019-03-28 | 2021-06-15 | Intel Corporation | Network-on-chip for inter-die and intra-die communication in modularized integrated circuit devices |
US11282824B2 (en) * | 2019-04-23 | 2022-03-22 | Xilinx, Inc. | Multi-chip structure including a memory die stacked on die having programmable integrated circuit |
CN115567451A (zh) * | 2019-06-04 | 2023-01-03 | 华为技术有限公司 | 一种转发报文的方法、装置和网络设备 |
US11264361B2 (en) * | 2019-06-05 | 2022-03-01 | Invensas Corporation | Network on layer enabled architectures |
US10879903B2 (en) * | 2019-06-28 | 2020-12-29 | Intel Corporation | Distributed I/O interfaces in modularized integrated circuit devices |
US10991635B2 (en) * | 2019-07-20 | 2021-04-27 | International Business Machines Corporation | Multiple chip bridge connector |
US11804479B2 (en) | 2019-09-27 | 2023-10-31 | Advanced Micro Devices, Inc. | Scheme for enabling die reuse in 3D stacked products |
CN114930524A (zh) * | 2019-10-16 | 2022-08-19 | 华为技术有限公司 | 芯片和集成芯片 |
CN113574656A (zh) * | 2020-02-28 | 2021-10-29 | 华为技术有限公司 | 一种数据处理装置及方法 |
TWI780666B (zh) * | 2020-05-07 | 2022-10-11 | 愛普科技股份有限公司 | 半導體結構及製造複數個半導體結構之方法 |
KR20210143568A (ko) | 2020-05-20 | 2021-11-29 | 에스케이하이닉스 주식회사 | 코어 다이가 제어 다이에 스택된 스택 패키지 |
CN111725188B (zh) * | 2020-07-01 | 2021-12-07 | 无锡中微亿芯有限公司 | 一种硅连接层具有可配置电路的多裸片fpga |
US11609846B2 (en) | 2020-09-11 | 2023-03-21 | Micron Technology, Inc. | Managing workload of programming sets of pages to memory device |
JP7164267B2 (ja) * | 2020-12-07 | 2022-11-01 | インテル・コーポレーション | ヘテロジニアスコンピューティングのためのシステム、方法及び装置 |
US11769731B2 (en) * | 2021-01-14 | 2023-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd | Architecture for computing system package |
CN117424852A (zh) * | 2022-07-18 | 2024-01-19 | 华为技术有限公司 | 一种通信芯片及数据交换装置 |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391917A (en) * | 1993-05-10 | 1995-02-21 | International Business Machines Corporation | Multiprocessor module packaging |
US6189065B1 (en) | 1998-09-28 | 2001-02-13 | International Business Machines Corporation | Method and apparatus for interrupt load balancing for powerPC processors |
US6519674B1 (en) | 2000-02-18 | 2003-02-11 | Chameleon Systems, Inc. | Configuration bits layout |
US7308524B2 (en) | 2003-01-13 | 2007-12-11 | Silicon Pipe, Inc | Memory chain |
US20040153902A1 (en) | 2003-01-21 | 2004-08-05 | Nexflash Technologies, Inc. | Serial flash integrated circuit having error detection and correction |
KR100601881B1 (ko) * | 2004-01-28 | 2006-07-19 | 삼성전자주식회사 | 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법 |
TWI242855B (en) | 2004-10-13 | 2005-11-01 | Advanced Semiconductor Eng | Chip package structure, package substrate and manufacturing method thereof |
US7327600B2 (en) | 2004-12-23 | 2008-02-05 | Unity Semiconductor Corporation | Storage controller for multiple configurations of vertical memory |
US7477535B2 (en) | 2006-10-05 | 2009-01-13 | Nokia Corporation | 3D chip arrangement including memory manager |
GB0620043D0 (en) | 2006-10-10 | 2006-11-22 | Univ Belfast | Improvements relating to the detection of malicious content in date |
JP5616636B2 (ja) | 2006-12-14 | 2014-10-29 | ラムバス・インコーポレーテッド | マルチダイメモリ素子 |
US8423789B1 (en) | 2007-05-22 | 2013-04-16 | Marvell International Ltd. | Key generation techniques |
US7849383B2 (en) | 2007-06-25 | 2010-12-07 | Sandisk Corporation | Systems and methods for reading nonvolatile memory using multiple reading schemes |
US8338267B2 (en) | 2007-07-11 | 2012-12-25 | Sematech, Inc. | Systems and methods for vertically integrating semiconductor devices |
US8156307B2 (en) | 2007-08-20 | 2012-04-10 | Convey Computer | Multi-processor system having at least one processor that comprises a dynamically reconfigurable instruction set |
US8356138B1 (en) | 2007-08-20 | 2013-01-15 | Xilinx, Inc. | Methods for implementing programmable memory controller for distributed DRAM system-in-package (SiP) |
US7623365B2 (en) * | 2007-08-29 | 2009-11-24 | Micron Technology, Inc. | Memory device interface methods, apparatus, and systems |
JP4775969B2 (ja) | 2007-09-03 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
US8059443B2 (en) | 2007-10-23 | 2011-11-15 | Hewlett-Packard Development Company, L.P. | Three-dimensional memory module architectures |
US8064739B2 (en) | 2007-10-23 | 2011-11-22 | Hewlett-Packard Development Company, L.P. | Three-dimensional die stacks with inter-device and intra-device optical interconnect |
US8169808B2 (en) | 2008-01-25 | 2012-05-01 | Micron Technology, Inc. | NAND flash content addressable memory |
US9229887B2 (en) | 2008-02-19 | 2016-01-05 | Micron Technology, Inc. | Memory device with network on chip methods, apparatus, and systems |
US8397084B2 (en) | 2008-06-12 | 2013-03-12 | Microsoft Corporation | Single instance storage of encrypted data |
JP2010021306A (ja) | 2008-07-10 | 2010-01-28 | Hitachi Ltd | 半導体装置 |
US7930661B1 (en) | 2008-08-04 | 2011-04-19 | Xilinx, Inc. | Software model for a hybrid stacked field programmable gate array |
US7872936B2 (en) | 2008-09-17 | 2011-01-18 | Qimonda Ag | System and method for packaged memory |
US8037354B2 (en) | 2008-09-18 | 2011-10-11 | Honeywell International Inc. | Apparatus and method for operating a computing platform without a battery pack |
US7796446B2 (en) | 2008-09-19 | 2010-09-14 | Qimonda Ag | Memory dies for flexible use and method for configuring memory dies |
US20100162065A1 (en) | 2008-12-19 | 2010-06-24 | Unity Semiconductor Corporation | Protecting integrity of data in multi-layered memory with data redundancy |
US20100157644A1 (en) | 2008-12-19 | 2010-06-24 | Unity Semiconductor Corporation | Configurable memory interface to provide serial and parallel access to memories |
US20100167100A1 (en) | 2008-12-26 | 2010-07-01 | David Roger Moore | Composite membrane and method for making |
US8032804B2 (en) | 2009-01-12 | 2011-10-04 | Micron Technology, Inc. | Systems and methods for monitoring a memory system |
US8127185B2 (en) * | 2009-01-23 | 2012-02-28 | Micron Technology, Inc. | Memory devices and methods for managing error regions |
US8977805B2 (en) | 2009-03-25 | 2015-03-10 | Apple Inc. | Host-assisted compaction of memory blocks |
US8451014B2 (en) | 2009-09-09 | 2013-05-28 | Advanced Micro Devices, Inc. | Die stacking, testing and packaging for yield |
US8492905B2 (en) * | 2009-10-07 | 2013-07-23 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
US8661184B2 (en) | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
CA2791931A1 (en) | 2010-03-22 | 2011-09-29 | Mosaid Technologies Incorporated | Composite semiconductor memory device with error correction |
US8519739B1 (en) | 2010-05-03 | 2013-08-27 | ISC8 Inc. | High-speed processor core comprising direct processor-to-memory connectivity |
JP2013533571A (ja) | 2010-06-25 | 2013-08-22 | シンボリック・ロジック・リミテッド | メモリデバイス |
US8105875B1 (en) | 2010-10-14 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for bonding dies onto interposers |
US8407245B2 (en) | 2010-11-24 | 2013-03-26 | Microsoft Corporation | Efficient string pattern matching for large pattern sets |
US9064715B2 (en) | 2010-12-09 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Networking packages based on interposers |
US8615694B2 (en) | 2011-02-07 | 2013-12-24 | Texas Instruments Incorporated | Interposer TAP boundary register coupling stacked die functional input/output data |
US8700951B1 (en) | 2011-03-09 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata |
US9704766B2 (en) | 2011-04-28 | 2017-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers of 3-dimensional integrated circuit package systems and methods of designing the same |
US20120290793A1 (en) | 2011-05-10 | 2012-11-15 | Jaewoong Chung | Efficient tag storage for large data caches |
US9164147B2 (en) | 2011-06-16 | 2015-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for 3D IC test |
GB2493195A (en) * | 2011-07-28 | 2013-01-30 | St Microelectronics Res & Dev | Address translation and routing between dies in a system in package. |
JP5524144B2 (ja) | 2011-08-08 | 2014-06-18 | 株式会社東芝 | key−valueストア方式を有するメモリシステム |
US8793467B2 (en) | 2011-09-30 | 2014-07-29 | Pure Storage, Inc. | Variable length encoding in a storage system |
US20130073755A1 (en) | 2011-09-20 | 2013-03-21 | Advanced Micro Devices, Inc. | Device protocol translator for connection of external devices to a processing unit package |
JP5694101B2 (ja) | 2011-09-20 | 2015-04-01 | 株式会社東芝 | メモリ・デバイス、ホスト・デバイス |
US9100348B2 (en) * | 2011-10-03 | 2015-08-04 | Intel Corporation | Managing sideband routers in on-die system fabric |
WO2013081633A1 (en) | 2011-12-02 | 2013-06-06 | Intel Corporation | Stacked memory allowing variance in device interconnects |
KR20130071884A (ko) * | 2011-12-21 | 2013-07-01 | 삼성전자주식회사 | 다이 패키지 및 이를 포함하는 시스템 |
US8778734B2 (en) * | 2012-03-28 | 2014-07-15 | Advanced Micro Devices, Inc. | Tree based adaptive die enumeration |
CN104205234B (zh) | 2012-03-30 | 2017-07-11 | 英特尔公司 | 用于存储器电路测试引擎的通用数据加扰器 |
US9030253B1 (en) * | 2012-05-30 | 2015-05-12 | Altera Corporation | Integrated circuit package with distributed clock network |
US9697147B2 (en) | 2012-08-06 | 2017-07-04 | Advanced Micro Devices, Inc. | Stacked memory device with metadata management |
US20140040532A1 (en) | 2012-08-06 | 2014-02-06 | Advanced Micro Devices, Inc. | Stacked memory device with helper processor |
US8922243B2 (en) | 2012-12-23 | 2014-12-30 | Advanced Micro Devices, Inc. | Die-stacked memory device with reconfigurable logic |
US8546955B1 (en) * | 2012-08-16 | 2013-10-01 | Xilinx, Inc. | Multi-die stack package |
US8737108B2 (en) | 2012-09-25 | 2014-05-27 | Intel Corporation | 3D memory configurable for performance and power |
US9515899B2 (en) | 2012-12-19 | 2016-12-06 | Veritas Technologies Llc | Providing optimized quality of service to prioritized virtual machines and applications based on quality of shared resources |
US9065722B2 (en) | 2012-12-23 | 2015-06-23 | Advanced Micro Devices, Inc. | Die-stacked device with partitioned multi-hop network |
US9170948B2 (en) | 2012-12-23 | 2015-10-27 | Advanced Micro Devices, Inc. | Cache coherency using die-stacked memory device with logic die |
US9201777B2 (en) | 2012-12-23 | 2015-12-01 | Advanced Micro Devices, Inc. | Quality of service support using stacked memory device with logic die |
US9135185B2 (en) | 2012-12-23 | 2015-09-15 | Advanced Micro Devices, Inc. | Die-stacked memory device providing data translation |
US9286948B2 (en) | 2013-07-15 | 2016-03-15 | Advanced Micro Devices, Inc. | Query operations for stacked-die memory device |
-
2012
- 2012-12-23 US US13/726,142 patent/US9065722B2/en active Active
-
2013
- 2013-12-18 WO PCT/US2013/075956 patent/WO2014100090A1/en active Application Filing
- 2013-12-18 KR KR1020157016648A patent/KR102035258B1/ko active IP Right Grant
- 2013-12-18 CN CN201380066498.5A patent/CN104885212B/zh active Active
- 2013-12-18 JP JP2015549601A patent/JP6101821B2/ja active Active
- 2013-12-18 EP EP13865761.4A patent/EP2936554B1/en active Active
-
2015
- 2015-05-18 US US14/715,023 patent/US9825843B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016502287A5 (ja) | ||
JP2014523645A5 (ja) | ||
Akbari et al. | AFRA: A low cost high performance reliable routing for 3D mesh NoCs | |
Matsutani et al. | Low-latency wireless 3D NoCs via randomized shortcut chips | |
TW201222769A (en) | Multichip module for communications | |
Ebrahimi et al. | DyXYZ: Fully adaptive routing algorithm for 3D NoCs | |
US9584401B2 (en) | Switchless network topology system for parallel computation and method thereof | |
JP6528592B2 (ja) | 半導体装置 | |
JP2016516331A5 (ja) | ||
Bahmani et al. | A 3D-NoC router implementation exploiting vertically-partially-connected topologies | |
CN102882783B (zh) | 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 | |
TW201203498A (en) | Semiconductor chip package and method of manufacturing the same | |
Agyeman et al. | Low power heterogeneous 3d networks-on-chip architectures | |
Agyeman et al. | Heterogeneous 3d network-on-chip architectures: area and power aware design techniques | |
Lee et al. | A deadlock-free routing algorithm requiring no virtual channel on 3D-NoCs with partial vertical connections | |
CN104052663A (zh) | 一种大规模片上芯片互联方法及实现互联结构的路由算法 | |
Zhu et al. | An adaptive routing algorithm for 3D mesh NoC with limited vertical bandwidth | |
CN105095148B (zh) | 一种混合型三维片上网络 | |
CN103473210A (zh) | 多芯核三维芯片的拓扑系统和数据包路由方法 | |
CN104539533B (zh) | 依据3D NoC中每一层TSV连接状况建立通道表的方法及其应用 | |
Matos et al. | Performance evaluation of hierarchical NoC topologies for stacked 3D ICs | |
Qian et al. | From 2D to 3D NoCs: A case study on worst-case communication performance | |
KR20160069275A (ko) | 관통 비아 및 메탈 레이어를 이용하여 전기적 연결을 갖는 반도체 장치 및 그 적층 방법 | |
JP6874355B2 (ja) | 電子回路装置 | |
Salamat et al. | An adaptive, low restrictive and fault resilient routing algorithm for 3d network-on-chip |