CN102882783B - 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 - Google Patents
基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 Download PDFInfo
- Publication number
- CN102882783B CN102882783B CN201210380255.6A CN201210380255A CN102882783B CN 102882783 B CN102882783 B CN 102882783B CN 201210380255 A CN201210380255 A CN 201210380255A CN 102882783 B CN102882783 B CN 102882783B
- Authority
- CN
- China
- Prior art keywords
- node
- tsv
- routing
- communication
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开一种基于TSV的三维集成电路的片上网络的拓扑架构及路由方法,该架构至少包括一TSV通信节点及多个普通路由节点,该TSV通信节点挂载TSV纵向通信系统,该普通路由节点挂载该片上网络系统所需的IP核资源,该多个普通路由节点包围该TSV通信节点,通过本发明,实现了一种符合当前TSV技术参数的NoC三维拓扑结构,并基于该架构,实现了基于确定性XY路由算法的拓展路由方法,提高了NoC系统的可靠性。
Description
技术领域
本发明涉及一种三维集成电路的片上网络的拓扑架构及路由方法,特别是涉及一种基于TSV(ThroughSiliconVia,直通晶硅穿孔)的三维集成电路的片上网络的拓扑架构及路由方法。
背景技术
在摩尔定律驱动下,为了继续增强集成电路芯片的性能,设计师们开始将不同功能的模块集中在同一块芯片上,从而形成了片上系统(SystemonChip,SoC)的结构,21世纪以来,集成电路制造工艺技术水平持续快速发展,使得集成电路中晶体管的特征尺寸进入了纳米级,单个芯片上集成的知识产权核(IntellectualProperty,IP)数量也在快速增多,数量众多的IP核集成到单个芯片上能够使得其实现的功能更加强大,但是也给IP核之间的互联提出了更多的问题与挑战。IP核的增多使得传统SoC所采用的基于共享总线的通信方式趋于通信瓶颈,其扩展性差的特点已经满足不了未来的设计需求。片上网络(NetworkonChip,NoC)能满足众多IP的通信互联,成为发展的方向。
同时,三维集成技术使得集成电路拥有更高的IP核密度、更高的带宽、更低的功耗以及更小的体积。但是高集成度带来的高功耗密度以及制造工艺的复杂化的结果就是系统的可靠性将会显著下降。因此,实有必要提出一种技术手段,以提高3D-IC的可靠性。
发明内容
为克服上述现有技术存在的不足,本发明之目的在于提供一种基于TSV的三维集成电路的片上网络的拓扑结构及路由方法,实现了一种符合当前TSV技术参数的NoC三维拓扑结构,并基于该架构,实现了基于确定性XY路由算法的拓展路由方法,提高了系统的可靠性。
为达上述及其它目的,本发明提供一种基于TSV的三维集成电路的片上网络的拓扑架构,该架构至少包括一TSV通信节点及多个普通路由节点,该TSV通信节点挂载TSV纵向通信系统,该普通路由节点挂载该片上网络系统所需的IP核资源,该多个普通路由节点包围该TSV通信节点。
进一步地,该普通路由节点与该TSV通信节点的比值不低于8:1。
进一步地,该架构为九宫格架构。
为达到上述及其他目的,本发明还提供一种基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,包括如下步骤:
各路由判定是否需要进行层间路由通信;
若需要进行层间路由通信,则将数据包转发到最近的TSV通信节点上;以及
若目的节点和当前节点在同一层上,则按照最简单的维序XY路由进行层内路由转发。
进一步地,TSV通信节点的路由方法包括如下步骤:
判断是否是进行层间通信;
若是,则转入网络接口,否则进行层内通信路由。
进一步地,与该TSV通信节点直接相连的普通通信节点的路由方法包括如下步骤:
判断是否是进行层间通信;
若是,则转向预设节点方向,否则进行层内通信路由。
与该TSV通信节点斜向相连的普通通信节点的路由方法包括如下步骤:
判断是否是进行层间通信;
若是则判断是否进行容错路由,若否,则进行层内通信路由;
若进行容错路由,则转向相邻层间通信节点方向,否则,转向预设节点方向。
进一步地,该容错路由分为角节点、边节点和中间节点出错三种情况。
进一步地,该角节点的容错路径为其相邻节点到斜向节点的路径。
进一步地,该边节点的容错路径为其相邻节点经斜向节点到相邻节点的路径。
进一步地,该中间结点的容错路由采用禁止转向技术,令最右上角的节点转向功能丧失,该中间节点只能东西或南北向进行数据转发。
与现有技术相比,本发明一种基于TSV的三维集成电路的片上网络的拓扑结构及路由方法,通过设计九宫格的拓扑架构,并基于该架构,设计了基于确定性XY路由算法的拓展路由方法,实现了一种符合当前TSV技术参数的NoC三维拓扑结构模型,另外,由于NoC的集成度较高,路由器一旦出错将会导致整片芯片报废,本发明还对这种结构的重构容错路由算法进行了设计,通过对TSV通信节点和普通IP核节点的分别容错,能够完全地解决单个路由节点发生故障而导致无法工作的问题。
附图说明
图1为本发明中含有TSV纵向通信节点的结构示意图;
图2为本发明之基于TSV的三维集成电路的片上网络的拓扑架构示意图;
图3为本发明一种基于TSV的三维集成电路的片上网络的拓扑结构的路由方法的步骤流程图;
图4为TSV通信节点的路由方法的流程图;
图5为与TSV通信节点直接相连的普通通信节点的路由方法的流程图;
图6为与TSV通信节点斜向相连的普通通信节点的路由方法的流程图;
图7为本发明中三种出错情况示意图;
图8为角节点容错需要注意的转向示意图;
图9为边节点容错需要注意的转向示意图;
图10为中间节点的容错路径示意图;
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
由前述可知,传统的理想的3D-Mesh空间网状结构是不适用于基于TSV的三维集成技术。考虑到一个多位的数据传输线需要多根TSV,而实际TSV的传输速率是远大于片上传统的层间互联的,所以可将片上网络(NoC)纵向多个信号整合成一个TSV的纵向通信系统,利用这个系统进行纵向的所有通信任务,或者也可以参考串口通信,用一根TSV进行高速串行通信,充分利用TSV高速但价格高的特点。于是,传统3D-Mesh结构中纵向的双向通道将变成一个类似总线系统或者高速串口的结构。而且利用冗余TSV的话,对于32位通道,只需要多加入4根TSV就能将正确的可能性从68%上升到94%,所以将多根TSV整合成一个系统将会是一个比较好的结果。
要把TSV所形成的纵向数据传输系统做为一个IP资源核来处理,并配上相应的网络接口方能接入网络。这样这个路由节点将不能再挂载其他的IP核资源,可以把它称之为“TSV通信节点”,如图1所示。由于TSV通信系统造价较高故有数量限制,另外,挂载了TSV通信系统的通信路由节点无法再挂载普通的IP核,本发明对TSV路由节点在二维横向平面上的分布做出一个解决方案,既不能使节点因为缺少TSV通信节点而导致延迟过大,又不能因为TSV通信节点分配太多导致整体引入的通信节点过多导致最长链路增加。据此,本发明提出“九宫格”架构,如图2所示。
图中节点20为TSV通信节点,挂载TSV纵向通信系统,而节点21则代表着普通路由节点,挂载NoC系统所需的IP核资源。这种“九宫格”架构的普通IP核节点与TSV通信节点的比值在8:1,即让8个普通路由节点包围一个TSV通信节点。如果采用普通的2D-Mesh结构作为横向二维拓扑结构的话,最远的节点仅需要最多经过两次转发就能到达TSV通信节点完成纵向的通信任务。如果比例再高的话将会导致多出的点距离TSV通信节点太远,使其纵向通信能力得到很大的削弱。而如果比例降低,那么需要更多的TSV纵向通信系统满足我们的纵向通信要求。而且在实际应用中,常常会考虑将不同功能的模块或IP簇分开配置在不同的层面上,由此,实际在横向层内的通信量将会是数据量小而且频繁的,至于纵向的层间通信模式将会是数据量大而且不太频繁甚至是突发型的。这两种通信模式的差异导致了对于层内与层间通信的要求也是不尽相同的。层间的这种突发型大数据量传输利用TSV纵向通信系统复用的方法可以使其达到略微平均化的效果,也最大限度使用了TSV纵向通信系统。因此更低的普通通信节点和TSV通信节点的比例其实是不太必要的。
从“九宫格”架构分配TSV通信节点的示意图中可以看到,一共分成了三种节点类型。一种是TSV通信节点,一种是直接与TSV通信节点相连的普通通信节点,而最后一种是与TSV通信节点斜向相邻的普通通信节点。可以发现直接与TSV通信节点相连的普通通信节点与纵向的通信系统联系最为紧密,然后是斜向相邻的;反之,如果是考虑到与层间节点的通信,那么这个顺序将会是斜向相邻更为紧密一些。这种差别其实在实际进行IP核分配的时候也是很有意义的。因为一般IP核都会有不同的层间和层内通信的倾向,这种分类的方式其实也是方便了IP核根据其实际功能在网络中进行分配。所以,这种“九宫格”式的TSV分配架构是比较合理的。
图3为本发明一种基于TSV的三维集成电路的片上网络的拓扑结构的路由方法的步骤流程图。如图3所示,本发明一种基于TSV的三维集成电路的片上网络的拓扑结构的路由方法,包括如下步骤:
步骤301,各路由判定是否需要进行层间路由通信;
步骤302,若需要进行层间路由通信,则将数据包转发到最近的TSV通信节点上;
步骤303,若目的节点和当前节点在同一层上,则按照最简单的维序XY路由进行路由转发。
对于三种节点,则具有不同的路由方法。图4为TSV通信节点的路由方法的流程图。如图4所示,TSV通信节点的路由方法包括如下步骤:判断是否是进行层间通信;若是,则转入网络接口,否则进行层内通信路由。
图5为与TSV通信节点直接相连的普通通信节点的路由方法的流程图。如图5所示,与TSV通信节点直接相连的普通通信节点的路由方法包括如下步骤:判断是否是进行层间通信;若是,则转向预设节点方向,否则进行层内通信路由。
图6为与TSV通信节点斜向相连的普通通信节点的路由方法的流程图。如图6所示,与TSV通信节点斜向相连的普通通信节点的路由方法包括如下步骤:判断是否是进行层间通信;若是则判断是否进行容错路由,若否,则进行层内通信路由;若进行容错路由,则转向相邻层间通信节点方向,否则,转向预设节点方向。
在本发明较佳实施例中,针对单个普通节点出错的容错路由采用与TSV节点出错相同的构想,主要分为角节点71、边节点72和中间节点73出错这三种情况来考虑。如图7所示。
根据本发明所采用的优先x方向的XY维序路由,可以知道有些转向是不会遇到问题的,需要注意的转向分别分析如下:
(1)角节点
角节点71需要注意的转向如图8所示,图中只有实箭头标注的转向才是在角节点发生错误时需要进行容错的路径。可以将容错的路径设定为图中虚线部分。
(2)边节点
边节点72需要注意的转向如图9所示,图中实箭头标注的转向才是在边节点发生错误时需要进行容错的路径。可以将容错的路径设定为图中虚线部分。
(3)中间节点
最为重要和繁琐的容错在于中间节点73。首先在于中间节点比较多,其次是因为中间节点的容错算法如果按照原来的想法简单容错就会因为成环而死锁。所以这里使用了禁止转向技术,让图10中最右上角的节点转向功能丧失,只能东西或南北向进行数据转发,这样就通过打破环来解决死锁的问题。图8为本发明中中间节点容错的路径。可以看到为了避免成环引发死锁,将右上角的节点不参与容错。
可见,本发明一种基于TSV的三维集成电路的片上网络的拓扑结构及路由方法,通过设计九宫格的拓扑架构,并基于该架构,设计了基于确定性XY路由算法的拓展路由方法,实现了一种符合当前TSV技术参数的NoC三维拓扑结构模型,另外,由于NoC的集成度较高,路由器一旦出错将会导致整片芯片报废,本发明还对这种结构的重构容错路由算法进行了设计,通过对TSV通信节点和普通IP核节点的分别容错,能够完全地解决单个路由节点发生故障而导致无法工作的问题。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如权利要求书所列。
Claims (10)
1.一种基于TSV的三维集成电路的片上网络的拓扑架构,其特征在于:该架构至少包括一TSV通信节点及多个普通路由节点,该TSV通信节点挂载TSV纵向通信系统,该TSV通信节点为层间互连的公共节点,该普通路由节点挂载该片上网络系统所需的IP核资源,该多个普通路由节点包围该TSV通信节点。
2.如权利要求1所述的基于TSV的三维集成电路的片上网络的拓扑架构,其特征在于:该普通路由节点与该TSV通信节点的比值不低于8:1。
3.如权利要求2所述的基于TSV的三维集成电路的片上网络的拓扑架构,其特征在于:该架构为九宫格架构。
4.一种基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,包括如下步骤:
各路由判定是否需要进行层间路由通信;
若需要进行层间路由通信,则将数据包转发到最近的TSV通信节点上;以及
若目的节点和当前节点在同一层上,则按照最简单的维序XY路由进行层内路由转发,所述目的节点为接受数据包的节点,所述当前节点即数据包当前所在的节点。
5.如权利要求4所述的基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,其特征在于,TSV通信节点的路由方法包括如下步骤:
判断是否是进行层间通信;
若是,则转入网络接口,否则进行层内通信路由。
6.如权利要求4所述的基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,其特征在于,与TSV通信节点直接相连的普通路由节点的路由方法包括如下步骤:
判断是否是进行层间通信;
若是,则转向预设节点方向,所述预设节点为预设的进行层间通信的节点,否则进行层内通信路由。
7.如权利要求4所述的基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,其特征在于,与TSV通信节点斜向相连的普通路由节点的路由方法包括如下步骤:
判断是否是进行层间通信;
若是则判断是否进行容错路由,若否,则进行层内通信路由;
若进行容错路由,则转向相邻层间通信节点方向,所述相邻层间通信节点为相邻未出故障的节点,否则,转向预设节点方向。
8.如权利要求7所述的基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,其特征在于:角节点的容错路径为其相邻节点到斜向节点的路径。
9.如权利要求7所述的基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,其特征在于:边节点的容错路径为其相邻节点经斜向节点到相邻节点的路径。
10.如权利要求7所述的基于TSV的三维集成电路的片上网络的拓扑架构的路由方法,其特征在于:一中间结点的容错路由采用禁止转向技术,令最右上角的节点转向功能丧失,一中间节点只能东西或南北向进行数据转发。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210380255.6A CN102882783B (zh) | 2012-10-09 | 2012-10-09 | 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210380255.6A CN102882783B (zh) | 2012-10-09 | 2012-10-09 | 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102882783A CN102882783A (zh) | 2013-01-16 |
CN102882783B true CN102882783B (zh) | 2016-01-20 |
Family
ID=47483933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210380255.6A Expired - Fee Related CN102882783B (zh) | 2012-10-09 | 2012-10-09 | 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102882783B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106503333A (zh) * | 2016-10-20 | 2017-03-15 | 桂林电子科技大学 | 一种三维片上网络测试规划方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105450555B (zh) * | 2014-09-26 | 2018-11-30 | 杭州华为数字技术有限公司 | 一种片上网络系统,及片上网络通信链路的建立方法 |
CN104243330B (zh) * | 2014-10-10 | 2017-12-29 | 南京大学 | 一种面向低密度垂直互连的三维片上网络路由器 |
CN104539533B (zh) * | 2014-12-22 | 2017-12-01 | 合肥工业大学 | 依据3D NoC中每一层TSV连接状况建立通道表的方法及其应用 |
CN104579951B (zh) * | 2014-12-29 | 2018-03-23 | 合肥工业大学 | 片上网络中新颖的故障与拥塞模型下的容错方法 |
CN106302209B (zh) * | 2015-06-12 | 2019-11-29 | 华为技术有限公司 | 一种片上网络NoC及数据传输的方法 |
CN107104909B (zh) * | 2017-05-10 | 2021-06-08 | 华南理工大学 | 可容错的专用片上网络拓扑生成方法 |
CN107276920B (zh) * | 2017-07-28 | 2020-01-17 | 南京航空航天大学 | 一种应用于混合三维片上网络的分布式流控系统及方法 |
CN110323218B (zh) * | 2019-06-06 | 2020-11-03 | 安徽工程大学 | 一种面向三维集成电路中tsv的容错架构 |
CN114266127B (zh) * | 2022-03-02 | 2022-05-27 | 联信弘方(北京)科技股份有限公司 | 拓扑图的生成方法、装置、电子设备和存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145147A (zh) * | 2007-10-10 | 2008-03-19 | 山东大学 | 三维多处理器系统芯片 |
CN101420355A (zh) * | 2008-11-28 | 2009-04-29 | 西安邮电学院 | 一种星簇双环片上网络拓扑结构 |
CN102333038A (zh) * | 2011-10-21 | 2012-01-25 | 上海交通大学 | 一种基于片上网络的无死锁路由方法 |
-
2012
- 2012-10-09 CN CN201210380255.6A patent/CN102882783B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145147A (zh) * | 2007-10-10 | 2008-03-19 | 山东大学 | 三维多处理器系统芯片 |
CN101420355A (zh) * | 2008-11-28 | 2009-04-29 | 西安邮电学院 | 一种星簇双环片上网络拓扑结构 |
CN102333038A (zh) * | 2011-10-21 | 2012-01-25 | 上海交通大学 | 一种基于片上网络的无死锁路由方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106503333A (zh) * | 2016-10-20 | 2017-03-15 | 桂林电子科技大学 | 一种三维片上网络测试规划方法 |
CN106503333B (zh) * | 2016-10-20 | 2019-01-25 | 桂林电子科技大学 | 一种三维片上网络测试规划方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102882783A (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102882783B (zh) | 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 | |
Akbari et al. | AFRA: A low cost high performance reliable routing for 3D mesh NoCs | |
CN109376118B (zh) | 具有片上集成网络的可编程逻辑器件 | |
Bahmani et al. | A 3D-NoC router implementation exploiting vertically-partially-connected topologies | |
US10218581B2 (en) | Generation of network-on-chip layout based on user specified topological constraints | |
CN104579951B (zh) | 片上网络中新颖的故障与拥塞模型下的容错方法 | |
CN109587048A (zh) | 一种带有均衡策略的无虚通道容错路由算法 | |
Agyeman et al. | Low power heterogeneous 3d networks-on-chip architectures | |
CN103473210A (zh) | 多芯核三维芯片的拓扑系统和数据包路由方法 | |
Moriam et al. | Fault tolerant deadlock-free adaptive routing algorithms for hexagonal networks-on-chip | |
Taheri et al. | DeFT: A deadlock-free and fault-tolerant routing algorithm for 2.5 D chiplet networks | |
CN105095148A (zh) | 一种混合型三维片上网络 | |
CN104539533B (zh) | 依据3D NoC中每一层TSV连接状况建立通道表的方法及其应用 | |
Zhou et al. | HARS: a high-performance reliable routing scheme for 3D NoCs | |
CN108768864B (zh) | 一种易拓展高容错的数据中心网络拓扑系统 | |
Salamat et al. | An adaptive, low restrictive and fault resilient routing algorithm for 3d network-on-chip | |
Cai et al. | Design and OPNET implementation of routing algorithm in 3D optical network on chip | |
Rusu et al. | RILM: Reconfigurable inter-layer routing mechanism for 3D multi-layer networks-on-chip | |
Cai et al. | Deadlock-free adaptive routing based on the repetitive turn model for 3D network-on-chip | |
CN114205241B (zh) | 一种片上网络的系统 | |
Ebrahimi et al. | A Fault Resilient Routing Algorithm for Sparsely Connected 3D NoCs | |
Ge et al. | A network monitor based dynamic routing scheme for Network on Chip | |
Rose et al. | Fpga implementation of low latency routing algorithm for 3d network on chip | |
CN115905103B (zh) | 一种跨芯片互联系统及自适应路由方法 | |
Liu et al. | A path optimized multicast routing algorithm for 3D network-on-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20211009 |