JP6101821B2 - 分割されたマルチホップネットワークを有するダイ積層デバイス - Google Patents

分割されたマルチホップネットワークを有するダイ積層デバイス Download PDF

Info

Publication number
JP6101821B2
JP6101821B2 JP2015549601A JP2015549601A JP6101821B2 JP 6101821 B2 JP6101821 B2 JP 6101821B2 JP 2015549601 A JP2015549601 A JP 2015549601A JP 2015549601 A JP2015549601 A JP 2015549601A JP 6101821 B2 JP6101821 B2 JP 6101821B2
Authority
JP
Japan
Prior art keywords
die
routing
dies
link
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015549601A
Other languages
English (en)
Other versions
JP2016502287A (ja
JP2016502287A5 (ja
Inventor
エス． トテットディ ミスナ
エス． トテットディ ミスナ
エイチ． ロー ガブリエル
エイチ． ロー ガブリエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2016502287A publication Critical patent/JP2016502287A/ja
Publication of JP2016502287A5 publication Critical patent/JP2016502287A5/ja
Application granted granted Critical
Publication of JP6101821B2 publication Critical patent/JP6101821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/021—Ensuring consistency of routing table updates, e.g. by using epoch numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Description

本開示は、概して、コンピューティングおよびメモリデバイスに関し、より具体的には、インターポーザを介して接続された複数のダイデバイスに関する。
通信およびメモリの帯域幅ならびに待ち時間は、多くの処理システムにおける重大なボトルネックである。これらの性能要因は、処理システムを実装する複数のダイがインターポーザとして既知のシリコン基板に配設されるようなダイ積層技術を用いて、ある程度まで改善され得る。ダイは、シリコン貫通ビア（ＴＳＶ）を用いて垂直に積層され、または、インターポーザの相互接続部もしくは垂直積層および水平積層の両方の組み合わせを用いて水平に積層され得る。水平積層では、インターポーザ内の金属層は、一般的に、一対のダイの間でポイントツーポイント通信を可能にするようにリンクを実装するために使用される。水平に積層されたダイ間の通信を提供するポイントツーポイントリンクの使用は、ダイの数に対応しない。従来の水平積層されたシステムにおけるダイの数の増加は、コストおよび複雑さを大幅に増加させるインターポーザ内の金属層の数の増加や、電力消費、信号待ち時間およびスキュー不一致を大幅に増加させるインターポーザのある特定のトレース長の増加の何れかを要する。
本開示は、添付の図面を参照することによって、より良く理解され、多数の特徴および利点が当業者に明らかになるであろう。
いくつかの実施形態による、ルータパーティションおよびリンクパーティションを備える分割されたマルチホップネットワークを利用する、例示的なダイ積層された処理システムの分解斜視図である。 いくつかの実施形態による、分割されたマルチホップネットワークを利用する別のダイ積層された処理システムの平面図および断面図である。 いくつかの実施形態による、ハイブリッドな分割されたマルチホップネットワークを利用する別の処理システムを示す図である。 いくつかの実施形態による、ダイ積層された処理システムの分割されたマルチホップネットワーク内で利用される例示的なルーティングロジックを示すブロック図である。 いくつかの実施形態による、ダイ積層された処理システム内でルーティングするマルチホップパケットのための例示的な方法を示すフロー図である。 いくつかの実施形態による、集積回路（ＩＣ）デバイスを設計および製造するための方法を示すフロー図である。
異なる図面における同一の符号は、類似または同一の項目を示している。
図１〜６は、マルチホップ通信ネットワークを利用する処理システム、または、他の電子アセンブリにおける改善された処理効率およびより低いコストのための例示的な技術を示す図である。電子アセンブリは、インターポーザに配設された、水平積層されたダイをさらに含んでもよい。電子アセンブリは、垂直積層されたダイをさらに含んでもよい。積層ダイは、メモリデバイスと、処理デバイスと、処理サポートロジックと、を含んでもよい。いくつかの実施形態では、マルチホップ通信ネットワークは、リンクパーティション（ｌｉｎｋ ｐａｒｔｉｔｉｏｎ）と、ルータパーティション（ｒｏｕｔｅｒ ｐａｒｔｉｔｉｏｎ）と、に分割（ｐａｒｔｉｔｉｏｎｅｄ）されている。リンクパーティションは、水平積層されたダイ用のインターポーザの金属層内に少なくとも部分的に実装されている。また、リンクパーティションは、単一のダイ内のダイ内相互接続部によって、かつ、垂直積層されたダイのセットを接続するダイ間相互接続部によって、部分的に実装されてもよい。いくつかの実施形態では、マルチホップネットワークは、リング、メッシュ、トーラス、ファットツリー、および、ｋ変数ｎ立方体等のような様々な従来のネットワークトポロジの何れかで実装されてもよい。他の実施形態では、マルチホップネットワークは、任意のルータおよびリンクが処理システムの必要性によって決定されるように相互接続された「不規則な」トポロジを実装してもよい。ルータパーティションは、インターポーザに配設されたダイのいくつかまたは全てに実装されており、リンクパーティションの相互接続部を介して処理システムの構成要素間でパケットをルーティングする機能をサポートするロジック（ｌｏｇｉｃ）を備えている。ルータパーティションは、固定ルーティングを実装してもよいし、プログラム可能なルーティングテーブルまたは構成可能な論理ブロックを用いて構成可能であってもよい。記載されたネットワーク分割は、インターポーザ内のロジックの欠如にかかわらず、水平積層された処理システム内のマルチホップネットワークの実装形態を容易にする。同様に、マルチホップネットワークは、より少ない数のインターポーザ金属層、および、より短いインターポーザトレースを用いてダイを相互接続することを可能にし、積層されたダイの数が増加するにつれてネットワーク拡張性を改善する。
図１は、いくつかの実施形態による、ルータパーティションおよびリンクパーティションを備えるマルチホップネットワークを利用する、ダイ積層された処理システム１００を示す図である。処理システム１００は、ノートブックまたはタブレットコンピュータや、デスクトップコンピュータや、サーバや、ネットワークルータや、スイッチまたはハブや、コンピューティング対応の携帯電話や、携帯情報端末などを含む様々なコンピューティングシステムの何れかを含むことができる。例示的な処理システム１００は、インターポーザ１０２の表面に配設された複数の水平積層ダイ１０４，１０５，１０６，１０７を含む。ダイ１０７は、ダイ１１１，１１２，１１３をさらに含む垂直ダイスタック１１０の最下位層である。
図示されたダイ１０４〜１０７，１１１〜１１３は、例えば、中央処理装置（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、デジタル信号プロセッサ（ＤＳＰ）などの、任意の様々なプロセッサコアおよびこれらの組み合わせを含むことができる。また、図示されたダイは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ強誘電体ＲＡＭ（Ｆ−ＲＡＭ）、磁気抵抗ＲＡＭ（ＭＲＡＭ）などのメモリアーキテクチャを含むがこれらに限定されない、任意の様々なストレージデバイスを実装することができる。さらに、図示されたダイ１０４〜１０７，１２４〜１２７は、例えば、ノースブリッジおよびサウスブリッジ機能、入力／出力コントローラ、ネットワークインターフェースなどの、任意の周辺デバイスを含むことができる。また、処理システム１００は、ディスプレイコンポーネントに対する１つ以上の外部インターフェースや、ストレージデバイスや、入力デバイス（例えば、マウスまたはキーボード）などの、図１に示されない様々な他の構成要素を含むことができる。
いくつかの実施形態では、垂直ダイスタック１１０は、積層ダイ１１１〜１１３が例えばＤＲＡＭ、ＳＲＡＭ、ＲＯＭ等のメモリ回路を実装しており、ダイ１０７が積層ダイ１１１〜１１３のメモリ回路にアクセスするためのハードワイヤードロジックや、後述するルーティングロジックを実装する、積層されたメモリデバイスを備えている。垂直ダイスタック１１０は、様々な３Ｄ集積回路製造プロセスのうち何れかを用いて製造されてもよい。１つの手法では、ダイ１０７，１１１〜１１３の各々は、アクティブデバイスと、アクティブ表面に形成された１つ以上のメタルルーティング層とを有する別個の基板（例えば、バルクシリコン）として実装されている。この手法では、ダイのマトリクスを含むウェハが製造され、薄くされることと、ＴＳＶがバルクシリコンによってエッチングされることとを含む、ウェハオンウェハプロセスを有し得る。次に、複数のウェハは、図示された層構成（例えば、３つのメモリ層用のメモリ回路を備える４つのウェハと、論理層用の論理ダイを備えるウェハと、のスタック）を実現するように積層され、整列され、次いで、熱圧着によって接合される。結果として得られる、積層されたウェハのセットは、個々の３ＤのＩＣデバイスを分離するように単一化される。
ダイオンダイプロセスでは、対応する層を実装するウェハは、最初に単一化される。次いで、ダイは、３ＤのＩＣデバイスを製造するように別々に積層および接合される。ダイオンウェハ手法では、１つ以上の層のウェハは、１つ以上の層のダイを生成するように単一化されており、これらのダイは、別のウェハの対応するダイ面積に整列および結合され、別のウェハは、個々の３ＤのＩＣデバイスを製造するために単一化される。別個のウェハ上にダイ１０７，１２４〜１２７を製造する１つの利点は、論理層（ダイ１０７）を製造するために、メモリダイ（ダイ１１１〜１１３）の製造プロセスとは異なる製造プロセスを使用することが可能になることである。したがって、改善された性能、および、より低い電力消費を提供する製造プロセスは、ダイ１０７を製造する（したがって、ルーティングロジック１２７用のより高速でより低い電力インターフェースロジックおよび回路を提供する）のに使用され得る。一方、改善されたセル密度、および、改善された漏洩制御を提供する製造プロセスは、メモリ層（ダイ１２４〜１２６）を製造する（したがって、積層メモリ用のより高密度でより低い漏洩ビットセルを提供する）のに使用され得る。
別の手法では、層１０７，１１１〜１１３は、単一基板が使用され、例えばイオン遮断プロセス等の層転写プロセスを用いて各ダイ層が先行のダイ層に形成される、モノリシック３Ｄ製造プロセスを用いて製造される。また、積層されたメモリデバイスは、技術の組み合わせを用いて製造され得る。例えば、論理層（ダイ１０７）は、モノリシック３Ｄ技術を用いて製造されてもよく、メモリ層（ダイ１１１〜１１３）は、ダイオンダイまたはウェハオンウェハ技術（逆も同様）を用いて製造されてもよい。結果として得られた論理層スタックおよびメモリ層スタックは、ともに結合され、次いで、インターポーザ基板に結合され得る。
動作中、水平積層されたダイ１０４〜１０７間のダイ間通信は、トレース、ビア、および、インターポーザ１０２の１つ以上の金属層から形成された他の相互接続部を用いて行われる。従来のシステムでは、インターポーザ１０２内の相互接続部から形成された、２つのダイ間のポイントツーポイントリンクは、２つのダイが互いに通信するために必要とされる。上述したように、従来の手法では、ルーティングを実現するために、インターポーザ内の過剰な数の金属層、および、過度に長い相互接続部のうち、１つもしくは両方をもたらす。このような問題を減少または取り除くために、いくつかの実施形態では、処理システム１００は、水平積層されたダイ１０４〜１０７のうち１つ以上のダイのルーティングロジックによって形成されたルータパーティションと、水平積層されたダイ１０４〜１０７を接続するインターポーザ１０２のデバイス間相互接続部、および、垂直積層されたダイ１０７，１１１〜１１３を接続するダイ間相互接続部によって形成されたリンクパーティションと、から構成されたマルチホップネットワーク１０１を実装している。ルータパーティションは、リンクパーティションを形成するダイ間相互接続部とダイ内相互接続部とにわたって、１つ以上のホップ上でパケットをルーティングするルーティング判断を行うために使用されるダイの論理（ｌｏｇｉｃ）および他の回路を備える。リンクパーティションは、１つのダイの送信／受信回路を別のダイの送信／受信回路（「ダイ間相互接続部」）に結合する導体を含む。これらのダイ間相互接続部は、パッド、ピン、ピンインターフェース、金属層、貫通穴、および、インターポーザ１０２上のビアまたは垂直積層されたダイ間のＴＳＶなどの、導電体を含むことができる。また、このようなダイ間相互接続部は、光導体、または、導電体および光導体の両方の組み合わせを含むことができる。リンクパーティションは、例えば、トレース、ビア、貫通孔、パッド、はんだバンプなどを含む導体等のように、同じダイ（「ダイ内相互接続部」）上の送信／受信回路のセットを結合する導体をさらに含むことができる。
説明のために、例示的な処理システム１００では、水平積層されたダイ１０４〜１０７は、ダイ１０４がリンク１１６を介してダイ１０５に接続されており、ダイ１０５がリンク１１７を介してダイ１０６に接続されており、ダイ１０６がリンク１１８を介してダイ１０７に接続されており、ダイ１０７がリンク１１９を介してダイ１０４に接続されている、リングネットワーク内のインターポーザ１０２上に配列されている。リンク１１６〜１１９は、インターポーザ１０２の１つ以上の金属層内に実装されている。さらに、処理システム１００の図示されたリンクパーティションは、複数のＴＳＶ１２２、または、垂直積層されたダイ１０７，１１１〜１１３を相互接続する他の導体によって形成されたリンク１２０を含む。他の実施形態では、リンクパーティションは、図３を参照して以下に詳細に説明するように、特定のダイ上に位置するデバイスを相互接続するオンダイインクを含んでもよい。
いくつかの実施形態では、リンク１１６〜１１９は、メッセージデータがシリアル通信プロセスを用いてリンク１１６〜１１９にわたって送信される、シングルエンドまたは差動シリアルデータリンクとして実装されている。このプロセスでは、メッセージデータは、個々の金属トレース、ビア、貫通孔、ワイヤ、および、リンク１１６〜１１９を構成する他の導体にわたって、１ビットずつ送信される。他の実施形態では、リンク１１６〜１１９は、複数のメッセージデータビットが複数の金属トレース、ワイヤ、ビア、または、リンク１１６〜１１９を構成する他の導体にわたって同時に送信される並列通信プロセスを用いて、これらのリンクにわたってメッセージデータが送信される並列データリンクとして実装される。
図示した例では、水平積層されたダイ１０４〜１０７の各々は、対応するルーティングロジック（ルーティングロジック１２４，１２５，１２６，１２７としてそれぞれ識別される）を含む。ルーティングロジック１２４〜１２７は、マルチホップネットワーク１０１を流れるメッセージパケットを、ともに管理およびルーティングする。これを実現するために、各ダイのルーティングロジックは、ルーティングロジックを実装するダイに接続されたネットワークリンクと関連してメッセージデータをルーティングするために１つ以上の従来または独自のマルチホップルーティングを実装するロジックおよび制御機能を含む。説明のために、ルーティングロジック１２４は、リンク１１６，１１９に接続されており、ルーティングロジック１２５は、リンク１１６，１１７に接続されており、ルーティングロジック１２６は、リンク１１７，１１８に接続されており、ルーティングロジック１２７は、リンク１１８，１１９，１２０に接続されている。いくつかまたは全てのルーティングロジックは、例えば、ＣＰＵ、ＧＰＵ、ＤＳＰ、メモリコントローラなどのように、対応するダイ上に実装された機能デバイスにローカルに接続され得る。したがって、ルーティングロジック１２４〜１２７は、同じダイ上のデバイスと、インターポーザ１０２上に水平に配設され、または、垂直積層された、他のダイ上のルータもしくは他のロジックと、に接続されている。
ルーティングロジック１２４〜１２７の各々は、このルーティング機能をサポートするロジックおよび他の回路を含み、かかるロジックは、例えば、データ入力および出力バッファと、クロスバースイッチと、スケジューリングロジックと、管理および制御ロジックと、ルーティングテーブル用のストレージと、構成ロジックと、を含む。ルーティングロジック１２４〜１２７によって実装されたルーティングロジックは、固定ルーティングを実装してもよいし、プログラム可能なルーティングテーブルまたは構成可能な論理ブロックを用いて、構成可能であってよい。ルーティングロジックの例示的な実装形態は、図４を参照してより詳細に説明される。
図１では、ルーティングロジック１２７が、垂直ダイスタック１１０用のインターポーザ１０２に隣接して配設されたダイ１０７上に実装されているという例示的な実装形態を示しているが、他の実施形態では、ルーティングロジック１２７は、垂直ダイスタックのうち別のダイ上（例えば、ダイ１１１上）に実装されてもよい。すなわち、インターポーザ１０２と、垂直ダイスタック１１０用のルーティングロジック１２７を実装するダイとの間に１つ以上のダイが配設されてもよい。さらに、図１では、ルーティングロジック１２７が、単一のダイ上に実装されているという例示的な実装形態を示しているが、他の実装形態では、ルーティングロジック１２７は、垂直ダイスタック１１０内の複数のダイにわたって分散されてもよい。例えば、クロスバースイッチおよび関連した制御ロジックなどのルーティングロジック１２７の一部が１つのダイに実装され、１つ以上のルーティングテーブルなどのルーティングロジック１２７の他の部分が垂直ダイスタック１１０の別のダイに実装されてもよい。この場合、垂直ダイスタック１１０をマルチホップネットワーク１０１に接続するリンクパーティションは、垂直ダイスタック１１０内のダイを接続する複数のＴＳＶ１２２を含む。いくつかの実施形態では、ルーティングロジック１２７を実装する垂直ダイスタック１１０のダイは、ルーティングロジック１２７専用である。他の実施形態では、ルーティングロジック１２７を実装する垂直ダイスタック１１０のダイは、非ルーティングのハードコードされたロジックまたは他のデバイス（例えば、ＣＰＵ、ＧＰＵ、キャッシュ、メモリなど）を実装することができる。
以下の例示的なメッセージトラフィックは、処理システム１００の分割されたマルチホップネットワーク１０１の使用を示している。この例のために、ダイ１０４〜１０６は、プロセッサコアを実装し、垂直ダイスタック１１０は、ダイ１１１〜１１３が積層されたＤＲＡＭメモリデバイスであり、ダイ１０７がＤＲＡＭメモリコントローラを実装する、積層されたメモリデバイスである。ＤＲＡＭメモリコントローラは、ＴＳＶ１２２を介して積層されたメモリデバイスに接続されている。メモリコントローラは、１つ以上のプロセッサコアからのメモリアクセス要求に応じて、積層されたＤＲＡＭメモリデバイスの記憶セル回路に記憶されたデータへのメモリアクセスを実行するように動作する。かかる要求の例としては、従来のメモリ読み込みおよび書き込み動作ならびにメタデータ管理動作が挙げられる。かかるメタデータ管理動作の例としては、アドレス変換動作、データセキュリティまたはデータ整合性動作（例えば、チェックサムもしくはエラー補正コードの計算または認証）、ガーベジコレクション動作、メモリ使用量プロファイリング、メモリロギングなどが挙げられるが、これらに限定されない。
メモリ書き込み要求を提供するプロセスの以下の説明は、処理システム１００の分割されたマルチホップ通信ネットワークの例示的な動作を示している。動作の過程では、ダイ１０５のＣＰＵは、関連したメモリアドレス、積層されたメモリデバイスに書き込まれるデータ、ならびに、書き込みおよびバイトマスクの長さ等の他の制御情報を含む、メモリ書き込み要求を生成する。この情報は、ダイ１０５のＣＰＵからダイ１０７のメモリコントローラに送信されるパケットとしてフォーマットされる。メモリ書き込み要求を生成する場合に、ＣＰＵは、ルーティングロジック１２５（同じダイに存在することによって、ＣＰＵ用のローカルルーティングロジックとなる）の入力バッファへの書き込み要求情報を、宛先ノードの指標とともに提供する。この例では、宛先ノードは、ダイ１０７上のメモリコントローラデバイスである。ルーティングロジック１２５は、パケットヘッダを検査し、宛先ノードを抽出する。次に、ルーティングロジック１２５は、メモリコントローラへのルートにおける次のノードを決定するように、テーブルルックアップを実行する。この例では、メモリコントローラへのルートにおける次のノードは、ダイ１０４のルーティングロジック１２４である。したがって、ダイ１０５のルーティングロジック１２５は、書き込み要求パケットを、ダイ１０５をダイ１０４に接続するためのリンク１１６に対応する出力バッファに配置する。次に、ダイ１０５のインターフェースロジックは、ダイ１０４の中間ノードへのメモリ書き込み要求を表すシグナル伝達を送信するためのリンク１１６を構成する導体に接続された物理インターフェース（ＰＨＹ）を操作することによって、パケットを発行する。リンク１１６を構成する導体は、インターポーザ１０２の金属層およびダイ１０４，１０５をインターポーザ１０２の金属層に接続する金属コンタクト内に実装される。リンク１１６上の信号の送信は、ビットレーンごとに２対の導体に送信された２つの電気的な補完的信号を用いる従来の差動技術を用いて実装されてもよい。あるいは、ビットレーンごとに単一の導体を必要とし、且つ、同相電圧または接地に対して導体上の信号レベルを参照するシングルエンド技術によって実装されてもよい。
ダイ１０４のＰＨＹは、シグナル伝達を受信し、シグナル伝達によって表されたメモリ書き込み要求情報をバッファリングする。ダイ１０４のルーティングロジック１２４は、バッファリングされたパケットヘッダを検査して、宛先ノードを抽出する。ダイ１０４のローカルデバイスが最終宛先ではないので、ルーティングロジック１２４は、メモリコントローラへのルートにおける次のノードを決定するようにテーブルルックアップを実行する。この例では、このルート（パス）内の次のノードは、ダイ１０７のルータである。したがって、ダイ１０４のルーティングロジック１２４は、書き込み要求パケットを、ダイ１０４をダイ１０７に接続するためのリンク１１９に対応する出力バッファ内に配置させる。次に、ダイ１０４のインターフェースロジックは、メモリ書き込み要求を表すシグナル伝達を送信するようにダイ１０７に接続されたリンク１１９を備える導体に接続された物理インターフェース（ＰＨＹ）を操作することによって、パケットを発行する。
ダイ１０７のＰＨＹは、シグナル伝達を受信し、メモリ要求パケットをバッファリングする。ダイ１０７のルーティングロジック１２７は、パケットヘッダを検査して、宛先ノードを抽出する。この例では、宛先ノードは、メモリコントローラのノード識別と一致する。したがって、ルーティングロジック１２７は、書き込み要求を、ダイ１０７のメモリコントローラの入力バッファに配置する。メモリコントローラは、ダイ１１１〜１１３上の適切なＤＲＡＭセルにアクセスし、書き込みデータを、シグナル伝達されたアドレスによって示されたメモリの位置に記憶する。これにより、ダイ１０５のＣＰＵによって開始された、要求されたメモリ書き込み動作を完了する。
したがって、図示した上記の例のように、メッセージデータは、ダイ１０５，１０７間のポイントツーポイントリンクを必要とすることなく、ダイ１０５とダイ１０７と間で通信され得る。さらに、この同じマルチホップルーティング手法は、２つのダイ間のポイントツーポイントリンクなしに、ダイ１０４とダイ１０６との間の通信を可能にする。したがって、図１の例におけるインターポーザ１０２は、従来の手法で必要とされる６つのダイ間のポイントツーポイントリンクではなく、４つのダイに対する４つのダイ間リンクをサポートすることのみを必要とする。サポートする２つのより少ないダイ間リンクにより、インターポーザ１０２は、より少ない金属層と、ダイ間でルーティングする、より短いまたは複雑ではないトレースと、を実装することができる。
リングネットワーク配列が図１に示されるが、処理システム１００のダイは、メッシュ、トーラス、ツリー、ｎ立方体など、または、これらの組み合わせを含む様々なネットワークトポロジの何れかで実装され得る。説明のために、ダイ１０４〜１０７は、ダイ１０４が、ダイ１０４，１０６，１０７の間で全てのメッセージデータをルーティングするためのハブとして機能を果たす、ハブアンドスポーク配列で実装され得る。
図２は、いくつかの実施形態による、分割されたマルチホップネットワークを利用する別の例示的な処理システム２００の平面図２０３と断面図２１３とを示す図である。図示の例では、処理システム２００は、インターポーザ２０２に配設され、水平積層されたダイ２０４，２０５，２０６，２０７を含む。また、処理システム２００は、ダイ２０５上に積層されたダイ２１０と、ダイ２１０上に積層されたダイ２１２と、を備える垂直ダイスタック２０８を含む。
ダイ２０４〜２０７は、リンク２１６，２１７，２１８を備える分割されたマルチホップネットワーク２０１を介して相互接続されている。マルチホップネットワーク２０１は、垂直スタック２０８のダイ２０５，２１０，２１２を相互接続するＴＳＶ２２２から形成されたデバイス間リンクをさらに含む。断面図２１３によって示されるように、ダイ間リンク２１６〜２１８の各々は、インターポーザ２０２の１つ以上の金属層であって、ダイ２０４〜２０７をインターポーザ２０２に接続する金属コンタクトにおいて実装され得る。
図示の例では、リンク２１６がダイ２０４，２０５を接続し、リンク２１７がダイ２０５，２０６を接続し、リンク２１８がダイ２０６，２０７を接続し、リンク２１９がダイ２０５，２０７を接続している。さらに、この例では、リンク２１９は、ダイ２０５の特定のデバイスと、ダイ２０７の特定のデバイスとの間の通信に独占的に使用されるサイドバンドリンクである。すなわち、リンク２１６，２１７，２１８がマルチホップネットワーク２０１のリンクパーティションを形成し、リンク２１９は、このマルチホップネットワーク内に含まれない。したがって、ダイ２０４，２０７は、マルチホップネットワーク２０１内のリーフノードであるから、この例示的なネットワークトポロジでルーティングロジックを実装する必要がない。ダイ間のメッセージデータのルーティングを容易にするために、ダイ２０５は、ルーティングロジック２１４を実装しており、ダイ２０６は、ルーティングロジック２１５を実装している。
以下の例示的なメッセージトラフィックは、処理システム２００内の分割されたマルチホップネットワークの使用を示している。この例のために、ダイ２０４，２０５，２１２は、全体的なエネルギー消費を減少させるのに役立つ電力管理機能を制御する機能を実装するプロセッサコアを備えている。かかる電力管理機能の例としては、クロックスロットリング、動的電圧制御、ＣＰＵのスリープ状態などが挙げられる。これらの機能は、ネットワーク上で１つのデバイスから別のデバイスに伝達されたメッセージに応じて構成され、呼び出され、制御され得る。これらの電力管理機能は、システムの処理負荷および全体的な利用に応じて、電力およびシステム性能を動的な様式で交換するためにオペレーティングシステムのソフトウェア（ＯＳ）によって使用される。
電力管理要求を提供する以下の例は、処理システム２００内の分割された通信ネットワークの動作を説明するのに役立つ。動作の過程では、ダイ２１２のＣＰＵ上で動作するオペレーティングシステム（ＯＳ）のソフトウェアは、システム電力消費を減少させるためにダイ２０４のＣＰＵを「スリープ」状態に移行すべきであると決定する。したがって、ダイ２１２のＣＰＵは、スリープ状態の予期される長さなどのように、必要に応じて他の制御情報とともに関連した電力管理コマンド（スリープ）を含むスリープ要求を生成する。このスリープ要求は、ダイ２１２のＣＰＵデバイスからダイ２０４のＣＰＵデバイスに送信される情報のパケットとして実装される。スリープ要求を生成する際に、ＯＳのソフトウェアは、スリープ情報パケットを、宛先ノードの指標とともに、ダイ２１２のインターフェースロジックに書き込む。次に、ダイ２０８のインターフェースロジックは、スリープ要求を表すシグナル伝達をダイ２０５のルーティングロジック２１４に送信するＴＳＶ２２２を備える導体に接続された物理インターフェース（ＰＨＹ）を操作することによって、パケットを発行する。ルーティングロジック２１４は、パケットヘッダを検査して、宛先ノードを抽出する。ルーティングロジック２１４は、宛先ノードを用いてテーブルルックアップを実行して、宛先へのルートにおける次のノードを決定する。テーブルルックアップの結果として、ルーティングロジック２１４は、スリープ要求パケットを、ダイ２０４に実装されたデバイスにダイ２０５を接続するリンク２１６に対応する出力バッファに配置する。次に、ダイ２０５のインターフェースロジックは、スリープ要求を表すシグナル伝達をダイ２０４に送信するリンク２１６を構成する導体に接続された物理インターフェース（ＰＨＹ）を操作することによって、スリープパケットを発行する。断面に示されるように、リンク２１６を構成する導体は、インターポーザ２０２の金属層内に実装される。ダイ２０４のＰＨＹは、シグナル伝達を受信し、このシグナル伝達によって表されたスリープ要求情報をバッファリングする。ダイ２０４のインターフェースロジックは、スリープ要求を、ＣＰＵに利用可能な入力バッファに配置し、典型的には、メッセージが到着したＣＰＵに通知する割り込みを生成する。ダイ２０４のＣＰＵデバイスは、メッセージを読み込み、シグナル伝達されたコマンドによって要求されたスリープ機能を実行することにより、ダイ２１２に位置するＣＰＵデバイスで動作するＯＳによって開始された、要求されたスリープ動作を完了する。
図３は、いくつかの実施形態による、分割されたマルチホップネットワーク３０１を実装する別の例示的な処理システム３００の平面図である。この例では、分割されたマルチホップネットワーク３０１は、ダイ間リンクとともにダイ内リンクの組み合わせを含むリンクパーティションを実装する。図示されたように、処理システム３００は、インターポーザ３０２の表面に配設された水平積層ダイ３０４，３０５，３０６，３０７を備えている。各ダイは、ダイ３０４のデバイス３０８，３０９，３１０、ダイ３０５のデバイス３１１，３１２，３１３、ダイ３０６のデバイス３１４，３１５，３１６、および、ダイ３０７のデバイス３１７，３１８，３１９などのように、複数のデバイスを実装している。これらのデバイスとしては、ＣＰＵ、ＧＰＵ、ＤＳＰ、メモリコントローラ、入力／出力コントローラ、ストレージデバイスなどが挙げられるが、これらに限定されない。
分割されたマルチホップネットワーク３０１のルータパーティションは、ダイ３０４，３０５，３０６，３０７にそれぞれ位置するルーティングロジック３２０，３２１，３２２，３２３として実装されている。分割されたマルチホップネットワーク３０１のリンクパーティションは、図示されたリングネットワークトポロジにおけるルーティングロジック３２０〜３２３を相互接続するデバイス間リンク３３０，３３１，３３２，３３３等の複数のデバイス間リンクを含む。各リンクは、インターポーザ３０２の様々な金属層によって部分的に実装されている。分割されたマルチホップネットワーク３０１のリンクパーティションは、所定のダイの個々のデバイスを当該ダイのローカルなルーティングロジックに接続する複数のデバイス内通信リンクをさらに含む。例えば、デバイス内リンク３３４，３３５，３３６は、ルーティングロジック３２０を各デバイス３０８〜３１０に接続する。これらのデバイス内リンクは、ダイの様々な金属層内の導電性相互接続構造として実装されている。
例示的な処理システム３００は、同一の分割された通信ネットワーク内の２つの異なるネットワークトポロジの使用を示している。ダイ内の通信は、ルーティングロジックが、ダイのデバイス間、および、当該ダイのデバイスと他のダイのデバイスとの間の全てのメッセージをルーティングするハブとして役割を果たすハブアンドスポークネットワークトポロジ（またはポイントツーポイントトポロジ）を介して実現される。一方、ダイ間通信は、ルーティングロジック３２０〜３２３の各々がリング様式でリンク３３０〜３３３を介して隣接ダイに接続されるリングトポロジを介して実現される。
以下の例示的なメッセージトラフィックは、処理システム３００内のハイブリッドのダイ間／ダイ内の分割されたマルチホップネットワークの使用を示している。この例のために、ダイ３０４のデバイス３０８〜３１０およびダイ３０６のデバイス３１４〜３１６は、関連したメモリキャッシュを有するプロセッサコア（したがって、本明細書ではプロセッサコア３０８〜３１０および３１４〜３１６と称される）を実装している。プロセッサコアは、複数のキャッシュを有する複数のプロセッサシステム内にキャッシュコヒーレンシおよび一貫性を維持するのに役立つキャッシュ管理機能を実装している。かかるキャッシュ管理機能の例としては、別のＣＰＵのキャッシュに存在する特定のキャッシュブロックの状態を修正するネットワークメッセージが挙げられる。
動作の過程では、プロセスは、ダイ３０５のプロセッサコア３１３のキャッシュ内の特定のラインがメモリの一貫したビュー（ｖｉｅｗ）を維持するために無効にされる必要がある、と決定する。キャッシュライン無効化要求は、無効にされる関連したメモリアドレスとともに関連したキャッシュ管理コマンド（無効にする）を含む。この情報は、プロセッサコア３０９からプロセッサコア３１３に送信される情報のパケットを含む。
無効化要求を生成するときに、プロセッサコア３０９は、宛先ノードの指標とともに無効化要求パケットを生成し、無効化要求パケットを、リンク３３５に対応する出力バッファに配置する。リンク３３５は、ダイ３０４の様々な金属層内に実装されており、ダイのルーティングロジック３２０を接続する。ローカルなルーティングロジック３２０は、パケットヘッダを検査して、宛先ノードを抽出する。次に、ルーティングロジック３２０は、テーブルルックアップを実行して、プロセッサコア３１３へのルートにおける次のノードを決定する。この例では、このパス（ルート）における次のノードは、ダイ３０５のルーティングロジック３２１である。ダイ３０４のルーティングロジック３２０は、無効化要求パケットを、リンク３３１に対応する出力バッファに配置する。次に、ダイ３０４のインターフェースロジックは、キャッシュライン無効化要求を表すシグナル伝達をダイ３０５に送信するリンク３３１を構成する導体に接続された物理インターフェース（ＰＨＹ）を操作することによって、パケットを発行する。
ダイ３０５のＰＨＹは、シグナル伝達を受信し、このシグナル伝達によって表された無効化要求情報をバッファリングする。ルーティングロジック３２１は、バッファリングされたパケットヘッダを検査して宛先ノードを抽出し、そのルーティングテーブル内で検索を実行する。ルーティングロジック３２１は、テーブルルックアップの結果として、宛先ノードであるプロセッサコア３１３がローカルデバイスである、と決定する。したがって、ルータは、デバイス内リンク３３６を介して、キャッシュライン無効化パケットをプロセッサコア３１３が利用可能なバッファに配置する。プロセッサコア３１３のロジックは、メッセージを読み込み、シグナル伝達されたコマンドによって要求されたキャッシュライン無効化機能を実行する。これにより、ダイ３０４に位置するプロセッサコアデバイス３０９によって開始された要求動作を完了する。
図４は、いくつかの実施形態による、図１〜３の例示的な処理システム内に実装されるルーティングロジックの例示的な実装形態を示す図である。図示された例では、ルーティングロジック４００は、入力バッファ４０１と、クロスバースイッチ４０２と、出力バッファ４０３と、制御ロジック４０４と、１つ以上のルーティングテーブル４０６と、構成ブロック４０８と、を備える。入力バッファ４０１は、１つ以上の入力ポート４１０に接続されている。各入力ポート４１０は、対応するデバイス間またはデバイス内リンクに接続されており、入力バッファ４０１は、対応するデバイス間リンクを介して受信したメッセージデータをバッファリングするように構成されている。同様に、出力バッファ４０３は、１つ以上の出力ポート４１２に接続されている。各出力ポート４１２は、対応するデバイス間またはデバイス内リンクに接続されており、出力バッファ４０３は、対応するリンクのために、クロスバースイッチ４０２から受信したメッセージデータをバッファリングするように構成されている。クロスバースイッチ４０２は、制御ロジック４０４によって提供された制御シグナル伝達に基づいて、入力ポート４１０から出力ポート４１２に流れるパケットを交換するマルチプレクサを含む。制御ロジック４０４は、構成ブロック４０８によって指定された構成パラメータと、１つ以上のルーティングテーブル４０６で表されたルーティング情報とを用いて、入力ポートから出力ポートへの入力メッセージデータの特定のルーティングをもたらすように、クロスバースイッチ４０２を制御する。制御ロジック４０４は、入力メッセージヘッダを検査して、１つ以上のルーティングテーブル４０６で検索を実行して次のホップを決定し、クロスバースイッチを制御して、データを適切な出力ポート４１２に転送する。また、制御ロジック４０４は、仮想チャネルを管理し、構成ブロック４０８の構成情報によってアービトレーションおよびフィルタリングを実行し、アービトレーションおよびフィルタリングを実行しない場合には１つ以上のルーティングプロトコルの構成要素を実装している。
いくつかの実施形態では、ルーティングテーブル４０６は、ルーティングロジック４００を通過するパケットに対してルーティング情報を提供する。説明のために、ルーティングテーブル４０６は、複数の表項目４２０として実装されてもよく、各表項目４２０は、対応する宛先ノードアドレスと関連付けられており、宛先ノードアドレスを表すインデックスフィールド４２２と、ソースノードと宛先ノードとの間に設定されたルーティングパスによって次のノードのアドレスを指定する次のノードフィールド４２４と、を含む。また、表項目４２０は、代替ルート、パスの長さ、リンクエラー状態などのように、制御ロジックによって用いられる他のフィールドを含んでもよい。次のノードフィールド４２４は、マルチホップルートのための次のノードのアドレス、または、ローカルノードが最終宛先である場合には、ローカルノードに接続されたポートであってもよい。いくつかの実施形態では、テーブル４０６の表項目４２０は、予め設定されてもよいし、そうでなければ固定ルーティング方式を実装するために、固定されてもよい。説明のために、テーブル４０６は、ＲＯＭ内に実装されてもよいし、ハードコードされたロジックとして実装されてもよい。
他の実施形態では、テーブル４０６は、書き込み可能であってもよいし、そうでなければ様々なルートを実装するか、ダイの異なる数もしくは配列またはネットワークトポロジの再構成を可能にするようにプログラム可能であってもよい。説明のために、プログラム可能な実装形態では、テーブル４０６は、ＲＡＭまたはフラッシュメモリ内のレジスタファイルなどのように、様々な構成可能な記憶素子の何れかで実装されてもよい。これらの構成可能な要素および書き込み可能な表項目は、オペレーションシステム、ハイパーバイザ、基本入出力システム（ＢＩＯＳ）、ファームウェア、または、これらの組み合わせを含む多くの要素によって管理され得る。一例として、システム起動中、オペレーティングシステムは、既知の固定トポロジによって必要とされる必須のルートを達成するために構成可能な要素を書き込みことができる。他のシナリオでは、分割されたネットワークのトポロジは、物理システムの異なるバージョンと実装形態との間で異なる種々のルータおよび接続により、事前に知られなくてもよい。この場合、システムファームウェアまたはＢＩＯＳは、ルータおよび相互接続トポロジを検査して、実装されたネットワークトポロジを発見することができる。このように行なっても、システムＢＩＯＳまたはファームウェアは、必須のネットワークルーティングを達成するために各ルータ内に構成可能な要素およびテーブルを書き込む。いくつかのシナリオでは、ルーティング構成は、システム起動時に１回構成されるのではなく、動的に変更され得る。所定のリンクのエラーの検出または所定のルータ内のハードウェア障害に応じて、オペレーションシステム、ハイパーバイザまたはシステムＢＩＯＳは、かかる障害の周りをルーティングするように、ルータの構成可能な要素を再書き込みすることができる。また、オペレーティングシステムまたはハイパーバイザは、ネットワークおよびメモリ帯域幅保証などのサービス方針の品質を実装するために、ルータを再構成することができる。
図４は、１つ以上のルーティングテーブル４０６がマルチホップネットワークのルータパーティションによって実装されるルーティングパスを指定するために使用される実装形態を示しているが、他の実装形態では、ルータパーティションは、ネットワークトポロジが既知のルーティングパスであって、製造時に固定されるルーティングパスを指定するために、ハードワイヤードロジックを使用することができる。
図５は、いくつかの実施形態による、分割されたマルチホップネットワークを利用する処理システム内でマルチホップパケットルーティングを実行する例示的な方法５００のフロー図である。説明しやすくするために、方法５００は、図４に示すルーティングロジック４００に記述されている。
ブロック５０２では、あるダイ（ソースダイ）におけるデバイスは、メッセージデータと、宛先デバイスまたは宛先ダイのうち１つまたは両方と関連付けられた宛先アドレスと、を含むパケットを生成することによって、別のダイ（宛先ダイ）上の宛先デバイスへのメッセージデータの送信を開始する。ソースダイがマルチホップネットワークの単一のリンクのみを含む場合には、パケットは、デフォルト設定でこの単一のリンクへの送信のために供給される。そうではなく、ソースダイがマルチホップネットワークの２つ以上のリンクを有する場合には、ブロック５０４では、ソースダイにおけるルーティングロジック４００の制御ロジック４０４は、パケットヘッダを検査して、テーブル４０６内で検索を実行し、ルーティングパス内の次のホップを決定する。これにより、次のホップにつながるリンクに接続された出力ポート４１２を決定する。ブロック５０６では、制御ロジック４０４は、クロスバースイッチ４０２を制御して、決定された出力ポート４１２にパケットをルーティングする。このとき、パケットは、次のホップへの対応するリンクを介して送信される。
ブロック５０８では、次のホップとして識別されたダイは、パケットを受信して、パケットの宛先アドレスを検査することによって、最終宛先であるかどうかを決定する。最終宛先が到着していない場合には、受信ダイにおけるルーティングロジック４００は、ブロック５０４，５０６，５０８の処理を実行して、ルーティングパス内の次のホップを決定し、それに応じてパケットを、決定された次のホップにルーティングする。ブロック５０４〜５０８の処理は、パケットが最終宛先に到着するまで繰り返される。最終宛先が到着すると、ブロック５１０では、制御ロジック４０４は、クロスバースイッチ４０２を制御して、ローカルパケットトラフィック（すなわち、ローカルダイのデバイス向けのパケット）に使用される出力ポート４１２にパケットを向ける。このとき、パケットは、出力バッファ４０３からアンロードされ、宛先デバイスで処理される。
いくつかの実施形態では、上述した装置および技術は、図１〜３のＩＣデバイス等の１つ以上の集積回路（ＩＣ）デバイス（集積回路パッケージまたはマイクロチップとも称される）を備えるシステム内に実装される。電子設計自動化（ＥＤＡ）およびコンピュータ支援設計（ＣＡＤ）のソフトウェアツールは、これらのＩＣデバイスの設計および製造に使用され得る。これらの設計ツールは、典型的に、１つ以上のソフトウェアプログラムとして表される。１つ以上のソフトウェアプログラムは、プロセスの少なくとも一部を実行して、回路を製造するために製造システムを設計または適合するように、１つ以上のＩＣデバイスの回路を表すコードで動作するためにコンピュータシステムを操作する、コンピュータシステムによって実行可能なコードを含む。このコードは、命令、データ、または、命令とデータとの組み合わせを含むことができる。設計ツールまたは製造ツールを表すソフトウェア命令は、典型的に、コンピューティングシステムにアクセス可能なコンピュータ可読記憶媒体内に記憶されている。同様に、ＩＣデバイスの設計または製造の１つ以上の段階を表すコードは、同一のコンピュータ可読記憶媒体または異なるコンピュータ可読記憶媒体内に記憶されており、そこからアクセスされ得る。
コンピュータ可読記憶媒体は、命令および／またはデータをコンピュータシステムに提供するために使用される間、コンピュータシステムによってアクセス可能な任意の記憶媒体または記憶媒体の組み合わせを含むことができる。このような記憶媒体としては、光媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイディスク）、磁気媒体（例えば、フロッピー（登録商標）ディスク、磁気テープもしくは磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）もしくはキャッシュ）、不揮発性メモリ（例えば、読み取り専用メモリ（ＲＯＭ）もしくはフラッシュメモリ）、または、微小電気機械システム（ＭＥＭＳ）ベースの記憶媒体が挙げられ得るが、これらに限定されない。コンピュータ可読記憶媒体は、コンピューティングシステム（例えば、システムＲＡＭまたはＲＯＭ）に組み込まれ、コンピューティングシステム（例えば、磁気ハードドライブ）に固定して取り付けられ、コンピューティングシステム（例えば、光ディスクまたはユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）に対して取り外し可能に取り付けられてもよいし、有線もしくは無線ネットワーク（例えば、ネットワークアクセス可能なストレージ（ＮＡＳ））を介してコンピュータシステムに接続されてもよい。
図６は、１つ以上の実施形態を実装するＩＣデバイスの設計および製造のための例示的な方法６００を示すフロー図である。上述したように、以下の処理の各々に対して生成されるコードは、対応する設計ツールまたは製造ツールによるアクセスおよび使用のために、コンピュータ可読記憶媒体内に記憶され、または具現化される。
ブロック６０２では、ＩＣデバイスの機能仕様が生成される。機能仕様（マイクロアーキテクチャ仕様（ＭＡＳ）としばしば称される）は、Ｃ、Ｃ＋＋、ＳｙｓｔｅｍＣ、ＳｉｍｕｌｉｎｋまたはＭＡＴＬＡＢを含む様々なプログラミング言語またはモデリング言語の何れかによって表され得る。
ブロック６０４では、機能仕様は、ＩＣデバイスのハードウェアを表すハードウェア記述コードを生成するために使用される。いくつかの実施形態では、ハードウェア記述コードは、少なくとも１つのハードウェア記述言語（ＨＤＬ）を用いて表される。ハードウェア記述コードは、ＩＣデバイスの回路の形式的記述および設計のための様々なコンピュータ言語、仕様言語またはモデリング言語の何れかを含む。生成されたＨＤＬコードは、典型的に、ＩＣデバイスの回路の動作や、回路の設計および組織化や、シミュレーションによるＩＣデバイスの正常動作を検証する試験を表す。ＨＤＬの例としては、アナログＨＤＬ（ＡＨＤＬ）、Ｖｅｒｉｌｏｇ ＨＤＬ、システムＶｅｒｉｌｏｇ ＨＤＬ、および、ＶＨＤＬが挙げられる。同期されたデジタル回路を実装するＩＣデバイスでは、ハードウェア記述コードは、同期デジタル回路の動作の抽象的表現を提供するレジスタ転送レベル（ＲＴＬ）コードを含むことができる。他のタイプの回路では、ハードウェア記述コードは、回路の動作の抽象的表現を提供する動作レベルコードを含むことができる。ハードウェア記述コードによって表されたＨＤＬモデルは、典型的に、設計検証を通過するために１回以上のシミュレーションおよびデバッギングに供される。
ハードウェア記述コードによって表された設計を検証した後に、ブロック６０６では、ハードウェア記述コードを合成して、ＩＣデバイスの回路の初期の物理的実装形態を表すか、または定義するコードを生成するために、合成ツールが使用される。いくつかの実施形態では、合成ツールは、回路デバイスインスタンス（例えば、ゲート、トランジスタ、レジスタ、コンデンサ、インダクタ、ダイオードなど）およびネットを含む１つ以上のネットリスト、または、回路デバイスインスタンス間の接続を生成する。あるいは、ネットリストの全てまたは一部は、合成ツールを使用せずに手動で生成され得る。ハードウェア記述コードのように、ネットリストは、最終の１つ以上のネットリストのセットが生成される前に、１つ以上の試験および検証プロセスに供され得る。
あるいは、回路図エディタツールは、ＩＣデバイスの回路の概略図を描くために使用されてもよく、回路図入力ツールは、結果として得られた回路図をキャプチャして、回路図の構成要素および接続性を表す１つ以上のネットリスト（コンピュータ可読媒体に記憶される）を生成するために使用されてもよい。次に、キャプチャされた回路図は、試験および検証のための１回以上のシミュレーションに供され得る。
ブロック６０８では、１つ以上のＥＤＡツールは、ブロック６０６で生成されたネットリストを使用して、ＩＣデバイスの回路の物理的レイアウトを表すコードを生成する。この処理は、例えば、ＩＣデバイスの回路の各要素の位置を決定または固定するためにネットリストを用いる配置ツールを含むことができる。さらに、ルーティングツールは、ネットリストに従って回路素子を接続するのに必要とされるワイヤを追加およびルーティングする配置プロセスに構築する。結果として得られたコードは、ＩＣデバイスの３次元モデルを表している。コードは、例えば、グラフィックデータベースシステムＩＩ（ＧＤＳＩＩ）形式などのデータベースファイル形式で表され得る。この形式でのデータは、典型的に、幾何学的形状や、テキストラベルや、階層形態での回路レイアウトに関する他の情報を表す。
ブロック６１０では、物理的レイアウトコード（例えば、ＧＤＳＩＩコード）は、製造施設に提供される。製造施設は、物理的レイアウトコードを使用して、ＩＣデバイスを製造するように製造施設（例えば、マスク作業による）の製造ツールを構成し、そうでなければそれを適合させる。すなわち、物理的レイアウトコードは、１つ以上のコンピュータシステムにプログラムされてもよく、全体的または部分的に、製造施設のツールの動作または製造施設で実行される製造動作を制御することができる。
一般的な説明で上述した活動または要素の全てが必要ではなく、特定の活動またはデバイスの一部が必要とされなくてもよく、１つ以上のさらなる活動が実行され、または記載された要素に追加の要素が含まれてもよいことに留意されたい。さらに、活動が列挙される順序は、必ずしもそれらが実施される順序ではない。
さらに、これらの概念は、特定の実施形態を参照して記載されている。しかしながら、当業者であれば、下記の特許請求の範囲に記載されるように本開示の範囲から逸脱することなく、様々な修正および変更が行われ得ることを理解する。したがって、本明細書および図は、限定的意味ではなく例示的意味において見なされるべきであり、すべてのこのような修正は、本開示の範囲内に含まれることが意図される。
特定の実施形態に関して、便益、他の利点および問題に対する解決法が上述された。しかしながら、この便益、利点、問題に対する解決法、および、あらゆる便益、利点もしくは解決法を生じさせるか、またはより顕著にさせ得る任意の特徴は、任意または全ての特許請求の範囲の重大、必須または本質的な特徴と解釈されるべきではない。

Claims (16)

  1. インターポーザと、
    前記インターポーザの表面に設けられ、前記インターポーザの１つ以上の金属層を介して接続される複数のダイと、
    前記複数のダイ間でパケットをルーティングするマルチホップネットワークであって、前記マルチホップネットワークは、ルータパーティションとリンクパーティションとを備え、前記ルータパーティションは、前記複数のダイのうち少なくとも１つのダイのサブセットの各ダイに設けられたルーティングロジックを備え、前記リンクパーティションは、前記インターポーザの前記１つ以上の金属層を含む、マルチホップネットワークと、を備える、
    電子アセンブリ。
  2. 前記複数のダイは、垂直積層されたダイのセットを含む、請求項１に記載の電子アセンブリ。
  3. 前記垂直積層されたダイのセットは、前記サブセットのうち第１のダイを含み、
    前記リンクパーティションは、前記垂直積層されたダイのセット用のオンダイの相互接続部をさらに含み、
    前記第１のダイの前記ルーティングロジックは、前記オンダイの相互接続部を用いて、パケットを、前記垂直積層されたダイのセットのデバイス間でルーティングする、請求項２に記載の電子アセンブリ。
  4. 前記オンダイの相互接続部は、前記垂直積層されたダイのセットのうち複数のダイを相互接続するシリコン貫通ビア（ＴＳＶ）を含む、請求項３に記載の電子アセンブリ。
  5. 前記垂直積層されたダイのセットのうち少なくとも１つのダイは、前記第１のダイと、前記インターポーザの前記表面との間に設けられており、
    前記リンクパーティションは、前記第１のダイを前記インターポーザに接続する、前記垂直積層されたセットの１つ以上のシリコン貫通ビア（ＴＳＶ）を備える、請求項３に記載の電子アセンブリ。
  6. 前記第１のダイは、非ルーティングのハードコードされたロジック、メモリ及びプロセッサのうち少なくとも１つの回路をさらに含む、請求項３に記載の電子アセンブリ。
  7. 前記垂直積層されたダイのセットは、前記サブセットのうち第１のダイと、前記サブセットのうち第２のダイと、を含み、前記第１のダイは、前記ルーティングロジックの第１の部分を実装しており、前記第２のダイは、前記ルーティングロジックの第２の部分を実装している、請求項２に記載の電子アセンブリ。
  8. 前記複数のダイは、第１のダイと第２のダイとを含み、前記第１のダイは、前記サブセット内に含まれており、前記ルーティングロジックを実装しており、前記第２のダイは、前記ルーティングロジックを有しておらず、前記第１のダイおよび第２のダイは、前記インターポーザの１つ以上の金属層の配線を含むポイントツーポイントリンクを介して結合されている、請求項１に記載の電子アセンブリ。
  9. 前記ルーティングロジックはハードコードされている、請求項１に記載の電子アセンブリ。
  10. 前記ルーティングロジックはプログラム可能である、請求項１に記載の電子アセンブリ。
  11. 前記ルーティングロジックはルーティングテーブルを備える、請求項１に記載の電子アセンブリ。
  12. 前記ルーティングテーブルはプログラム可能である、請求項１１に記載の電子アセンブリ。
  13. 複数のダイのうち第１のダイから前記複数のダイのうち第２のダイへ第１のリンクを介して第１のパケットを送信することであって、前記複数のダイは、インターポーザの金属層を介してマルチホップネットワーク内で接続されており、前記第１のリンクは前記インターポーザの１つ以上の金属層を実装する、ことと、
    前記第２のダイのルーティングロジックを用いて、前記第１のパケット用のルーティングパス内の次のホップとして第３のダイを決定することと、
    前記第２のダイから前記第３のダイへ第２のリンクを介して前記第１のパケットを送信することであって、前記第２のリンクは前記インターポーザの１つ以上の金属層を実装する、ことと、を含む、方法。
  14. 前記第２のダイは、垂直積層されたダイのセットの複数のダイのうちの１つであり、
    前記方法は、
    前記第２のダイのルーティングロジックで、前記垂直積層されたダイのセットのシリコン貫通ビアを含む第３のリンクを介して、前記垂直積層されたダイのセットの別のダイから第２のパケットを受信することと、
    前記第２のダイの前記ルーティングロジックを用いて、前記第２のパケット用のルーティングパス内の次のホップとして第４のダイを決定することと、
    前記第２のダイから前記第４のダイへ第４のリンクを介して前記第２のパケットを送信することであって、前記第４のリンクは前記インターポーザの１つ以上の金属層を実装する、ことと、をさらに含む、請求項１３に記載の方法。
  15. 前記第１のパケット用のルーティングパス内の次のホップとして第３のダイを決定することは、前記ルーティングロジックに関連するルーティングテーブルを用いて、前記次のホップとして前記第３のダイを決定することを含む、請求項１３に記載の方法。
  16. 前記ルーティングテーブルをプログラミングすることを含む、請求項１５に記載の方法。
JP2015549601A 2012-12-23 2013-12-18 分割されたマルチホップネットワークを有するダイ積層デバイス Active JP6101821B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/726,142 US9065722B2 (en) 2012-12-23 2012-12-23 Die-stacked device with partitioned multi-hop network
US13/726,142 2012-12-23
PCT/US2013/075956 WO2014100090A1 (en) 2012-12-23 2013-12-18 Die-stacked device with partitioned multi-hop network

Publications (3)

Publication Number Publication Date
JP2016502287A JP2016502287A (ja) 2016-01-21
JP2016502287A5 JP2016502287A5 (ja) 2017-02-02
JP6101821B2 true JP6101821B2 (ja) 2017-03-22

Family

ID=50974600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015549601A Active JP6101821B2 (ja) 2012-12-23 2013-12-18 分割されたマルチホップネットワークを有するダイ積層デバイス

Country Status (6)

Country Link
US (2) US9065722B2 (ja)
EP (1) EP2936554B1 (ja)
JP (1) JP6101821B2 (ja)
KR (1) KR102035258B1 (ja)
CN (1) CN104885212B (ja)
WO (1) WO2014100090A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9065722B2 (en) 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9354990B2 (en) * 2013-09-11 2016-05-31 International Business Machines Corporation Coordination of spare lane usage between link partners
CN105765544B (zh) * 2013-12-26 2019-04-09 英特尔公司 多芯片封装链路
US9558143B2 (en) 2014-05-09 2017-01-31 Micron Technology, Inc. Interconnect systems and methods using hybrid memory cube links to send packetized data over different endpoints of a data handling device
JP6313140B2 (ja) * 2014-06-30 2018-04-18 株式会社東芝 通信装置及びマルチホッピングネットワーク
US9330433B2 (en) 2014-06-30 2016-05-03 Intel Corporation Data distribution fabric in scalable GPUs
US9236328B1 (en) * 2014-10-27 2016-01-12 International Business Machines Corporation Electrical and optical through-silicon-via (TSV)
US9287208B1 (en) * 2014-10-27 2016-03-15 Intel Corporation Architecture for on-die interconnect
JP6362524B2 (ja) * 2014-11-28 2018-07-25 イビデン株式会社 半導体装置及びその製造方法
US9971733B1 (en) 2014-12-04 2018-05-15 Altera Corporation Scalable 2.5D interface circuitry
US9666562B2 (en) 2015-01-15 2017-05-30 Qualcomm Incorporated 3D integrated circuit
US10116557B2 (en) * 2015-05-22 2018-10-30 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network
US9693124B2 (en) * 2015-06-09 2017-06-27 Oracle International Corporation Macro-switch with a buffered switching matrix
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
KR102379704B1 (ko) 2015-10-30 2022-03-28 삼성전자주식회사 반도체 패키지
US20170153892A1 (en) * 2015-11-30 2017-06-01 Intel Corporation Instruction And Logic For Programmable Fabric Hierarchy And Cache
US9837391B2 (en) * 2015-12-11 2017-12-05 Intel Corporation Scalable polylithic on-package integratable apparatus and method
US9946674B2 (en) * 2016-04-28 2018-04-17 Infineon Technologies Ag Scalable multi-core system-on-chip architecture on multiple dice for high end microcontroller
US10304802B2 (en) 2016-05-02 2019-05-28 International Business Machines Corporation Integrated wafer-level processing system
US9871020B1 (en) * 2016-07-14 2018-01-16 Globalfoundries Inc. Through silicon via sharing in a 3D integrated circuit
CN109564914B (zh) * 2016-08-15 2020-06-30 赛灵思公司 用于堆叠硅互连(ssi)技术集成的独立接口
US10784121B2 (en) * 2016-08-15 2020-09-22 Xilinx, Inc. Standalone interface for stacked silicon interconnect (SSI) technology integration
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US10672745B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
KR102512017B1 (ko) 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
WO2018125250A1 (en) 2016-12-31 2018-07-05 Intel Corporation Systems, methods, and apparatuses for heterogeneous computing
US10496561B2 (en) * 2017-04-18 2019-12-03 Advanced Micro Devices, Inc. Resilient vertical stacked chip network for routing memory requests to a plurality of memory dies
US11604754B2 (en) * 2017-05-25 2023-03-14 Advanced Micro Devices, Inc. Method and apparatus of integrating memory stacks
US10936221B2 (en) 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US11281608B2 (en) 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
US10534545B2 (en) * 2017-12-20 2020-01-14 International Business Machines Corporation Three-dimensional stacked memory optimizations for latency and power
KR20200112851A (ko) * 2017-12-22 2020-10-05 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 나노스케일 정렬된 삼차원 적층 집적 회로
US10685947B2 (en) 2018-01-12 2020-06-16 Intel Corporation Distributed semiconductor die and package architecture
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US10505548B1 (en) * 2018-05-25 2019-12-10 Xilinx, Inc. Multi-chip structure having configurable network-on-chip
US20200006306A1 (en) * 2018-07-02 2020-01-02 Shanghai Denglin Technologies Co. Ltd Configurable random-access memory (ram) array including through-silicon via (tsv) bypassing physical layer
US11222884B2 (en) 2018-11-28 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Layout design methodology for stacked devices
US10666264B1 (en) * 2018-12-13 2020-05-26 Micron Technology, Inc. 3D stacked integrated circuits having failure management
US11417628B2 (en) 2018-12-26 2022-08-16 Ap Memory Technology Corporation Method for manufacturing semiconductor structure
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11476241B2 (en) * 2019-03-19 2022-10-18 Micron Technology, Inc. Interposer, microelectronic device assembly including same and methods of fabrication
US11036660B2 (en) * 2019-03-28 2021-06-15 Intel Corporation Network-on-chip for inter-die and intra-die communication in modularized integrated circuit devices
US11282824B2 (en) * 2019-04-23 2022-03-22 Xilinx, Inc. Multi-chip structure including a memory die stacked on die having programmable integrated circuit
CN115567451A (zh) * 2019-06-04 2023-01-03 华为技术有限公司 一种转发报文的方法、装置和网络设备
US11264361B2 (en) * 2019-06-05 2022-03-01 Invensas Corporation Network on layer enabled architectures
US10879903B2 (en) * 2019-06-28 2020-12-29 Intel Corporation Distributed I/O interfaces in modularized integrated circuit devices
US10991635B2 (en) * 2019-07-20 2021-04-27 International Business Machines Corporation Multiple chip bridge connector
US11804479B2 (en) 2019-09-27 2023-10-31 Advanced Micro Devices, Inc. Scheme for enabling die reuse in 3D stacked products
CN114930524A (zh) * 2019-10-16 2022-08-19 华为技术有限公司 芯片和集成芯片
EP4086948A4 (en) * 2020-02-28 2023-01-11 Huawei Technologies Co., Ltd. DATA PROCESSING DEVICE AND METHOD
CN113629048A (zh) * 2020-05-07 2021-11-09 爱普科技股份有限公司 半导体结构及制造多个半导体结构的方法
KR20210143568A (ko) 2020-05-20 2021-11-29 에스케이하이닉스 주식회사 코어 다이가 제어 다이에 스택된 스택 패키지
CN111725188B (zh) * 2020-07-01 2021-12-07 无锡中微亿芯有限公司 一种硅连接层具有可配置电路的多裸片fpga
US11609846B2 (en) * 2020-09-11 2023-03-21 Micron Technology, Inc. Managing workload of programming sets of pages to memory device
JP7164267B2 (ja) * 2020-12-07 2022-11-01 インテル・コーポレーション ヘテロジニアスコンピューティングのためのシステム、方法及び装置
US11769731B2 (en) * 2021-01-14 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd Architecture for computing system package
CN117424852A (zh) * 2022-07-18 2024-01-19 华为技术有限公司 一种通信芯片及数据交换装置

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US6189065B1 (en) 1998-09-28 2001-02-13 International Business Machines Corporation Method and apparatus for interrupt load balancing for powerPC processors
US6519674B1 (en) 2000-02-18 2003-02-11 Chameleon Systems, Inc. Configuration bits layout
US7308524B2 (en) 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US20040153902A1 (en) 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
KR100601881B1 (ko) * 2004-01-28 2006-07-19 삼성전자주식회사 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
TWI242855B (en) 2004-10-13 2005-11-01 Advanced Semiconductor Eng Chip package structure, package substrate and manufacturing method thereof
US7327600B2 (en) 2004-12-23 2008-02-05 Unity Semiconductor Corporation Storage controller for multiple configurations of vertical memory
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
GB0620043D0 (en) 2006-10-10 2006-11-22 Univ Belfast Improvements relating to the detection of malicious content in date
EP4254413A3 (en) 2006-12-14 2023-12-27 Rambus Inc. Multi-die memory device
US8423789B1 (en) 2007-05-22 2013-04-16 Marvell International Ltd. Key generation techniques
US7849383B2 (en) 2007-06-25 2010-12-07 Sandisk Corporation Systems and methods for reading nonvolatile memory using multiple reading schemes
US8338267B2 (en) 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
US8356138B1 (en) 2007-08-20 2013-01-15 Xilinx, Inc. Methods for implementing programmable memory controller for distributed DRAM system-in-package (SiP)
US8156307B2 (en) 2007-08-20 2012-04-10 Convey Computer Multi-processor system having at least one processor that comprises a dynamically reconfigurable instruction set
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
JP4775969B2 (ja) 2007-09-03 2011-09-21 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8169808B2 (en) 2008-01-25 2012-05-01 Micron Technology, Inc. NAND flash content addressable memory
US9229887B2 (en) 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US8397084B2 (en) 2008-06-12 2013-03-12 Microsoft Corporation Single instance storage of encrypted data
JP2010021306A (ja) 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
US7930661B1 (en) 2008-08-04 2011-04-19 Xilinx, Inc. Software model for a hybrid stacked field programmable gate array
US7872936B2 (en) 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
US8037354B2 (en) 2008-09-18 2011-10-11 Honeywell International Inc. Apparatus and method for operating a computing platform without a battery pack
US7796446B2 (en) 2008-09-19 2010-09-14 Qimonda Ag Memory dies for flexible use and method for configuring memory dies
US20100162065A1 (en) 2008-12-19 2010-06-24 Unity Semiconductor Corporation Protecting integrity of data in multi-layered memory with data redundancy
US20100157644A1 (en) 2008-12-19 2010-06-24 Unity Semiconductor Corporation Configurable memory interface to provide serial and parallel access to memories
US20100167100A1 (en) 2008-12-26 2010-07-01 David Roger Moore Composite membrane and method for making
US8032804B2 (en) 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
US8127185B2 (en) * 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
US8977805B2 (en) 2009-03-25 2015-03-10 Apple Inc. Host-assisted compaction of memory blocks
US8451014B2 (en) 2009-09-09 2013-05-28 Advanced Micro Devices, Inc. Die stacking, testing and packaging for yield
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US9098430B2 (en) 2010-03-22 2015-08-04 Conversant Intellectual Property Management Inc. Composite semiconductor memory device with error correction
US8519739B1 (en) 2010-05-03 2013-08-27 ISC8 Inc. High-speed processor core comprising direct processor-to-memory connectivity
WO2011160311A1 (en) 2010-06-25 2011-12-29 Biwin Technology Limited Memory device
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8407245B2 (en) 2010-11-24 2013-03-26 Microsoft Corporation Efficient string pattern matching for large pattern sets
US9064715B2 (en) * 2010-12-09 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Networking packages based on interposers
US8615694B2 (en) 2011-02-07 2013-12-24 Texas Instruments Incorporated Interposer TAP boundary register coupling stacked die functional input/output data
US8700951B1 (en) 2011-03-09 2014-04-15 Western Digital Technologies, Inc. System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata
US9704766B2 (en) 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
US20120290793A1 (en) 2011-05-10 2012-11-15 Jaewoong Chung Efficient tag storage for large data caches
US9164147B2 (en) * 2011-06-16 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for 3D IC test
GB2493195A (en) * 2011-07-28 2013-01-30 St Microelectronics Res & Dev Address translation and routing between dies in a system in package.
JP5524144B2 (ja) 2011-08-08 2014-06-18 株式会社東芝 ｋｅｙ−ｖａｌｕｅストア方式を有するメモリシステム
US8793467B2 (en) 2011-09-30 2014-07-29 Pure Storage, Inc. Variable length encoding in a storage system
US20130073755A1 (en) 2011-09-20 2013-03-21 Advanced Micro Devices, Inc. Device protocol translator for connection of external devices to a processing unit package
JP5694101B2 (ja) 2011-09-20 2015-04-01 株式会社東芝 メモリ・デバイス、ホスト・デバイス
US9100348B2 (en) * 2011-10-03 2015-08-04 Intel Corporation Managing sideband routers in on-die system fabric
US9627357B2 (en) 2011-12-02 2017-04-18 Intel Corporation Stacked memory allowing variance in device interconnects
KR20130071884A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 다이 패키지 및 이를 포함하는 시스템
US8778734B2 (en) * 2012-03-28 2014-07-15 Advanced Micro Devices, Inc. Tree based adaptive die enumeration
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
US9030253B1 (en) * 2012-05-30 2015-05-12 Altera Corporation Integrated circuit package with distributed clock network
US20140040532A1 (en) 2012-08-06 2014-02-06 Advanced Micro Devices, Inc. Stacked memory device with helper processor
US8922243B2 (en) 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US8546955B1 (en) * 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US8737108B2 (en) 2012-09-25 2014-05-27 Intel Corporation 3D memory configurable for performance and power
US9515899B2 (en) 2012-12-19 2016-12-06 Veritas Technologies Llc Providing optimized quality of service to prioritized virtual machines and applications based on quality of shared resources
US9135185B2 (en) 2012-12-23 2015-09-15 Advanced Micro Devices, Inc. Die-stacked memory device providing data translation
US9170948B2 (en) 2012-12-23 2015-10-27 Advanced Micro Devices, Inc. Cache coherency using die-stacked memory device with logic die
US9065722B2 (en) 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9201777B2 (en) 2012-12-23 2015-12-01 Advanced Micro Devices, Inc. Quality of service support using stacked memory device with logic die
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device

Also Published As

Publication number Publication date
JP2016502287A (ja) 2016-01-21
US20140177626A1 (en) 2014-06-26
CN104885212A (zh) 2015-09-02
US9825843B2 (en) 2017-11-21
EP2936554B1 (en) 2021-03-17
KR20150099759A (ko) 2015-09-01
US9065722B2 (en) 2015-06-23
US20150357306A1 (en) 2015-12-10
EP2936554A1 (en) 2015-10-28
CN104885212B (zh) 2017-05-03
KR102035258B1 (ko) 2019-10-22
EP2936554A4 (en) 2016-08-31
WO2014100090A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP6101821B2 (ja) 分割されたマルチホップネットワークを有するダイ積層デバイス
US20220350483A1 (en) Method and apparatus to enable individual non volatile memory express (nvme) input/output (io) queues on differing network addresses of an nvme controller
US9331958B2 (en) Distributed packet switching in a source routed cluster server
US8699953B2 (en) Low-latency interface-based networking
US9176799B2 (en) Hop-by-hop error detection in a server system
US20140188996A1 (en) Raw fabric interface for server system with virtualized interfaces
US20150036681A1 (en) Pass-through routing at input/output nodes of a cluster server
US8831021B2 (en) System and method for dynamically configurable multi-window divergent protocol bridge
JP6491741B2 (ja) セルオートマトンを用いたクラスタサーバの構成
US9806908B2 (en) Route mapping at individual nodes of a cluster server
CN104598405A (zh) 扩展芯片及可扩展的芯片系统及控制方法
US20160188472A1 (en) Distributed implementation for cache coherence
US20240020455A1 (en) Software-defined wafer-level switching system design method and apparatus
US20230022507A1 (en) Scalable computing device
US9507715B2 (en) Coherency probe with link or domain indicator
US20220284163A1 (en) Complementary Die-to-Die Interface
CN117708003A (zh) 一种基于芯粒的互联系统及数据访问方法
JP2024513675A (ja) 隣接するプロセッサのための光ブリッジ相互接続ユニット

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161215

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161215

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6101821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250