JP2016107594A - 樹脂封止用金型とその製造方法、および半導体装置 - Google Patents

樹脂封止用金型とその製造方法、および半導体装置 Download PDF

Info

Publication number
JP2016107594A
JP2016107594A JP2014250011A JP2014250011A JP2016107594A JP 2016107594 A JP2016107594 A JP 2016107594A JP 2014250011 A JP2014250011 A JP 2014250011A JP 2014250011 A JP2014250011 A JP 2014250011A JP 2016107594 A JP2016107594 A JP 2016107594A
Authority
JP
Japan
Prior art keywords
cavity
mold
resin
sealing body
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014250011A
Other languages
English (en)
Other versions
JP6470956B2 (ja
Inventor
康祐 田口
Kosuke Taguchi
康祐 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014250011A priority Critical patent/JP6470956B2/ja
Priority to US14/946,903 priority patent/US10850334B2/en
Priority to KR1020150174114A priority patent/KR20160070696A/ko
Priority to CN201510917421.5A priority patent/CN105702590B/zh
Publication of JP2016107594A publication Critical patent/JP2016107594A/ja
Application granted granted Critical
Publication of JP6470956B2 publication Critical patent/JP6470956B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23C—MILLING
    • B23C3/00—Milling particular work; Special milling operations; Machines therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23C—MILLING
    • B23C2220/00—Details of milling processes
    • B23C2220/44—High speed milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23C—MILLING
    • B23C2220/00—Details of milling processes
    • B23C2220/64—Using an endmill, i.e. a shaft milling cutter, to generate profile of a crankshaft or camshaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止用金型を安価に提供する。【解決手段】金型の表面に形成した第１のキャビティ２と、第１のキャビティ２の内側底面に重畳して設けた第２のキャビティ３と、第２のキャビティ３の上面周囲に設けた段差部５とからなり、第１のキャビティ１及び第２のキャビティ２の４隅には所定の曲率半径のコーナー部２ａ，３ａを有し、まず第１の円形刃物による高速回転切削加工で第１のキャビティ２加工と第１の曲率半径のコーナー部２ａを形成し、第２の円形刃物による高速回転切削加工によって第２のキャビティ３と第２のキャビティの４隅に第２の曲率半径のコーナー部３ａを形成する。【選択図】図３

Description

本発明は、樹脂封止用金型とその製造方法、およびその金型を用いて製造されるパッケージとそのパッケージを用いた半導体装置に関するものである。
近年の携帯電子機器の小型化に伴い、使用される半導体パッケージにも小型化、薄型化された半導体パッケージが必要とされている。半導体パッケージは搭載される半導体チップを環境雰囲気から保護するために半導体チップを樹脂で封止する必要がある。そして、半導体パッケージの小型、薄型化から、半導体パッケージ用樹脂封止金型も微細、薄型化が要求されている。また、半導体パッケージの製造コストを削減するために、半導体パッケージ製造で使用されるリードフレームも高密度レイアウトが要求され、高密度レイアウトリードフレーム用樹脂封止金型も、微細で高精度な金型が要求されている。
半導体パッケージは小型、薄型化されても、半導体としての性能は高めなければならないため、できるだけ大きな半導体チップが搭載できる必要がある。
半導体パッケージに、できるだけ大きな半導体チップを搭載できるようにするには封止樹脂のコーナー部を直角形状としているのが一般的である。
半導体パッケージを形成するための樹脂封止用金型のキャビティ形状を形成するには、金型のキャビティを型彫放電加工機により型彫放電加工用電極を用いた放電加工で加工する工法が一般に用いられている。前記した型彫放電加工は、型彫放電加工電極用電極が必ず必要である。型彫放電加工用電極は型彫放電加工機にセットし灯油等の絶縁加工液中において金型材料表面に断続的にアーク放電を行い、金型のキャビティ形状を形成していく。型彫放電加工は、粗加工、中加工、仕上げ加工と複数回に分けて加工される。そのため、粗加工、中加工、仕上げ加工のための加工用電極も製作する必要がある。また、加工精度や面粗度の追い込みのため、さらに加工を追加する場合もある。そして、型彫放電加工機での型彫放電加工時間だけではなく、型彫放電加工用電極をさらに製作する必要があり、金型の加工時間は長くなる。その結果製造コストが高くなる。
また、型彫放電加工で、粗加工、中加工、仕上げ加工と複数回に分けて加工を行うため、型彫放電加工用電極の交換や、精度が要求される金型のキャビティ加工の場合は加工途中の金型材料を装置から取り外し、計測してから、型彫放電加工用電極位置を補正することがあり、金型のキャビティの加工時間はさらに長くなる。その結果金型のキャビティ加工費用がさらに高くなる。
また、半導体パッケージを安価に製造するため、近年は高密度にレイアウトされたリードフレームが必要とされている。高密度にレイアウトされたリードフレームに使用される樹脂封止加工用、金型のキャビティ加工は、金型のキャビティ間の間隔が狭くなり、型彫放電加工用電極が強度不足のため製作できない場合もあり、樹脂封止金型のキャビティ型彫放電加工用電極を複数に分け分割加工する必要がでてきた。これにより金型のキャビティ加工時間がさらに長くなる。そのためその分金型が高くなる。
半導体パッケージ用金型のキャビティの加工は型彫放電加工機に型彫放電用電極を用いた型彫放電加工時間を短くするために、金型のキャビティの加工の一部を切削加工で行い仕上げ加工を型彫放電加工機で処理することが提案されている。（例えば、特許文献１参照）
特開２０００−１０２９２９号公報
しかしながら、一部の加工を切削加工で行い、最終仕上げを型彫放電加工で行う場合、同一の装置では加工ができない。また、型彫放電加工機用で用いられる型彫放電加工用電極の製作が必要であり、金型加工時間はそれほど速くならない。また、型彫放電加工機で型彫放電加工用電極を使用した金型のキャビティ加工では、加工面に梨地面が形成され、半導体パッケージ用樹脂封止金型での加工後にリードフレームを金型から取り出す際に梨地面がアンカーとなり、離形不良による樹脂クラックが発生するという懸念がある。
本発明は、金型のキャビティ加工時間を短縮し、金型のキャビティ加工面に型彫放電加工において形成される梨地面のようなアンカー形状が形成されない、金型のキャビティ製造方法を提供することを目的とする。
上記課題解決のために本発明では以下の手段を用いた。
まず、半導体チップの樹脂封止用金型であって、前記金型に設けられたキャビティは、前記金型の表面に形成した第１のキャビティと、前記第１のキャビティの内側底面に重畳して設けた第２のキャビティと、前記第２キャビティの上面周囲に設けた段差部とからなり、前記第１のキャビティおよび前記第２のキャビティの４隅には所定の曲率半径のコーナー部を有することを特徴とする樹脂封止用金型とした。
また、半導体チップの樹脂封止用金型の加工方法であって、金属材料を準備する工程と、前記金属材料を第１の円形刃物にて高速回転切削加工して第１のキャビティを形成するとともに前記第１のキャビティの４隅に第１の曲率半径のコーナー部を形成する工程と、前記第１のキャビティの内側底面に第２の円形刃物にて高速切削加工して第２のキャビティを形成するとともに前記第２のキャビティの４隅に第２の曲率半径のコーナー部を形成する工程とからなることを特徴とする樹脂封止用金型の製造方法とした。
また、半導体チップを半導体パッケージに樹脂封止した半導体装置であって、アイランド上に載置した半導体チップと、前記アイランドの周囲近傍に設けられたリードと、前記半導体チップの電極と前記リードを電気的に接続するワイヤーと、前記半導体チップとアイランドとリードとワイヤーを樹脂封止した封止体とからなり、前記封止体は第１の封止体と第２の封止体との積層構造であることを特徴とする半導体装置とした。
本発明による円形刃物を用いた高速回転切削加工を用いた金型製造におけるキャビティ加工は、円形刃物を用いた切削加工で行うため、型彫放電加工機での型彫放電加工で必要とされる型彫放電加工用電極は不要となり金型のキャビティ加工時間が短縮され加工コストが大きく削減できる。
また、高密度レイアウトリードフレーム用金型の製造におけるキャビティ加工でも、分割での加工は不要であり、高精度な金型製作が可能である。
また、型彫放電加工を用いた場合に発生する金型のキャビティ加工面の梨地によるアンダーカットによる樹脂封止後の金型からの離形時に樹脂クラック発生懸念のない金型製造が可能となる。
本発明の半導体パッケージ用樹脂封止金型の鳥瞰図である。 本発明の半導体パッケージ用樹脂封止金型の平面図である。 本発明の半導体パッケージ用樹脂封止金型の断面図である。 本発明の金型のキャビティ加工を示す断面図である。 図４に続く、本発明の金型のキャビティ加工を示す断面図である。 比較例の金型のキャビティの加工を示す断面図である。 本発明の金型を用いて樹脂封止した半導体パッケージの鳥瞰図である。 本発明の金型を用いて樹脂封止した半導体パッケージの平面図である。 本発明の金型を用いて樹脂封止した半導体パッケージの透視平面図である。 本発明の金型を用いて樹脂封止した半導体パッケージの透視断面図である。
以下、本発明を図面に基づいて説明する。
図１は、本発明の半導体パッケージ用樹脂封止金型の鳥瞰図である。本図は、半導体チップ１個分の拡大図である。
金型１に半導体パッケージの樹脂封止形状となる第１のキャビティ２と第２のキャビティ３が形成され、第１のキャビティ２と第２のキャビティ３の各４隅には、円形刃物の刃物半径以上の曲率半径を有するコーナー部２ａ、３ａが形成されている。そして、第１のキャビティ２および第２のキャビティ３の内側面にはテーパー形状が形成されている。
図２は、図１をキャビティ側からみた平面図である。第１のキャビティ２は第２のキャビティ３より大きく形成され、平面視的に第１のキャビティ２の内側に第２のキャビティ３が重畳して設けられている。第１のキャビティ２の４隅には丸みのあるコーナー部２ａが形成され、第２のキャビティ３の４隅にも丸みのあるコーナー部２ａと同様のコーナー部３ａが形成されている。
図３は、図２における矩形のキャビティの対角のコーナー部に沿って切断したときの断面図である。第１のキャビティ２は金型１の表面からある深さまで開孔形成され、第１のキャビティ２の下に第２のキャビティ３が開孔形成されている。図では、第１のキャビティ２の周囲の下面には段差部５が設けられ、第１のキャビティ２の開孔下面の幅は第２のキャビティ３の開孔上面の幅よりも大きく、各キャビティの深さは同じであるが、第１のキャビティ２の深さと第２のキャビティ３の深さの比を変えても良い。
図４は、本発明の第１のキャビティの加工を示す断面図である。準備された金型材料１に円形刃物４、例えばエンドミルを用いた高速回転切削加工で第１のキャビティ２を開孔形成する。開孔深さは、円形刃物４の刃物直径と等しい深さから刃物直径の２倍であることが望ましい。円形刃物の切削側面にはテーパーが付いており、このテーパーが被切削物である金型１に転写されてテーパー側面を有する第１のキャビティ２を形成することになる。また、第１のキャビティ２の４隅に形成されるコーナー部２ａは所定の曲率半径を有するが、この曲率半径は円形刃物の刃物半径以上である。なお、刃物半径や刃物直径はテーパーの付いた円形刃物の縦半分の長さの断面における半径、直径を示すものである。
図５は、本発明の第１のキャビティ加工に続く、第２のキャビティの加工を示す断面図である。第１のキャビティ２よりも内側の底面に円形刃物４を接触させ、深く掘り込んで第２のキャビティ３を形成する。ここで用いる円形刃物４は先の第１のキャビティ加工で用いたものと同じでも良いし、異なっていても良い。円形刃物の切削側面にはテーパーが付いており、このテーパーが被切削物である金型１に転写されてテーパー側面を有する第２のキャビティ３を形成することになる。また、第２のキャビティ３の４隅に形成されるコーナー部３ａは所定の曲率半径を有するが、この曲率半径は円形刃物の刃物半径以上である。
以上の２段の切削加工によって、階段状のキャビティが形成されることになるが、２段に限られることはなく、必要に応じて、第３段乃至第ｎ段のキャビティを設けた多段キャビティであっても良い。
比較例として、図６に円形刃物を用いた高速切削加工を１段で加工した例の断面図を示す。円形刃物４の刃物径に対して、加工深さが刃物径の２倍以上になると、切削加工時に高速回転する円形刃物に金型材料１の切削加工負荷が加わり、円形刃物が破損する可能性がある。半導体パッケージの樹脂封止金型のキャビティは、リードフレームのレイアウトにより複数加工される。多いものでは１０００箇所以上のものもある。複数ある金型のキャビティの加工途中で、円形刃物４が破損した場合、金型にキズを付けてしまう可能性がある。円形刃物の破損を避けるために刃物半径を大きくすると、４隅のコーナー部の曲率半径が極めて大きくなり、半導体チップの大きさに対し、樹脂封止した後の半導体パッケージの大きさが極めて大きくなるという問題がある。
本発明の円形刃物での高速回転切削加工では、金型のキャビティ用加工機、例えばＮＣフライスの金型材料をセットすると、円形刃物の摩耗による円形刃物交換は必要であるが、加工終了までワークの取り出しは不要である。また、円形刃物の交換はＮＣフライス等の工作機械にはＡＴＣ（Auto tool changer）が搭載されていため、人の手による交換作業は不要であり、装置に金型材料と刃物をセットすれば、ＮＣフライス等加工機の加工精度、例えば±０．０００２ｍｍ（±０．２μｍ）での仕上げまでの加工が型彫放電加工機で型彫放電加工用電極を用いた型彫放電加工に比べ短時間で精度のよい金型のキャビティを加工することが可能となる。
円形切削での高速回転切削加工では、金型の加工面は切削面であり、型彫放電加工機で型彫放電加工用電極を用いた型彫放電加工で形成されるような梨地面はなく、滑らかで、樹脂封止後の成形金型からの離形時にも梨地面のような凸凹形状によるアンダーカット影響もない樹脂クラック発生懸念のない半導体パッケージの成形が可能である。
図７は本発明の金型を用いて製造された半導体パッケージに樹脂封止された半導体装置の鳥瞰図であり、図８は平面図である。金型形状に対応して封止樹脂は第１の封止体１８の上に第２の封止体１７が縦に積層された形状である。そして、第２に封止体１７の断面積が第１の封止体１８の断面積に比較して小さく、第１の封止体１８の外周上面には樹脂段差２３を有する構成ある。また、第１の封止体の側面からはアウターリード１９が露出している。第１の封止体１８および第２の封止体１７の４隅の角部は丸みを帯びた形状で欠けにくいという特徴を有する。図９は透視平面図であり、図１０は透視断面図である。リードフレームのアイランド２２上に半導体チップ２１が載置され、アイランド２２の周囲近傍にはアウターリード１９を有するリードが設けられている。半導体チップ２１の表面に設けられている電極とリードはワイヤー２０を介して電気的に接続されている。そして、これらは第１の封止体１８および第２の封止体によって樹脂封止されている。リードフレームのアイランドやリードが第１の封止体１８に被覆され、半導体チップの電極と接続するワイヤー２０が第２の封止体１７に被覆されるという構成である。したがって、第２の封止体１７が第１の封止体１８に対し幾分小さいものであっても樹脂封止性に影響のあるものではない。
以上では、２段の封止体を有する半導体パッケージを例に説明したが、本発明は２段の封止体に限られるものではなく、必要に応じて多段の封止体を有する半導体パッケージであっても良い。
１ 金型材料、金型
２ 第１のキャビティ
２ａ 第１のキャビティのコーナー部
３ 第２のキャビティ
３ａ 第２のキャビティのコーナー部
４ 円形刃物
５ 段差部
１７ 第２の封止体
１８ 第１の封止体
１９ アウターリード
２０ ワイヤー
２１ 半導体チップ
２２ アイランド
２３ 樹脂段差

Claims (6)

  1. 半導体チップの樹脂封止用の金型であって、
    前記金型の表面に形成した第１のキャビティと、
    前記第１のキャビティの内側底面に平面視的に重畳して設けた第２のキャビティと、
    前記第２のキャビティの上面周囲に設けた段差部と、
    を有し、
    前記第１のキャビティの４隅および前記第２のキャビティの４隅にはそれぞれ所定の曲率半径を有するコーナー部を備えたことを特徴とする樹脂封止用金型。
  2. 前記第２のキャビティの内側底面に重畳して順次設けられた第３乃至第ｎ段のキャビティと、前記第３乃至第ｎ段のキャビティのそれぞれの上面周囲に設けた段差部とからなり、前記第３乃至前記第ｎ段のキャビティのそれぞれの４隅にはそれぞれ所定の曲率半径を有するコーナー部をさらに備えたことを特徴とする請求項１記載の樹脂封止用金型。
  3. 半導体チップの樹脂封止用の金型の製造方法であって、
    金属材料を準備する工程と、
    前記金属材料を第１の円形刃物にて高速回転切削加工して第１のキャビティを形成するとともに前記第１のキャビティの４隅に第１の曲率半径のコーナー部を形成する工程と、
    前記第１のキャビティの内側底面に第２の円形刃物にて高速切削加工して第２のキャビティを形成するとともに前記第２のキャビティの４隅に第２の曲率半径のコーナー部を形成する工程と、
    からなることを特徴とする樹脂封止用金型の製造方法。
  4. 前記第２のキャビティの内側底面に第３乃至第ｎ段の円形刃物にて高速切削加工して第３乃至第ｎ段のキャビティをそれぞれ形成するとともに、第３乃至第ｎ段のキャビティのそれぞれの４隅に第３乃至第ｎ段の曲率半径のコーナー部を形成する工程をさらに有することを特徴とする請求項３記載の樹脂封止用金型の製造方法。
  5. 半導体チップを半導体パッケージに樹脂封止した半導体装置であって、
    アイランドと、
    前記アイランド上に載置した半導体チップと、
    前記アイランドの周囲近傍に設けられたリードと、
    前記半導体チップの表面に配置された電極と前記リードを電気的に接続するワイヤーと、
    前記半導体チップ、前記アイランド、前記リードおよび前記ワイヤーを樹脂封止した封止体と、
    からなり、
    前記封止体は第１の封止体の上に第２の封止体が重なった積層構造であって、前記第２の封止体の断面積は前記第１の封止体の断面積よりも小さいことを特徴とする半導体装置。
  6. 前記第１の封止体には前記リードが封止され、前記第２の封止体には前記半導体チップの前記電極が封止されていることを特徴とする請求項５記載の半導体装置。
JP2014250011A 2014-12-10 2014-12-10 樹脂封止用金型とその製造方法 Expired - Fee Related JP6470956B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014250011A JP6470956B2 (ja) 2014-12-10 2014-12-10 樹脂封止用金型とその製造方法
US14/946,903 US10850334B2 (en) 2014-12-10 2015-11-20 Mold for resin sealing a semiconductor chip, and semiconductor device having resin-sealed semiconductor chip
KR1020150174114A KR20160070696A (ko) 2014-12-10 2015-12-08 수지 봉지용 금형과 그 제조 방법, 및 반도체 장치
CN201510917421.5A CN105702590B (zh) 2014-12-10 2015-12-10 树脂密封用模具及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014250011A JP6470956B2 (ja) 2014-12-10 2014-12-10 樹脂封止用金型とその製造方法

Publications (2)

Publication Number Publication Date
JP2016107594A true JP2016107594A (ja) 2016-06-20
JP6470956B2 JP6470956B2 (ja) 2019-02-13

Family

ID=56111911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250011A Expired - Fee Related JP6470956B2 (ja) 2014-12-10 2014-12-10 樹脂封止用金型とその製造方法

Country Status (4)

Country Link
US (1) US10850334B2 (ja)
JP (1) JP6470956B2 (ja)
KR (1) KR20160070696A (ja)
CN (1) CN105702590B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018029094A (ja) * 2016-08-15 2018-02-22 富士通株式会社 冷却ユニット及び情報処理装置
CN112191898A (zh) * 2020-09-14 2021-01-08 西安昆仑工业（集团）有限责任公司 一种半圆柱型腔粗加工数控加工方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11432407B2 (en) 2016-10-28 2022-08-30 Xfmrs, Inc. Electrical component package with reinforced molded pins
US10531573B2 (en) * 2016-10-28 2020-01-07 Xfmrs, Inc. Electrical component package with reinforced molded pins
CN108246981A (zh) * 2018-03-15 2018-07-06 宁波兰迪汽配工业有限公司 一种齿轮马达模具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452754U (ja) * 1990-09-11 1992-05-06
JPH10154768A (ja) * 1996-11-25 1998-06-09 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2006027074A (ja) * 2004-07-16 2006-02-02 Towa Corp 電子部品の樹脂封止成形用金型の加工方法
JP2010199412A (ja) * 2009-02-26 2010-09-09 Dainippon Printing Co Ltd 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000102929A (ja) 1998-09-29 2000-04-11 Towa Corp 電子部品の樹脂封止成形用金型の加工方法
US6452268B1 (en) 2000-04-26 2002-09-17 Siliconware Precision Industries Co., Ltd. Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
US6924514B2 (en) * 2002-02-19 2005-08-02 Nichia Corporation Light-emitting device and process for producing thereof
JP5192811B2 (ja) * 2004-09-10 2013-05-08 ソウル セミコンダクター カンパニー リミテッド 多重モールド樹脂を有する発光ダイオードパッケージ
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
TW201145597A (en) * 2010-01-28 2011-12-16 Lg Innotek Co Ltd Light emitting device package
KR20120028591A (ko) * 2010-09-15 2012-03-23 삼성전자주식회사 반도체 패키징용 몰딩장치 및 몰딩방법
US11101408B2 (en) * 2011-02-07 2021-08-24 Creeled, Inc. Components and methods for light emitting diode (LED) lighting
JP5965706B2 (ja) * 2012-04-12 2016-08-10 日立オートモティブシステムズ株式会社 流量センサの製造方法
TWI565105B (zh) * 2012-07-09 2017-01-01 山田尖端科技股份有限公司 樹脂模塑裝置以及樹脂模塑方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452754U (ja) * 1990-09-11 1992-05-06
JPH10154768A (ja) * 1996-11-25 1998-06-09 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2006027074A (ja) * 2004-07-16 2006-02-02 Towa Corp 電子部品の樹脂封止成形用金型の加工方法
JP2010199412A (ja) * 2009-02-26 2010-09-09 Dainippon Printing Co Ltd 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018029094A (ja) * 2016-08-15 2018-02-22 富士通株式会社 冷却ユニット及び情報処理装置
CN112191898A (zh) * 2020-09-14 2021-01-08 西安昆仑工业（集团）有限责任公司 一种半圆柱型腔粗加工数控加工方法

Also Published As

Publication number Publication date
CN105702590B (zh) 2019-11-19
US10850334B2 (en) 2020-12-01
JP6470956B2 (ja) 2019-02-13
KR20160070696A (ko) 2016-06-20
CN105702590A (zh) 2016-06-22
US20160172316A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
JP6470956B2 (ja) 樹脂封止用金型とその製造方法
US20080076208A1 (en) Method of making a semiconductor package and method of making a semiconductor device
US8624363B2 (en) Method for semiconductor leadframes in low volume and rapid turnaround
US3436810A (en) Method of packaging integrated circuits
US6609965B2 (en) Cutting blade
JPH036663B2 (ja)
US10501863B2 (en) Forming method and formed article
KR101761179B1 (ko) 카메라 홀더 사출물 성형을 위한 사출금형의 가공방법
US11569152B2 (en) Electronic device with lead pitch gap
JP6084114B2 (ja) パッケージ基板の加工方法
JP2004006585A (ja) 混成集積回路装置の製造方法
CN103474358A (zh) 多圈qfn封装引线框架制备方法
US20130341779A1 (en) Method of manufacturing a semiconductor device and semiconductor device
CN105215495B (zh) 一种用于钛合金深盲槽棱角加工的方法
TWI826277B (zh) 封裝方法
JP2016151033A (ja) 円筒型部材の製造方法
WO2018088080A1 (ja) 半導体装置およびその製造方法
JP2014090126A (ja) 切削方法
CN113889524A (zh) 扇形芯片晶圆切割设备及其切割方法
KR20190070744A (ko) 최적화 형상의 캐리어 플레이트 및 이를 기계가공하기 위한 특수가공 툴
CN113751968B (zh) 一种以原子灰构建加工基准的模具镶块加工方法
CN220155538U (zh) 一种封装器件及电子器件
JP2001267476A (ja) 半導体パッケージ用ヒートスプレッダの製造方法
JP2000102929A (ja) 電子部品の樹脂封止成形用金型の加工方法
JP2007077443A (ja) 三次元形状造形物の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6470956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees