CN113889524A - 扇形芯片晶圆切割设备及其切割方法 - Google Patents

扇形芯片晶圆切割设备及其切割方法 Download PDF

Info

Publication number
CN113889524A
CN113889524A CN202111184680.3A CN202111184680A CN113889524A CN 113889524 A CN113889524 A CN 113889524A CN 202111184680 A CN202111184680 A CN 202111184680A CN 113889524 A CN113889524 A CN 113889524A
Authority
CN
China
Prior art keywords
arc
cutting
fan
wafer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111184680.3A
Other languages
English (en)
Inventor
徐跃
钱旭
徐天骄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Huabiao New Material Technology And Development Co ltd
Original Assignee
Nantong Huabiao New Material Technology And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Huabiao New Material Technology And Development Co ltd filed Critical Nantong Huabiao New Material Technology And Development Co ltd
Priority to CN202111184680.3A priority Critical patent/CN113889524A/zh
Publication of CN113889524A publication Critical patent/CN113889524A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种扇形芯片，具有扇环形形状。扇形芯片由内圆弧半径、外圆弧半径、圆弧弧度三个参数决定其形状尺寸，其内圆弧与外圆弧为同心圆弧。该芯片的晶圆切割方法，是采用切割设备分别切割射线和圆弧线，切割设备具有支柱和悬臂横梁，悬臂横梁上悬垂有刀具。本发明的扇形芯片适合不对称集成电路的布图设计，可以灵活调整分配不同的线宽、线程、电极；芯片切割晶圆的余料大幅度减小；切割的刀具可设计性强，用刀切割的次数较少。

Description

扇形芯片晶圆切割设备及其切割方法
技术领域
本发明涉及一种芯片的形状及其加工技术。
背景技术
晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆。
晶圆一般有6英寸、8英寸及12英寸规格不等，晶片就是基于这个晶圆分切生产出来的。晶圆上一个小块，就是晶片，也名Die，经过封装之后就成为一个闪存颗粒。在硅晶片上可加工制作成各种电路元件结构或者形成集成电路，而成为有特定电性功能的IC产品。即采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体。
传统的晶片像切割玻璃块一样，经过纵向和横向的分切，制成一片片方形晶片。这样晶圆的周边总是会剩下一些边角料，没法使用，报废处理，造成较大的原材料浪费。
晶圆切割机中通常采用硅片切割丝，硅片切割丝的原理是通过一根高速运动的钢线带动附着在钢丝上的切割刃料对硅棒进行摩擦，从而达到切割效果。也可通过切割片或者激光切割。
晶圆分切涉及的几个概念：1）芯片：这是指在晶圆表面占大部分面积的一个个微小分区（事先可通过蚀刻或沉积等工序制成集成电路）。2）锯切线：在晶圆上用来分隔不同芯片之间的街区。3）边缘芯片：在晶圆的边缘上的一些掩膜残缺不全的芯片。由于单个芯片尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。
有报道中指出，被称做 FoWLP 的扇形晶圆级封装技术，未来将是三星从台积电手中抢回苹果订单的重要利器。台积电已经成为苹果 2016 年推出新款 iPhone 手机（iPhone 7） 的处理器制造商。采用三星的 FoWLP 扇形晶圆级封装技术之后，将可为新款手机降低超过 0.3 毫米厚度，以及提升 30% 以上的手机总体效能。扇形封装采用传统的矩形芯片，形状尺寸不是很匹配。
申请号2013106853450的发明涉及一种扇形结构的LED芯片及其制造方法，该芯片整体呈圆盘状，芯片包括基板层、焊片层、芯片层及散热透光层。该扇形结构非真正的扇环形。
申请号202110201222X的发明公开了一种扇环形PCB电路板的毛坯板的切割系统，包括固定梁，所述固定梁上固定安装有竖向的第一刹车式步进电机，所述第一刹车式步进电机的第一输出轴竖向朝下，所述第一输出轴上固定连接有水平的回转臂，所述回转臂上固定安装有水平的直线伸缩器，所述直线伸缩器的直线伸缩杆的末端固定有水平的铣刀驱动器座。该发明可以提供作为本发明切割设备的借鉴。
发明内容
发明目的：
提供一种非传统矩形形状、晶圆原料利用率高、尤其适合不对称形状IC电路的扇形芯片及其晶圆切割方法。
技术方案：
本发明提供的扇形芯片，由半导体晶圆原料（如硅片）分切而成，具有扇环形形状。扇形芯片具有内圆弧半径、外圆弧半径、圆弧弧度三个参数（即由具有相同弧度的内圆弧、外圆弧、两圆弧两端相连的直线线段连接围成），以决定其形状和尺寸，内圆弧与外圆弧为同心圆。
扇环就是一个圆环被扇形截得的一部分，扇环的面积是用大扇形的面积减去小扇形的面积，设小扇形的半径为r，大扇形的半径为R，圆心角为Q扇环面积是S=QπR^2/360-Qπr^2/360。
尤其适合微电子元件或者集成电路为不对称排列的结构形式：微电子元件占有的面积（所有元件占据的芯片面积之和）在外圆弧沿线大于内圆弧沿线；或者，可以将扇形芯片的外圆弧侧设置较多的电极键合点（可以连接多一些的键合丝），将扇形芯片的内圆弧侧设置较少的电极键合点（连接少一些的键合丝），以满足获得不同的电极连接点数量，使得键合丝的排布空间更均匀合理，既不距离太大，也不过于密集，获得多种不同功能的芯片。
或者连接线的线径（部分或全部，能通过的电流）在外圆弧沿线大于内圆弧沿线；或者连接线的制程（部分或全部，线宽或线间距）在外圆弧沿线大于内圆弧沿线。
或者，微电子元件或集成电路为常规排列，这样芯片的外圆弧一侧散热较好，封装后芯片外圆弧侧可以应用或靠近于散热工况不良的场所、温度较高的场所。
大尺寸晶圆外围切割获得的扇形芯片的圆弧半径较大，扇形芯片的弧度较小，可以用于制造具有对称（或者比较对称）结构的晶体管或IC电路，类似于传统的矩形芯片。
小尺寸晶圆切割获得的外观与传统的矩形芯片差别较大，弧度较大，可以用于制造具有不对称结构的晶体管或IC电路。
晶圆切割余下的圆心处不能再分割为扇形芯片，可以作为圆形芯片使用。
本发明提供的扇形芯片的切割方法也不同于传统的矩形芯片的切割设备和切割工艺。
所述的切割设备为具有圆弧切割与法向切割的组合器具，采用的切割刀具为丝线、水刀或激光刀具，法向线还可以采用圆盘刀具切割。
圆弧切割器具具有位于圆心的支柱（悬垂），连接在支柱上的悬臂横梁；悬臂横梁能够绕支柱做圆周旋转，悬臂横梁上连接有铅锤向下的刀具，悬臂横梁围绕支柱旋转（不左右移动）时，刀具能够在圆周方向切割晶圆形成圆弧切割线（或简称圆弧线）。
悬臂横梁上还设置有左右移动机构，刀具沿着悬臂横梁上的横向轨道左右移动时在法线方向（径向，或者射线方向）切割晶圆形成法向切割线（或简称法向线）。
所述的切割设备分割的线路为法向线、圆弧线。可以先切割通过晶圆圆心的射线（法向线），接着切割圆弧形线段（此时非完整圆周的圆弧线），或者先切割同心圆弧，接着切割射线（此时射线可能非通透完整射线，而是两段缺少中间线段的同一射线上的直线段）。
本发明的悬臂横梁优选是位于同一条晶圆射线上的两根相反方向设置的悬臂横梁，其上各自的刀具能够向相反方向移动切割晶圆法向线。切割法向线时，也无需进行射线中心的重复定位，可以为两个刀具头分别对同一根射线上两端的线段分别切割，为两个刀具头分别对同一根射线上两端法向线段同时进行切割，提高一倍的切割效率。因为两个刀具相向而行，距离间隔较远，一般不相互影响切割质量，便于切割形成的粉末料顺利排放。
本发明切割圆周或者圆弧线时，设备刀具无需多次对圆心进行定位，刀具头分别对同一圆周上不同的圆弧线段进行切割，能够提高圆弧线切割效率。可以先切割半径大的圆周，后切割半径小的圆周。圆弧半径逐渐缩小，切割速度快。当为两根悬臂横梁带两个刀具切割圆弧线时，两个刀具做相同旋向的移动，间距大，不相互干扰。对晶圆产生对称的切割压力，不易产生裂纹或形变。
当周向的圆弧线切割越多时，晶圆越来越小时，法向线的切割数量越来越少，在较小面积上分切也能顺利进行。扇形芯片的数量越来越少，而每片芯片的面积尺寸仍然不会可以保持相当，符合设计需求。
传统的矩形芯片切割时，需要按顺序依次切割，频繁平行移动刀具，分切效率较低。
有益效果：
硅棒是熔融的硅直接拉制出来的，可见其物质的结晶是以圆柱的芯为对称中心，同一圆周上的成分和晶体形态比较一致，扇形芯片的材质因此会比长方形芯片的更均匀稳定，制成的芯片内部缺陷更少。划片与晶圆径向或者周向一致，材料内部不容易产生微裂纹、应力分布均匀、正品率高。
扇形的圆弧与晶圆均为同心圆（或圆弧），形状相似，便于切割减少边角料浪费。晶圆切割芯片后余料大幅度减小，几乎没有边角废料。无需要求采用12英寸以上的成本较高的过大尺寸晶圆，减低晶圆拉制设备的投资成本；
同一片晶圆可以进行尺寸（圆弧半径不同，或者弧度不同）不同扇形芯片的切割；
切割的刀具（丝线切割、圆盘切割、水刀切割或激光切割）可设计性强，用刀的数量可以调整精简。
扇形芯片本身适合不对称集成电路的布图设计，可以灵活调整微电子元件的排布位置、线宽、线程和电极连接点，无需矩形芯片的对称性限制（实际应用中，对称的矩形的集成电路很少，而且矩形芯片容易导致线宽狭窄和线程路径绕行设置不合理）。
不同弧度，不同内圆弧半径，不同外圆弧半径（或厚度）的扇形芯片，适合不同的集成电路形状，不同的引线键合位置，不同的封装外壳。
而且，不同的扇形芯片（弧度、圆弧半径），可以设置为不同厂商的防伪识别。
附图说明
图1是本发明的一种晶圆分切示意图；
图2是本发明的另一种晶圆分切示意图；
图3是本发明的一种形状示意图；
图4是传统芯片的切割示意图；
图5是本发明的切割设备的一种正视图（双横梁）；
图6是本发明的切割设备的一种俯视图（单横梁）。
图中，1-扇形芯片（最外层）；2-圆弧线；3-较短法向线；4、5-中等法向线；6-通长法向线；7-圆心芯片；8-扇形芯片（内层）；10-外圆弧半径；11-矩形芯片；12-纵向切割线；13-横向切割线；14-边角料；20-内圆弧半径；21-马达（提供横梁旋转动力）；22-支柱；23-悬臂横梁；24-马达（提供刀具左右移动动力）；25-刀具移动轨道；26-刀具；27-刀头；28-切割平台；30-圆心角；31-扇形芯片（第二层）；41-扇形芯片（第三层）；50-最短法向线；51-扇形芯片（次内层）；100-芯片。
具体实施方式
实施例一：
如图4所示的传统芯片是矩形芯片，由纵向切割线和横向切割线切割形成，在晶圆周边具有不少边角料舍去不能使用。
实施例二：
如图1所示的扇形芯片，是在晶圆上切割不同半径的圆弧线和不同长度的法向线（较短法向线、中等法向线、或通长法向线）而形成，采用的设备如图5所示。
扇形芯片由内圆弧半径、外圆弧半径、圆弧弧度三个参数确定其形状尺寸，其内圆弧与外圆弧为同心圆弧。
晶圆圆心处作为圆形芯片使用。
切割的机器是圆弧切割刀具与法向切割刀具的组合器具。切割设备具有位于圆心的支柱，连接在支柱上的两根悬臂横梁（位于同一射线两侧），悬臂横梁能够绕支柱做圆周旋转，每根悬臂横梁上连接有一只铅锤向下的刀具，悬臂横梁围绕支柱旋转时，两只刀具能够在圆周方向切割晶圆形成圆弧切割线；两根悬臂横梁上均设置有左右移动机构，其上的刀具能够同时向相反方向移动切割晶圆法向线，为沿着圆心对称结构，且多根法线（通长或中等法线）穿越不同的圆周形成长度不等法向切割线段。
实施例三：
如图2所示的扇形芯片，是在晶圆上切割不同半径的圆弧线和不同长度的法向线而形成，采用的设备如图6所示，具有一根悬臂横梁和位于其上的一根刀具。
切割圆弧线时，为一个刀具对圆周上不同弧长的圆弧线段进行分别旋转切割；先切割半径大的圆周上的圆弧线，然后依次切割半径逐渐减小的圆周上的圆弧线。
接着，刀具在横梁上左右移动切割晶圆的法向线，每根切割法向线只能切割相邻圆周之间的线段，不能贯穿不同的圆周，所形成的法向线段较实施例二中的多，刀具切割的次数较多，分切的效率较低。

Claims (8)

1.一种扇形芯片，由半导体晶圆原料分切而成，芯片上加工制作有微电子元件或者集成电路，其特征在于：为扇环形形状；扇形芯片由内圆弧半径、外圆弧半径、圆弧弧度三个参数确定其形状尺寸，其内圆弧与外圆弧为同心圆弧，内圆弧与外圆弧两端的两根连接线段的延长线相交于同心圆心。
2.根据权利要求书1所述的扇形芯片，其特征在于：微电子元件或者集成电路为不对称排列：微电子元件占有的面积在外圆弧沿线大于内圆弧沿线，或者电连接点在外圆弧沿线多于内圆弧沿线，或者连接线的线径在外圆弧沿线大于内圆弧沿线，或者连接线的制程在外圆弧沿线大于内圆弧沿线；或者，微电子元件或集成电路为常规排列。
3.根据权利要求书1或2所述的扇形芯片，其特征在于：由晶圆的外圆切割获得圆弧半径较大的扇形芯片，相同的弧长其弧度较小；由晶圆内圆切割获得圆弧半径较小的扇形芯片，相同的弧长其弧度较大；晶圆圆心处作为圆形芯片使用。
4.一种扇形芯片的晶圆切割设备，其特征在于：切割的机器是圆弧切割刀具与法向切割刀具的组合器具，圆弧切割设备具有位于圆心的支柱，连接在支柱上的悬臂横梁，悬臂横梁能够绕支柱做圆周旋转，悬臂横梁上连接有铅锤向下的刀具，悬臂横梁围绕支柱旋转时，刀具能够在圆周方向切割晶圆形成圆弧切割线；悬臂横梁上或设置有左右移动机构，刀具移动时在法线方向（径向）切割晶圆形成法向线。
5.根据权利要求书4所述的扇形芯片的晶圆切割设备，其特征在于：悬臂横梁是位于一条晶圆射线上的两根悬臂横梁，每根横梁连接有一只刀具。
6.一种扇形芯片的晶圆切割方法，其特征在于：采用权利要求书3所述的扇形芯片的晶圆切割设备，先切割通过晶圆圆心的射线，接着切割弧形线段；或者，先切割同心圆，接着切割射线。
7.根据权利要求书6所述的扇形芯片的晶圆切割方法，其特征在于：切割圆弧线时，为两个刀具分别位于同一法线的两根双横梁上，分别对相同半径的圆周上相同弧长的圆弧线段进行相同旋转方向的切割动作；先切割半径大的圆周上的圆弧线，然后依次切割半径逐渐减小的圆周上的圆弧线。
8.根据权利要求书6或7所述的扇形芯片的晶圆切割方法，其特征在于：切割射线时，两个刀具分别位于同一法线的两根双横梁上，对同一根法向线上两头的法向线段同时进行相反行走方向的切割动作；先切割比较长的法向线，然后依次切割长度逐渐减小的法向线。
CN202111184680.3A 2021-10-12 2021-10-12 扇形芯片晶圆切割设备及其切割方法 Pending CN113889524A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111184680.3A CN113889524A (zh) 2021-10-12 2021-10-12 扇形芯片晶圆切割设备及其切割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111184680.3A CN113889524A (zh) 2021-10-12 2021-10-12 扇形芯片晶圆切割设备及其切割方法

Publications (1)

Publication Number Publication Date
CN113889524A true CN113889524A (zh) 2022-01-04

Family

ID=79006251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111184680.3A Pending CN113889524A (zh) 2021-10-12 2021-10-12 扇形芯片晶圆切割设备及其切割方法

Country Status (1)

Country Link
CN (1) CN113889524A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013306A (ja) * 2008-07-02 2010-01-21 Sumco Corp 単結晶シリコンウェーハのｃｏｐ発生要因の判定方法
CN103681493A (zh) * 2013-12-20 2014-03-26 广东威创视讯科技股份有限公司 一种晶圆切割方法
US20140127882A1 (en) * 2012-11-05 2014-05-08 Disco Corporation Wafer processing method
CN104128690A (zh) * 2014-06-29 2014-11-05 广西科亮路桥机械有限公司 一种半自动扇形切割平台
CN112974930A (zh) * 2021-02-23 2021-06-18 宋志龙 扇环形pcb电路板的毛坯板的切割系统与工作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013306A (ja) * 2008-07-02 2010-01-21 Sumco Corp 単結晶シリコンウェーハのｃｏｐ発生要因の判定方法
US20140127882A1 (en) * 2012-11-05 2014-05-08 Disco Corporation Wafer processing method
CN103681493A (zh) * 2013-12-20 2014-03-26 广东威创视讯科技股份有限公司 一种晶圆切割方法
CN104128690A (zh) * 2014-06-29 2014-11-05 广西科亮路桥机械有限公司 一种半自动扇形切割平台
CN112974930A (zh) * 2021-02-23 2021-06-18 宋志龙 扇环形pcb电路板的毛坯板的切割系统与工作方法

Similar Documents

Publication Publication Date Title
JP5571331B2 (ja) 切削装置
US6609965B2 (en) Cutting blade
CN103377909A (zh) 用于分割半导体晶圆的设备和方法
JP2008042081A (ja) ウエーハ研削装置
JP6671167B2 (ja) 積層基板の加工方法
US8329558B2 (en) Wafer processing method
US20190039187A1 (en) Silicon wafer forming method
JP6470956B2 (ja) 樹脂封止用金型とその製造方法
JP5885396B2 (ja) デバイスチップの製造方法
CN105280488A (zh) 磨削装置以及矩形基板的磨削方法
CN104658976A (zh) 晶圆积层体的分断方法及分断装置
CN113889524A (zh) 扇形芯片晶圆切割设备及其切割方法
CN104425527A (zh) 影像感测器用的晶圆积层体的分断方法
JPH1140521A (ja) 半導体チップの製造方法
CN104517826A (zh) 影像感测器用的晶圆积层体的分断方法及分断装置
JP2004006585A (ja) 混成集積回路装置の製造方法
JP2008130929A (ja) 半導体装置の製造方法及び半導体装置
JP4901428B2 (ja) ウエーハの砥石工具、研削加工方法および研削加工装置
CN204216033U (zh) 引线框架、半导体封装体
JP2010184319A (ja) 切削方法
JP6896346B2 (ja) 被加工物の加工方法
TW560026B (en) Singulation method of the array-type work piece to be singulated having metal layer singulation street, and the array-type work piece to be singulated applying the method
JP2006059914A (ja) 半導体装置の製造方法及び半導体装置
JP4643464B2 (ja) パッケージ基板の分割方法および分割装置
JP2019077019A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination