CN103681493A - 一种晶圆切割方法 - Google Patents

一种晶圆切割方法 Download PDF

Info

Publication number
CN103681493A
CN103681493A CN201310712202.4A CN201310712202A CN103681493A CN 103681493 A CN103681493 A CN 103681493A CN 201310712202 A CN201310712202 A CN 201310712202A CN 103681493 A CN103681493 A CN 103681493A
Authority
CN
China
Prior art keywords
wafer
annulus
cutting
max
radius
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310712202.4A
Other languages
English (en)
Inventor
刘传芳
黄永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vtron Technologies Ltd
Original Assignee
Vtron Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vtron Technologies Ltd filed Critical Vtron Technologies Ltd
Priority to CN201310712202.4A priority Critical patent/CN103681493A/zh
Publication of CN103681493A publication Critical patent/CN103681493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

本发明涉及晶圆制作领域,更具体地,涉及一种晶圆切割方法。其包括:在晶圆上划分出若干个圆环,在划分出的圆环上切割出面积相等或者近似相等的小圆弧体。现有技术中晶圆一般制作成圆形,因此,本发明通过在晶圆上划分不同的圆环,然后在圆环上划分出面积相等或近似相等的小圆弧体,可以充分利用圆形的晶圆,减少浪费,从而提高晶圆的利用率,降低芯片的成本。

Description

一种晶圆切割方法
技术领域
本发明涉及晶圆制作领域,更具体地,涉及一种晶圆切割方法。
背景技术
LED wafer,即LED晶圆,是LED的核心部分,LED的波长、亮度、正向电压等主要光电参数基本上取决于晶圆材料。LED的相关电路元件的加工与制作都是在晶圆上完成的,所以晶圆技术与设备是晶圆制造技术的关键所在。
在LED芯片的制作过程中,是在以蓝宝石或者碳化硅等材料作为衬底的基础上生长外延层半导体材料以及PN结的,然后直接切割即成为LED芯片。传统切割wafer的方法一般是切成一个个小长方体,如图1所示,传统的wafer切割是直接在wafer1上按照事先设定好的小正方形2尺寸进行一个个分格划线,然后通过金属切割刀上下左右走线来切割出一个个的小正方形2。这种切割方法比较容易实现,但是浪费比较大,按照图1中的切割方法,wafer的总体利用率只有百分之八十多,还有百分之十几被废置。可见图1所示的切割方法使得wafer利用率比较低,材料浪费比较大,而且由于wafer在生长过程中产生的不均匀导致在同一片wafer上面不同位置的差异也是很大的,因而导致进行LED芯片分bin的时候比较复杂,影响了LED芯片的成本以及良率。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷(不足),提供一种提高晶圆利用率的晶圆切割方法。
为解决上述技术问题,本发明的技术方案如下:
一种晶圆切割方法,在晶圆上划分出若干个圆环,在划分出的圆环上切割出面积相等或者近似相等的小圆弧体。
与现有技术相比,本发明技术方案的有益效果是:
现有技术中晶圆一般制作成圆形,因此,本发明通过在晶圆上划分不同的圆环,然后在圆环上划分出面积相等或近似相等的小圆弧体,可以充分利用圆形的晶圆,减少浪费,从而提高晶圆的利用率,降低芯片的成本。
附图说明
图1为传统的wafer切割方法示意图。
图2为本发明一种晶圆切割方法具体实施例2中的切割示意图。
图3为一种晶圆切割方法具体实施例2中一种最优实施方式的流程图。
图4为本发明一种晶圆切割方法具体实施例3中的切割示意图。
图5为一种晶圆切割方法具体实施例3中一种最优实施方式的流程图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;
为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;
对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或隐含所指示的技术特征的数量。由此,限定的“第一”、“第二”的特征可以明示或隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以是通过中间媒介间接连接,可以说两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明的具体含义。
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
一种晶圆切割方法,在晶圆上划分出若干个圆环,在划分出的圆环上切割出面积相等或者近似相等的小圆弧体。
本发明采用的是圆环切割,而非常规的方形切割,在晶圆wafer上采用圆环切割的思想,切割出来的所有小圆弧体面积相等或近似相等,可以使得通过切割以后的每一个小圆弧体的电流密度一致,进而保证切割以后的每个小圆弧体的电参数、光参数的一致性。而且现有技术中晶圆一般制作成圆形,因此,本发明通过在晶圆上切割出面积相等或近似相等的小圆弧体,可以充分利用圆形的晶圆,减少浪费,提高晶圆的利用率,降低芯片的成本。
本实施例中的晶圆切割方法优先应用于LED晶圆上,当然,本实施例的晶圆切割方法也可以应用在其他晶圆上。
下面结合具体的切割方式对本发明的晶圆切割方法进行进一步的说明。
实施例2
本实施例是在实施例1的基础上实现的。在本实施例中采用的是非均匀圆环、同一圆心角内进行切割的切割方法,切割时保证每个圆环在同一个圆心角内的环形面积相等,从而保证在同一个圆心角内切出来的所有小圆弧体的面积都是相等的。具体如下:
如图2所示,在晶圆1上划分出若干个圆环4是依据在同一圆心角5内,圆环4上各个小圆弧体3的面积相等确定各个圆环的半径,根据确定后的半径划分各个圆环。
接着,在确定好圆环4的半径后,将每个圆环4均匀分为N份,根据360°/N获取切割的圆心角5的数值,根据圆心角5的数值在晶圆1上切割出面积相等的小圆弧体3。切割时,可以在确定好圆心角5后,只需要顺时针或逆时针转动圆环4,即可切出一个个小圆弧体3。小圆弧体3的相等可以使得通过切割以后的每一个小圆弧体3的电流密度一致,进而保证切割以后的每个小圆弧体3的电参数、光参数的一致性。
在本实施例中,由于各个圆环4对应切割的圆心角5的大小相同,因此,每个圆环4均分的份数N相同。
在具体实施过程中,圆环半径的确定步骤包括:
获取晶圆1的初始半径Rmax,并预设与初始半径Rmax对应的圆环相邻的圆环半径为Rmax-1,然后根据公式Rmax-1 2=(Rmax 2+Rmax-2 2)/2依次推导出其他圆环的半径。
其中,晶圆1一般制作成圆形,因此,可以通过测量得到圆形的晶圆1的初始半径Rmax,其表示晶圆1最外围圆环的半径,即为晶圆1上所有圆环半径数据中的最大值。
其中,Rmax-1 2=(Rmax 2+Rmax-2 2)/2可以根据扇形面积的计算公式 S = nπr 2 360 推导得到。
在具体实施过程中,为了最大化利用晶圆,使其利用率最大化,可以通过调整不同的Rmax-1得到不同的圆环半径数据,计算出一组晶圆1利用率最大的半径数据作为圆环划分的依据。
如图3所示,为本实施例一个最优实施方式的流程图。
参见图3,本实施例采用非均匀圆环切割,即同一圆心角内的圆环面积相等。
首先确定圆环4半径之间满足的关系式Ri 2=(Ri-1 2+Ri+1 2)/2,其中i表示第i个圆环。
接着,根据晶圆wafer1的初始半径Rmax已知,确定一个Rmax-1,然后根据上式依次推导出其他圆环4。
推导时,通过调整不同的Rmax-1,得到不同的圆环半径数据,计算出一组利用率最大的半径值。
得到各个圆环4的半径数值后,确定圆心角5,然后按照圆心角5顺时针或逆时针旋转晶圆wafer1进行切割。
实施例3
本实施例是在实施例1的基础上实现的。在本实施例中采用的是均匀圆环、不同圆心角进行切割的切割方法,切割时切出来的所有小圆弧体的面积都是相等的。具体如下:
如图4所示,在晶圆1上划分出若干个圆环4的步骤包括:获取晶圆1的初始半径Rmax,并确定各个圆环4之间的半径差△R,根据Rmax和△R确定晶圆1上各个圆环4的半径,根据确定的半径数据划分出各个圆环4。
接着,在划分出的圆环4上切割出面积相等或者近似相等的小圆弧体3的步骤包括:
根据各个圆环4的半径确定各个圆环4各自的切割圆心角5,其中所有圆环4上通过切割各自的圆心角5所界定的面积相等或近似相等;
根据不同的切割圆心角5在各个圆环4上切割出面积相等或近似相等的小圆弧体3。
其中,晶圆1一般制作成圆形,因此,可以通过测量得到圆形的晶圆1的初始半径Rmax,其表示晶圆1最外围圆环的半径,即为晶圆1上所有圆环半径数据中的最大值。
其中,由于各个圆环4之间的半径有一个差值,而为了保证各个圆环4上切割出来的小圆弧体3面积相等或近似相等,如图4所示,各个圆环4对应的切割圆心角5各不相同,各个圆环4根据各自的切割圆心角5切割出来的小圆弧体3数量将不相等。
其中,所述的面积近似相等满足一定的浮动范围,其可以根据具体的切割圆心角均分对应的圆环时所需要考虑的晶圆利用率、计算公式中涉及到数据的处理等确定。
具体切割时,可以在确定好圆心角5后,只需要顺时针或逆时针转动圆环4,即可切出一个个小圆弧体3。
在具体实施过程中,为了最大化利用晶圆,使其利用率最大化,可以通过调整不同的△R得到不同的圆环半径数据,计算出一组晶圆1利用率最大的半径数据作为圆环4划分的依据。
如图5所示,为本实施例一个最优实施方式的流程图。
参见图5,本实施例采用均匀圆环、不同圆心角切割,切割时保证切出来的各个小圆弧体3的面积相等或近似相等。
首先圆环4之间半径差△R为一个常数。
接着,根据晶圆wafer1的初始半径Rmax已知,确定一个△R,然后依次推导出其他圆环4的半径。
推导时,通过调整不同的△R,得到不同的圆环半径数据,计算出一组晶圆利用率最大的半径值。
得到各个圆环4的半径数值后,确定圆心角5,圆心角5的确定依据是:保证在各个圆心角5内,各个小圆弧体3的面积相等或近似相等。然后按照各自的切割圆心角5顺时针或逆时针旋转晶圆wafer1进行切割。
相同或相似的标号对应相同或相似的部件;
附图中描述位置关系的用于仅用于示例性说明,不能理解为对本专利的限制;
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种晶圆切割方法,其特征在于,在晶圆上划分出若干个圆环,在划分出的圆环上切割出面积相等或者近似相等的小圆弧体。
2.根据权利要求1所述的晶圆切割方法,其特征在于,在晶圆上划分出若干个圆环是依据在同一圆心角内,圆环上各个小圆弧体的面积相等确定各个圆环的半径,根据确定后的半径划分各个圆环。
3.根据权利要求2所述的晶圆切割方法,其特征在于,圆环半径的确定步骤包括:
获取晶圆的初始半径Rmax,并预设与初始半径Rmax对应的圆环相邻的圆环半径为Rmax-1,然后根据公式Rmax-1 2=(Rmax 2+Rmax-2 2)/2依次推导出其他圆环的半径。
4.根据权利要求3所述的晶圆切割方法,其特征在于,通过调整不同的Rmax-1得到不同的圆环半径数据,计算出一组晶圆利用率最大的半径数据作为圆环划分的依据。
5.根据权利要求2至4任一项所述的晶圆切割方法,其特征在于,在确定好圆环的半径后,将每个圆环均匀分为N份,根据360°/N获取切割的圆心角,根据圆心角在晶圆上切割出面积相等的小圆弧体。
6.根据权利要求1所述的晶圆切割方法,其特征在于,在晶圆上划分出若干个圆环的步骤包括:
获取晶圆的初始半径Rmax,并确定各个圆环之间的半径差△R,根据Rmax和△R确定晶圆上各个圆环的半径,根据确定的半径数据划分出各个圆环。
7.根据权利要求6所述的晶圆切割方法,其特征在于,通过调整不同的△R得到不同的圆环半径数据,计算出一组晶圆利用率最大的半径数据作为圆环划分的依据。
8.根据权利要求1-4、6、7任一项所述的晶圆切割方法,其特征在于,在划分出的圆环上切割出面积相等或者近似相等的小圆弧体的步骤包括:
根据各个圆环的半径确定各个圆环各自的切割圆心角,其中所有圆环上通过各自的切割圆心角所界定的面积相等或近似相等;
根据不同的切割圆心角在各个圆环上切割出面积相等或近似相等的小圆弧体。
9.根据权利要求1-4、6、7任一项所述的晶圆切割方法,其特征在于,所述晶圆为LED晶圆。
CN201310712202.4A 2013-12-20 2013-12-20 一种晶圆切割方法 Pending CN103681493A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310712202.4A CN103681493A (zh) 2013-12-20 2013-12-20 一种晶圆切割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310712202.4A CN103681493A (zh) 2013-12-20 2013-12-20 一种晶圆切割方法

Publications (1)

Publication Number Publication Date
CN103681493A true CN103681493A (zh) 2014-03-26

Family

ID=50318631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310712202.4A Pending CN103681493A (zh) 2013-12-20 2013-12-20 一种晶圆切割方法

Country Status (1)

Country Link
CN (1) CN103681493A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104875226A (zh) * 2015-01-06 2015-09-02 池州睿成微电子有限公司 一种切片方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101450839A (zh) * 2007-11-28 2009-06-10 鸿富锦精密工业(深圳)有限公司 滤光片的切割方法
CN101630649A (zh) * 2008-07-16 2010-01-20 旺宏电子股份有限公司 检测方法及检测装置
CN102456625A (zh) * 2010-10-26 2012-05-16 苏州天弘激光股份有限公司 异形晶片的激光切割制造方法
CN102664220A (zh) * 2012-05-15 2012-09-12 湘能华磊光电股份有限公司 Led晶片的切割方法和该方法所用保护片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101450839A (zh) * 2007-11-28 2009-06-10 鸿富锦精密工业(深圳)有限公司 滤光片的切割方法
CN101630649A (zh) * 2008-07-16 2010-01-20 旺宏电子股份有限公司 检测方法及检测装置
CN102456625A (zh) * 2010-10-26 2012-05-16 苏州天弘激光股份有限公司 异形晶片的激光切割制造方法
CN102664220A (zh) * 2012-05-15 2012-09-12 湘能华磊光电股份有限公司 Led晶片的切割方法和该方法所用保护片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张腾: "多项目晶圆布图规划与切割算法研究", 《浙江大学硕士学位论文》, 1 May 2013 (2013-05-01) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104875226A (zh) * 2015-01-06 2015-09-02 池州睿成微电子有限公司 一种切片方法

Similar Documents

Publication Publication Date Title
Fujikura et al. Hydride-vapor-phase epitaxial growth of highly pure GaN layers with smooth as-grown surfaces on freestanding GaN substrates
US8324631B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
TW201207957A (en) Trench superjunction MOSFET with thin EPI process
US11361454B2 (en) Alignment for wafer images
CN102315247B (zh) 具有沟槽型终端结构的超级结半导体器件
CN103681493A (zh) 一种晶圆切割方法
Zhang et al. Homo-epitaxial secondary growth of ZnO nanowire arrays for a UV-free warm white light-emitting diode application
Key et al. Structural and Electrical Characterization of 2” Ammonothermal Free-Standing GaN Wafers. Progress toward Pilot Production
CN104134687A (zh) 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板
CN103646965B (zh) 一种jfet器件及其制造方法
Zhang et al. Recent advances on gan-based micro-leds
Sang et al. Aligned ZnO nanorod arrays growth on GaN QDs for excellent optoelectronic applications
CN104299908A (zh) Vdmos及其制造方法
CN103633149B (zh) 恒流二极管及其制造方法
Lungu Effects of Dopants and Processing Parameters on the Properties of ZnO-V2O5-Based Varistors Prepared by Powder Metallurgy: A Review
CN105336732A (zh) 半导体器件及其制备方法
CN204151455U (zh) 可获得绝对位置信息的籽晶杆升降机构
CN204116747U (zh) 液晶显示装置及其元件基板
CN110676283B (zh) 一种基于纳米线的μLED显示设计方法
Chen et al. Fabrication of large-scale high-mobility flexible transparent zinc oxide single crystal wafers
de Carvalho et al. The role of Cr on the electronic and optical properties of InCrN: A first principles study
CN104962870A (zh) 一种可变可调掺杂元素的溅射靶材及其制作过程
Jiang et al. The management of stress in MOCVD-grown InGaN/GaN LED multilayer structures on Si (1 1 1) substrates
CN201741702U (zh) 网格保护结构肖特基二极管
CN105390533A (zh) GaN薄膜材料及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326

RJ01 Rejection of invention patent application after publication