JP2016085222A - 半導体装置 - Google Patents

Abstract

【課題】低い光照度においても読み取りが可能な半導体装置を提供する。【解決手段】光電変換素子と、ダイオード接続された第１のトランジスタと、第２のトランジスタとを有し、第１のトランジスタのゲートは、第２のトランジスタのゲートに電気的に接続され、第１のトランジスタのソースおよびドレインの一方は、光電変換素子を介して第２のトランジスタのソースおよびドレインの一方に電気的に接続され、第１のトランジスタのソースおよびドレインの他方は、第２のトランジスタのソースおよびドレインの他方に電気的に接続された構成とする。第１のトランジスタと第２のトランジスタに、しきい値電圧が異なるトランジスタを用いることにより、低い光照度においても読み取り可能な半導体装置を得ることができる。【選択図】図１

Description

本発明は、半導体装置に関し、特に光電変換装置とトランジスタとを有する半導体装置
に関する。また、半導体装置を用いた電子機器に関する。

一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫
外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中で
も波長４００ｎｍ〜７００ｎｍの可視光領域に感度を持つものは特に可視光センサと呼ば
れ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用い
られている。

特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行
なわれている。これは、周囲の明るさを検出し、適度な表示輝度を得ることによって、無
駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュ
ータにこのような輝度調整用の光センサが用いられている。

また、周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度
を光センサにより検出し、表示画面の輝度を調節することも行われている。

このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダ
イオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路と
しては、例えばカレントミラー回路が用いられる（例えば特許文献１参照）。

特許第３４４４０９３号公報

従来の光センサでは、低照度まで検出したい場合でも、トランジスタの特性の制限によ
って、十分低い光照度まで読み取ることが困難であるという問題があった。図３３（Ａ）
に、フォトダイオードおよびそれに直列に接続されたトランジスタの回路図を示す。なお
、図３３（Ａ）に示すトランジスタ３３０２は、ダイオード接続されたトランジスタであ
り、ゲート（またはゲート電極）およびドレイン（またはドレイン電極）がフォトダイオ
ード３３０１に接続されている。フォトダイオード３３０１に光が照射されると光電荷が
生じる。そして、フォトダイオード３３０１に直列に接続されたトランジスタ３３０２お
よびフォトダイオード３３０１に電圧が供給されると、光の強度に応じて電流が流れる。
トランジスタ３３０２のゲート・ソース間電圧（Ｖｇｓ）には、トランジスタ３３０２に
流れる電流に応じた大きさの電圧が生じる。このとき、トランジスタ３３０２のＶｇｓ＝
０Ｖ時における電流よりも、フォトダイオード３３０１の電流（Ｉｄｓ）の方が小さい場
合には、正常に光照度を読み取ることができない。つまり、フォトダイオード３３０１に
照射される光が弱くて、フォトダイオード３３０１に流れる電流（Ｉｄｓ）が小さい場合
は、正常に光照度を読み取ることができない。

図３３（Ｂ）には、トランジスタの電流特性のグラフを示す。フォトダイオード３３０
１に直列に接続されたトランジスタ３３０２の電流特性が曲線３３０３で表される場合は
、フォトダイオード３３０１に流れる電流Ｉｄｓが、トランジスタ３３０２のＶｇｓ＝０
Ｖ時における電流Ｉ_１よりも小さくなると、正常に光照度を読み取ることができない。な
ぜなら、トランジスタ３３０２のＶｇｓを０Ｖよりも小さくすることができないからであ
る。したがって、フォトダイオード３３０１に流れる電流がＩ_１よりも小さくなる強度の
光を照射しても、正常に光照度を読み取ることができない。一方、フォトダイオード３３
０１に直列に接続されたトランジスタ３３０２の電流特性が曲線３３０４で表される場合
は、トランジスタ３３０２のＶｇｓ＝０Ｖ時における電流Ｉ_２が電流Ｉ_１より小さいため
、曲線３３０３で表される電流特性を持つトランジスタの場合よりも、低い照度での光を
読み取ることができる。

なお、図３３（Ｂ）では、トランジスタ３３０２のソース・ドレイン間電圧（Ｖｄｓ）
が所定の電圧である場合を示している。図３３（Ａ）の回路において、トランジスタ３３
０２のドレイン（またはドレイン電極）はゲート（またはゲート電極）に接続されている
。したがって、より正確には、図３３（Ｂ）としては、Ｖｇｓとともに、Ｖｄｓも変化す
る場合について記載すべきであるが、簡略化のため、図３３（Ｂ）では、Ｖｄｓが一定の
場合について示している。これは、Ｖｄｓが０Ｖになると、電流も完全に０になってしま
うため、Ｖｄｓが０Ｖの場合の電流を対数のグラフを用いて述べることが困難であるため
である。

一方、電子機器を低電圧で駆動したいというニーズが高まっており、光センサに関して
も低い電圧で動作させることが重要となってきている。低い電圧で動作すれば、消費電力
を低くすることができる。また、ＩＣとの電気的な接続を容易にすることができる。なぜ
なら、ＩＣの駆動電圧も低くなってきているため、光センサが低い電圧で動作すれば電圧
の大きさを変換する必要がないためである。そのため、装置を小型化することが可能とな
る。

光センサを低い電圧で動作させるためには、増幅回路を構成するトランジスタのしきい
値電圧を小さくしていく必要がある。しかし、しきい値電圧が小さいということは、図３
３（Ｂ）において、Ｖｇｓが０Ｖの時の電流が大きいことに対応する。

したがって、光センサを低い電圧で動作させ、かつ、低い光照度でも読み取れるように
するということは、困難であった。

上記問題を鑑み、本発明は、低い光照度においても読み取りが可能な半導体装置を得る
ことを課題とする。あるいは、低い電圧で動作可能な半導体装置を得ることを課題とする
。あるいは、本発明は、消費電力の低い半導体装置を得ることを課題とする。あるいは、
本発明は、他の半導体装置との接続が容易になった半導体装置を得ることを課題とする。
あるいは、本発明は、小型化された半導体装置を得ることを課題とする。

本発明の一は、光電変換素子と、ダイオード接続された第１のトランジスタと、第２の
トランジスタとを有し、第１のトランジスタのゲートは、第２のトランジスタのゲートに
電気的に接続され、第１のトランジスタのソースおよびドレインの一方は、光電変換素子
を介して第２のトランジスタのソースおよびドレインの一方に電気的に接続され、第１の
トランジスタのソースおよびドレインの他方は、第２のトランジスタのソースおよびドレ
インの他方に電気的に接続され、第１のトランジスタと第２のトランジスタとでは、しき
い値電圧が異なることを特徴とする半導体装置である。

上記構成において、第１のトランジスタは、エンハンスメント型のトランジスタである
ことが好ましい。また、第２のトランジスタは、デプレッション型のトランジスタである
ことが好ましい。さらに、第１のトランジスタと第２のトランジスタのしきい値電圧の差
は、１Ｖ以上であることが好ましく、３Ｖ以上だとなおよい。また、第１のトランジスタ
と第２のトランジスタは同じ導電型のトランジスタであることが好ましい。

上記構成に加え、第２のトランジスタと並列に１以上のトランジスタが電気的に接続し
て設けられていてもよい。

上記発明において、光電変換素子は、例えばフォトダイオードである。また、光電変換
素子は、例えばｐ型半導体層と、ｎ型半導体層と、ｐ型半導体層とｎ型半導体層の間に設
けられたｉ型半導体層とから構成される。

本書類に示すスイッチは、さまざまな形態のものを用いることができる。例としては、
電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるもので
あればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例え
ば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダ
イオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕ
ｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリス
タなどを用いることができる。または、これらを組み合わせた論理回路をスイッチとして
用いることができる。

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとし
て動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流
を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オ
フ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート
構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタの
ソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い状態で動
作する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の
電位が、高電位側電源（Ｖｄｄなど）の電位に近い状態で動作する場合はＰチャネル型ト
ランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端
子が低電位側電源の電位に近い状態で動作するとき、またＰチャネル型トランジスタでは
ソース端子が高電位側電源の電位に近い状態で動作するとき、それぞれゲート・ソース間
電圧の絶対値を大きくできるため、スイッチとして動作するには有用となるからである。
また、トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大
きさが小さくなってしまうことが少ないからである。

Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いた、ＣＭＯＳ型の
スイッチを用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型トランジスタま
たはＮチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れる
ため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場
合でも、低い場合でも、適切に電圧を出力させることができる。さらに、スイッチをオン
・オフさせるための信号の電圧振幅値を小さくすることができるので、消費電力を小さく
することもできる。

スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子および
ドレイン端子の一方）と、出力端子（ソース端子およびドレイン端子の他方）と、導通を
制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる
場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジ
スタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線の本数を
少なくすることができる。

本書類において、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが
電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが
直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置
、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、本書
類が開示する構成において、所定の接続関係、例えば、図または文章に示された接続関係
に限定されず、図または文章に示された接続関係以外のものも含むものとする。

例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオードなど）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢと
が機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例え
ば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換
回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路
、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源
、切り替え回路、増幅回路（信号振幅または電流などを大きくできる回路、オペアンプ、
差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制
御回路など）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが
直接接続されている場合として、ＡとＢとの間に他の素子や他の回路を挟まずに、ＡとＢ
とが直接接続されていてもよい。

ＡとＢとが直接接続されている、と明示的に記載する場合は、ＡとＢとが直接接続され
ている場合（つまり、ＡとＢとの間に他の素子や他の回路を間に介さずに接続されている
場合）と、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や
別の回路を挟んで接続されている場合）とを含むものとする。

ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気的に
接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されてい
る場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路
を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり
、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとす
る。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されてい
る、とのみ明示的に記載されている場合と同じであるとする。

表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置で
ある発光装置は、さまざまな形態を用いることや、さまざまな素子を有することができる
。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ素子（有機物お
よび無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、電子放出素子、液晶素子、
電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプ
レイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプ
レイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射
率、透過率などが変化する表示媒体を用いることができる。なお、ＥＬ素子を用いた表示
装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミ
ッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａ
ｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など
、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透
過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶
ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがあ
る。

本書類に記載されたトランジスタとして、さまざまな形態のトランジスタを用いること
ができる。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、
多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスともいう）シリコンな
どに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いること
ができる。ＴＦＴを用いる場合、さまざまなメリットがある。例えば、単結晶シリコンの
場合よりも低い温度で製造できるため、製造コストの削減、または製造装置の大型化を図
ることができる。また、製造装置の大型化により、大型基板にトランジスタを製造できる
。その結果、低コストで、同時に多くの個数の表示装置を製造できる。さらに、製造温度
が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上
にトランジスタを製造できる。その結果、透光性を有する基板上のトランジスタを用いて
、表示素子での光の透過を制御することができる。あるいは、トランジスタの膜厚が薄い
ため、トランジスタを構成する膜の一部は、光を透過させることができる。その結果、開
口率を向上させることができる。

多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性
をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果
、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信
号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成す
ることができる。

微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性
をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき
、レーザを用いず、熱処理を加えるだけで、結晶性を向上させることができる。その結果
、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッ
チなど）を基板上に一体形成することができる。さらに、結晶化のためにレーザを用いな
い場合は、シリコンの結晶性のムラを抑えることができる。そのため、高画質の画像を表
示することができる。

ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造す
ることは可能である。

また、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することができる。こ
れらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズ
の小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路
の低消費電力化、または回路の高集積化を図ることができる。

使用できるトランジスタとして、酸化亜鉛（ＺｎＯ）、アモルファス酸化物（ａ−Ｉｎ
ＧａＺｎＯ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）、インジ
ウム亜鉛酸化物（ＩＺＯ）、インジウム錫酸化物（ＩＴＯ）、酸化錫（ＳｎＯ）などの化
合物半導体、または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導
体または酸化物半導体を薄膜化した薄膜トランジスタなどがある。これらにより、製造温
度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐
熱性の低い基板、例えば、プラスチック基板やフィルム基板に直接トランジスタを形成す
ることができる。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチ
ャネル部分に用いるだけでなく、それ以外の用途で用いることもできる。例えば、これら
の化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を有する電極として用
いることができる。さらに、それらをトランジスタと同時に成膜または形成できるため、
コストを低減できる。

使用できるトランジスタとして、インクジェットや印刷法を用いて形成したトランジス
タなどがある。これらにより、トランジスタを室温で製造、低真空度で製造、または大型
基板に製造することができる。また、マスク（レチクル）を用いなくても製造することが
可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レ
ジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要
な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、
材料が無駄にならず、低コストにできる。

使用できるトランジスタとして、有機半導体やカーボンナノチューブを有するトランジ
スタなどがある。これらにより、曲げることが可能な基板にトランジスタを形成すること
ができる。そのため、有機半導体やカーボンナノチューブを有するトランジスタなどを用
いた装置は、衝撃に強くできる。

さらに、さまざまな構造のトランジスタを用いることができる。例えば、ＭＯＳ型トラ
ンジスタ、接合型トランジスタ、バイポーラトランジスタなどを本書類に記載されたトラ
ンジスタとして用いることができる。ＭＯＳ型トランジスタを用いることにより、トラン
ジスタのサイズを小さくすることができる。よって、複数のトランジスタを搭載すること
ができる。バイポーラトランジスタを用いることにより、大きな電流を流すことができる
。よって、高速に回路を動作させることができる。

なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて
形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することができ
る。

その他、さまざまなトランジスタを用いることができる。

トランジスタが形成されている基板の種類は、さまざまなものを用いることができ、特
定のものに限定されることはない。トランジスタが形成される基板としては、例えば、単
結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン
基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポ
リウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生
ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレ
ス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の
皮膚（表皮、真皮）または皮下組織を基板として用いてもよい。または、ある基板でトラ
ンジスタを形成し、その後、別の基板上にトランジスタを配置してもよい。トランジスタ
が転置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチ
ック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、
麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテー
ト、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステ
ンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができ
る。あるいは、人などの動物の皮膚（表皮、真皮）または皮下組織をトランジスタが転置
される基板として用いてもよい。または、ある基板でトランジスタを形成し、その基板を
研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基
板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基
板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もし
くは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮
革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板
などを用いることができる。あるいは、人などの動物の皮膚（表皮、真皮）または皮下組
織を研磨される基板として用いてもよい。これらの基板を用いることにより、特性のよい
トランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐
熱性の付与、軽量化、または薄型化を図ることができる。

トランジスタの構成は、さまざまな形態をとることができ、特定の構成に限定されない
。例えば、ゲート電極が２個以上のマルチゲート構造を用いてもよい。マルチゲート構造
にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続され
た構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上によ
る信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で動
作するときに、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり
変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットで
ある電圧・電流特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動
負荷を実現できる。その結果、特性のよい差動回路やカレントミラー回路を実現できる。
また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲ
ート電極が配置されている構造にすると、チャネル領域が増えるため、電流の増加、また
は空乏層ができやすくなることによるＳ値の低減を図ることができる。チャネルの上下に
ゲート電極が配置されると、複数のトランジスタが並列に接続された構成となる。

あるいは、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル
領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆
スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領
域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。また
、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい
。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にするこ
とにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことが
できる。また、ＬＤＤ領域を設けてもよい。ＬＤＤ領域を設けることにより、オフ電流の
低減、またはトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは
、ＬＤＤ領域を設けることにより、飽和領域で動作するときに、ドレイン・ソース間電圧
が変化しても、ドレイン・ソース間電流があまり変化せず、傾きがフラットである電圧・
電流特性にすることができる。

本書類におけるトランジスタは、さまざまなタイプを用いることができ、さまざまな基
板に形成させることができる。したがって、所定の機能を実現するために必要な回路の全
てが、同一基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な
回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板に形成さ
れていてもよく、その他さまざまな基板上に形成されていてもよい。所定の機能を実現す
るために必要な回路の全てが同じ基板上に形成されていることにより、部品点数の削減に
よるコストの低減、または回路部品との接続点数の低減による信頼性の向上を図ることが
できる。あるいは、所定の機能を実現するために必要な回路の一部が、ある基板に形成さ
れており、所定の機能を実現するために必要な回路の別の一部が、別の基板に形成されて
いてもよい。つまり、所定の機能を実現するために必要な回路の全てが同じ基板に形成さ
れていなくてもよい。例えば、所定の機能を実現するために必要な回路の一部は、ガラス
基板にトランジスタを用いて形成され、所定の機能を実現するために必要な回路の別の一
部は、単結晶基板に形成され、単結晶基板のトランジスタで構成されたＩＣチップをＣＯ
Ｇ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチ
ップを配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このよう
に、回路の一部が同じ基板に形成されていることにより、部品点数の削減によるコストの
低減、または回路部品との接続点数の低減による信頼性の向上を図ることができる。また
、駆動電圧が高い部分や駆動周波数が高い部分の回路は、消費電力が大きくなってしまう
ので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶基板
にその部分の回路を形成して、その回路で構成されたＩＣチップを用いるようにすれば、
消費電力の増加を防ぐことができる。

本書類においては、一画素とは、明るさを制御できる要素１つ分を示すものとする。一
画素とは、明るさを表現する１つの色要素を示している。したがって、Ｒ（赤）Ｇ（緑）
Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧ
の画素とＢの画素との三画素から構成されるものとする。なお、色要素は、３色に限定さ
れず、３色以上を用いてもよいし、ＲＧＢ以外の色を用いてもよい。例えば、Ｗ（白）を
加えて、ＲＧＢＷとしてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ
、エメラルドグリーン、朱色などを１色以上追加してもよい。また、ＲＧＢの中の少なく
とも１色に類似した色を、ＲＧＢに追加し、例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。
Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。同様に、例えば、
Ｒ１、Ｒ２、Ｇ、Ｂとしてもよい。このような色要素を用いることにより、より実物に近
い表示を行うことができる。あるいは、このような色要素を用いることにより、消費電力
を低減することができる。また、別の例としては、１つの色要素について、複数の領域を
用いて明るさを制御する場合は、その領域１つ分を一画素としてもよい。一例として、面
積階調を行う場合または副画素（サブ画素）を有している場合、１つの色要素につき、明
るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを制御する領域の
１つ分を一画素としてもよい。よって、その場合、１つの色要素は、複数の画素で構成さ
れることとなる。あるいは、明るさを制御する領域が１つの色要素の中に複数あっても、
それらをまとめて、１つの色要素を一画素としてもよい。よって、その場合は、１つの色
要素は、１つの画素で構成されることとなる。また、１つの色要素について、複数の領域
を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なって
いる場合がある。また、１つの色要素につき複数ある、明るさを制御する領域において、
各々に供給する信号を僅かに異ならせるようにして、視野角を広げてもよい。つまり、１
つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていて
もよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視
野角を広くすることができる。

一画素（３色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考える
場合であるとする。一画素（１色分）と明示的に記載する場合は、１つの色要素につき、
複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。

本書類において、画素は、マトリクス状に配置（配列）されている場合がある。ここで
、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画
素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む
。例えば、３色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配
置されている場合や、３つの色要素のドットがデルタ配置されている場合も含む。さらに
、ベイヤー配置されている場合も含む。なお、色要素は、３色に限定されず、それ以上で
もよい。例えば、ＲＧＢＷや、ＲＧＢに、イエロー、シアン、マゼンタなどを１色以上追
加したものなどがある。また、色要素のドット毎にその表示領域の大きさが異なっていて
もよい。これにより、低消費電力化、または表示素子の長寿命化を図ることができる。

本書類において、画素に能動素子を有するアクティブマトリクス方式、または、画素に
能動素子を有しないパッシブマトリクス方式を用いることができる。

アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、ト
ランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いるこ
とができる。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ
（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、
製造工程が少ないため、製造コストの低減、または歩留まりの向上を図ることができる。
さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高
輝度化をはかることができる。

アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子
）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素
子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、または歩留ま
りの向上を図ることができる。また、能動素子（アクティブ素子、非線形素子）を用いな
いため、開口率を向上させることができ、低消費電力化や高輝度化をはかることができる
。

トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも３つの端子を有
する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン
領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースと
ドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースま
たはドレインであるかを限定することが困難である。そこで、本書類においては、ソース
およびドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。
その場合、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを
第１の電極、第２の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と
表記する場合がある。

トランジスタは、ベースとエミッタとコレクタとを含む少なくとも３つの端子を有する
素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子
と表記する場合がある。

ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信号線
等ともいう）とを含んだ全体、もしくは、それらの一部のことをいう。ゲート電極とは、
チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の
導電膜のことをいう。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）領域またはソース領域・ドレイン領域と、ゲート絶縁膜を介してオーバー
ラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続す
るための配線、各画素の有するゲート電極の間を接続するための配線、またはゲート電極
と別の配線とを接続するための配線のことをいう。

ただし、ゲート電極としても機能し、ゲート配線としても機能する部分（領域、導電膜
、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電極と
呼んでもよいし、ゲート配線と呼んでもよい。つまり、ゲート電極とゲート配線とが、明
確に区別できない領域も存在する。例えば、延伸して配置されているゲート配線の一部と
チャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はゲ
ート配線として機能しているが、ゲート電極としても機能していることになる。よって、
そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでもよいし、ゲート配
線と呼んでもよい。

ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成してつな
がっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでもよい。同様に、ゲ
ート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつながっ
ている部分（領域、導電膜、配線など）も、ゲート配線と呼んでもよい。このような部分
（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップしてい
ない場合、または別のゲート電極と接続させる機能を有していない場合がある。しかし、
ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ
島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）がある。よ
って、そのような部分（領域、導電膜、配線など）もゲート電極またはゲート配線と呼ん
でもよい。

例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲート電極
とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部
分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための部分（
領域、導電膜、配線など）であるため、ゲート配線と呼んでもよいが、マルチゲートのト
ランジスタを１つのトランジスタと見なすこともできるため、ゲート電極と呼んでもよい
。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート
配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）
は、ゲート電極やゲート配線と呼んでもよい。さらに、例えば、ゲート電極とゲート配線
とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料
で形成された導電膜も、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。

ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート電極と
電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを
いう。

ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にト
ランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、
ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線
、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時
に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基
準電位供給配線などがある。

ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ
線、データ信号線等ともいう）とを含んだ全体、もしくは、それらの一部のことをいう。
ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）
が多く含まれる半導体領域のことをいう。したがって、少量のＰ型不純物やＮ型不純物が
含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、
ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソー
ス領域と電気的に接続されて配置されている部分の導電層のことをいう。ただし、ソース
電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジ
スタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続する
ための配線、またはソース電極と別の配線とを接続するための配線のことをいう。

しかしながら、ソース電極としても機能し、ソース配線としても機能する部分（領域、
導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース
電極と呼んでもよいし、ソース配線と呼んでもよい。つまり、ソース電極とソース配線と
が、明確に区別できない領域も存在する。例えば、延伸して配置されているソース配線の
一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜、配線など
）はソース配線として機能しているが、ソース電極としても機能していることになる。よ
って、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでもよいし、ソ
ース配線と呼んでもよい。

ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつな
がっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続する部
分（領域、導電膜、配線など）も、ソース電極と呼んでもよい。さらに、ソース領域とオ
ーバーラップしている部分も、ソース電極と呼んでもよい。同様に、ソース配線と同じ材
料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソ
ース配線と呼んでもよい。このような部分（領域、導電膜、配線など）は、厳密な意味で
は、別のソース電極と接続させる機能を有していない場合がある。しかし、ソース電極ま
たはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部
分（領域、導電膜、配線など）もある。よって、そのような部分（領域、導電膜、配線な
ど）もソース電極またはソース配線と呼んでもよい。

例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電
極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでもよいし
、ソース配線と呼んでもよい。

ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続され
ている部分（領域、導電膜、配線など）について、その一部分のことをいう。

ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線
にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース
配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ド
レイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形
成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味し
ている場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある
。

ドレインについては、ソースと同様である。

半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路
を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を
半導体装置と呼んでもよい。また、半導体材料を有する装置のことを半導体装置という。

表示装置とは、表示素子を有する装置のことをいう。表示装置は、表示素子を含む複数
の画素を含んでいてもよい。また、表示装置は、複数の画素を駆動させる周辺駆動回路を
含んでいてもよい。複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に
形成されてもよい。表示装置は、ワイヤボンディングやバンプなどによって基板上に配置
された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、
または、ＴＡＢなどで接続されたＩＣチップを含んでいてもよい。なお、表示装置は、Ｉ
Ｃチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキ
シブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブル
プリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子
、インダクタ、トランジスタなどが取り付けられたプリント配線基盤（ＰＷＢ）を含んで
いてもよい。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても
よい。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいて
もよい。ここで、バックライトユニットのような照明装置は、導光板、プリズムシート、
拡散シート、反射シート、光源（ＬＥＤ、冷陰極管など）、冷却装置（水冷式、空冷式）
などを含んでいてもよい。

表示素子とは、光学変調素子、液晶素子、発光素子、ＥＬ素子（有機ＥＬ素子、無機Ｅ
Ｌ素子または有機物および無機物を含むＥＬ素子）、電子放出素子、電気泳動素子、放電
素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（ＤＭＤ）、などのこ
とをいう。ただし、これに限定されない。

照明装置とは、バックライトユニット、導光板、プリズムシート、拡散シート、反射シ
ート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置などを有している装置のこと
をいう。

発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子
を有している場合は、発光装置は、表示装置の具体例の１つである。

反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをい
う。

液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型
、投写型、透過型、反射型、半透過型などがある。

駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことをいう。例えば、
ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、
スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給
するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置
の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線
駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ
、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。図１におけ
る第１回路１０２、第２回路１０３も駆動装置の一例である。

表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、
互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置
を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有してい
る場合がある。

本書類において、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている
、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されな
い。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むも
のとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、
導電膜、層、など）であるとする。

したがって、例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明
示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａ
の上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接し
て層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど
）は、単層でもよいし、複層でもよい。

さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同
様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が
介在する場合も含むものとする。例えば、層Ａの上方に、層Ｂが形成されている、という
場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の
層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されてい
る場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし
、複層でもよい。

Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に直接接
してＢが形成されている場合を含み、ＡとＢと間に別の対象物が介在する場合は含まない
ものとする。

Ａの下にＢが、あるいは、Ａの下方にＢが、と記載する場合についても、同様である。

本書類において、明示的に単数として記載されているものについては、単数であること
が望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的
に複数として記載されているものについては、複数であることが望ましい。ただし、これ
に限定されず、単数であることも可能である。

本発明により、低い光照度においても読み取りが可能な半導体装置を得ることができる
。あるいは、低い電圧で動作する半導体装置を得ることができる。あるいは本発明により
、消費電力の低い半導体装置を得ることができる。あるいは本発明により、他の半導体装
置との接続が容易になった半導体装置を得ることができる。あるいは本発明により、小型
化された半導体装置を得ることができる。

本発明の半導体装置および前記半導体装置が有するトランジスタの特性を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置および前記半導体装置が有するダイオードの特性を説明する図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置の部分断面図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 従来技術を説明する図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱するこ
となくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。
従って本発明の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に
説明する本発明の構成において、同一部分又は同様な機能を有する部分は異なる図面間で
共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する
。

（実施の形態１）
本発明の半導体装置の一実施形態を図１を用いて説明する。図１（Ａ）に示す半導体装
置は、光電変換素子１０１、第１回路１０２、第２回路１０３、第１端子１０４、第２端
子１０５を有している。第１回路１０２は、光電変換素子１０１と直列に接続されている
。そして、第１回路１０２は、入力された電流、例えば、光電変換素子１０１に流れる電
流に応じた電圧を生成する機能を有している。つまり、第１回路１０２は、電流電圧変換
回路としての機能を有している。第２回路１０３は、入力された電圧、例えば、光電変換
素子１０１または第１回路１０２の電圧に応じた電流を生成する機能を有している。つま
り、第２回路１０３は、電圧電流変換回路としての機能を有している。

通常、第１端子１０４に高い電圧が、第２端子１０５に低い電圧が供給される。したが
って、通常は第１端子１０４から第２端子１０５に向かって電流が流れる。ただし、これ
に限定されず、逆の電圧を加えて、逆方向の電流を流すことも可能である。

図１（Ａ）は、光電変換素子１０１の一例として、フォトダイオードを用いた場合を示
している。フォトダイオードは逆バイアス状態で使用する場合が多い。よって、フォトダ
イオードの陰極端子が第１端子１０４に接続され、フォトダイオードの陽極端子が第１回
路１０２に接続されている。逆バイアス状態にあるフォトダイオードに光を照射すると、
流れる電流が変化する。したがって、フォトダイオードの電流を検出することにより、光
照度を読み取ることができる。

光電変換素子１０１としては、さまざまな素子を用いることができる。例えば、ＰＮダ
イオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＳダイオードなどを用いる
ことができる。

図１（Ａ）は、光電変換素子１０１つまり光を電子に変換する素子を用いたが、これに
限定されず、さまざまな素子を用いることができる。例えば、圧力センサ素子（例えば、
圧力を電子に変換する素子）、温度センサ素子（例えば、温度を電子に変換する素子）、
加速度センサ素子（例えば、加速度を電子に変換する素子）、硬度センサ素子（例えば、
硬度を電子に変換する素子）、音量センサ素子（例えば、音を電子に変換する素子）など
を用いることができる。

図１（Ａ）では、光電変換素子１０１を流れる電流を、光電変換素子１０１に直列に接
続された第１回路１０２を用いて電圧に変換している。図１（Ａ）では、第１回路１０２
の一例として、ダイオード接続されたＮチャネル型トランジスタを用いている。図１（Ａ
）の第１回路１０２では、Ｎチャネル型トランジスタのゲート（またはゲート電極）は光
電変換素子１０１と接続されている。第１回路１０２を構成するＮチャネル型トランジス
タのドレイン（またはドレイン電極）は、光電変換素子１０１と接続されている。第１回
路１０２を構成するＮチャネル型トランジスタのソース（またはソース電極）は、第２端
子１０５と接続されている。光電変換素子１０１に流れる電流が大きくなると、第１回路
１０２の両端の電圧も大きくなる。

第１回路１０２（または光電変換素子１０１）で生じた電圧は、第２回路１０３に供給
される。第２回路１０３は、第１回路１０２（または光電変換素子１０１）で生じた電圧
に応じた電流を出力する。図１（Ａ）では、第２回路１０３の一例として、Ｎチャネル型
トランジスタを用いた場合を示している。図１（Ａ）の第２回路１０３では、Ｎチャネル
型トランジスタのゲート（またはゲート電極）が、第１回路１０２（または光電変換素子
１０１）と接続されている。第２回路１０３を構成するＮチャネル型トランジスタのソー
ス（またはソース電極）は、第２端子１０５に接続されている。第２回路１０３を構成す
るＮチャネル型トランジスタのドレイン（またはドレイン電極）は、第１端子１０４に接
続されている。したがって、光電変換素子１０１に流れる電流が大きくなると、第１回路
１０２の両端の電圧も大きくなり、第２回路１０３を構成するＮチャネル型トランジスタ
のゲート・ソース間電圧も大きくなる。その結果、第２回路１０３を構成するＮチャネル
型トランジスタのドレイン・ソース間電流が大きくなる。つまり、光照度に応じた信号を
増幅していることとなる。

第２回路１０３を構成しているトランジスタの電流駆動能力は大きいことが望ましい。
なぜならば、電流駆動能力が大きいトランジスタを用いると、第１端子１０４および第２
端子１０５には大きな電流が流れ、光照度に応じた信号がより増幅されることになるから
である。トランジスタの電流駆動能力を大きくする方法としては、チャネル幅Ｗを大きく
すること、チャネル長Ｌを小さくすること、トランジスタを並列に複数接続すること（実
質的にはＷを大きくしたことと同じ）などが挙げられる。

光電変換素子１０１と第２回路１０３とは、同じ端子（第１端子１０４）に接続されて
いるが、接続される端子はこれに限定されない。さらに別の端子を配置することにより、
光電変換素子１０１と第２回路１０３とを別々の端子に接続してもよい。なお、第１回路
１０２と第２回路１０３とは、同じ端子（第２端子１０５）に接続されているが、接続さ
れる端子はこれに限定されない。さらに別の端子を配置することにより、第１回路１０２
と第２回路１０３とを別々の端子に接続してもよい。

次に、第１回路１０２を構成するＮチャネル型トランジスタの、所定のＶｄｓの場合の
電流特性のグラフを図１（Ｂ）に示す。横軸を第１回路１０２を構成するＮチャネル型ト
ランジスタのＶｇｓ、縦軸を第１回路１０２を構成するＮチャネル型トランジスタのＩｄ
ｓとする。図１（Ｂ）より第１回路１０２を構成するＮチャネル型トランジスタの電流特
性として、Ｖｇｓ＝０Ｖのとき電流が小さいことがわかる。その結果、光電変換素子１０
１に照射される光の照度が小さくても、つまり、光電変換素子１０１に流れる電流が小さ
くても、電流を読み取ることができる。

第１回路１０２を構成するＮチャネル型トランジスタのしきい値電圧Ｖｔｈは０Ｖ以上
であることが好適である。このようなトランジスタは、エンハンスメント型などと呼ばれ
ている。

次に、第２回路１０３を構成するＮチャネル型トランジスタの、所定のＶｄｓの場合の
電流特性のグラフを図１（Ｂ）に示す。横軸を第２回路１０３を構成するＮチャネル型ト
ランジスタのＶｇｓ、縦軸を第２回路１０３を構成するＮチャネル型トランジスタのＩｄ
ｓとする。図１（Ｂ）より第２回路１０３を構成するＮチャネル型トランジスタの電流特
性として、Ｖｇｓ＝０Ｖのとき電流が大きいことがわかる。その結果、第２回路１０３の
両端に供給される電圧、つまり、第１端子１０４と第２端子１０５との間に供給される電
圧が小さくても、大きな電流を流すことができる。

第２回路１０３を構成するＮチャネル型トランジスタのしきい値電圧Ｖｔｈは０Ｖ以下
であることが好適である。このようなトランジスタは、デプレッション型などと呼ばれて
いる。

このように、第１回路１０２を構成するＮチャネル型トランジスタと、第２回路１０３
を構成するＮチャネル型トランジスタとにおいて、しきい値電圧が異なるようにすること
により、低い光照度での読み取りと、低い電圧での動作とを実現することができる。なお
、第１回路１０２を構成するＮチャネル型トランジスタの方が、第２回路１０３を構成す
るＮチャネル型トランジスタよりも、しきい値電圧が大きいことが望ましい。より望まし
くは、しきい値電圧の差が、１Ｖ以上であることが望ましい。さらに好適には、しきい値
電圧の差が、３Ｖ以上であることが望ましい。または、第１回路１０２を構成するＮチャ
ネル型トランジスタと、第２回路１０３を構成するＮチャネル型トランジスタとでは、電
流特性が異なることが望ましい。一例としては、一方がエンハンスメント型であり、他方
がデプレッション型であることが好適である。

次に、図１（Ｂ）のグラフに関して、縦軸を対数にした場合のトランジスタの電流特性
を図２に示す。第１回路１０２を構成するＮチャネル型トランジスタの電流特性の曲線に
おいて、電流が最も小さい点を点Ａとし、そのときのＶｇｓをＶｇｓＡとする。また、第
２回路１０３を構成するＮチャネル型トランジスタの電流特性の曲線において、電流が最
も小さい点を点Ｂとし、そのときのＶｇｓをＶｇｓＢとする。一例として、ＶｇｓＡは、
ＶｇｓＢよりも大きいことが望ましい。または、一例として、ＶｇｓＡは０Ｖ以上である
ことが望ましい。その結果、低い光照度での読み取りが可能となる。または、一例として
、ＶｇｓＢは０Ｖ以下であることが望ましい。その結果、低い電圧での動作が可能となる
。

このように、第１回路１０２を構成するＮチャネル型トランジスタと、第２回路１０３
を構成するＮチャネル型トランジスタとで、電流特性を異ならせるには、一例としては、
チャネルドープする不純物が異なればよい。マスク（レチクル）を用いることにより、第
１回路１０２を構成するＮチャネル型トランジスタに、Ｐ型不純物（ボロン、ガリウムな
ど）をチャネルドープすることによりエンハンスメント型にすることができる。または、
第２回路１０３を構成するＮチャネル型トランジスタに、Ｎ型不純物（リンやヒ素など）
をチャネルドープすることによりデプレッション型にすることができる。

図１（Ａ）では、第１回路１０２を構成するＮチャネル型トランジスタは、１つである
が、第１回路１０２を構成するＮチャネル型トランジスタの数はこれに限定されない。Ｎ
チャネル型トランジスタを直列に複数個接続してもよいし、並列に複数個接続してもよい
。

同様に、図１（Ａ）では、第２回路１０３を構成するＮチャネル型トランジスタは、１
つであるが、第２回路１０３を構成するＮチャネル型トランジスタの数はこれに限定され
ない。Ｎチャネル型トランジスタを直列に複数個接続してもよいし、並列に複数個接続し
てもよい。

配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム（Ａｌ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム
（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）
、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛
（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ
）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群か
ら選ばれた１つもしくは複数の元素、または、前記群から選ばれた１つもしくは複数の元
素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム
亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（Ｚ
ｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジム（Ａｌ−Ｎｄ
）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）で形成され
ることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物
を組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群から選ば
れた１つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アルミシリコ
ン、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた１つもしくは
複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を
有して形成されることが望ましい。

シリコン（Ｓｉ）には、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど）を含
んでいてもよい。シリコンが不純物を含むことにより、導電率を向上させることや、通常
の導体と同様な振る舞いをさせることが可能となる。従って、配線、電極などとして利用
しやすくなる。

シリコンは、単結晶シリコン、多結晶シリコン（ポリシリコン）、微結晶シリコン（マ
イクロクリスタルシリコン）など、様々な結晶性を有するシリコンを用いることができる
。あるいは、シリコンは非晶質シリコン（アモルファスシリコン）などの結晶性を有さな
いシリコンを用いることができる。単結晶シリコンまたは多結晶シリコンを用いることに
より、配線、電極、導電層、導電膜、端子などの抵抗を小さくすることができる。非晶質
シリコンまたは微結晶シリコンを用いることにより、簡単な工程で配線などを形成するこ
とができる。

アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる。さら
に、エッチングおよびパターニングがしやすいので、微細加工を行うことができる。

銅は、導電率が高いため、信号遅延を低減することができる。銅を用いる場合は、密着
性を向上させるため、積層構造にすることが望ましい。

モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）またはシリコンと接
触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有するた
め、望ましい。

タングステンは、耐熱性が高いなどの利点を有するため、望ましい。

ネオジムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジムとアル
ミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくな
る。

シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いなどの
利点を有するため、望ましい。

ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、酸化錫（ＳｎＯ
）、酸化錫カドミウム（ＣＴＯ）は、透光性を有しているため、光を透過させる部分に用
いることができる。たとえば、画素電極や共通電極として用いることができる。

ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッチング
したときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電極と
してＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもた
らすことを低減できる。

配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、多層
構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜、端
子などの製造工程を簡略化することができる。そのため、工程数を少なくでき、コストを
低減することができる。あるいは、多層構造にすることにより、それぞれの材料のメリッ
トを生かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することがで
きる。たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配
線の低抵抗化を図ることができる。また、低耐熱性の材料を、高耐熱性の材料で挟む積層
構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの
耐熱性を高くすることができる。例えば、アルミニウムを含む層を、モリブデン、チタン
、ネオジムなどを含む層で挟む積層構造にすると望ましい。

配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例えば、
一方の配線、電極などの材料が他方の配線、電極など材料の中に入り、性質を変えてしま
い、本来の目的を果たせなくなることがある。別の例として、高抵抗な部分を形成又は製
造するときに、問題が生じて、正常に製造できなくなることがある。そのような場合、積
層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりするとよい。
例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの間に、
チタン、モリブデン、ネオジム合金を挟むことが望ましい。また、シリコンとアルミニウ
ムとを接続させる場合は、シリコンとアルミニウムとの間に、チタン、モリブデン、ネオ
ジム合金を挟むことが望ましい。

配線とは、導電体が配置されているものをいう。線状に長く配置されていてもよいし、
短く配置されていてもよい。したがって、電極は、配線に含まれている。

配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチューブ
を用いてもよい。さらに、カーボンナノチューブは、透光性を有しているため、光を透過
させる部分に用いることができる。たとえば、画素電極や共通電極として用いることがで
きる。

本実施形態では第２回路１０３にＮチャネル型トランジスタを用いた場合について述べ
たが、図１３に示すように第２回路１３０３にＰチャネル型トランジスタを用いてもよい
。第１回路１３０２は光電変換素子１０１に流れる電流に応じた電圧を生成する機能を有
していればよく、例えばダイオード接続されたＰチャネル型トランジスタを用いることが
できる。この場合、第１回路１３０２において光電変換素子１０１に流れる電流に応じた
電圧を生成させるために、第１端子１０４には第１回路１３０２を接続し、第２端子１０
５には光電変換素子１０１を接続すればよい。

（実施の形態２）
実施の形態１では、第１回路１０２がダイオード接続されたＮチャネル型トランジスタ
である場合について述べた。ただし、これに限定されず、第１回路１０２として、様々な
構成を取ることができる。例えば図３に示すように、第１回路と１０２して、電流電圧変
換回路１０２Ａを用いてもよい。

以下に、光電変換素子１０１の一例としてフォトダイオードを用いた場合の接続関係に
ついて述べる。図３では、フォトダイオードの陰極端子が第１端子１０４に接続され、フ
ォトダイオードの陽極端子が電流電圧変換回路１０２Ａの第１端子に接続されている。電
流電圧変換回路１０２Ａの第１端子は、第２回路１０３を構成するＮチャネル型トランジ
スタのゲート（またはゲート電極）に接続されている。電流電圧変換回路１０２Ａの第２
端子は、第２端子１０５に接続されている。

光電変換素子１０１を流れる電流を、光電変換素子１０１に直列に接続された電流電圧
変換回路１０２Ａを用いて電圧に変換している。光電変換素子１０１に流れる電流が大き
くなると、電流電圧変換回路１０２Ａの両端の電圧も大きくなる。

電流電圧変換回路１０２Ａ（または光電変換素子１０１）で生じた電圧は、第２回路１
０３に供給される。第２回路１０３は、電流電圧変換回路１０２Ａ（または光電変換素子
１０１）で生じた電圧に応じた電流を出力する。図３では、図１（Ａ）と同様、第２回路
１０３の一例として、Ｎチャネル型トランジスタを用いた場合を示している。図３の第２
回路１０３では、Ｎチャネル型トランジスタのゲート（またはゲート電極）が、電流電圧
変換回路１０２Ａ（または光電変換素子１０１）と接続されている。Ｎチャネル型トラン
ジスタのソース（またはソース電極）は、第２端子１０５に接続されている。Ｎチャネル
型トランジスタのゲートのドレイン（またはドレイン電極）は、第１端子１０４に接続さ
れている。したがって、光電変換素子１０１に流れる電流が大きくなると、電流電圧変換
回路１０２Ａの両端の電圧も大きくなり、Ｎチャネル型トランジスタのゲート・ソース間
電圧も大きくなる。その結果、Ｎチャネル型トランジスタのドレイン・ソース間電流が大
きくなる。つまり、光照度に応じた信号を増幅していることとなる。

なお、電流電圧変換回路１０２Ａと第２回路１０３とは、同じ端子（第２端子１０５）
に接続されているが、接続される端子はこれに限定されない。さらに別の端子を配置する
ことにより、電流電圧変換回路１０２Ａと第２回路１０３とを別々の端子に接続してもよ
い。

電流電圧変換回路１０２Ａとしては、さまざまな回路を用いることができる。図４には
、電流電圧変換回路１０２Ａの一例として、抵抗素子１０２Ｂを用いた場合を示す。抵抗
素子１０２Ｂは、両端に電圧を加えない場合、電流がゼロになるため、エンハンスメント
型の一種であると考えることができる。抵抗素子１０２Ｂは、トランジスタの半導体層と
同じ層を用いて形成することが好適である。これにより、プロセス工程数が増加すること
を防止することができる。

図５には、電流電圧変換回路１０２Ａの例として、ダイオード接続されたＰチャネル型
トランジスタ１０２Ｃを用いた場合を示している。図１（Ａ）と比較すると、図５のＰチ
ャネル型トランジスタ１０２Ｃは、ゲート（またはゲート電極）の接続場所が異なってい
る。これは、極性が異なるためである。Ｐチャネル型トランジスタ１０２Ｃは、ソース（
またはソース電極）が光電変換素子１０１に接続され、ドレイン（またはドレイン電極）
が第２端子１０５に接続されている。そして、Ｐチャネル型トランジスタ１０２Ｃのゲー
ト（またはゲート電極）は、第２端子１０５に接続されている。

電流電圧変換回路１０２Ａの例として、Ｐチャネル型トランジスタ１０２Ｃを用いた場
合、電流電圧変換回路１０２Ａを構成するトランジスタと第２回路１０３を構成するトラ
ンジスタとのしきい値電圧の差を作りやすい、というメリットがある。または、電流電圧
変換回路１０２Ａを構成するトランジスタをエンハンスメント型にしやすい、というメリ
ットがある。または、第２回路１０３を構成するトランジスタをデプレッション型にしや
すい、というメリットがある。これは、電流電圧変換回路１０２Ａを構成するトランジス
タと第２回路１０３を構成するトランジスタとに、Ｎ型不純物（リンやヒ素など）をチャ
ネルドープすることにより実現できるためである。どちらにも同じ導電型の不純物をドー
プすればよいため、ドープし分ける必要がない。そのため、マスク（レチクル）を使う必
要がなく、プロセス工程数を低減することができる。つまり、電流電圧変換回路１０２Ａ
を構成するトランジスタと第２回路１０３を構成するトランジスタとで、チャネルの導電
型を逆にすることにより、しきい値電圧の制御をしやすくできる。

図５では、Ｐチャネル型トランジスタ１０２Ｃは、１つであるが、Ｐチャネル型トラン
ジスタの数はこれに限定されない。Ｐチャネル型トランジスタを直列に複数個接続しても
よいし、並列に複数個接続してもよい。

あるいは、別の電流電圧変換回路１０２Ａを構成する素子を直列にまたは並列に、複数
個接続してもよい。例として、図６に、図１（Ａ）のダイオード接続されたＮチャネル型
トランジスタと図５のダイオード接続されたＰチャネル型トランジスタとが並列接続され
た電流電圧変換回路１０２Ｄを示す。

同様に、図４で示した抵抗素子なども組み合わせて、直列にまたは並列に、接続するこ
ともできる。

また、電流電圧変換回路１０２Ａの例として、ダイオード１０２Ｅを用いた場合と、そ
の時の電流特性のグラフを図７（Ａ）（Ｂ）に示す。ダイオード１０２Ｅとしては、例え
ば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ
Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔ
ｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオードなどを用いることができる。

光電変換素子１０１を構成している材料や層に関して、その一部、もしくは全てを用い
て、ダイオード１０２Ｅを構成することもできる。これにより、プロセス工程数を低減す
ることができる。

本実施形態では第２回路１０３にＮチャネル型トランジスタを用いた場合について述べ
たが、図１４に示すように第２回路１３０３にＰチャネル型トランジスタを用いてもよい
。電流電圧変換回路１３０２Ａは光電変換素子１０１に流れる電流に応じた電圧を生成す
る。この場合、電流電圧変換回路１３０２Ａにおいて光電変換素子１０１に流れる電流に
応じた電圧を生成させるために、第１端子１０４には電流電圧変換回路１３０２Ａの第１
端子を接続し、第２端子１０５には光電変換素子１０１を接続すればよい。

また、電流電圧変換回路１３０２Ａは電流電圧変換回路１０２Ａと同様、さまざまな回路
を用いることができる。例えば、図１５に示すように抵抗素子１３０２Ｂや、図１６に示
すようにダイオード接続されたＮチャネル型トランジスタ１３０２Ｃや、図１７に示すよ
うにダイオード１３０２Ｅ等を用いることができる。もちろん、電流電圧変換回路１０２
Ａと同様、その他の回路を用いることもできる。

本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部
でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は
置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の
部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが
できる。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由
に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実
施の形態の部分を組み合わせることにより、さらに多くの図を構成させることができる。

本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の
一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細
に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示して
いる。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ
、又は置き換えを自由に行うことができる。

（実施の形態３）
実施の形態１および実施の形態２では、光電変換素子１０１に照射される光強度が大き
くなるにしたがって、出力電流も大きくなる場合について示してきた。本実施の形態では
、光電変換素子１０１に照射される光強度が大きくなるにしたがって、出力電流は小さく
なる場合について示す。

図８に、図１（Ａ）に対応した本実施の形態の図を示す。図８では、光電変換素子１０
１と第１回路８０２を構成しているＮチャネル型トランジスタとの接続が図１（Ａ）と異
なっている。

図８に示す半導体装置は、光電変換素子１０１、第１回路８０２、第２回路８０３、第
１端子１０４、第２端子１０５を有している。第１回路８０２は、光電変換素子１０１と
直列に接続されている。そして、第１回路８０２は、入力された電流、例えば、光電変換
素子１０１に流れる電流に応じた電圧を生成する機能を有している。つまり、第１回路８
０２は、電流電圧変換回路としての機能を有している。第２回路８０３は、入力された電
圧、例えば、光電変換素子１０１または第１回路８０２の電圧に応じた電流を生成する機
能を有している。つまり、第２回路８０３は、電圧電流変換回路としての機能を有してい
る。

通常、第１端子１０４に高い電圧が、第２端子１０５に低い電圧が供給される。したが
って、通常は第１端子１０４から第２端子１０５に向かって電流が流れる。ただし、これ
に限定されず、逆の電圧を加えて、逆方向の電流を流すことも可能である。

図８は、光電変換素子１０１の一例として、フォトダイオードを用いた場合を示してい
る。フォトダイオードは逆バイアス状態で使用する場合が多い。図８では、フォトダイオ
ードの陰極端子が第１回路８０２に接続され、フォトダイオードの陽極端子が第２端子１
０５に接続されている。逆バイアス状態にあるフォトダイオードに光を照射すると、流れ
る電流が変化する。したがって、フォトダイオードの電流を検出することにより、光照度
を読み取ることができる。

光電変換素子１０１としては、さまざまな素子を用いることができる。例えば、ＰＮダ
イオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＳダイオードなどを用いる
ことができる。

図８では、光電変換素子１０１を流れる電流を、光電変換素子１０１に直列に接続され
た第１回路８０２を用いて電圧に変換している。図８では、第１回路８０２の一例として
、ダイオード接続されたＮチャネル型トランジスタを用いている。図８の第１回路８０２
では、Ｎチャネル型トランジスタのゲート（またはゲート電極）は第１端子１０４と接続
されている。第１回路８０２を構成するＮチャネル型トランジスタのドレイン（またはド
レイン電極）は、第１端子１０４と接続されている。第１回路８０２を構成するＮチャネ
ル型トランジスタのソース（またはソース電極）は、光電変換素子１０１と接続されてい
る。光電変換素子１０１に流れる電流が大きくなると、第１回路８０２の両端の電圧も大
きくなる。

光電変換素子１０１（または第１回路８０２）で生じた電圧は、第２回路８０３に供給
される。第２回路８０３は、光電変換素子１０１（または第１回路８０２）で生じた電圧
に応じた電流を出力する。図８では、第２回路８０３の一例として、Ｎチャネル型トラン
ジスタを用いた場合を示している。図８の第２回路８０３では、Ｎチャネル型トランジス
タのゲート（またはゲート電極）が、光電変換素子１０１（または第１回路８０２）と接
続されている。第２回路８０３を構成するＮチャネル型トランジスタのソース（またはソ
ース電極）は、第２端子１０５に接続されている。第２回路８０３を構成するＮチャネル
型トランジスタのドレイン（またはドレイン電極）は、第１端子１０４に接続されている
。したがって、光電変換素子１０１に流れる電流が大きくなると、第１回路８０２の両端
の電圧も大きくなり、その分だけ、光電変換素子１０１の両端の電圧は小さくなる。その
ため、第２回路８０３を構成するＮチャネル型トランジスタのゲート・ソース間電圧も小
さくなる。その結果、第２回路８０３を構成するＮチャネル型トランジスタのドレイン・
ソース間電流が小さくなる。つまり、光電変換素子１０１に照射される光強度が大きくな
るにしたがって、出力電流は小さくなり、光強度が小さくなるにしたがって、出力電流は
大きくなる。つまり、信号を反転させて増幅していることとなる。

ここで、第２回路８０３を構成しているトランジスタの電流駆動能力は大きいことが望
ましい。電流駆動能力が大きいトランジスタを用いると、第１端子１０４および第２端子
１０５には大きな電流が流れ、光照度に応じて反転した信号がより増幅されるからである
。トランジスタの電流駆動能力を大きくする方法としては、チャネル幅Ｗを大きくするこ
と、チャネル長Ｌを小さくすること、トランジスタを並列に複数接続すること（実質的に
はＷを大きくしたことと同じ）、などが挙げられる。

第１回路８０２と第２回路８０３とは、同じ端子（第１端子１０４）に接続されている
が、接続される端子はこれに限定されない。さらに別の端子を配置することにより、第１
回路８０２と第２回路８０３とを別々の端子に接続してもよい。なお、光電変換素子１０
１と第２回路８０３とは、同じ端子（第２端子１０５）に接続されているが、接続される
端子はこれに限定されない。さらに別の端子を配置することにより、光電変換素子１０１
と第２回路８０３とを別々の端子に接続してもよい。

第１回路８０２を構成するＮチャネル型トランジスタの電流特性は、図１（Ａ）の第１
回路１０２を構成するＮチャネル型トランジスタの電流特性と同様であることが望ましい
。つまり、第１回路８０２を構成するＮチャネル型トランジスタの電流特性としては、Ｖ
ｇｓ＝０Ｖのときに、電流が小さいことが好適である。その結果、光電変換素子１０１に
照射される光の照度が小さくても、つまり、光電変換素子１０１に流れる電流が小さくて
も、電流を読み取ることができる。

第１回路８０２を構成するＮチャネル型トランジスタのしきい値電圧Ｖｔｈは０Ｖ以上
であることが好適である。つまり、第１回路８０２を構成するＮチャネル型トランジスタ
は、エンハンスメント型であることが好適である。

また、第２回路８０３を構成するＮチャネル型トランジスタの電流特性は、図１（Ａ）
の第２回路１０３を構成するＮチャネル型トランジスタの電流特性と同様であることが望
ましい。つまり、第２回路８０３を構成するＮチャネル型トランジスタの電流特性として
は、Ｖｇｓ＝０Ｖのときに、電流が大きいことが好適である。その結果、第２回路８０３
の両端に供給される電圧、つまり、第１端子１０４と第２端子１０５との間に供給される
電圧が小さくても、大きな電流を流すことができる。

第２回路８０３を構成するＮチャネル型トランジスタのしきい値電圧Ｖｔｈは０Ｖ以下
であることが好適である。つまり、第２回路８０３を構成するＮチャネル型トランジスタ
は、デプレッション型であることが好適である。

このように、第１回路８０２を構成するＮチャネル型トランジスタと、第２回路８０３
を構成するＮチャネル型トランジスタとにおいて、しきい値電圧が異なるようにすること
により、低い光照度での読み取りと、低い電圧での動作とを実現することができる。なお
、第１回路８０２を構成するＮチャネル型トランジスタの方が、第２回路８０３を構成す
るＮチャネル型トランジスタよりも、しきい値電圧が大きいことが望ましい。より望まし
くは、しきい値電圧の差が、１Ｖ以上であることが望ましい。さらに好適には、しきい値
電圧の差が、３Ｖ以上であることが望ましい。または、第１回路８０２を構成するＮチャ
ネル型トランジスタと、第２回路８０３を構成するＮチャネル型トランジスタとでは、電
流特性が異なることが望ましい。一例としては、一方がエンハンスメント型であり、他方
がデプレッション型であることが好適である。

このように、第１回路８０２を構成するＮチャネル型トランジスタと、第２回路８０３
を構成するＮチャネル型トランジスタとで、電流特性を異ならせるには、一例としては、
チャネルドープする不純物が異なればよい。マスク（レチクル）を用いることにより、第
１回路８０２を構成するＮチャネル型トランジスタに、Ｐ型不純物（ボロン、ガリウムな
ど）をチャネルドープすることにより、エンハンスメント型にすることができる。または
、第２回路８０３を構成するＮチャネル型トランジスタに、Ｎ型不純物（リンやヒ素など
）をチャネルドープすることにより、デプレッション型にすることができる。

図８のように、第１回路８０２および第２回路８０３において、同じ導電型のトランジ
スタを用いることにより、光と電流との関係が比例関係（ただし、傾きは負）に近づく。
そのため、光照射量の信号処理を容易にすることができる。

図８では、第１回路８０２を構成するＮチャネル型トランジスタは、１つであるが、第
１回路８０２を構成するＮチャネル型トランジスタの数はこれに限定されない。Ｎチャネ
ル型トランジスタを直列に複数個接続してもよいし、並列に複数個接続してもよい。

同様に、図８では、第２回路８０３を構成するＮチャネル型トランジスタは、１つであ
るが、第２回路８０３を構成するＮチャネル型トランジスタの数はこれに限定されない。
Ｎチャネル型トランジスタを直列に複数個接続してもよいし、並列に複数個接続してもよ
い。

本実施形態では第２回路８０３にＮチャネル型トランジスタを用いた場合について述べ
たが、図１８に示すように第２回路１８０３にＰチャネル型トランジスタを用いてもよい
。なお、上述の実施形態と同様、第２回路１８０３にＰチャネル型トランジスタを用いた
場合には、Ｎチャネル型トランジスタを用いた場合における第１回路と光電変換素子との
配置、即ち接続関係を逆転させ、光電変換素子１０１を第１端子１０４側に、第１回路１
８０２を第２端子１０５側にしてこれらを直列に接続すればよい。なお、図１８では、第
１回路１８０２にダイオード接続されたＰチャネル型トランジスタを用いた場合について
示している。

本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部
でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は
置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の
部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが
できる。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由
に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実
施の形態の部分を組み合わせることにより、さらに多くの図を構成させることができる。

本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の
一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細
に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示して
いる。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ
、又は置き換えを自由に行うことができる。

（実施の形態４）
実施の形態２では、実施の形態１における第１回路１０２として、様々な構成を用いた
場合について述べた。一方、実施の形態３では、実施の形態１に対して、第１回路１０２
と光電変換素子１０１との接続が異なる場合について述べた。そこで、本実施の形態でも
同様に、実施の形態３における第１回路８０２として、様々な構成を用いた場合について
述べる。

以下に、光電変換素子１０１の一例としてフォトダイオードを用いた場合の接続関係に
ついて述べる。図９では、フォトダイオードの陰極端子が電流電圧変換回路８０２Ａの第
１端子に接続され、フォトダイオードの陽極端子が第２端子１０５に接続されている。電
流電圧変換回路８０２Ａの第１端子は、第２回路８０３を構成するＮチャネル型トランジ
スタのゲート（またはゲート電極）に接続されている。電流電圧変換回路８０２Ａの第２
端子は、第１端子１０４に接続されている。

光電変換素子１０１を流れる電流を、光電変換素子１０１に直列に接続された電流電圧
変換回路８０２Ａを用いて電圧に変換している。光電変換素子１０１に流れる電流が大き
くなると、電流電圧変換回路８０２Ａの両端の電圧も大きくなる。

光電変換素子１０１（または電流電圧変換回路８０２Ａ）で生じた電圧は、第２回路８
０３に供給される。第２回路８０３は、光電変換素子１０１（または電流電圧変換回路８
０２Ａ）で生じた電圧に応じた電流を出力する。図９では、図８と同様、第２回路８０３
の一例として、Ｎチャネル型トランジスタを用いた場合を示している。図９の第２回路８
０３では、Ｎチャネル型トランジスタのゲート（またはゲート電極）が、光電変換素子１
０１（または電流電圧変換回路８０２Ａ）と接続されている。第２回路８０３を構成する
Ｎチャネル型トランジスタのソース（またはソース電極）は、第２端子１０５に接続され
ている。第２回路８０３を構成するＮチャネル型トランジスタのドレイン（またはドレイ
ン電極）は、第１端子１０４に接続されている。したがって、光電変換素子１０１に流れ
る電流が大きくなると、電流電圧変換回路８０２Ａの両端の電圧も大きくなり、その分だ
け、光電変換素子１０１の両端の電圧は小さくなる。そのため、第２回路８０３を構成す
るＮチャネル型トランジスタのゲート・ソース間電圧も小さくなる。その結果、第２回路
８０３を構成するＮチャネル型トランジスタのドレイン・ソース間電流が小さくなる。つ
まり、光電変換素子１０１に照射される光強度が大きくなるにしたがって、出力電流は小
さくなり、光強度が小さくなるにしたがって、出力電流は大きくなる。つまり、信号を反
転させて増幅していることとなる。

電流電圧変換回路８０２Ａと第２回路８０３とは、同じ端子（第１端子１０４）に接続
されているが、接続される端子はこれに限定されない。さらに別の端子を配置することに
より、電流電圧変換回路８０２Ａと第２回路８０３とを別々の端子に接続してもよい。

電流電圧変換回路８０２Ａの例としては、さまざまな回路を用いることができる。図１
０には、電流電圧変換回路８０２Ａの一例として、抵抗素子８０２Ｂを用いた場合を示す
。抵抗素子８０２Ｂは、両端に電圧を加えない場合、電流がゼロになるため、エンハンス
メント型の一種であると考えることができる。抵抗素子８０２Ｂは、トランジスタの半導
体層と同じ層を用いて形成することが好適である。これにより、プロセス工程数が増加す
ることを防止することができる。

図１１には、電流電圧変換回路８０２Ａの例として、ダイオード接続されたＰチャネル
型トランジスタ８０２Ｃを用いた場合を示している。図８と比較すると、図１１のＰチャ
ネル型トランジスタ８０２Ｃは、ゲート（またはゲート電極）の接続場所が異なっている
。これは、極性が異なるためである。Ｐチャネル型トランジスタ８０２Ｃは、ドレイン（
またはドレイン電極）が光電変換素子１０１に接続され、ソース（またはソース電極）が
、第１端子１０４に接続されている。そして、Ｐチャネル型トランジスタ８０２Ｃのゲー
ト（またはゲート電極）は、光電変換素子１０１に接続されている。

電流電圧変換回路８０２Ａの例として、Ｐチャネル型トランジスタ８０２Ｃを用いた場
合、電流電圧変換回路８０２Ａを構成するトランジスタと第２回路８０３を構成するトラ
ンジスタとのしきい値電圧の差を作りやすい、というメリットがある。または、電流電圧
変換回路８０２Ａを構成するトランジスタをエンハンスメント型にしやすい、というメリ
ットがある。または、第２回路８０３を構成するトランジスタをデプレッション型にしや
すい、というメリットがある。これは、電流電圧変換回路８０２Ａを構成するトランジス
タと第２回路８０３を構成するトランジスタとに、Ｎ型不純物（リンやヒ素など）をチャ
ネルドープすることにより実現できるためである。どちらにも同じ導電型の不純物をドー
プすればよいため、ドープし分ける必要がない。そのため、マスク（レチクル）を使う必
要がなく、プロセス工程数を低減することができる。つまり、電流電圧変換回路８０２Ａ
を構成するトランジスタと第２回路８０３を構成するトランジスタとで、チャネルの導電
型を逆にすることにより、しきい値電圧の制御をしやすくできる。

図１１では、Ｐチャネル型トランジスタ８０２Ｃは、１つであるが、Ｐチャネル型トラ
ンジスタの数はこれに限定されない。Ｐチャネル型トランジスタを直列に複数個接続して
もよいし、並列に複数個接続してもよい。

あるいは、別の電流電圧変換回路８０２Ａを構成する素子を直列にまたは並列に、複数
個接続してもよい。つまり、電流電圧変換回路８０２Ａとして、ダイオード接続されたＰ
チャネル型トランジスタと、ダイオード接続されたＮチャネル型トランジスタとが並列接
続されていてもよい。

同様に、図１０で示した抵抗素子なども組み合わせて、直列にまたは並列に、接続する
こともできる。

また、電流電圧変換回路８０２Ａの例として、ダイオード８０２Ｅを用いた場合を図１
２に示す。その時の電流特性のグラフは、図７（Ｂ）と同様である。ダイオード８０２Ｅ
としては、例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩ
Ｍ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ
Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオードなどを用いることができ
る。

光電変換素子１０１を構成している材料や層に関して、その一部、もしくは全てを用い
て、ダイオード８０２Ｅを構成することもできる。これにより、プロセス工程数を低減す
ることができる。

本実施形態では第２回路８０３にＮチャネル型トランジスタを用いた場合について述べ
たが、図１９に示すように第２回路１８０３にＰチャネル型トランジスタを用いてもよい
。なお、上述の実施形態と同様、第２回路１８０３にＰチャネル型トランジスタを用いた
場合には、Ｎチャネル型トランジスタを用いた場合における電流電圧変換回路と光電変換
素子との配置、即ち接続関係を逆転させ、光電変換素子１０１を第１端子１０４側に、電
流電圧変換回路１８０２Ａを第２端子１０５側にしてこれらを直列に接続すればよい。ま
た、電流電圧変換回路１８０２Ａは電流電圧変換回路８０２Ａと同様、さまざまな回路を
用いることができる。

本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部
でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は
置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の
部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが
できる。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由
に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実
施の形態の部分を組み合わせることにより、さらに多くの図を構成させることができる。

本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の
一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細
に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示して
いる。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ
、又は置き換えを自由に行うことができる。

（実施の形態５）
実施の形態１乃至４に記載した半導体装置の応用例について図２０を用いて説明する。
図２０（Ａ）に示す半導体装置は、光電変換装置２００１Ａおよび２００１Ｂと、抵抗素
子２００２Ａおよび２００２Ｂと、電源２００５とを有する。

なお、光電変換装置２００１Ａおよび２００１Ｂは上記実施の形態１乃至４に示した半
導体装置である。

光電変換装置２００１Ａの第１端子１０４Ａは、電源２００５の一方の電極と接続され
ており、光電変換装置２００１Ａの第２端子１０５Ａは抵抗素子２００２Ａを介して電源
２００５の他方の電極に接続されている。なお、光電変換装置２００１Ａから得られる電
流は抵抗素子２００２Ａにより電圧に変換され、出力される。例えば、第２端子１０５Ａ
より電圧として出力すればよい。ここでは、光電変換装置２００１Ａより得られた電流を
抵抗素子２００２Ａを用いて電圧として出力することで、光照度を検出している。

また、電源２００５の一方の電極は光電変換装置２００１Ｂの第１端子１０４Ｂとも接
続されており、光電変換装置２００１Ｂの第２端子１０５Ｂは抵抗素子２００２Ｂを介し
て電源２００５の他方の電極に接続されている。なお、光電変換装置２００１Ｂにおいて
も、光電変換装置２００１Ｂから得られる電流は抵抗素子２００２Ｂにより電圧に変換さ
れ、出力される。例えば、第２端子１０５Ｂより電圧として出力すればよい。ここでは、
光電変換装置２００１Ｂより得られた電流を抵抗素子２００２Ｂを用いて電圧として出力
することで、光照度を検出している。

光電変換装置２００１Ａおよび２００１Ｂは、必ずしも同じである必要はなく、用途に
よって適宜選択すればよい。例えば、一方を低照度の検出に特に優れた光電変換装置を用
いることで、低照度の検出にも優れ、なおかつ検出可能な照度範囲の広い半導体装置を得
ることができる。

また、上述の実施の形態でも述べたように、光電変換装置が有する光電変換素子の代わ
りに圧力センサ素子（例えば、圧力を電子に変換する素子）、温度センサ素子（例えば、
温度を電子に変換する素子）、加速度センサ素子（例えば、加速度を電子に変換する素子
）、硬度センサ素子（例えば、硬度を電子に変換する素子）、音量センサ素子（例えば、
音を電子に変換する素子）などを用いることも可能である。そのため、一方を光電変換素
子を有する光電変換装置とし、他方を他の素子を有する変換装置としてもよい。このよう
な構成とすることで、光照度を検出すると共に他の外部環境を読み取ることも可能となる
。

このように、光電変換装置２００１Ａおよび２００１Ｂは必ずしも光照度検出機能を有
するものである必要はない。

また、図２０（Ａ）における光電変換装置および抵抗素子は直列に接続されていれば、
図２０（Ｂ）に示すように図２０（Ａ）とは反対に接続されていてもよい。また、図２０
（Ｂ）の光電変換装置２００３Ａおよび２００３Ｂも図２０（Ａ）の光電変換装置２００
１Ａおよび２００１Ｂと同様、上記実施の形態１乃至４に示した半導体装置である。

光電変換装置２００３Ａの第１端子１０４Ａは、抵抗素子２００４Ａを介して電源２０
０５の一方の電極に接続されており、光電変換装置２００３Ａの第２端子１０５Ａは電源
２００５の他方の電極に接続されている。なお、光電変換装置２００３Ａから得られる電
流は抵抗素子２００４Ａにより電圧に変換され、出力される。例えば、第１端子１０４Ａ
より電圧として出力すればよい。ここでは、光電変換装置２００３Ａより得られた電流を
抵抗素子２００４Ａを用いて電圧として出力することで、光照度を検出している。

光電変換装置２００３Ｂの第１端子１０４Ｂは、抵抗素子２００４Ｂを介して電源２０
０５の一方の電極に接続されており、光電変換装置２００３Ｂの第２端子１０５Ｂは電源
２００５の他方の電極に接続されている。なお、光電変換装置２００３Ｂから得られる電
流は抵抗素子２００４Ｂにより電圧に変換され、出力される。例えば、第１端子１０４Ｂ
より電圧として出力すればよい。ここでは、光電変換装置２００３Ｂより得られた電流を
抵抗素子２００４Ｂを用いて電圧として出力することで、光照度を検出している。

なお、光電変換装置２００３Ａおよび２００３Ｂも光電変換装置２００１Ａおよび２０
０１Ｂと同様、必ずしも光電変換装置である必要はなく、その他の素子を有する変換装置
であってもよい。

また、図２０（Ａ）および（Ｂ）では、直列に接続された光電変換装置と抵抗素子とを
２組並列に接続した半導体装置について記載したが、並列に接続される数は２組以上であ
ってもよいし、１組でもよい。なお、スイッチを光電変換装置２００１Ａ、抵抗素子２０
０２Ａ、光電変換装置２００１Ｂ、抵抗素子２００２Ｂ、光電変換装置２００３Ａ、抵抗
素子２００４Ａ、光電変換装置２００３Ｂ、抵抗素子２００４Ｂなどと直列に接続させて
配置してもよい。このスイッチのオン・オフにより、信号の出力を切り替えることが可能
となる。また、動作させたくない光電変換装置がある際にはこのスイッチをオフとするこ
とで、消費電力を低減することが可能となる。

本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部
でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は
置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の
部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが
できる。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由
に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実
施の形態の部分を組み合わせることにより、さらに多くの図を構成させることができる。

本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の
一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細
に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示して
いる。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ
、又は置き換えを自由に行うことができる。

（実施の形態６）
図１（Ａ）に示した半導体装置の一構成例における部分断面図を図２１（Ａ）および（
Ｂ）に示す。なお、図１（Ａ）の第１回路１０２にｎチャネル型薄膜トランジスタ１１２
を、第２回路１０３にｎチャネル型薄膜トランジスタ１１３を適用した場合の部分断面図
である。また、図１（Ａ）における第１端子１０４は端子１２１に、第２端子１０５は端
子１２２に相当する。

図２１（Ａ）において、３１０は基板、３１２は下地絶縁膜、３１３はゲート絶縁膜で
ある。検出する光は基板３１０、下地絶縁膜３１２、およびゲート絶縁膜３１３を通過す
るため、これらの材料は全て透光性の高い材料を用いることが望ましい。

図１（Ａ）における光電変換素子１０１は、図２１（Ａ）における配線３１９と、保護
電極３１８と、光電変換層１１１と、端子１２１とを有する。なお、光電変換層１１１は
、ｐ型半導体層１１１ｐ、ｎ型半導体層１１１ｎおよびｐ型半導体層１１１ｐとｎ型半導
体層１１１ｎの間に挟まれた真性（ｉ型）半導体層１１１ｉを有する。ただし、これに限
らず、光電変換素子は、第１の導電層と、第２の導電層と、これら２つの導電層の間に挟
まれた光電変換層とを有していればよい。なお、光電変換層においても、上記に限らず少
なくともｐ型半導体層とｎ型半導体層の積層構造であればよい。

ｐ型半導体層１１１ｐは、１３族の不純物元素、例えばホウ素（Ｂ）を含んだセミアモ
ルファスシリコン膜をプラズマＣＶＤ法により形成してもよいし、セミアモルファスシリ
コン膜を形成後、１３族の不純物元素を導入してもよい。

セミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多
結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は
、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格
子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体
膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラ
マンスペクトルが５２０ｃｍ^−１よりも低波数側にシフトしており、またＸ線回折ではＳ
ｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また
、未結合手（ダングリングボンド）を終端化するために水素またはハロゲンを少なくとも
１原子％またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミ
アモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネ
オンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好な
セミアモルファス半導体膜が得られる。なお微結晶半導体膜（マイクロクリスタル半導体
膜）もセミアモルファス半導体膜に含まれる。

また、ＳＡＳ膜は珪素を含む気体をグロー放電分解することにより得ることができる。
代表的な珪素を含む気体をとしては、ＳｉＨ_４があり、その他にもＳｉ_２Ｈ_６、ＳｉＨ_２
Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などを用いることができる。また水素や、
水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた１種または複数種の希ガス
元素を加えたガスで、この珪素を含む気体を希釈して用いることで、ＳＡＳ膜の形成を容
易なものとすることができる。希釈率２倍〜１０００倍の範囲で珪素を含む気体を希釈す
ることが好ましい。また、さらに珪素を含む気体中に、ＣＨ_４、Ｃ_２Ｈ_６などの炭化物気
体、ＧｅＨ_４、ＧｅＦ_４などのゲルマニウム化気体、Ｆ_２などを混入させて、エネルギー
バンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節してもよい。

ｐ型半導体層１１１ｐを形成したら、さらに導電型を付与する不純物を含まない半導体
層（真性半導体層又はｉ型半導体層と呼ぶ）１１１ｉ、ｎ型半導体層１１１ｎを順に形成
する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉおよびｎ型半導体層１１
１ｎを有する光電変換層１１１が形成される。

なお本明細書においては、ｉ型半導体層とは、半導体層に含まれるｐ型もしくはｎ型を
付与する不純物濃度が１×１０^２０ｃｍ^−３以下であり、酸素および窒素が５×１０^１９
ｃｍ^−３以下である半導体層を指す。なお、光伝導度は暗伝導度に対して１０００倍以上
であることが好ましい。またｉ型半導体層には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添
加されていてもよい。

ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン
膜を形成すればよい。また、ｎ型半導体層１１１ｎとしては、１５族の不純物元素、例え
ばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファス
シリコン膜を形成後、１５族の不純物元素を導入してもよい。

またｐ型半導体層１１１ｐ、真性半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セ
ミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。

配線３１９、接続電極３２０、端子電極３５１、薄膜トランジスタ１１２のソース電極
およびドレイン電極３４１、薄膜トランジスタ１１３のソース電極およびドレイン電極３
４２は、高融点金属膜と低抵抗金属膜（アルミニウム合金または純アルミニウムなど）と
の積層構造となっている。ここでは、これら配線および電極はチタン膜（Ｔｉ膜）とアル
ミニウム膜（Ａｌ膜）とＴｉ膜とを順に積み重ねた三層構造とする。

さらに、配線３１９、接続電極３２０、端子電極３５１、薄膜トランジスタ１１２のソ
ース電極およびドレイン電極３４１、薄膜トランジスタ１１３のソース電極およびドレイ
ン電極３４２を覆うように、それぞれ保護電極３１８、３４５、３４８、３４６および３
４７が形成されている。

これら保護電極は、光電変換層１１１の形成時におけるエッチング工程において、配線
３１９等を保護する。なお、保護電極の材料は、光電変換層１１１をエッチングするガス
（またはエッチャント）に対して光電変換層よりもエッチング速度の小さい導電材料であ
ることが好ましい。加えて、保護電極３１８の材料は、光電変換層１１１と反応して合金
とならない導電材料であることが好ましい。なお、その他の保護電極３４５、３４８、３
４６および３４７も保護電極３１８と同様の材料および作製工程により形成される。

また、保護電極３１８、３４５、３４８、３４６、３４７を設けない構造にしてもよい
。これら保護電極を設けない一例について図２１（Ｂ）に示す。図２１（Ｂ）において、
配線４０４、接続電極４０５、端子電極４０１、薄膜トランジスタ１１２のソース電極お
よびドレイン電極４０２、薄膜トランジスタ１１３のソース電極およびドレイン電極４０
３は単層の導電膜により形成されており、このような導電膜として、チタン膜（Ｔｉ膜）
が好ましい。また、チタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブ
デン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚ
ｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ
）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とす
る合金材料若しくは化合物材料からなる単層膜、若しくは、これらの窒化物、例えば、窒
化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれ
らの積層膜を用いることができる。配線４０４、接続電極４０５、端子電極４０１、薄膜
トランジスタ１１２のソース電極およびドレイン電極４０２、薄膜トランジスタ１１３の
ソース電極およびドレイン電極４０３を単層膜とすることにより、作製工程において成膜
回数を減少させることが可能となる。

図２１（Ａ）および（Ｂ）におけるｎチャネル型薄膜トランジスタ１１２、１１３の電
流特性は異なっており、ここでは両者のしきい値電圧は異なっている。また、ここではチ
ャネル形成領域が１つ（本明細書では「シングルゲート構造」という）のトップゲート型
薄膜トランジスタの例を示しているが、チャネル形成領域を複数有する構造にしてオン電
流のバラツキを低減させてもよい。また、オフ電流を低減するため、ｎチャネル型薄膜ト
ランジスタ１１２、１１３に低濃度ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ
（ＬＤＤ））領域を設けてもよい。ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純
物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を
添加した領域のことであり、ＬＤＤ領域を設けるとドレイン領域近傍の電界を緩和してホ
ットキャリア注入による劣化を防ぐ効果がある。

ホットキャリアによるオン電流の劣化を防ぐため、ｎチャネル型薄膜トランジスタ１１
２、１１３を、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（
本明細書では「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造
」と呼ぶ）としてもよい。ＧＯＬＤ構造を用いた場合、ＬＤＤ領域ゲート電極と重ねて形
成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入
による劣化を防ぐ効果がある。このように、ＧＯＬＤ構造とすることで、ドレイン領域近
傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。

薄膜トランジスタ１１２、１１３は、上述したトップゲート型薄膜トランジスタに限ら
ず、ボトムゲート型薄膜トランジスタ、例えば逆スタガ型薄膜トランジスタでもよい。

図２１（Ａ）における配線３１４は、配線３１９に接続する配線であって薄膜トランジ
スタ１１３のチャネル形成領域上方にも延在してゲート電極にもなっている。

図２１（Ａ）における配線３１５は、ｎ型半導体層１１１ｎに接続された端子１２１と
、接続電極３２０および保護電極３４５を介して接続された配線であり、薄膜トランジス
タ１１３のドレイン配線（ドレイン電極とも呼ぶ）またはソース配線（ソース電極とも呼
ぶ）のいずれか一方と接続される。

検出する光は図２１（Ａ）における層間絶縁膜３１６および層間絶縁膜３１７を通過す
るため、これら材料は全て透光性の高い材料を用いることが望ましい。なお、層間絶縁膜
３１７は、固着強度を向上させるため無機材料、例えば酸化珪素膜（ＳｉＯ_ｘ）膜を用い
ることが好ましい。封止層３２４においても無機材料を用いることが好ましく、これら絶
縁膜はＣＶＤ法等を用いて形成することができる。

また、図２１（Ａ）における端子電極３５０は、配線３１４および配線３１５と同一工
程で形成され、端子電極３５１は配線３１９および接続電極３２０と同一工程で形成され
ている。なお、端子１２２は保護電極３４８と端子電極３５１を介して端子電極３５０と
接続されている。

図２１（Ａ）における端子１２１は半田３６４で基板３６０の電極３６１に実装されて
いる。また、端子１２２は端子１２１と同一工程で形成され、半田３６３で基板３６０の
電極３６２に実装されている。

図２１（Ａ）および（Ｂ）において、光は図中の矢印に示すとおり、基板３１０側から
光電変換層１１１に入射する。これにより電流が発生し、光を検知することが可能となる
。

本実施形態は本明細書中の他の実施の形態の記載と適宜組み合わせることが可能である
。

（実施の形態７）
本発明の半導体装置およびその作製方法について説明する。本実施形態では、半導体装
置の部分断面図の一例を図２２乃至図２４に示し、これを用いて説明する。また、図２１
と同様のものについては同じ符号を用い、その詳細な説明は省略する。

まず、基板（第１の基板３１０）上に素子を形成する。ここでは基板３１０として、ガ
ラス基板の１つであるＡＮ１００を用いる。

次いで、プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１０
０ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素
膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜
、窒素を含む酸化珪素膜を用いて積層してもよい。例えば、下地絶縁膜３１２として、酸
素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を
形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカ
リ金属などの不純物拡散を防止するブロッキング層として機能する。

次いで、上記非晶質珪素膜を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化
方法等により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結
晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得
る。まず、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで塗布す
る。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい
。次いで、加熱処理を行い非晶質珪素膜を結晶化させて結晶構造を有する半導体膜を形成
する。ここでは、熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、
４時間）を行って多結晶珪素膜を得る。

次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め
、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照
射を大気中、または酸素雰囲気中で行う。

レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又
は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレー
ザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ^２に集光し、９０〜９
５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施形
態では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ^２でレーザ光の照射
を大気中で行なう。

大気中または酸素雰囲気中でレーザ光の照射を行うため、表面に酸化膜が形成される。
なお、本実施形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いても
よい。半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レ
ーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎ
ｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（
３５５ｎｍ）を適用すればよい。

連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ_４レーザから射出
されたレーザ光を非線形光学素子により高調波に変換すればよい。また、共振器の中にＹ
ＶＯ_４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましく
は光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射
すればよい。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましく
は０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速
度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０
秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、非晶
質珪素膜を結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除
去するために形成する。ここでは、オゾン水を用いてバリア層を形成したが、酸素雰囲気
下における紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や、酸素プラ
ズマ処理により結晶構造を有する半導体膜の表面を酸化する方法や、プラズマＣＶＤ法や
スパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積する方法でバリア層を形成し
てもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去
してもよい。

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非
晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、ア
ルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下
で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合
、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜
圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３
５０℃とする。

その後、６５０℃に加熱された炉にアルゴン元素を含む非晶質珪素膜が形成された基板
を入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造
を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用い
てもよい。

次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元
素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。
なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため
、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲ
ッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バ
リア層の除去などの工程は不要である。

次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水
で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成
し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半
導体領域」という）３３１および３３２を形成する（図２２（Ａ）参照）。島状半導体領
域を形成した後、レジストからなるマスクを除去する。

本発明の半導体装置が有する薄膜トランジスタは電流特性がそれぞれ異なるように作製
する必要がある。そのため、例えば、薄膜トランジスタのしきい値を制御するために微量
の不純物元素（ホウ素またはリン）を一方の島状半導体領域にドープする。ここでは、ジ
ボラン（Ｂ_２Ｈ_６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。なお
、電流特性が異なる薄膜トランジスタが形成できれば、上記方法に限定される必要はない
。

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域３３１
および３３２の表面を洗浄した後、ゲート絶縁膜３１３となる珪素を主成分とする絶縁膜
を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素
膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。

次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いてパ
ターニングを行い、ゲート電極３３４および３３５、配線３１４および３１５、端子電極
３５０を形成する（図２２（Ｂ）参照）。この金属膜として、例えば窒化タンタルおよび
タングステンをそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。

また、ゲート電極３３４および３３５、配線３１４および３１５、端子電極３５０とし
て、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン
（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）
、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、
イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、
銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材
料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、
窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができ
る。

次いで、島状半導体領域３３１および３３２への一導電型を付与する不純物の導入を行
って、薄膜トランジスタ１１２のソース領域およびドレイン領域３３７、薄膜トランジス
タ１１３のソース領域およびドレイン領域３３８の形成を行う。本実施形態ではｎチャネ
ル型薄膜トランジスタを形成するものとし、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａ
ｓ）を島状半導体領域３３１および３３２に導入する（図２２（Ｃ）参照）。

次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ
形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を
行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）
、或いはＹＡＧレーザまたはエキシマレーザを基板３１０の裏面から照射する方法、或い
は炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって
行う。

次いで、水素および酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１
０ｎｍの膜厚で形成する。

次いで、第２の層間絶縁膜３１６上に絶縁物材料から成る第３の層間絶縁膜３１７を形
成する（図２２（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用
いることができる。本実施形態においては固着強度を向上させるため、第３の層間絶縁膜
３１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。

次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０
℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜３１６に
含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものであ
る。なお、ゲート絶縁膜３１３の存在に関係なく島状半導体膜を水素化することができる
。

また第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、およびそれらの積層
構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合
で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル
基、アリール基）が用いられる。また、置換基にフルオロ基を含んでいてもよい。

第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、およびそれらの積層構造を
用いた場合は、第２の層間絶縁膜３１６を形成後、島状半導体膜を水素化するための熱処
理を行い、次に第３の層間絶縁膜３１７を形成することもできる。

次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶
縁膜、第２の層間絶縁膜３１６、第３の層間絶縁膜３１７、およびゲート絶縁膜３１３を
選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスク
を除去する。

なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１
７を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層
間絶縁膜３１６およびゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを
形成する。

次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジスト
からなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２
０、端子電極３５１、薄膜トランジスタ１１２のソース電極およびドレイン電極３４１、
薄膜トランジスタ１１３のソース電極およびドレイン電極３４２を形成する。そして、レ
ジストからなるマスクを除去する。なお、本実施形態の金属膜は、膜厚１００ｎｍのＴｉ
膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を
積層したものとする。

以上の工程で、多結晶珪素膜を用いたトップゲート型の薄膜トランジスタ１１２および
１１３を作製することができる。なお、薄膜トランジスタ１１２および１１３のＳ値は、
半導体膜の結晶性や半導体膜とゲート絶縁膜との界面状態で変化させることが可能である
。

次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合
金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜
した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性
の金属膜をエッチングして配線３１９を覆う保護電極３１８を形成する（図２３（Ａ）参
照）。ここでは、スパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、接続電
極３２０、端子電極３５１、薄膜トランジスタのソース電極およびドレイン電極において
も保護電極３１８と同様の金属膜からなる保護電極３４５、３４８、３４６および３４７
によって覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が
露呈されている側面も覆うため、導電性の金属膜により光電変換層へのアルミニウム原子
の拡散も防止できる。

なお、図２１（Ｂ）に示したように配線４０４、接続電極４０５、端子電極４０１、薄
膜トランジスタ１１２のソース電極およびドレイン電極４０２、薄膜トランジスタ１１３
のソース電極およびドレイン電極４０３上に保護電極を設けない構成としてもよい。

次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉおよ
びｎ型半導体層１１１ｎを有する光電変換層１１１を形成する。

ｐ型半導体層１１１ｐは、１３族の不純物元素、例えばホウ素（Ｂ）を含んだセミアモ
ルファスシリコン膜をプラズマＣＶＤ法にて成膜し形成してもよいし、セミアモルファス
シリコン膜を形成後、１３族の不純物元素を導入し形成してもよい。

なお、配線３１９および保護電極３１８は光電変換層１１１の最下層、つまり、本実施
形態ではｐ型半導体層１１１ｐと接している。

ｐ型半導体層１１１ｐを形成後、さらにｉ型半導体層１１１ｉおよびｎ型半導体層１１
１ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉおよびｎ
型半導体層１１１ｎを有する光電変換層１１１が形成される。

ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン
膜を形成すればよい。また、ｎ型半導体層１１１ｎとしては、１５族の不純物元素、例え
ばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファス
シリコン膜を形成後、１５族の不純物元素を導入してもよい。

またｐ型半導体層１１１ｐ、真性半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セ
ミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。

次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚
さ１μｍ〜３０μｍで形成して図２３（Ｂ）の状態を得る。ここでは絶縁物材料膜として
ＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。無機絶縁膜を用いるこ
とにより密着性の向上を図っている。

次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により端子１２
１および１２２を形成する。端子１２１および１２２は、チタン膜（Ｔｉ膜）（１００ｎ
ｍ）と、ニッケル膜（Ｎｉ）膜（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層
膜とする。こうして得られる端子１２１および端子１２２の固着強度は５Ｎを超え、端子
電極として十分な固着強度を有している。

以上の工程で、半田接続が可能な端子１２１および端子１２２が形成され、図２３（Ｃ
）に示す構造が得られる。

このようにして、例えば１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大
量の光センサチップ（２ｍｍ×１．５ｍｍ）、即ち本発明の半導体装置のチップを製造す
ることが可能である。次いで、個々に切断して複数の光センサチップを切り出す。

切り出した１つの光センサチップ（２ｍｍ×１．５ｍｍ）の断面図を図２４（Ａ）に示
し、その上面図を図２４（Ｂ）、下面図を図２４（Ｃ）に示す。なお、図２４（Ａ）にお
いて、基板３１０、素子形成領域４１０、端子１２１および端子１２２を含む総膜厚は、
０．８±０．０５ｍｍである。

また、光センサチップの総膜厚を薄くするために、基板３１０をＣＭＰ処理等によって
削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい
。

図２４（Ｂ）において、端子１２１および１２２の１つの電極サイズは、０．６ｍｍ×
１．１ｍｍであり、電極間隔は０．４ｍｍである。また、図２４（Ｃ）において受光部４
１１の面積は、１．５７ｍｍ^２である。また、回路部４１２には、多くの薄膜トランジス
タが設けられている。

最後に、得られた光センサチップを基板３６０の実装面に実装する（図２１（Ａ）参照
）。なお、端子１２１と電極３６１、並びに端子１２２と電極３６２との接続には、それ
ぞれ半田３６４および３６３を用いる。予め基板３６０の電極３６１および３６２上にス
クリーン印刷法などによって半田を形成しておき、半田と端子電極を当接した状態にして
から半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気
中、２５５℃〜２６５℃程度の温度で約１０秒行う。また、半田の他に金属（金、銀等）
で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また
、環境問題を考慮して鉛フリー半田を用いて実装してもよい。

以上のようにして、半導体装置を作製することができる。なお、光を検出するために基
板３１０側から光電変換層１１１に光を入射する以外の箇所には筐体等を用いて光を遮断
してもよい。なお、筐体は光を遮断する機能を有する材料なら何を用いてもよく、例えば
金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。このような構造とする
ことで、より信頼性の高い光検出機能を有する半導体装置とすることができる。

本実施形態では半導体装置が有する回路をｎチャネル型薄膜トランジスタで形成する場
合について説明したが、半導体装置が有する回路をｐチャネル型薄膜トランジスタで形成
してもよい。なお、ｐチャネル型薄膜トランジスタは島状半導体領域への一導電型を付与
する不純物を、ｐ型の不純物、例えばホウ素（Ｂ）に代えればｎチャネル型薄膜トランジ
スタと同様に作製することができる。

また、光電変換素子が有する光電変換層においても、ｐ型半導体層１１１ｐ、ｉ型半導
体層１１１ｉおよびｎ型半導体層１１１ｎがこの順に積層された構成の場合について述べ
たが、逆に積層されていてもよい。これは、半導体装置の回路構成によって適宜選択すれ
ばよい。

本実施形態は本明細書中の他の実施の形態の記載と適宜組み合わせることが可能である
。

（実施の形態８）
本実施形態ではボトムゲート型薄膜トランジスタを用いて形成した半導体装置およびそ
の作製方法の例を、図２５乃至図２７を用いて説明する。また、上記実施形態と同様のも
のについては同じ符号を用い、その詳細な説明は省略する。

まず基板３１０上に、下地絶縁膜３１２および金属膜５１１を形成する（図２５（Ａ）
参照）。この金属膜５１１として、本実施形態では例えば窒化タンタルおよびタングステ
ンをそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。

また、金属膜５１１として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タン
タル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウ
ム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ
）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、
金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする
合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チ
タン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることが
できる。

なお、下地絶縁膜３１２を基板３１０上に形成せず、金属膜５１１を直接基板３１０に
形成してもよい。

次に金属膜５１１をパターニングして、ゲート電極５１２および５１３、配線３１４お
よび３１５、端子電極３５０を形成する（図２５（Ｂ）参照）。

次いで、ゲート電極５１２および５１３、配線３１４および３１５、端子電極３５０を
覆うゲート絶縁膜５１４を形成する。本実施形態では、珪素を主成分とする絶縁膜、例え
ばプラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２
％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を用いてゲート絶縁膜５１４を形成する。

次にゲート絶縁膜５１４上に島状半導体領域５１５および５１６を形成する。島状半導
体領域５１５および５１６は、上述の実施形態で述べた島状半導体領域３３１および３３
２と同様の材料および作製工程により形成すればよい（図２５（Ｃ）参照）。なお、本発
明の半導体装置が有する薄膜トランジスタは電流特性がそれぞれ異なるように作製する必
要がある。そのため次に、例えば薄膜トランジスタのしきい値を制御するために微量の不
純物元素（ホウ素またはリン）を一方の島状半導体領域にドーピングを行う。ここでは、
ジボラン（Ｂ_２Ｈ_６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。な
お、電流特性が異なる薄膜トランジスタ５０１、５０２が形成できれば、上記方法に限定
される必要はない。

次に、後に薄膜トランジスタ５０１のソース領域およびドレイン領域５２１、薄膜トラ
ンジスタ５０２のソース領域およびドレイン領域５２２となる領域以外を覆ってマスク５
１８を形成し、一導電型を付与する不純物の導入を行う（図２５（Ｄ）参照）。一導電型
の不純物としては、ｎチャネル型薄膜トランジスタを形成する場合には、ｎ型不純物とし
てリン（Ｐ）、砒素（Ａｓ）を用い、ｐチャネル型薄膜トランジスタを形成する場合には
、ｐ型不純物としてホウ素（Ｂ）を用いればよい。本実施形態ではｎ型不純物であるリン
（Ｐ）を島状半導体領域５１５および５１６に導入し、薄膜トランジスタ５０１のソース
領域およびドレイン領域５２１並びにこれら領域の間にチャネル形成領域、薄膜トランジ
スタ５０２のソース領域およびドレイン領域５２２並びにこれら領域の間にチャネル形成
領域を形成する。

次いでマスク５１８を除去し、図示しない第１の層間絶縁膜、第２の層間絶縁膜３１６
および第３の層間絶縁膜３１７を形成する（図２５（Ｅ）参照）。第１の層間絶縁膜、第
２の層間絶縁膜３１６および第３の層間絶縁膜３１７の材料および作製工程は上述の実施
形態の記載に基づけばよい。

次に第１の層間絶縁膜、第２の層間絶縁膜３１６および第３の層間絶縁膜３１７にコン
タクトホールを形成し、金属膜を成膜する。さらに選択的に金属膜をエッチングして、配
線３１９、接続電極３２０、端子電極３５１、薄膜トランジスタ５０１のソース電極およ
びドレイン電極５３１、薄膜トランジスタ５０２のソース電極およびドレイン電極５３２
を形成する。そして、レジストからなるマスクを除去する。なお、本実施形態の金属膜は
、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００
ｎｍのＴｉ膜との３層を積層したものとする。

また配線３１９およびその保護電極３１８、接続電極３２０およびその保護電極５３３
、端子電極３５１およびその保護電極５３８、薄膜トランジスタ５０１のソース電極およ
びドレイン電極５３１並びにその保護電極５３６、薄膜トランジスタ５０２のソース電極
およびドレイン電極５３２並びにその保護電極５３７に代えて、それぞれ図２１（Ｂ）の
配線４０４、接続電極４０５、端子電極４０１、薄膜トランジスタ１１２のソース電極お
よびドレイン電極４０２、薄膜トランジスタ１１３のソース電極およびドレイン電極４０
３と同様に、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。

以上のようにして、ボトムゲート型の薄膜トランジスタ５０１および５０２を作製する
ことができる（図２６（Ａ）参照）。

次に、第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉお
よびｎ型半導体層１１１ｎを含む光電変換層１１１を形成する（図２６（Ｂ）参照）。光
電変換層１１１の材料および作製工程等は、上述の実施の形態を参照すればよい。

次いで、封止層３２４、端子１２１および１２２を形成する（図２６（Ｃ）参照）。端
子１２１はｎ型半導体層１１１ｎに接続されており、端子１２２は端子１２１と同一工程
で形成される。

さらに電極３６１および３６２を有する基板３６０を、半田３６４および３６３で実装
する。なお、基板３６０上の電極３６１は、半田３６４で端子１２１に実装されている。
また基板３６０の電極３６２は、半田３６３で端子１２２に実装されている（図２７（Ａ
）参照）。

図２７（Ａ）に示す半導体装置において、光電変換層１１１に入射する光は、主に基板
３１０側から入るが、光が入射する向きはこれに限られない。また、図２７（Ｂ）に示す
ように基板３６０側の光電変換層１１１が形成される領域以外に筐体５５０を設けてもよ
い。なお、筐体５５０は、光を遮断する機能を有する材料なら何を用いてもよく、例えば
金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。このような構造とする
ことで、より信頼性の高い光検出機能を有する半導体装置とすることができる。

本実施形態は本明細書中の他の実施の形態の記載と適宜組み合わせることが可能である
。

（実施の形態９）
本実施形態では、本発明により得られた半導体装置を光センサとして様々な電子機器に
組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、デ
ィスプレイ、携帯電話、テレビなどが挙げられる。これらの電子機器の具体例を図２８乃
至図３２に示す。なお、ディスプレイは複数の画素を有している。

図２８は携帯電話に本発明を適用した一例であり、本体（Ａ）７０１、本体（Ｂ）７０
２、筐体７０３、操作キー７０４、音声出力部７０５、音声入力部７０６、回路基板７０
７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１
１、光センサ７１２を有している。本発明は光センサ７１２に適用することができる。

光センサ７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に
合わせて表示パネル（Ａ）７０８および表示パネル（Ｂ）７０９の輝度コントロールを行
い、また光センサ７１２で得られる光照度に合わせて操作キー７０４の照明制御を行う。
これにより携帯電話の消費電力を低減することができる。

次に上記とは異なる携帯電話の例について図２９（Ａ）および図２９（Ｂ）に示す。図
２９（Ａ）および図２９（Ｂ）において、７２１は本体、７２２は筐体、７２３は表示パ
ネル、７２４は操作キー、７２５は音声出力部、７２６は音声入力部、７２７および７２
８は光センサである。

図２９（Ａ）に示す携帯電話では、本体７２１に設けられた本発明を適用した光センサ
７２７により外部の光を検知することにより表示パネル７２３および操作キー７２４の輝
度を制御することが可能である。

また、図２９（Ｂ）に示す携帯電話では、図２９（Ａ）の構成に加えて、本体７２１の
内部に光センサ７２８を設けている。光センサ７２８により、表示パネル７２３に設けら
れているバックライトの輝度を検出し、輝度を制御することも可能となる。よって、さら
に消費電力を低減することが可能となる。

図３０（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボ
ード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。また、図
３０（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４
１、支持台７４２、表示部７４３などによって構成されている。

図３０（Ａ）のコンピュータに設けられる表示部７３３、および図３０（Ｂ）に示す表
示装置の表示部７４３として、液晶パネルを用いた場合の詳細な構成について図３１に示
す。図３１に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａおよ
び７５１ｂ、基板７５１ａおよび７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５２
ａおよび７５２ｂ、バックライト７５３等を有している。なお、筐体７６１には光センサ
部７５４が形成されている。

本発明を用いて作製された光センサ部７５４はバックライト７５３からの光量を感知し
、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。

図３２（Ａ）および図３２（Ｂ）は、本発明の光センサをカメラ、例えばデジタルカメ
ラに組み込んだ例を示す図である。図３２（Ａ）は、デジタルカメラの前面方向から見た
斜視図、図３２（Ｂ）は、後面方向から見た斜視図である。図３２（Ａ）において、デジ
タルカメラには、リリースボタン３２０１、メインスイッチ３２０２、ファインダ窓３２
０３、フラッシュ３２０４、レンズ３２０５、鏡胴３２０６、筺体３２０７、光センサ３
２１４が備えられている。また、図３２（Ｂ）において、ファインダ接眼窓３２１１、モ
ニタ３２１２、操作ボタン３２１３が備えられている。

リリースボタン３２０１は、半分の位置まで押下されると、焦点調整機構および露出調
整機構が作動し、最下部まで押下されるとシャッターが開く。メインスイッチ３２０２は
、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。ファインダ窓
３２０３は、デジタルカメラの前面のレンズ３２０５の上部に配置されており、図３２（
Ｂ）に示すファインダ接眼窓３２１１から撮影する範囲やピントの位置を確認するための
装置である。フラッシュ３２０４は、デジタルカメラの前面上部に配置され、被写体輝度
が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する
。レンズ３２０５は、デジタルカメラの正面に配置されている。レンズ３２０５は、フォ
ーカシングレンズ、ズームレンズ等により構成され、図示しないシャッターおよび絞りと
共に撮影光学系を構成する。また、レンズ３２０５の後方には、ＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。鏡胴３２０６は、フォ
ーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズ３２０５の位置を移
動するものであり、撮影時には、鏡胴３２０６を繰り出すことにより、レンズ３２０５を
手前に移動させる。また、携帯時は、レンズ３２０５を沈銅させてコンパクトにする。な
お、本実施形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することがで
きる構造としているが、この構造に限定されるものではなく、筺体３２０７内での撮影光
学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。フ
ァインダ接眼窓３２１１は、デジタルカメラの後面上部に設けられており、撮影する範囲
やピントの位置を確認する際に接眼するために設けられた窓である。操作ボタン３２１３
は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メ
ニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。

本発明を適用した光センサを図３２（Ａ）および図３２（Ｂ）に示すカメラに組み込む
と、光センサが光の有無および強さを感知することができ、これによりカメラの露出調整
等を行うことができる。

また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲー
ションシステム等に応用することが可能である。すなわち光を検出する必要のあるもので
あればいかなるものにも用いることが可能である。光を検出した結果をフィードバックす
ることで、消費電力を低減することが可能となる。

本実施形態は本明細書中の他の実施の形態の記載と適宜組み合わせることが可能である
。

１０１ 光電変換素子
１０２ 第１回路
１０３ 第２回路
１０４ 第１端子
１０５ 第２端子
１１１ 光電変換層
１０２Ａ 電流電圧変換回路
１０２Ｂ 抵抗素子
１０２Ｃ Ｐチャネル型トランジスタ
１０２Ｄ 電流電圧変換回路
１０２Ｅ ダイオード
８０２ 第１回路
８０３ 第２回路
８０２Ａ 電流電圧変換回路
８０２Ｂ 抵抗素子
８０２Ｃ Ｐチャネル型トランジスタ
８０２Ｅ ダイオード
１３０２ 第１回路
１３０３ 第２回路
１３０２Ａ 電流電圧変換回路
１３０２Ｂ 抵抗素子
１３０２Ｃ Ｎチャネル型トランジスタ
１３０２Ｅ ダイオード
１８０２ 第１回路
１８０３ 第２回路
１８０２Ａ 電流電圧変換回路

Claims (1)

1. 基板上に第１端子と、第２端子と、フォトダイオードと、ダイオード接続された第１の薄膜トランジスタと、第２の薄膜トランジスタと、を有し、
   前記フォトダイオードの陰極端子は、スイッチ、薄膜トランジスタ、インダクタ、若しくは抵抗素子のいずれか一を介して、又はいずれも介さずに、前記第１端子に接続され、
   前記フォトダイオードの陽極端子は、スイッチ、薄膜トランジスタ、インダクタ、若しくは抵抗素子のいずれか一を介して、又はいずれも介さずに、前記第１の薄膜トランジスタのゲートに接続され、
   前記フォトダイオードの陽極端子は、スイッチ、薄膜トランジスタ、インダクタ、若しくは抵抗素子のいずれか一を介して、又はいずれも介さずに、前記第１の薄膜トランジスタのドレインに接続され、
   前記フォトダイオードの陽極端子は、スイッチ、薄膜トランジスタ、インダクタ、若しくは抵抗素子のいずれか一を介して、又はいずれも介さずに、前記第２の薄膜トランジスタのゲートに接続され、
   前記第１の薄膜トランジスタのソースは、スイッチ、薄膜トランジスタ、インダクタ、若しくは抵抗素子のいずれか一を介して、又はいずれも介さずに、前記第２端子に接続され、
   前記第２の薄膜トランジスタのドレインは、スイッチ、薄膜トランジスタ、インダクタ、若しくは抵抗素子のいずれか一を介して、又はいずれも介さずに、前記第１端子に接続され、
   前記第２の薄膜トランジスタのソースは、スイッチ、薄膜トランジスタ、インダクタ、若しくは抵抗素子のいずれか一を介して、又はいずれも介さずに、前記第２端子に接続され、
   前記第１の薄膜トランジスタは、前記第２の薄膜トランジスタよりもしきい値電圧が大きく、
   前記第１の薄膜トランジスタは、エンハンスメント型の薄膜トランジスタであることを特徴とする半導体装置。

Images