KR101069289B1 - 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법 - Google Patents

이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법 Download PDF

Info

Publication number
KR101069289B1
KR101069289B1 KR1020090073508A KR20090073508A KR101069289B1 KR 101069289 B1 KR101069289 B1 KR 101069289B1 KR 1020090073508 A KR1020090073508 A KR 1020090073508A KR 20090073508 A KR20090073508 A KR 20090073508A KR 101069289 B1 KR101069289 B1 KR 101069289B1
Authority
KR
South Korea
Prior art keywords
transparent substrate
image sensor
semiconductor chip
groove
transparent
Prior art date
Application number
KR1020090073508A
Other languages
English (en)
Other versions
KR20110016022A (ko
Inventor
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090073508A priority Critical patent/KR101069289B1/ko
Priority to US12/605,437 priority patent/US20110032400A1/en
Priority to TW098136249A priority patent/TW201106474A/zh
Priority to CN2010100042010A priority patent/CN101997013A/zh
Publication of KR20110016022A publication Critical patent/KR20110016022A/ko
Application granted granted Critical
Publication of KR101069289B1 publication Critical patent/KR101069289B1/ko
Priority to US13/948,596 priority patent/US20130309786A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법이 개시되어 있다. 이미지 센서 모듈은 이미지 센서들이 배치된 이미지 센서 영역 및 상기 이미지 센서 영역의 주변에 배치된 주변 영역에 배치되며 상기 이미지 센서들과 전기적으로 연결된 패드들 및 상기 패드들과 전기적으로 연결되는 관통 전극을 갖는 반도체 칩, 상기 반도체 칩의 상기 이미지 센서와 상기 패드들을 덮는 홈을 갖는 투명 기판 및 상기 반도체 칩의 후면에 배치되며 상기 관통 전극과 전기적으로 연결된 배선들을 포함한다.

Description

이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법{IMAGE SENSOR MODULE AND MEHTOD OF MANUFACTURING THE SAME}
본 발명은 이미지 센서 모듈에 관한 것이다.
일반적으로, 이미지 센서 모듈은 아날로그 신호인 광을 전기적 신호로 변환시키는 장치로서 정의된다.
최근 들어, 보다 높은 해상도를 갖는 이미지 센서 모듈이 개발되고 있다. 일반적인 이미지 센서 모듈은 웨이퍼에 형성되며 이미지 센서들이 형성된 반도체 칩들, 각 반도체 칩들 상에 배치된 유리 기판을 포함한다.
그러나, 종래 이미지 센서 모듈은 웨이퍼의 양품 반도체 칩은 물론 불량 반도체 칩에 각각 유리 기판이 배치되고, 양품 반도체 칩뿐만 아니라 불량 반도체 칩에도 패키지 공정이 각각 진행되기 때문에 생산 코스트가 증가되는 문제점을 갖는다.
또한, 종래 이미지 센서 모듈은 반도체 칩과 유리 기판을 소정 간격 이격시키기 위하여 반도체 칩의 테두리를 따라 스페이서가 배치되기 때문에 제조 공정이 복잡하고 생산 코스트가 증가되는 문제점을 갖는다.
또한, 반도체 칩 상에 유리 기판을 직접 배치하여 이미지 센서 모듈의 사이즈가 반도체 칩의 사이즈와 실질적으로 동일한 장점을 갖는 반면, 이미지 센서 모듈의 이미지 센서 이외의 부분으로 광이 입사되어 이미지 센서로부터 발생된 영상에 노이즈가 발생되는 문제점을 갖는다.
본 발명의 하나의 목적은 두께 및 부피를 감소시키고, 제조 수율을 크게 증가시킬 뿐만 아니라 이미지 센서로 불필요한 외부광이 입사되어 이미지에 노이즈가 발생되는 것을 방지한 이미지 센서 모듈을 제공한다.
본 발명의 다른 목적은 상기 이미지 센서 모듈의 제조 방법을 제공한다.
본 발명에 따른 이미지 센서 모듈은, 상면 및 상기 상면과 대향하는 하면과, 이미지 센서들이 배치된 이미지 센서 영역 및 상기 이미지 센서 영역의 주변에 배치된 주변 영역을 구비하고, 상기 상면의 주변 영역에 배치되며 상기 이미지 센서들과 전기적으로 연결된 패드들 및 상기 패드들과 각각 전기적으로 연결된 관통 전극들을 갖는 반도체 칩; 전면 및 상기 전면과 대향하는 후면을 가지며, 상기 후면에 상기 반도체 칩의 상기 이미지 센서와 상기 패드들을 덮으며, 상기 이미지 센서 영역과 대응하고 상기 이미지 센서와 이격된 내측면을 갖는 제1 홈 및 상기 반도체 칩을 수납하는 제2 홈을 포함하는 홈을 갖는 투명 기판; 및 상기 반도체 칩의 하면에 배치되며 상기 관통 전극과 전기적으로 연결된 배선;을 포함한다.
삭제
이미지 센서 모듈의 상기 투명 기판의 후면 및 상기 반도체 칩의 하면은 동일 평면상에 배치된다.
이미지 센서 모듈의 상기 배선은 상기 반도체 칩의 하면으로부터 상기 투명 기판의 후면으로 연장된 연장부를 포함한다.
이미지 센서 모듈의 상기 투명 기판은 상기 이미지 센서 영역과 대응하는 형상 및 면적을 갖는 투명 부재 및 양면이 개구된 통 형상으로 내측면에 상기 투명 부재가 끼워지며 광을 차단하는 불투명 물질을 갖는 하우징 부재를 포함한다.
이미지 센서 모듈의 상기 투명 기판은 상기 내측면 및 상기 내측면과 대향하는 상기 투명 기판의 외측면 중 적어도 하나에 형성된 렌즈부를 포함한다.
이미지 센서 모듈의 상기 렌즈부는 볼록 렌즈부 및 오목 렌즈부들 중 적어도 하나를 포함한다.
이미지 센서 모듈의 상기 투명 기판은 상기 반도체 칩의 이미지 센서 영역의 외곽에 대응하는 부분에 배치된 광 차단 부재를 포함한다.
이미지 센서 모듈은 상기 투명 기판과 상기 투명 기판과 접촉하는 상기 반도체 칩 사이에 개재되어 상기 투명 기판과 상기 반도체 칩을 부착하는 접착 부재를 더 포함한다.
본 발명에 따른 이미지 센서 모듈의 제조 방법은, 상면 및 상기 상면과 대향하는 하면과, 이미지 센서들이 형성된 이미지 센서 영역 및 상기 이미지 센서 영역의 주변을 따라 배치된 주변 영역을 구비하고, 상기 상면의 주변 영역에 배치되며 상기 이미지 센서들과 전기적으로 연결된 패드들 및 상기 패드들과 각각 전기적으로 연결된 관통 전극들을 갖는 반도체 칩을 제조하는 단계; 전면 및 상기 전면과 대향하는 후면을 가지며, 상기 후면에 상기 반도체 칩의 상기 이미지 센서 영역과 대응하는 제1 면적 및 제1 깊이를 갖는 제1 홈과 상기 반도체 칩의 평면적과 대응하는 제2 면적 및 상기 제1 깊이보다 얕은 제2 깊이를 갖는 제2 홈을 포함하는 홈을 갖는 투명 기판을 형성하는 단계; 상기 제1 홈에 의하여 형성된 상기 투명 기판의 내측면 및 상기 이미지 센서들이 마주하게 상기 투명 기판과 상기 반도체 칩을 결합시키는 단계; 및 상기 반도체 칩의 하면에 상기 관통 전극과 전기적으로 연결되는 배선을 형성하는 단계;를 포함한다.
상기 반도체 칩을 제조하는 단계는 웨이퍼 상에 반도체 칩들을 제조하는 단계, 상기 반도체 칩들을 테스트하여 양품 및 불량 반도체 칩들을 구분하는 단계 및 상기 웨이퍼로부터 상기 반도체 칩들을 개별화하여 양품 반도체 칩들을 선택하는 단계를 포함한다.
삭제
상기 제1 및 제2 홈들은 상기 투명 기판을 식각하는 식각 공정, 용융된 투명 물질을 금형에 의하여 압출하는 압출 공정 및 유동성을 갖는 투명 물질을 스탬핑 하는 스탬핑 공정 중 어느 하나에 의하여 형성된다.
상기 투명 기판을 형성하는 단계는, 상기 이미지 센서 영역과 대응하는 투명 부재를 마련하는 단계 및 상기 투명 부재를 양면이 개구된 통 형상을 갖는 하우징 부재의 내측면에 고정하는 단계를 포함한다.
상기 하우징 부재는 광을 차단하는 광 차단 물질로 형성된다.
상기 투명 기판을 형성하는 단계는 상기 반도체 칩의 이미지 센서 영역의 외곽에 대응하는 상기 투명 기판 부분에 광 차단 물질을 형성하는 단계를 더 포함한다.
상기 투명 기판의 후면 및 상기 반도체 칩의 하면은 동일 평면상에 형성된다.
상기 배선을 형성하는 단계는, 상기 배선의 일부를 상기 반도체 칩의 하면으로부터 상기 투명 기판의 후면으로 연장된다.
상기 투명 기판을 형성하는 단계에서, 상기 투명 기판의 상기 내측면, 상기 내측면과 대향하는 상기 투명 기판의 외측면 중 적어도 하나에 렌즈부를 형성하는 단계를 포함한다.
상기 투명 기판의 상기 내측면 및 상기 내측면과 대향하는 상기 투명 기판의 외측면 중 적어도 하나에 렌즈부를 형성하는 단계를 더 포함한다.
본 발명에 따르면, 양품 반도체 칩들을 선별하여 이미지 센서 모듈 공정을 수행하기 때문에 이미지 센서 모듈을 생산하기 위한 생산 코스트를 크게 감소시킬 뿐만 아니라 이미지 센서 모듈의 제품 성능을 크게 향상시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 이미지 센서 모듈 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 1을 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 투명 기판(20) 및 배선(30)을 포함한다.
반도체 칩(10)은, 예를 들어, 얇은 두께를 갖는 플레이트 형상을 갖는다. 플레이트 형상을 갖는 반도체 칩(10)은 상면(1) 및 상면(1)과 대향하는 하면(2)을 갖는다. 반도체 칩(10)의 중앙부에는 이미지 센서 영역(AR)이 형성되고, 이미지 센서 영역(AR)의 주변을 따라 띠 형상으로 주변 영역(PR)이 형성된다. 본 실시예에서, 이미지 센서 영역(AR)은, 평면상에서 보았을 때, 사각형 형상을 가질 수 있다.
반도체 칩(10)은 이미지 센서(4), 패드(6), 관통홀(8) 및 관통 전극(9)을 포함한다.
이미지 센서(4)는 반도체 칩(10)의 상면(1)의 이미지 센서 영역(AR) 내에 배치된다. 이미지 센서(4)는 복수개의 포토 다이오드(미도시)들, 각 포토 다이오드들 상에 배치된 컬러 필터(미도시)들, 각 컬러 필터 상에 배치된 마이크로 렌즈(미도시) 및 각 포토 다이오드에 전기적으로 연결되며 복수개의 구동 트랜지스터(미도시)들을 포함하는 구동 유닛(미도시)을 포함한다.
패드(6)는 반도체 칩(10)의 상면(1)의 주변 영역(PR)을 따라 배치되며, 패드(6)는 구동 유닛과 전기적으로 연결된다.
관통홀(8)은 반도체 칩(10)의 주변 영역(PR)에 배치되며, 관통홀(8)은 반도체 칩(10)의 후면(2)으로부터 각 패드(6)가 노출되는 위치에 형성된다.
관통 전극(9)은 관통홀(8) 내에 채워지며 이로 인해 관통 전극(9)은 패드(6)와 전기적으로 연결된다. 본 실시예에서, 관통 전극(9)은, 예를 들어, 구리를 포함할 수 있다.
도 2는 도 1에 도시된 투명 기판을 도시한 단면도이다.
도 2를 참조하면, 투명 기판(20)은 전면(21) 및 전면(21)과 대향하는 후면(22)을 갖는 플레이트 형상을 갖는다.
본 실시예에서, 투명 기판(20)으로서 사용될 수 있는 기판의 예로서는 투명 유리 기판, 투명 석영 기판 및 투명 합성 수지 기판 등을 들 수 있다. 본 실시예에서, 투명 기판(20)은 투명 유리 기판을 포함한다.
투명 기판(20)은 후면(22)으로부터 전면(21)을 향해 형성된 홈(29)을 갖는다. 투명 기판(20)의 홈(29)은, 예를 들어, 제1 홈(27) 및 제2 홈(28)을 포함한다.
제1 홈(27)은 투명 기판(20)의 후면(22)으로부터 전면(21)을 향해 형성되며, 제1 홈(27)은 제1 폭(W1) 및 제1 깊이(D1)를 갖는다. 제1 홈(27)은 반도체 칩(10)의 이미지 센서 영역(AR)을 포함하는 사이즈를 갖는다.
제2 홈(28)은 투명 기판(20)의 후면(22)으로부터 전면(21)을 향해 형성되며, 제2 홈(28)은 제1 폭(W1) 보다 넓은 제2 폭(W2)을 갖고 제1 깊이(D1) 보다 얕은 제2 깊이(D2)를 갖는다. 제2 홈(28)은 반도체 칩(10)을 수납하기에 적합한 사이즈를 갖는다.
본 실시예에서, 반도체 칩(10)은 제2 홈(28)에 의하여 투명 기판(20)에 결합되며, 반도체 칩(10)의 이미지 센서(4)는 제1 홈(27)에 의하여 형성된 내측면(25)과 마주하게 배치된다. 이미지 센서(4) 및 내측면(25)은 상호 소정 간격 이격된다.
본 실시예에서, 반도체 칩(10)은 홈(29) 내에 수납된다. 본 실시예에서, 반 도체 칩(10)의 상면(1) 및 투명 기판(20) 사이에는 접착 부재(60)가 개재된다. 접착 부재(60)는, 예를 들어, 양면 접착 테이프 또는 접착제일 수 있다.
투명 기판(20)의 후면(22) 및 반도체 칩(10)의 하면(2)은 실질적으로 동일 평면 상에 형성된다. 본 실시예에서는 투명 기판(20)의 후면(22) 및 반도체 칩(10)의 하면(2)이 동일 평면 상에 형성된 것이 도시 및 설명되고 있지만, 이와 다르게, 투명 기판(20)의 후면(22) 및 반도체 칩(10)의 하면(2)은 서로 다른 평면상에 배치되어도 무방하다.
도 1을 다시 참조하면, 배선(30)은 반도체 칩(10)의 하면(2) 상에 배치된다. 배선(30)의 일부는 반도체 칩(10)의 관통 전극(9)의 단부와 전기적으로 연결된다.
한편, 매우 작은 평면적을 갖는 반도체 칩(10)의 하면(2)에만 배선(30)이 배치될 경우, 배선(30)과 전기적으로 접속되는 솔더볼들은 JEDEC(Joint Electron Device Engineering Council) 규정에 따라 배치되기 어려울 수 있다. 이를 극복하기 위해 본 실시예에서 배선(30)은 반도체 칩(10)의 하면(2)으로부터 투명 기판(20)의 후면(22)으로 연장된 연장부(32)를 더 포함할 수 있고, 연장부(32)에 의하여 배선(30)과 전기적으로 접속되는 솔더볼들의 배치는 JEDEC 규정을 만족할 수 있다. 본 실시예에서, 배선(30)으로서 사용될 수 있는 물질의 예로서는 구리, 알루미늄, 금 및 은 등을 들 수 있다.
배선(30)이 형성된 반도체 칩(10)의 하면(2) 및 투명 기판(20)의 후면(22)에는 배선(30)의 일부를 노출하는 개구를 갖는 솔더 레지스트 패턴(40)이 형성된다.
한편, 솔더 레지스트 패턴(40)의 개구에 의하여 노출된 배선(30)에는 솔더볼 과 같은 도전볼(50)이 어탯치된다.
도 3은 본 발명의 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다. 본 발명의 다른 실시예에 따른 이미지 센서 모듈은 투명 기판(70)을 제외하면 앞서 도 1을 통해 설명된 이미지 센서 모듈과 실질적으로 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 3을 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 투명 기판(70) 및 배선(30)을 포함한다.
투명 기판(70)은 투명 부재(72) 및 하우징 부재(74)를 포함한다. 하우징 부재(74)는 투명 부재(72)를 고정한다.
투명 부재(72)는 반도체 칩(10)의 이미지 센서(4)보다 큰 사이즈를 갖는다. 투명 부재(72)는 플레이트 형상을 갖고, 광이 투과되는 투명 물질을 포함한다. 투명 부재(72)는, 예를 들어, 투명 유리 기판, 투명 석영 기판 및 투명 합성 수지 기판일 수 있다.
하우징 부재(74)는 전면 및 후면이 개구된 통 형상을 갖는다. 하우징 부재(74)는 전면(74a) 및 전면(74a)과 대향하는 후면(74b)을 갖는다.
하우징 부재(74)의 전면(74a)에는 투명 부재(72)를 하우징 부재(74)에 결합시키기 위한 결합홈(74c)이 형성된다.
하우징 부재(74)는 하우징 부재(74)의 후면(74b)으로부터 형성된 홈(79)을 갖는다. 하우징 부재(74)의 홈(79)은, 예를 들어, 제1 홈(77) 및 제2 홈(78)을 포 함한다.
제1 홈(77)은 하우징 부재(74)의 후면(74b)으로부터 전면(74a)을 향해 형성되며, 제1 홈(77)은 제1 폭(W1) 및 제1 깊이(D1)를 갖는다. 제1 홈(77)은 반도체 칩(10)의 이미지 센서 영역(AR)을 포함하는 사이즈를 갖는다.
제2 홈(78)은 투명 기판(20)의 후면(74b)으로부터 전면(74a)을 향해 형성되며, 제2 홈(78)은 제1 폭(W1) 보다 넓은 제2 폭(W2)을 갖고 제1 깊이(D1) 보다 얕은 제2 깊이(D2)를 갖는다. 제2 홈(78)은 반도체 칩(10)을 수납하기에 적합한 사이즈를 갖는다.
본 실시예에서, 하우징 부재(74)는, 예를 들어, 광을 흡수/차단하는 불투명 물질을 포함할 수 있다. 하우징 부재(74)가 불투명 물질을 포함할 경우, 투명 기판(20)의 투명 부재(72)를 통과한 광이 이미지 센서(4)로 입사되어 이미지 센서(4)로부터 발생된 영상의 품질을 보다 향상시킬 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다. 도 4에 도시된 이미지 센서 모듈은 광 차단 부재를 제외하면 앞서 도 1을 통해 설명된 이미지 센서 모듈과 실질적으로 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 4를 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 광 차단 부재(28)를 갖는 투명 기판(20) 및 배선(30)을 포함한다.
광 차단 부재(28)는 반도체 칩(10)의 이미지 센서(4)의 외곽 부분에 대응하 는 투명 기판(20)을 덮어 투명 기판(20) 중 이미지 센서(4) 이외의 부분으로 입사되는 광을 차단하여 이미지 센서(4)로부터 발생된 영상의 품질을 보다 향상시킬 수 있다.
광 차단 부재(28)는 광을 차단/흡수하는 광 차단 테이프, 광 차단 도료 및 광 차단 잉크 등일 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다. 도 5에 도시된 이미지 센서 모듈은 투명 기판의 렌즈부를 제외하면 앞서 도 1을 통해 설명된 이미지 센서 모듈과 실질적으로 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 5를 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 렌즈부(24)를 갖는 투명 기판(20) 및 배선(30)을 포함한다.
투명 기판(20) 중 홈(29)에 의하여 형성된 내측면(25) 상에는 투명 기판(20)의 외부로부터 입사된 광의 특성을 변경시키는 렌즈부(24)가 형성된다. 본 실시예에서, 렌즈부(24)는 투명 기판(20)의 내측면(25)을 기준으로 내측면(25)으로부터 이미지 센서(4)를 향해 볼록한 형상으로 형성된 볼록 렌즈일 수 있다. 이와 다르게, 렌즈부(24)는 투명 기판(20)의 내측면(25)을 기준으로 내측면(25)으로부터 내측면(25)과 대향하는 외측면으로 오목한 형상으로 형성된 오목 렌즈일 수 있다.
이와 다르게, 렌즈부는 투명 기판(20)의 내측면(25)과 대향하는 외측면에 볼록 렌즈 형상 또는 오목 렌즈 형상으로 형성될 수 있다.
도 6 내지 도 12들은 본 발명의 일실시예에 따른 이미지 센서 모듈의 제조 방법을 도시한 단면도들이다.
도 6을 참조하면, 이미지 센서 모듈을 제조하기 위해서, 반도체 칩(10)이 제조된다.
반도체 칩(10)을 제조하기 위하여, 먼저 웨이퍼(미도시)에는 반도체 소자 제조 공정이 진행되고 이로 인해 웨이퍼에는 복수개의 반도체 칩(미도시)들이 형성된다. 웨이퍼에 형성된 반도체 칩들은 EDS(Electric Die Sorting) 공정에 의하여 양품 방도체 칩 및 불량 반도체 칩으로 구분된다. 이어서, 웨이퍼에 형성된 양품 및 불량 반도체 칩들은 쏘잉 공정 등에 의하여 개별화되고, 양품 및 불량 반도체 칩들 중 양품 반도체 칩들이 선택된다.
양품 반도체 칩으로 판정된 도 6의 반도체 칩(10)은 얇은 두께를 갖는 플레이트 형상을 갖고, 반도체 칩(10)은 상면(1) 및 상면(1)과 대향하는 하면(2)을 갖는다.
이하, 반도체 칩(10)의 중앙부는 이미지 센서 영역(AR)으로서 정의되고, 이미지 센서 영역(AR)의 주변은 주변 영역(PR)으로서 정의된다. 본 실시예에서, 이미지 센서 영역(AR)은, 평면상에서 보았을 때, 사각형 형상을 가질 수 있다.
이미지 센서 영역(AR)에는 포토 다이오드(미도시), 컬러 필터(미도시), 마이크로 렌즈(미도시) 및 구동 유닛(미도시)을 포함하는 이미지 센서(4)가 형성되고, 주변 영역(PR)에는 이미지 센서(4)와 전기적으로 연결된 패드(6)들이 형성된다.
반도체 칩(10)이 제조된 후, 반도체 칩(10)의 하면(2)으로부터 상면(1)을 향 하는 방향으로 관통홀(8)이 형성된다. 본 실시예에서, 관통홀(8)은 패드(6)와 대응하는 부분에 형성되고, 관통홀(8)에 의하여 패드(6)의 후면이 노출된다. 관통홀(8)은 식각 공정, 드릴링 공정 및 레이저 드릴링 공정 등에 의하여 형성될 수 있다.
도 7을 참조하면, 반도체 칩(10)을 덮기 위한 투명 기판을 제조하기 위해 먼저 예비 투명 기판(20a)이 제조된다. 예비 투명 기판(20a)은 전면(21) 및 전면(21)과 대향하는 후면(22)을 갖는 플레이트 형상을 갖는다.
예비 투명 기판(20a)으로서 사용될 수 있는 기판의 예로서는 투명 유리 기판, 투명 석영 기판 및 투명 합성 수지 기판 등을 들 수 있다. 본 실시예에서, 예비 투명 기판(20a)은 투명 유리 기판을 포함한다.
도 8 및 도 9를 참조하면, 예비 투명 기판(20a)이 형성된 후 예비 투명 기판(20a)의 후면(22)에는 홈(29)이 형성되고 이로 인해 투명 기판(20)이 제조된다. 홈(29)은 예비 투명 기판(20a)의 후면(22)으로부터 전면(21)을 향하는 방향으로 형성된다.
예비 투명 기판(20a)에 형성된 홈(29)은, 예를 들어, 에천트 또는 플라즈마를 이용하는 식각 공정에 의하여 형성될 수 있다. 이와 다르게 홈(29)을 갖는 예비 투명 기판(20a)은 예비 투명 기판(20a)을 이루는 물질을 용융시킨 후 금형 내로 제공하는 압출 공정에 의하여 형성될 수 있다. 이와 다르게 예비 투명 기판(20a)에 형성된 홈(29)은 예비 투명 기판(20a)을 가열하여 경도를 감소시킨 후 스탬핑 공정에 의하여 형성될 수 있다.
예비 투명 기판(20a)에 형성되는 홈(29)은, 예를 들어, 제1 홈(27) 및 제2 홈(28)으로 형성된다.
예비 투명 기판(20a)에는 제1 홈(27)이 먼저 형성된다. 제1 홈(27)은 예비 투명 기판(20a)의 후면(22)으로부터 전면(21)을 향해 형성되며, 제1 홈(27)은 제1 폭(W1) 및 제1 깊이(D1)를 갖는다. 제1 홈(27)은 반도체 칩(10)의 이미지 센서 영역(AR)을 포함하는 사이즈를 갖는다.
제1 홈(27)이 형성된 후, 제2 홈(28)은 투명 기판(20)의 후면(22)으로부터 전면(21)을 향해 형성되며, 제2 홈(28)은 제1 폭(W1) 보다 넓은 제2 폭(W2), 제1 깊이(D1) 보다 얕은 제2 깊이(D2)로 형성된다. 제2 홈(28)은 반도체 칩(10)을 수납하기에 적합한 사이즈를 갖는다.
도 10을 참조하면, 반도체 칩(10)은 투명 기판(20)의 제2 홈(28)에 결합되며, 반도체 칩(10)의 이미지 센서(4)는 제1 홈(27)에 의하여 형성된 내측면(25)과 마주하게 배치된다. 이미지 센서(4) 및 내측면(25) 및 이미지 센서(4)는 상호 소정 간격 이격된다.
한편, 반도체 칩(10)의 상면(1) 및 투명 기판(20) 사이에는 접착 부재(60)가 개재된다. 접착 부재(60)는, 예를 들어, 양면 접착 테이프 또는 접착제일 수 있다.
본 실시예에서, 투명 기판(20)의 후면(22) 및 반도체 칩(10)의 하면(2)은 실질적으로 동일 평면 상에 형성된다.
도 11을 참조하면, 반도체 칩(10)의 하면(2) 상에는 배선(30)이 형성된다. 배선(30)을 형성하기 위해서, 반도체 칩(10)의 하면(2) 상에는 배선(30)을 형성하기 위한 개구를 갖는 포토레지스트 패턴(19)이 형성되고, 포토레지스트 패턴(19)에 의하여 노출된 개구에는 도금 공정, 스퍼터링 공정 등에 의하여 배선(30)이 형성되고, 포토레지스트 패턴(19)은 반도체 칩(10)의 하면(2)으로부터 제거된다. 본 실시예에서, 배선(30)은 반도체 칩(10)의 관통홀(8) 내에 채워지며 반도체 칩(10)의 하면(2) 상에 형성된다. 본 실시예에서, 반도체 칩(10)의 하면(2) 상에 형성된 배선(30)은 투명 기판(20)의 후면(22)으로 연장된 연장부를 포함할 수 있다.
본 실시예에서, 배선(30)으로서 사용될 수 있는 물질의 예로서는 구리, 알루미늄, 금 및 은 등을 들 수 있다.
도 12를 참조하면, 배선(30)이 형성된 반도체 칩(10)의 하면(2) 및 투명 기판(20)의 후면(22)에는 배선(30)의 일부를 노출하는 개구를 갖는 솔더 레지스트 패턴(40)이 형성되고, 솔더 레지스트 패턴(40)의 개구에 의하여 노출된 배선(30)에는 솔더볼과 같은 도전볼(50)이 어탯치되어 이미지 센서 모듈(100)이 제조된다.
본 실시예에서는 도 9에 도시된 바와 같이 투명 기판(20)의 후면(22)을 가공하여 홈(29)을 형성하는 공정이 개시되어 있으나, 이와 다르게, 도 3에 도시된 바와 같이 투명 부재(72) 및 하우징 부재(74)를 각각 제조한 후 하우징 부재(74)의 내측면에 투명 부재(72)를 결합하여도 무방하다. 이때, 투명 부재(72)는 투명한 물질로 형성되고, 하우징 부재(74)는 광을 흡수/차단하는 불투명 물질을 포함하는 것이 바람직하다. 한편, 도 4에 도시된 바와 같이 투명 기판(20) 중 반도체 칩(10) 중 이미지 센서(4)와 대응하는 부분을 제외한 나머지 부분에 광 차단 부재(28)를 배치하여도 무방하다.
본 실시예에서는 투명 기판(20)의 홈(29)에 의하여 형성된 내측면(25)이 평 탄한 것이 도시 및 설명되고 있지만, 이와 다르게 도 5에 도시된 바와 같이 투명 기판을 제조하는 공정 중 투명 기판(20)의 내측면(25) 및/또는 내측면(25)과 대향하는 외측면에 오목 렌즈 또는 볼록 렌즈 형태의 렌즈부(24)를 형성하여도 무방하다.
또한, 본 실시예에서는 도 3에 도시된 바와 같이 투명 부재(72) 및 하우징 부재(74)를 포함하는 투명 기판(70)에 대하여 도시 및 설명되고 있지만, 투명 부재(72)에 오목 렌즈 형태 및/또는 볼록 렌즈 형태의 렌즈부를 형성하여도 무방하다.
또한, 본 실시예에서는 도 4에 도시된 바와 같이 홈(29)을 갖는 투명 기판(20)에 광 차단 부재(28)를 형성하는 것이 도시 및 설명되고 있지만, 투명 기판(20)의 내측면(25) 및 내측면(25)과 대향 하는 외측면에 오목 렌즈 형태 및/또는 볼록 렌즈 형태의 렌즈부를 형성하여도 무방하다.
이상에서 상세하게 설명한 바에 의하면, 양품 반도체 칩들을 선별하여 이미지 센서 모듈 공정을 수행하기 때문에 이미지 센서 모듈을 생산하기 위한 생산 코스트를 크게 감소시킬 뿐만 아니라 이미지 센서 모듈의 제품 성능을 크게 향상시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 2는 도 1에 도시된 투명 기판을 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 6 내지 도 12들은 본 발명의 일실시예에 따른 이미지 센서 모듈의 제조 방법을 도시한 단면도들이다.

Claims (20)

  1. 상면 및 상기 상면과 대향하는 하면과, 이미지 센서들이 배치된 이미지 센서 영역 및 상기 이미지 센서 영역의 주변에 배치된 주변 영역을 구비하고, 상기 상면의 주변 영역에 배치되며 상기 이미지 센서들과 전기적으로 연결된 패드들 및 상기 패드들과 각각 전기적으로 연결된 관통 전극들을 갖는 반도체 칩;
    전면 및 상기 전면과 대향하는 후면을 가지며, 상기 후면에 상기 반도체 칩의 상기 이미지 센서와 상기 패드들을 덮으며, 상기 이미지 센서 영역과 대응하고 상기 이미지 센서와 이격된 내측면을 갖는 제1 홈 및 상기 반도체 칩을 수납하는 제2 홈을 포함하는 홈을 갖는 투명 기판; 및
    상기 반도체 칩의 하면에 배치되며 상기 관통 전극과 전기적으로 연결된 배선;
    을 포함하는 이미지 센서 모듈.
  2. 삭제
  3. 제1항에 있어서,
    상기 반도체 칩의 하면 및 상기 투명 기판의 후면은 동일 평면상에 배치된 것을 특징으로 하는 이미지 센서 모듈.
  4. 제1항에 있어서,
    상기 배선은 상기 반도체 칩의 하면으로부터 상기 투명 기판의 후면으로 연장된 연장부를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  5. 제1항에 있어서,
    상기 투명 기판은 상기 이미지 센서 영역과 대응하는 형상 및 면적을 갖는 투명 부재; 및
    양면이 개구된 통 형상으로 내측면에 상기 투명 부재가 끼워지며 광을 차단하는 불투명 물질을 포함하는 하우징 부재;
    를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  6. 제1항에 있어서,
    상기 투명 기판은 상기 내측면 및 상기 내측면과 대향하는 상기 투명 기판의 외측면 중 적어도 하나에 형성된 렌즈부를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  7. 제6항에 있어서,
    상기 렌즈부는 볼록 렌즈부 및 오목 렌즈부들 중 적어도 하나를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  8. 제1항에 있어서,
    상기 투명 기판은 상기 반도체 칩의 이미지 센서 영역의 외곽에 대응하는 부분에 배치된 광 차단 부재를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  9. 제1항에 있어서,
    상기 투명 기판과 상기 투명 기판과 접촉하는 상기 반도체 칩 사이에 개재되어 상기 투명 기판과 상기 반도체 칩을 부착하는 접착 부재를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  10. 상면 및 상기 상면과 대향하는 하면과, 이미지 센서들이 형성된 이미지 센서 영역 및 상기 이미지 센서 영역의 주변을 따라 배치된 주변 영역을 구비하고, 상기 상면의 주변 영역에 배치되며 상기 이미지 센서들과 전기적으로 연결된 패드들 및 상기 패드들과 각각 전기적으로 연결된 관통 전극들을 갖는 반도체 칩을 제조하는 단계;
    전면 및 상기 전면과 대향하는 후면을 가지며, 상기 후면에 상기 반도체 칩의 상기 이미지 센서 영역과 대응하는 제1 면적 및 제1 깊이를 갖는 제1 홈과 상기 반도체 칩의 평면적과 대응하는 제2 면적 및 상기 제1 깊이보다 얕은 제2 깊이를 갖는 제2 홈을 포함하는 홈을 갖는 투명 기판을 형성하는 단계;
    상기 제1 홈에 의하여 형성된 상기 투명 기판의 내측면 및 상기 이미지 센서들이 마주하게 상기 투명 기판과 상기 반도체 칩을 결합시키는 단계; 및
    상기 반도체 칩의 하면에 상기 관통 전극과 전기적으로 연결되는 배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  11. 제10항에 있어서, 상기 반도체 칩을 제조하는 단계는
    웨이퍼 상에 반도체 칩들을 제조하는 단계;
    상기 반도체 칩들을 테스트하여 양품 및 불량 반도체 칩들을 구분하는 단계; 및
    상기 웨이퍼로부터 상기 반도체 칩들을 개별화하여 양품 반도체 칩들을 선택하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  12. 삭제
  13. 제10항에 있어서,
    상기 제1 및 제2 홈들은 상기 투명 기판을 식각하는 식각 공정, 용융된 투명 물질을 금형에 의하여 압출하는 압출 공정 및 유동성을 갖는 투명 물질을 스탬핑 하는 스탬핑 공정 중 어느 하나에 의하여 형성된 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  14. 제10항에 있어서, 상기 투명 기판을 형성하는 단계는
    상기 이미지 센서 영역과 대응하는 투명 부재를 마련하는 단계; 및
    상기 투명 부재를 양면이 개구된 통 형상을 갖는 하우징 부재의 내측면에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  15. 제14항에 있어서,
    상기 하우징 부재는 광을 차단하는 광 차단 물질로 형성된 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  16. 제10항에 있어서, 상기 투명 기판을 형성하는 단계는
    상기 반도체 칩의 이미지 센서 영역의 외곽에 대응하는 상기 투명 기판 부분에 광 차단 물질을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  17. 제10항에 있어서,
    상기 반도체 칩의 하면과 상기 투명 기판의 후면은 동일 평면상에 형성된 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  18. 제10항에 있어서, 상기 배선을 형성하는 단계는,
    상기 배선의 일부가 상기 반도체 칩의 하면으로부터 상기 투명 기판의 후면으로 연장되도록 하는 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  19. 제10항에 있어서,
    상기 투명 기판을 형성하는 단계에서, 상기 투명 기판의 상기 내측면, 상기 내측면과 대향하는 상기 투명 기판의 외측면 중 적어도 하나에 렌즈부를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
  20. 제10항에 있어서,
    상기 투명 기판의 상기 내측면 및 상기 내측면과 대향하는 상기 투명 기판의 외측면 중 적어도 하나에 렌즈부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈의 제조 방법.
KR1020090073508A 2009-08-10 2009-08-10 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법 KR101069289B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090073508A KR101069289B1 (ko) 2009-08-10 2009-08-10 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법
US12/605,437 US20110032400A1 (en) 2009-08-10 2009-10-26 Image sensor module and method for manufacturing the same
TW098136249A TW201106474A (en) 2009-08-10 2009-10-27 Image sensor module and method for manufacturing the same
CN2010100042010A CN101997013A (zh) 2009-08-10 2010-01-14 图像传感器模块及其制造方法
US13/948,596 US20130309786A1 (en) 2009-08-10 2013-07-23 Method for manufacturing image sensor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073508A KR101069289B1 (ko) 2009-08-10 2009-08-10 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110016022A KR20110016022A (ko) 2011-02-17
KR101069289B1 true KR101069289B1 (ko) 2011-10-05

Family

ID=43534551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073508A KR101069289B1 (ko) 2009-08-10 2009-08-10 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법

Country Status (4)

Country Link
US (2) US20110032400A1 (ko)
KR (1) KR101069289B1 (ko)
CN (1) CN101997013A (ko)
TW (1) TW201106474A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
JP2013038628A (ja) * 2011-08-09 2013-02-21 Sony Corp カメラモジュール、製造装置、及び製造方法
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
TWI628725B (zh) * 2015-11-23 2018-07-01 精材科技股份有限公司 晶片封裝體及其製造方法
WO2018223317A1 (zh) * 2017-06-07 2018-12-13 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
CN111710615A (zh) * 2020-06-29 2020-09-25 华天科技（昆山）电子有限公司 Cis芯片封装结构及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673354B1 (ko) * 2004-06-18 2007-01-24 주식회사 네패스 반도체 촬상소자 패키지 및 그 제조방법
KR100845759B1 (ko) * 2006-04-11 2008-07-11 샤프 가부시키가이샤 광학 장치용 모듈 및 광학 장치용 모듈의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020328A1 (ja) * 2003-08-22 2005-03-03 Konica Minolta Opto, Inc. 固体撮像装置及び該固体撮像装置を備えた撮像装置並びに固体撮像装置のマイクロレンズアレイ製造方法
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
US7285434B2 (en) * 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
TW200637017A (en) * 2005-04-14 2006-10-16 Chipmos Technologies Inc Image sensor module package
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
KR20100039686A (ko) * 2008-10-08 2010-04-16 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673354B1 (ko) * 2004-06-18 2007-01-24 주식회사 네패스 반도체 촬상소자 패키지 및 그 제조방법
KR100845759B1 (ko) * 2006-04-11 2008-07-11 샤프 가부시키가이샤 광학 장치용 모듈 및 광학 장치용 모듈의 제조 방법

Also Published As

Publication number Publication date
KR20110016022A (ko) 2011-02-17
US20130309786A1 (en) 2013-11-21
CN101997013A (zh) 2011-03-30
TW201106474A (en) 2011-02-16
US20110032400A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
KR101069289B1 (ko) 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법
CN103681715B (zh) 低轮廓图像传感器封装和方法
US20070108561A1 (en) Image sensor chip package
CN101399238A (zh) 光学设备及其制造方法
JP5154039B2 (ja) 半導体装置および半導体装置製造方法
KR100583509B1 (ko) 광학디바이스 및 그 제조방법
KR100710964B1 (ko) 광학 디바이스의 제조방법
KR19990036077A (ko) 고체 촬상 장치 및 그 제조 방법
US8194162B2 (en) Imaging device
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP2009099680A (ja) 光学デバイスおよびその製造方法
US20070228403A1 (en) Micro-element package module and manufacturing method thereof
JP2008148222A (ja) 固体撮像装置とその製造方法
TW202113665A (zh) 影像感測模組
KR20100039686A (ko) 이미지 센서 모듈 및 이의 제조 방법
CN113519058A (zh) 半导体装置
TWI564610B (zh) 攝像模組及其製造方法
US20080061425A1 (en) Chip package structure and fabricating method thereof
TW202329436A (zh) 光學感測模組及其封裝方法
JP2007053235A (ja) 基台及び半導体デバイス
JP5255950B2 (ja) 光半導体装置の製造方法
KR20020006343A (ko) 반도체 패키지 및 그 제조방법
JP3140970U (ja) 光感知モジュールのパッケージング
US20050098864A1 (en) Jig device for packaging an image sensor
JP2008047836A (ja) 半導体装置および半導体装置製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee