JP2016059049A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016059049A
JP2016059049A JP2015207951A JP2015207951A JP2016059049A JP 2016059049 A JP2016059049 A JP 2016059049A JP 2015207951 A JP2015207951 A JP 2015207951A JP 2015207951 A JP2015207951 A JP 2015207951A JP 2016059049 A JP2016059049 A JP 2016059049A
Authority
JP
Japan
Prior art keywords
transistor
electrically connected
wiring
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015207951A
Other languages
English (en)
Inventor
将人 石井
Masahito Ishii
将人 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016059049A publication Critical patent/JP2016059049A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】トランジスタの数を削減することにより、消費電力を低減した半導体装置を提供する。【解決手段】第１のトランジスタ１００と、第２のトランジスタ１０１と、第３のトランジスタ１０４と、第４のトランジスタ１０５と、第５のトランジスタ１０６と、第６のトランジスタ１０７と、第１のインバータ１０２と、第２のインバータ１０３と、入力端子２１と、出力端子２２と、リセット端子２３とセット端子２４とにより構成され、オフ電流が極めて小さいという特徴を有する高純度の酸化物半導体層の第１のトランジスタ１００と第２のトランジスタ１０１と用いることにより、ラッチ回路を用いることなく半導体装置であるフリップフロップを実現することができる。【選択図】図７

Description

本明細書に開示する発明は、半導体装置に関する。特に、論理回路の１つであるフリッ
プフロップに関する。
近年、電子機器は、環境への負荷を軽減するという時代の要請により、更なる低消費電
力化が求められている。低消費電力化を果たすために、電子機器に搭載されている集積回
路（例えば、ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の消費電力を
低減することが解決策の一つとして挙げられる。
集積回路は、論理回路の１つであるフリップフロップを有している。フリップフロップ
の種類には、クロック信号のパルス毎にデータを取り込むような単純なフリップフロップ
だけでなく、リセット端子を有するフリップフロップや、セット端子を有するフリップフ
ロップ、リセット端子及びセット端子を有するフリップフロップがある。これらのフリッ
プフロップを構成するために、各フリップフロップは、データを保持する機能を有するラ
ッチ回路を有している（例えば、特許文献１参照）。また、リセット端子を有するフリッ
プフロップや、セット端子を有するフリップフロップ、リセット端子及びセット端子を有
するフリップフロップは、さらにＮＡＮＤ回路等を有している。
米国特許第４５５４４６７号明細書
上述したように、フリップフロップは、データを保持する機能を有するラッチ回路や、
ＮＡＮＤ回路等を有している。そして、ラッチ回路やＮＡＮＤ回路を構成するために多数
のトランジスタが用いられているため、消費電力の低減が困難である。
本発明の一態様は、上記課題を鑑みてなされたものであり、消費電力を低減したフリッ
プフロップを提供することを課題の一つとする。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１のインバータ
回路と、第２のインバータ回路とを有し、前記第１のトランジスタのゲートに、反転クロ
ック信号が入力され、前記第２のトランジスタのゲートに、クロック信号が入力され、前
記第１のトランジスタのソースまたはドレインの一方に、第１の配線が電気的に接続され
、前記第１のトランジスタのソースまたはドレインの他方に、前記第１のインバータ回路
の入力が電気的に接続され、前記第１のインバータ回路の出力に、前記第２のトランジス
タのソースまたはドレインの一方が電気的に接続され、前記第２のトランジスタのソース
またはドレインの他方に、前記第２のインバータ回路の入力が電気的に接続され、前記第
２のインバータ回路の出力に、第２の配線が電気的に接続されていることを特徴とする半
導体装置である。
また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトラ
ンジスタと、第４のトランジスタと、第１のインバータ回路と、第２のインバータ回路と
を有し、前記第１のトランジスタのゲートに、反転クロック信号が入力され、前記第２の
トランジスタのゲートに、クロック信号が入力され、前記第３のトランジスタのゲート及
び前記第４のトランジスタのゲートそれぞれに、リセット信号が入力され、前記第１のト
ランジスタのソースまたはドレインの一方に、第１の配線が電気的に接続され、前記第１
のトランジスタのソースまたはドレインの他方に、前記第１のインバータ回路の入力が電
気的に接続され、前記第１のインバータ回路の出力に、前記第２のトランジスタのソース
またはドレインの一方が電気的に接続され、前記第２のトランジスタのソースまたはドレ
インの他方に、前記第２のインバータ回路の入力が電気的に接続され、前記第２のインバ
ータ回路の出力に、第２の配線が電気的に接続され、前記第３のトランジスタのソースま
たはドレインの一方に、前記第１のインバータ回路の入力が電気的に接続され、前記第３
のトランジスタのソースまたはドレインの他方に、低電位電源線が電気的に接続され、前
記第４のトランジスタのソースまたはドレインの一方に、前記第２のインバータ回路の入
力が電気的に接続され、前記第４のトランジスタのソースまたはドレインの他方に、高電
位電源線が電気的に接続されていることを特徴とする半導体装置である。
また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第５のトラ
ンジスタと、第６のトランジスタと、第１のインバータ回路と、第２のインバータ回路と
を有し、前記第１のトランジスタのゲートに、反転クロック信号が入力され、前記第２の
トランジスタのゲートに、クロック信号が入力され、前記第５のトランジスタのゲート及
び前記第６のトランジスタのゲートそれぞれに、セット信号が入力され、前記第１のトラ
ンジスタのソースまたはドレインの一方に、第１の配線が電気的に接続され、前記第１の
トランジスタのソースまたはドレインの他方に、前記第１のインバータ回路の入力が電気
的に接続され、前記第１のインバータ回路の出力に、前記第２のトランジスタのソースま
たはドレインの一方が電気的に接続され、前記第２のトランジスタのソースまたはドレイ
ンの他方に、前記第２のインバータ回路の入力が電気的に接続され、前記第２のインバー
タ回路の出力に、第２の配線が電気的に接続され、前記第５のトランジスタのソースまた
はドレインの一方に、前記第１のインバータ回路の入力が電気的に接続され、前記第５の
トランジスタのソースまたはドレインの他方に、高電位電源線が電気的に接続され、前記
第６のトランジスタのソースまたはドレインの一方に、前記第２のインバータ回路の入力
が電気的に接続され、前記第６のトランジスタのソースまたはドレインの他方に、低電位
電源線が電気的に接続されていることを特徴とする半導体装置である。
また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトラン
ジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第１
のインバータ回路と、第２のインバータ回路とを有し、前記第１のトランジスタのゲート
に、反転クロック信号が入力され、前記第２のトランジスタのゲートに、クロック信号が
入力され、前記第３のトランジスタのゲート及び前記第４のトランジスタのゲートそれぞ
れに、リセット信号が入力され、前記第５のトランジスタのゲート及び前記第６のトラン
ジスタのゲートそれぞれに、セット信号が入力され、前記第１のトランジスタのソースま
たはドレインの一方に、第１の配線が電気的に接続され、前記第１のトランジスタのソー
スまたはドレインの他方に、前記第１のインバータ回路の入力が電気的に接続され、前記
第１のインバータ回路の出力に、前記第２のトランジスタのソースまたはドレインの一方
が電気的に接続され、前記第２のトランジスタのソースまたはドレインの他方に、前記第
２のインバータ回路の入力が電気的に接続され、前記第２のインバータ回路の出力に、第
２の配線が電気的に接続され、前記第３のトランジスタのソースまたはドレインの一方に
、前記第１のインバータ回路の入力が電気的に接続され、前記第３のトランジスタのソー
スまたはドレインの他方に、低電位電源線が電気的に接続され、前記第４のトランジスタ
のソースまたはドレインの一方に、前記第２のインバータ回路の入力が電気的に接続され
、前記第４のトランジスタのソースまたはドレインの他方に、高電位電源線が電気的に接
続され、前記第５のトランジスタのソースまたはドレインの一方に、前記第１のインバー
タ回路の入力が電気的に接続され、前記第５のトランジスタのソースまたはドレインの他
方に、前記高電位電源線が電気的に接続され、前記第６のトランジスタのソースまたはド
レインの一方に、前記第２のインバータ回路の入力が電気的に接続され、前記第６のトラ
ンジスタのソースまたはドレインの他方に、前記低電位電源線が電気的に接続されている
ことを特徴とする半導体装置である。
また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１のイン
バータ回路と、第２のインバータ回路と、一対の電極を有する第１の容量素子と、一対の
電極を有する第２の容量素子とを有し、前記第１のトランジスタのゲートに、反転クロッ
ク信号が入力され、前記第２のトランジスタのゲートに、クロック信号が入力され、前記
第１のトランジスタのソースまたはドレインの一方に、第１の配線が電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方に、前記第１のインバータ回路の
入力が電気的に接続され、前記第１のインバータ回路の出力に、前記第２のトランジスタ
のソースまたはドレインの一方が電気的に接続され、前記第２のトランジスタのソースま
たはドレインの他方に、前記第２のインバータ回路の入力が電気的に接続され、前記第２
のインバータ回路の出力に、第２の配線が電気的に接続され、前記第１の容量素子の一方
の電極に、前記第１のインバータ回路の入力が電気的に接続され、前記第１の容量素子の
他方の電極に、低電位電源線が電気的に接続され、前記第２の容量素子の一方の電極に、
前記第２のインバータ回路の入力が電気的に接続され、前記第２の容量素子の他方の電極
に、前記低電位電源線が電気的に接続されていることを特徴とする半導体装置である。
また、本発明の一態様は、前記第３のトランジスタ及び前記第４のトランジスタそれぞ
れは、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を有することを特
徴とする。
また、本発明の一態様は、前記第５のトランジスタ及び前記第６のトランジスタそれぞ
れは、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を有することを特
徴とする。
また、本発明の一態様は、前記第１のトランジスタ及び前記第２のトランジスタそれぞ
れは、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を有することを特
徴とする。
また、本発明の一態様は、前記酸化物半導体層は、バンドギャップが２ｅＶ以上である
ことを特徴とする。
また、本発明の一態様は、前記第１のインバータ回路及び前記第２のインバータ回路そ
れぞれは、ＣＭＯＳインバータ回路であることを特徴とする。
また、本発明の一態様は、前記半導体装置は、フリップフロップであることを特徴とす
る。このフリップフロップは、例えば、シフトレジスタの一段として用いることができる
。また、表示装置の駆動回路の一部として用いることもできる。
また、本発明の一態様は、前記半導体装置を具備する電子機器である。
なお、トランジスタは、その構造上、ソースとドレインの区別が困難である。さらに、
回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中で
は、ソースとドレインは特に特定せず、第１の電極（または第１端子）、第２の電極（ま
たは第２端子）と記述することがある。例えば、第１の電極がソースである場合には、第
２の電極とはドレインを指し、逆に第１の電極がドレインである場合には、第２の電極と
はソースを指すものとする。
また、本明細書において、「ＡとＢとが接続されている」と記載する場合は、ＡとＢと
が電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接
続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間
に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場
合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含
むものとする。なお、Ａ、Ｂは、それぞれ対象物（例えば、装置、素子、回路、配線、電
極、端子、導電膜、層等）であるものとする。
また、本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、
構成要素の混同を避けるために付したものであり、数的に限定するものではない。例えば
、「第１のトランジスタ」と本明細書で記載していても、他の構成要素と混同を生じない
範囲において「第２のトランジスタ」と読み替えることが可能である。
本発明の一態様は、ラッチ回路を用いずにフリップフロップを構成することができるた
め、フリップフロップに用いるトランジスタの数を削減することができる。この結果、消
費電力を低減することができる。また、トランジスタの数を削減することにより、集積回
路におけるフリップフロップの占有面積を縮小することができる。
また、本発明の一態様は、フリップフロップの有するトランジスタとして、キャリア濃
度が１×１０１４／ｃｍ３未満である酸化物半導体を有するトランジスタを用いている。
すなわち、オフ電流の極めて少ないトランジスタを用いることで、ラッチ回路を設けるこ
となくフリップフロップを構成することができる。
フリップフロップの構成の一例を示す図。 フリップフロップのタイミングチャートを示す図。 フリップフロップの構成の一例を示す図。 フリップフロップのタイミングチャートを示す図。 フリップフロップの構成の一例を示す図。 フリップフロップのタイミングチャートを示す図。 フリップフロップの構成の一例を示す図。 インバータを示す図。 トランジスの一例を示す平面図及び断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 電子機器を示す図。 電子機器を示す図。 フリップフロップの構成の一例を示す図。
本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発
明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一態様
において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、以下に説明する実施の形態において、特に断りがない限り、本明細書に記載され
ている他の実施形態と適宜組み合わせて実施することが可能である。
（実施の形態１）
本実施の形態では、本発明の一態様であるフリップフロップの構成の一例について説明
する。
図１に示すように、本実施の形態におけるフリップフロップは、第１のトランジスタ１
００、第２のトランジスタ１０１、第１のインバータ回路１０２、及び第２のインバータ
回路１０３を有する。
第１のトランジスタ１００のゲートは、反転クロック信号線として機能する配線に電気
的に接続されている。すなわち、第１のトランジスタ１００のゲートには、配線を介して
反転クロック信号ＣＫ＿Ｂが入力される。また、第２のトランジスタ１０１のゲートは、
クロック信号線として機能する配線に電気的に接続されている。すなわち、第２のトラン
ジスタ１０１のゲートには、配線を介してクロック信号ＣＫ（非反転クロック信号と呼ぶ
こともできる）が入力される。なお、クロック信号ＣＫと、反転クロック信号ＣＫ＿Ｂは
、互いに同期した信号であり、クロック信号ＣＫを反転させた信号が反転クロック信号Ｃ
Ｋ＿Ｂとなる。
第１のトランジスタ１００のソースまたはドレインの一方は、配線を介して入力端子２
１に電気的に接続されている。入力端子２１は、フリップフロップの入力部に相当するも
のであり、データ信号が入力される。また、第１のトランジスタ１００のソースまたはド
レインの他方は、配線を介して第１のインバータ回路１０２の入力に電気的に接続されて
いる。また、第１のインバータ１０２の出力は、配線を介して第２のトランジスタ１０１
のソースまたはドレインの一方に電気的に接続されている。また、第２のトランジスタ１
０１のソースまたはドレインの他方は、配線を介して第２のインバータ回路１０３の入力
に電気的に接続されている。また、第２のインバータ１０３の出力は、配線を介して出力
端子２２に電気的に接続されている。なお、出力端子２２は、フリップフロップの出力部
に相当する。
また、図１におけるＶＤＤは高電源電位を指し、ＶＳＳは低電源電位を指す。本明細書
において、「高電源電位ＶＤＤ」とは基準電位より高い電位のことを指し、「低電源電位
ＶＳＳ」とは基準電位以下の電位（例えば、グラウンド電位）のことを指す。そして、高
電源電位ＶＤＤをトランジスタ等の素子に供給する配線を高電位電源線と呼び、低電源電
位ＶＳＳをトランジスタ等の素子に供給する配線を低電位電源線と呼ぶ。なお、高電源電
位と低電源電位との電位差は、フリップフロップが動作可能な程度であることが望ましい
。
また、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のこと
を示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換
えることが可能である。
次に、図１における第１のトランジスタ１００及び第２のトランジスタ１０１の特徴に
ついて説明する。
第１のトランジスタ１００及び第２のトランジスタ１０１は、チャネル形成領域に用い
る半導体として、それぞれ高純度の酸化物半導体を用いている。ここで、本明細書におけ
る「高純度の酸化物半導体」は、酸化物半導体における水素が極力低減されているもので
あって、真性又は実質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、
キャリア濃度が１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さら
に好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である酸
化物半導体が挙げられる。高純度の酸化物半導体をチャネル形成領域に用いたトランジス
タは、シリコンをチャネル形成領域に用いたトランジスタ等に比較して、オフ電流が非常
に小さいという特徴を有している。また、本実施の形態においては、高純度の酸化物半導
体を用いた第１のトランジスタ１００及び第２のトランジスタ１０１は、共にｎチャネル
型のトランジスタであるものとして以下説明する。
次に、図１における第１のインバータ回路１０２及び第２のインバータ回路１０３につ
いて説明する。
図１に示す第１のインバータ回路１０２及び第２のインバータ回路１０３は、ＣＭＯＳ
インバータである。ＣＭＯＳインバータは、ｎチャネル型のトランジスタとｐチャネル型
のトランジスタを有する。そして、インバータ回路の入力信号はｎチャネル型のトランジ
スタのゲート及びｐチャネル型のトランジスタのゲートに入力され、ｎチャネル型のトラ
ンジスタのソースまたはドレインの一方は低電位電源線に電気的に接続され、ｐチャネル
型のトランジスタのソースまたはドレインの一方は高電位電源線に電気的に接続される。
また、ｎチャネル型のトランジスタのソースまたはドレインの他方は、ｐチャネル型のト
ランジスタのソースまたはドレインの他方と電気的に接続され、ｎチャネル型のトランジ
スタのソースまたはドレインの他方と、ｐチャネル型のトランジスタのソースまたはドレ
インの他方との間における配線の電位が、インバータ回路の出力信号となる。
ＣＭＯＳインバータの有するｐチャネル型のトランジスタは、シリコン層をチャネル形
成領域に用いたトランジスタで構成することが好ましい。また、ＣＭＯＳインバータの有
するｎチャネル型のトランジスタは、シリコン層をチャネル形成領域に用いたトランジス
タで構成してもよいし、高純度の酸化物半導体層をチャネル形成領域に用いたトランジス
タで構成してもよい。
なお、図１においては、第１のインバータ回路１０２及び第２のインバータ回路１０３
としてＣＭＯＳインバータを用いたものを示しているが、本発明はこの構成に限定されな
い。すなわち、図１における第１のインバータ回路１０２及び第２のインバータ回路１０
３は、図８に示す論理記号であるインバータ１２０にそれぞれ置換することができる。
次に、図１に示すフリップフロップの動作について図２を用いて説明する。具体的には
、図１に示すフリップフロップが入力データを保持し、保持したデータを出力するまでの
動作をタイミングチャートを用いて説明する。図２において、Ｄは入力端子２１に入力さ
れるデータ信号（またはフリップフロップの入力信号）を表し、ＳＭは第１のインバータ
回路１０２の出力と第２のトランジスタ１０１のソースまたはドレインの一方との間にお
ける配線の電位（図１におけるＭ点の電位）を表し、Ｑは出力端子２２に出力される信号
（第２のインバータ回路１０３の出力信号またはフリップフロップの出力信号）を表す。
時間２０００に到達すると、第１のトランジスタ１００のゲートに入力される反転クロ
ック信号ＣＫ＿Ｂが高電位となるため、第１のトランジスタ１００のソースとドレイン間
が導通し、データ信号Ｄが第１のインバータ回路１０２に入力される。第１のインバータ
回路１０２は、データ信号Ｄを反転した電位ＳＭをＭ点に出力する。
時間２０００から時間２００１に至るまでの期間は、反転クロック信号ＣＫ＿Ｂが高電
位であるため、第１のトランジスタ１００のソースとドレイン間は導通したままであり、
データ信号Ｄが低電位から高電位に変化すると、Ｍ点の電位ＳＭは高電位から低電位に変
化する。この間、クロック信号ＣＫは低電位であるため、第２のトランジスタ１０１のソ
ースとドレイン間は非導通となっている。この結果、Ｍ点における電位の変化に依らず、
第２のインバータ回路１０３の出力信号、すなわちフリップフロップの出力信号Ｑの電位
は変化しない。
時間２００１に到達すると、反転クロック信号ＣＫ＿Ｂが低電位となるため、第１のト
ランジスタ１００のソースとドレイン間が非導通となり、第１のトランジスタ１００のソ
ースまたはドレインの他方と第１のインバータ回路１０２の入力との間における配線の電
位（図１におけるＬ点の電位）は、非導通となる直前の電位である高電位を保持したまま
、いずれにも導通しない浮遊状態（フローティング状態）となる。
ここで、上述したように、第１のトランジスタ１００は高純度の酸化物半導体層を有し
ており、オフ電流が非常に小さいという特徴を有している。このため、第１のトランジス
タ１００を介して生じるＬ点の電位の変動は極めて少ない。この結果、第１のトランジス
タ１００のソースまたはドレインの他方と第１のインバータ回路１０２の入力とを電気的
に接続する配線により、データ信号Ｄの電位、すなわちフリップフロップの入力データを
記憶することができる。そして、第１のインバータ回路１０２は、この配線で保持してい
る高電位の信号を反転し、低電位の電位ＳＭをＭ点に出力し続ける。
また、時間２００１に到達すると、反転クロック信号ＣＫ＿Ｂが低電位となると同時に
クロック信号ＣＫが高電位となるため、第２のトランジスタ１０１のソースとドレイン間
が導通し、Ｍ点の電位ＳＭが第２のインバータ回路１０３に入力される。第２のインバー
タ回路１０３は、Ｍ点の電位ＳＭを反転し、第１のトランジスタ１００のソースまたはド
レインの他方と第１のインバータ回路１０２の入力とを電気的に接続する配線により保持
されているＬ点の電位と同じ高電位の信号をフリップフロップの出力信号Ｑとして出力す
る。
次に、時間２００２に到達すると、再び反転クロック信号ＣＫ＿Ｂが高電位となるため
、第１のトランジスタ１００のソースとドレイン間が導通し、データ信号Ｄが第１のイン
バータ回路１０２に入力される。また同時に、クロック信号ＣＫが低電位となるため、第
２のトランジスタ１０１のソースとドレイン間は非導通となり、第２のトランジスタ１０
１のソースまたはドレインの他方と第２のインバータ回路１０３の入力との間における配
線の電位（図１におけるＮ点の電位）は、非導通となる直前の電位である低電位を保持し
たまま、いずれにも導通しない浮遊状態（フローティング状態）となる。
ここで、第１のトランジスタ１００と同様に、第２のトランジスタ１０１は高純度の酸
化物半導体層を有しており、オフ電流が非常に小さいという特徴を有している。このため
、第２のトランジスタ１０１を介して生じるＮ点の電位の変動は極めて少ない。この結果
、第２のトランジスタ１０１のソースまたはドレインの他方と第２のインバータ回路１０
３の入力とを電気的に接続する配線により、時間２００１から時間２００２に到達する期
間中に記憶した入力データを、時間２００２から時間２００３に到達するまでの期間に亘
って保持することができる。このため、データ信号Ｄの電位が変化してＭ点の電位が変化
したとしても、フリップフロップの出力信号Ｑの電位は変化しない。
以上で説明したように、本実施の形態におけるフリップフロップは、クロック信号ＣＫ
が高電位であり、反転クロック信号ＣＫ＿Ｂが低電位である期間においては、第１のトラ
ンジスタ１００のソースまたはドレインの他方と第１のインバータ回路１０２の入力とを
電気的に接続する配線により入力データを保持し、そのデータを出力している。また、ク
ロック信号ＣＫが低電位であり、反転クロック信号ＣＫ＿Ｂが高電位である期間において
は、第２のトランジスタ１０１のソースまたはドレインの他方と第２のインバータ回路１
０３の入力とを電気的に接続する配線により入力データを保持し、そのデータを出力して
いる。これにより、本実施の形態におけるフリップフロップは、クロック信号の１サイク
ルの間、入力データを保持し出力することができる。
本実施の形態においては、オフ電流が極めて小さいという特徴を有する、高純度の酸化
物半導体層を含むトランジスタを用いている。このため、ラッチ回路を用いることなくフ
リップフロップを構成することができる。この結果、フリップフロップを構成するトラン
ジスタの数を大幅に削減することが可能となるため、フリップフロップの消費電力を削減
することができる。また、フリップフロップの占有面積を縮小することができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明したフリップフロップとは別の構成の一例につ
いて説明する。
図３に示すように、本実施の形態におけるフリップフロップは、第１のトランジスタ１
００、第１のインバータ回路１０２、第２のトランジスタ１０１、第２のインバータ回路
１０３、第３のトランジスタ１０４、及び第４のトランジスタ１０５を有する。なお、実
施の形態１で説明したフリップフロップと比較すると、第３のトランジスタ１０４及び第
４のトランジスタ１０５を有している点で相違しているが、その他の部分については共通
している。共通点については実施の形態１を参照することができるので、本実施の形態で
は共通点についての説明を省略する。
第３のトランジスタ１０４のゲート及び第４のトランジスタ１０５のゲートそれぞれは
、リセット信号線として機能する配線を介してリセット端子２３に電気的に接続されてい
る。すなわち、第３のトランジスタ１０４のゲート及び第４のトランジスタ１０５のゲー
トそれぞれには、配線を介してリセット信号が入力される。
第３のトランジスタ１０４のソースまたはドレインの一方は、配線を介して第１のイン
バータ１０２の入力に電気的に接続されている。すなわち、第３のトランジスタ１０４の
ソースまたはドレインの一方の電位は、Ｌ点の電位と等しい。また、第３のトランジスタ
１０４のソースまたはドレインの他方は、低電位電源線と電気的に接続されている。また
、第４のトランジスタ１０５のソースまたはドレインの一方は、配線を介して第２のイン
バータ１０３の入力に電気的に接続されている。すなわち、第４のトランジスタ１０５の
ソースまたはドレインの一方の電位は、Ｎ点の電位と等しい。また、第４のトランジスタ
１０５のソースまたはドレインの他方は、高電位電源線と電気的に接続されている。
なお、図３においては、第１のインバータ回路１０２及び第２のインバータ回路１０３
としてＣＭＯＳインバータを用いたものを示しているが、本発明はこの構成に限定されな
い。すなわち、図３における第１のインバータ回路１０２及び第２のインバータ回路１０
３は、図８に示す論理記号であるインバータ１２０にそれぞれ置換することができる。
次に、図３における第３のトランジスタ１０４及び第４のトランジスタ１０５の特徴に
ついて説明する。
第３のトランジスタ１０４及び第４のトランジスタ１０５は、チャネル形成領域に用い
る半導体として、それぞれ高純度の酸化物半導体を用いている。すなわち、本実施の形態
においては、第１乃至第４のトランジスタ１００、１０１、１０４、１０５は、チャネル
形成領域に用いる半導体として、それぞれ高純度の酸化物半導体が用いられている。上述
したように、高純度の酸化物半導体をチャネル形成領域に用いたトランジスタは、シリコ
ンをチャネル形成領域に用いたトランジスタ等に比較して、オフ電流が非常に小さいとい
う特徴を有している。また、本実施の形態においては、高純度の酸化物半導体を用いた第
１乃至第４のトランジスタ１００、１０１、１０４、１０５は、それぞれｎチャネル型の
トランジスタであるものとして以下説明する。
次に、図３に示すフリップフロップの動作について図４を用いて説明する。具体的には
、図３に示すフリップフロップに対してリセット信号を入力することによりフリップフロ
ップをリセット状態とした後、入力データを保持し、保持したデータを出力するまでの動
作をタイミングチャートを用いて説明する。なお、図４において、Ｒはリセット端子２３
に入力されるリセット信号を表す。
時間１９９８以降に、リセット信号Ｒがリセットの有効を示す高電位となるため、第３
のトランジスタ１０４のソースとドレイン間が導通し、低電源電位の信号が第１のインバ
ータ回路１０２に入力される。第１のインバータ回路１０２は、低電位の信号を反転し、
高電位の信号をＭ点に出力する。時間１９９９に至るまでは、反転クロック信号ＣＫ＿Ｂ
の電位の変化による第１のトランジスタ１００の導通、非導通にかかわらず、Ｍ点の信号
ＳＭは高電位のまま変化しない。また、第４のトランジスタ１０５のソースとドレイン間
が導通し、高電源電位の信号が第２のインバータ回路１０３に入力される。第２のインバ
ータ回路１０３は、高電位の信号を反転し、低電位の信号をフリップフロップの出力信号
Ｑとして出力する。このように、時間１９９８以降から時間１９９９に至るまでは、リセ
ット信号Ｒがリセットの有効を示す高電位となるため、クロック信号ＣＫの電位の変化に
よる第２のトランジスタ１０１の導通、非導通にかかわらず、フリップフロップの出力信
号Ｑは低電位のまま変化せず、フリップフロップはリセット状態となる。
時間１９９８から充分に時間が経過した時間１９９９以降に、リセット信号Ｒがリセッ
トの無効を示す低電位となり、第３のトランジスタ１０４及び第４のトランジスタ１０５
のソースとドレイン間が非導通となる。ここで、上述したように、第３のトランジスタ１
０４及び第４のトランジスタ１０５は、高純度の酸化物半導体層を有しており、オフ電流
が非常に小さいという特徴を有している。このため、第３のトランジスタ１０４を介して
生じるＬ点の電位の変動を極めて少なくすることができるとともに、第４のトランジスタ
１０５を介して生じるＮ点の電位の変動を極めて少なくすることができ、リセット状態で
ない期間においても通常のフリップフロップの動作に支障を生じない。
時間２０００以降の動作においては、第３のトランジスタ１０４及び第４のトランジス
タ１０５のソースとドレイン間が非導通となるため、実施の形態１で述べたフリップフロ
ップの動作を参照することができる。
以上で説明したように、本実施の形態におけるフリップフロップは、リセット信号Ｒに
よりゲートが制御される第３のトランジスタ１０４及び第４のトランジスタ１０５を有し
ている。このため、フリップフロップのリセットを行うことができる。
また、本実施の形態においては、オフ電流が極めて小さいという特徴を有する、高純度
の酸化物半導体層を含むトランジスタを用いている。この結果、リセット端子を有するフ
リップフロップを構成するトランジスタの数を大幅に削減することが可能となるため、リ
セット端子を有するフリップフロップの消費電力を削減することができる。また、リセッ
ト端子を有するフリップフロップの占有面積を縮小することができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明したフリップフロップとは別の構成の一例につ
いて説明する。
図５に示すように、本実施の形態におけるフリップフロップは、第１のトランジスタ１
００、第１のインバータ回路１０２、第２のトランジスタ１０１、第２のインバータ回路
１０３、第５のトランジスタ１０６、及び第６のトランジスタ１０７を有する。なお、実
施の形態１で説明したフリップフロップと比較すると、第５のトランジスタ１０６及び第
６のトランジスタ１０７を有している点で相違しているが、その他の部分については共通
している。共通点については実施の形態１を参照することができるので、本実施の形態で
は共通点についての説明を省略する。
第５のトランジスタ１０６のゲート及び第６のトランジスタ１０７のゲートそれぞれは
、セット信号線として機能する配線を介してセット端子２４に電気的に接続されている。
すなわち、第５のトランジスタ１０６のゲート及び第６のトランジスタ１０７のゲートそ
れぞれには、配線を介してセット信号が入力される。
第５のトランジスタ１０６のソースまたはドレインの一方は、配線を介して第１のイン
バータ１０２の入力に電気的に接続されている。すなわち、第５のトランジスタ１０６の
ソースまたはドレインの一方の電位は、Ｌ点の電位と等しい。また、第５のトランジスタ
１０６のソースまたはドレインの他方は、高電位電源線と電気的に接続されている。また
、第６のトランジスタ１０７のソースまたはドレインの一方は、配線を介して第２のイン
バータ１０３の入力に電気的に接続されている。すなわち、第６のトランジスタ１０７の
ソースまたはドレインの一方の電位は、Ｎ点の電位と等しい。また、第６のトランジスタ
１０７のソースまたはドレインの他方は、低電位電源線と電気的に接続されている。
なお、図５においては、第１のインバータ回路１０２及び第２のインバータ回路１０３
としてＣＭＯＳインバータを用いたものを示しているが、本発明はこの構成に限定されな
い。すなわち、図５における第１のインバータ回路１０２及び第２のインバータ回路１０
３は、図８に示す論理記号であるインバータ１２０にそれぞれ置換することができる
次に、図５における第５のトランジスタ１０６及び第６のトランジスタ１０７の特徴に
ついて説明する。
第５のトランジスタ１０６及び第６のトランジスタ１０７は、チャネル形成領域に用い
る半導体として、それぞれ高純度の酸化物半導体を用いている。すなわち、本実施の形態
においては、第１のトランジスタ１００、第２のトランジスタ１０１、第５のトランジス
タ１０６、及び第６のトランジスタ１０７は、チャネル形成領域に用いる半導体として、
それぞれ高純度の酸化物半導体が用いられている。上述したように、高純度の酸化物半導
体をチャネル形成領域に用いたトランジスタは、シリコンをチャネル形成領域に用いたト
ランジスタ等に比較して、オフ電流が非常に小さいという特徴を有している。また、本実
施の形態においては、高純度の酸化物半導体を用いた第１のトランジスタ１００、第２の
トランジスタ１０１、第５のトランジスタ１０６、及び第６のトランジスタ１０７は、そ
れぞれｎチャネル型のトランジスタであるものとして以下説明する。
次に、図５に示すフリップフロップの動作について図６を用いて説明する。具体的には
、図５に示すフリップフロップに対してセット信号を入力することによりフリップフロッ
プをセット状態とした後、入力データを保持し、保持したデータを出力するまでの動作を
タイミングチャートを用いて説明する。なお、図６において、Ｓはセット端子２４に入力
されるセット信号を表す。
時間１９９８以降に、セット信号Ｓがセットの有効を示す高電位となるため、第５のト
ランジスタ１０６のソースとドレイン間が導通し、高電源電位の信号が第１のインバータ
回路１０２に入力される。第１のインバータ回路１０２は、高電位の信号を反転し、低電
位の信号をＭ点に出力する。時間１９９９に至るまでは、反転クロック信号ＣＫ＿Ｂの電
位の変化による第１のトランジスタ１００の導通、非導通にかかわらず、Ｍ点の信号ＳＭ
は低電位のまま変化しない。また、第６のトランジスタ１０７のソースとドレイン間が導
通し、低電源電位の信号が第２のインバータ回路１０３に入力される。第２のインバータ
回路１０３は、低電位の信号を反転し、高電位の信号をフリップフロップの出力信号Ｑと
して出力する。このように、時間１９９８以降から時間１９９９に至るまでは、セット信
号Ｓがセットの有効を示す高電位となるため、クロック信号ＣＫの電位の変化による第２
のトランジスタ１０１の導通、非導通にかかわらず、フリップフロップの出力信号Ｑは高
電位のまま変化せず、フリップフロップはセット状態となる。
時間１９９８から充分に時間が経過した時間１９９９以降に、セット信号Ｓがセットの
無効を示す低電位となり、第５のトランジスタ１０６及び第６のトランジスタ１０７のソ
ースとドレイン間が非導通となる。ここで、上述したように、第５のトランジスタ１０６
及び第６のトランジスタ１０７は、高純度の酸化物半導体層を有しており、オフ電流が非
常に小さいという特徴を有している。このため、第５のトランジスタ１０６を介して生じ
るＬ点の電位の変動を極めて少なくすることができるとともに、第６のトランジスタ１０
７を介して生じるＮ点の電位の変動を極めて少なくすることができ、セット状態でない期
間においても通常のフリップフロップの動作に支障を生じない。
時間２０００以降の動作においては、第５のトランジスタ１０６及び第６のトランジス
タ１０７のソースとドレイン間が非導通となるため、実施の形態１で述べたフリップフロ
ップの動作を参照することができる。
以上で説明したように、本実施の形態におけるフリップフロップは、セット信号Ｓによ
りゲートが制御される第５のトランジスタ１０６及び第６のトランジスタ１０７を有して
いる。このため、フリップフロップのセットを行うことができる。
本実施の形態においては、オフ電流が極めて小さいという特徴を有する、高純度の酸化
物半導体層を含むトランジスタを用いている。この結果、セット端子を有するフリップフ
ロップを構成するトランジスタの数を大幅に削減することが可能となるため、セット端子
を有するフリップフロップの消費電力を削減することができる。また、セット端子を有す
るフリップフロップの占有面積を縮小することができる。
（実施の形態４）
本実施の形態では、実施の形態１で説明したフリップフロップとは別の構成の一例につ
いて説明する。
図７に示すように、本実施の形態におけるフリップフロップは、第１のトランジスタ１
００、第１のインバータ回路１０２、第２のトランジスタ１０１、第２のインバータ回路
１０３、第３のトランジスタ１０４、第４のトランジスタ１０５、第５のトランジスタ１
０６、及び第６のトランジスタ１０７を有する。なお、実施の形態１で説明したフリップ
フロップと比較すると、第３のトランジスタ１０４、第４のトランジスタ１０５、第５の
トランジスタ１０６、及び第６のトランジスタ１０７を有している点で相違しているが、
その他の部分については共通している。共通点については実施の形態１を参照することが
できるので、本実施の形態では共通点についての説明を省略する。また、第３のトランジ
スタ１０４、第４のトランジスタ１０５の構成や接続関係、動作等については、実施の形
態２で説明したので、ここでは説明を省略する。また、第５のトランジスタ１０６、第６
のトランジスタ１０７の構成や接続関係、動作等については、実施の形態３で説明したの
で、ここでは説明を省略する。
本実施の形態においては、オフ電流が極めて小さいという特徴を有する、高純度の酸化物
半導体層を含むトランジスタを用いている。この結果、セット端子及びリセット端子を有
するフリップフロップを構成するトランジスタの数を大幅に削減することが可能となるた
め、セット端子及びリセット端子を有するフリップフロップの消費電力を削減することが
できる。また、セット端子及びリセット端子を有するフリップフロップの占有面積を縮小
することができる。
（実施の形態５）
本実施の形態では、実施の形態１で説明したフリップフロップとは別の構成の一例につい
て説明する。
図１６に示すように、本実施の形態におけるフリップフロップは、第１のトランジスタ
１００、第１のインバータ回路１０２、第２のトランジスタ１０１、第２のインバータ回
路１０３、第１の容量素子１１１、第２の容量素子１１２を有する。なお、実施の形態１
で説明したフリップフロップと比較すると、第１の容量素子１１１及び第２の容量素子１
１２を有している点で相違しているが、その他の部分については共通している。共通点に
ついては実施の形態１を参照することができるので、本実施の形態では共通点についての
説明を省略する。
第１の容量素子１１１及び第２の容量素子１１２は、それぞれ一対の電極を有している
。第１の容量素子１１１の一方の電極には、第１のインバータ回路１０２の入力が電気的
に接続され、第１の容量素子１１１の他方の電極には、低電位電源線が電気的に接続され
ている。また、第２の容量素子１１２の一方の電極には、第２のインバータ回路１０３の
入力が電気的に接続され、第２の容量素子１１２の他方の電極には、低電位電源線が電気
的に接続されている。このように、本実施の形態におけるフリップフロップは、第１の容
量素子１１１及び第２の容量素子１１２を有することにより、フリップフロップの入力デ
ータの記憶をより容易に実現することができる。
なお、第１の容量素子１１１の他方の電極に電気的に接続される低電位電源線と、第２
の容量素子１１２の他方の電極に電気的に接続される低電位電源線は、図１６に示すよう
に互いに同じ電位（例えば、グラウンド電位）が与えられていてもよいが、本発明はこの
構成に限定されず、互いに異なる電位が与えられていてもよい。また、図１６においては
、第１の容量素子１１１の他方の電極に電気的に接続される低電位電源線、及び第２の容
量素子１１２の他方の電極に電気的に接続される低電位電源線は、第１のインバータ回路
１０２の有するｎチャネル型のトランジスタのソースまたはドレインの一方と電気的に接
続される低電位電源線、及び第２のインバータ回路１０３の有するｎチャネル型のトラン
ジスタのソースまたはドレインの一方と電気的に接続される低電位電源線とも同じ電位が
与えられる構成を示しているが、本発明はこの構成に限定されず、異なる電位が与えられ
ていてもよい。
また、本実施の形態においては、実施の形態１で説明した図１の構成に付加して、第１
の容量素子１１１及び第２の容量素子１１２をさらに有する構成を説明したが、本発明は
この構成に限定されない。すなわち、実施の形態２で説明した図３の構成や、実施の形態
３で説明した図５の構成、または実施の形態４で説明した図７の構成に付加して、第１の
容量素子１１１及び第２の容量素子１１２をさらに有する構成とすることもできる。
（実施の形態６）
本実施の形態では、実施の形態１乃至５における各トランジスタの特徴について詳細に
説明する。すなわち、高純度の酸化物半導体層を有するトランジスタの特徴について詳細
に説明する。
高純度の酸化物半導体層は、酸化物半導体を用いたトランジスタの電気特性に悪影響を
与える不純物が極めて少ないレベルにまで低減されたものである。電気特性に悪影響を与
える不純物の代表例としては、水素が挙げられる。水素は、酸化物半導体中でキャリアの
供与体（ドナー）となり得る不純物であり、酸化物半導体中に水素が多量に含まれている
と、酸化物半導体がＮ型化されてしまう。このように水素が多量に含まれた酸化物半導体
を用いたトランジスタは、ノーマリーオンとなってしまう。そして、トランジスタのオン
・オフ比を十分にとることができない。したがって、本明細書における「高純度の酸化物
半導体」は、酸化物半導体における水素が極力低減されているものであって、真性又は実
質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、キャリア濃度が１×
１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１
０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である酸化物半導体が挙げら
れる。酸化物半導体層に含まれる水素を徹底的に除去することにより得られる高純度の酸
化物半導体をチャネル形成領域に用いたトランジスタは、シリコンをチャネル形成領域に
用いたトランジスタ等に比較して、オフ電流が非常に小さいという特徴を有している。ま
た、本実施の形態においては、高純度の酸化物半導体を用いたトランジスタは、ｎチャネ
ル型のトランジスタであるものとして以下説明する。
なお、本明細書においてオフ電流（リーク電流ともいう）とは、ｎチャネル型のトラン
ジスタでしきい値Ｖｔｈが正である場合、室温において−２０Ｖ以上−５Ｖ以下の範囲で
任意のゲート電圧を印加したときにトランジスタのソース−ドレイン間を流れる電流のこ
とを指す。なお、室温は、１５度以上２５度以下とする。本明細書に開示する酸化物半導
体を用いたトランジスタは、室温において、チャネル幅（ｗ）あたりの電流値が１００ｚ
Ａ／μｍ以下、好ましくは１０ｚＡ／μｍ以下である。
なお、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタがオフ
状態のときの抵抗値（オフ抵抗Ｒ）を算出することができ、チャネル形成領域の断面積Ａ
とチャネル長Ｌが分かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗を表す）からオフ抵抗率ρを
算出することもできる。オフ抵抗率は１×１０９Ω・ｍ以上（または１×１０１０Ω・ｍ
）が好ましい。ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷ
とするとき、Ａ＝ｄＷから算出することができる。
また、酸化物半導体層のエネルギーギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上である。
また、高純度の酸化物半導体を用いたトランジスタは温度特性が良好である。代表的に
は、−２５℃から１５０℃までの温度範囲におけるトランジスタの電流電圧特性において
、オン電流、オフ電流、電界効果移動度、Ｓ値、及びしきい値電圧の変動がほとんどなく
、温度による電流電圧特性の劣化がほとんど見られない。
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート
絶縁膜中に注入されて固定電荷となったり、高速に加速された電子がゲート絶縁膜界面に
トラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ
特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエ
レクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注
入）がある。
シリコンはバンドギャップが１．１２ｅＶと小さいため、アバランシェ降伏と呼ばれる
雪崩的に電子が発生する現象が起こりやすく、ゲート絶縁膜への障壁を越えられるほど高
速に加速される電子数が増加する。一方、本実施の形態で示す酸化物半導体は、バンドギ
ャップが３．１５ｅＶと広いため、アバランシェ降伏が生じにくく、シリコンと比べてホ
ットキャリア劣化の耐性が高い。
なお、高耐圧材料の一つであるシリコンカーバイドのバンドキャップと酸化物半導体の
バンドギャップは同等であるが、酸化物半導体の方が、移動度が２桁程小さいため、電子
が加速されにくく、また、ゲート絶縁膜である酸化膜との障壁が、シリコンカーバイド、
窒化ガリウム、シリコンよりも大きいため、酸化膜に注入される電子が極めて少ないため
、シリコンカーバイド、窒化ガリウム、シリコンよりホットキャリア劣化が生じにくく、
ドレイン耐圧が高いといえる。このため、チャネルとして機能する酸化物半導体と、ソー
ス電極及びドレイン電極との間に、意図的に低濃度不純物領域を形成する必要が無く、ト
ランジスタ構造が極めて簡単になり、製造工程数を低減できる。
以上のように、酸化物半導体を用いたトランジスタはドレイン耐圧が高く、具体的には
１００Ｖ以上、好ましくは５００Ｖ以上、好ましくは１ｋＶ以上のドレイン耐圧を有する
ことが可能である。
（実施の形態７）
本実施の形態では、実施の形態１乃至５における各トランジスタ（第１乃至第６のトラ
ンジスタ１００、１０１、１０４〜１０７）の構造の一例、及びその作製方法の一例につ
いて説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の一例、及
びその作製方法の一例について説明する。
まず、図９（Ａ）、図９（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図９
（Ａ）はトップゲート構造のトランジスタ４１０の平面図であり、図９（Ｂ）は図９（Ａ
）の線Ｃ１−Ｃ２における断面図である。
トランジスタ４１０は、基板４００上に、絶縁層４０７、酸化物半導体層４１２、第１
の電極（ソース電極及びドレイン電極の一方）４１５ａ、第２の電極（ソース電極及びド
レイン電極の他方）４１５ｂ、ゲート絶縁層４０２、及びゲート電極４１１を有し、第１
の電極４１５ａ、第２の電極４１５ｂにはそれぞれ第１の配線４１４ａ、第２の配線４１
４ｂが接して設けられ、電気的に接続されている。
なお、図９（Ａ）に示すトランジスタ４１０はシングルゲート構造のトランジスタを示
しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャ
ネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
次に、図１０（Ａ）乃至（Ｅ）を用いながら、トランジスタ４１０を作製する工程につ
いて説明する。
まず、基板４００上に下地膜となる絶縁層４０７を形成する。
基板４００として使用可能な基板に大きな制限はないが、少なくとも後の加熱処理に耐
えうる程度の耐熱性を有していることが必要となる。後の加熱処理の温度が高い場合には
、歪み点が７３０℃以上のものを用いるとよい。基板４００の具体例としては、ガラス基
板、結晶化ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板
等が挙げられる。また、ガラス基板の具体的な材料例としては、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスが挙げられる。
絶縁層４０７としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、
または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０７の
形成方法としては、プラズマＣＶＤ法、スパッタリング法等を用いることができるが、絶
縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層
４０７を成膜することが好ましい。本実施の形態においては、絶縁層４０７としてスパッ
タリング法により酸化シリコン層を形成する。具体的には、基板４００を処理室へ搬送し
た後、水素及び水分が除去され、かつ高純度酸素を含むスパッタガスを導入し、シリコン
またはシリコン酸化物のターゲットを用いて、基板４００上に絶縁層４０７として酸化シ
リコン層を成膜する。なお、成膜時の基板４００は室温でもよいし、加熱されていてもよ
い。
成膜条件の具体例としては、ターゲットとして石英（好ましくは合成石英）を用い、基
板温度１０８℃、基板４００とターゲット間の距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０
．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン
流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン層を成
膜する。膜厚は１００ｎｍとする。なお、ターゲットとして石英（好ましくは合成石英）
に代えてシリコンターゲットを用いることもできる。また、スパッタガスとして酸素及び
アルゴンの混合ガスに代えて酸素ガスを用いてもよい。ここで、絶縁層４０７を成膜する
際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍ
レベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
また、絶縁層４０７の成膜時において、処理室内の残留水分を除去しつつ絶縁層４０７
を成膜することにより、絶縁層４０７に水素、水、水酸基又は水素化物などが含まれない
ようにすることが好ましい。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いればよい。例えば
、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることできる。
また、排気手段としては、ターボポンプにコールドトラップを組み合わせて使用すること
が好ましい。クライオポンプを用いて排気した成膜室は、水素原子や、水（Ｈ２Ｏ）等の
水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４０７は、水素
原子が極力取り込まれにくく好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、
ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリ
ング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパ
ッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置可能な多元スパッタ装置もある。多元スパッ
タ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパ
ッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲ
スパッタリング法を用いるスパッタ装置を用いることができる。
また、スパッタリング法を用いる成膜方法としては、成膜中にターゲット物質とスパッ
タガス成分とを化学反応させ、それらの化合物薄膜を形成するリアクティブスパッタリン
グ法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
また、絶縁層４０７は単層構造に限定されず、積層構造でもよい。例えば、基板４００
側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミ
ニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
例えば、基板上に高純度窒素を含むスパッタガスを導入し、シリコンターゲットを用い
て窒化シリコン層を成膜し、その後、スパッタガスを高純度酸素ガス含むものに切り替え
て、酸化シリコン層を成膜する。この場合においても、先に説明したのと同様に、処理室
内の残留水分を除去しつつ窒化シリコン層や酸化シリコン層を成膜することが好ましい。
また、成膜時に基板を加熱してもよい。
次に、絶縁層４０７上に酸化物半導体層をスパッタリング法により形成する。
酸化物半導体層に水素、水酸基及び水分が極力含まれないようにするために、成膜の前
処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を
予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ま
しい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備
加熱は、後に形成するゲート絶縁層４０２の成膜前の基板４００に対して行うことが好ま
しい。また、後に形成する第１の電極４１５ａ及び第２の電極４１５ｂまで形成した基板
４００に対しても同様に行うことが好ましい。ただし、これらの予備加熱の処理は省略し
てもよい。
なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除
去することも好ましい。逆スパッタとは、ターゲット側に電圧を印加せず、アルゴン雰囲
気下で基板側に高周波電源を用いて電圧を印加することによって基板近傍にプラズマを形
成し、表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
等を用いてもよい。
酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲッ
トを用いることができる。例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：１［ｍｏｌ％］、すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］の
ターゲットを用いることができる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］
、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用い
ることもできる。また、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いる
こともできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９
５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより
、成膜した酸化物半導体層を緻密な膜とすることができる。
なお、酸化物半導体層の成膜の際は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰
囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体層を成
膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度が
ｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
酸化物半導体層は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして基板４００上に成膜する。処理室内の残留水分を除去するためには、吸着型の真
空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブ
リメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプに
コールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室
は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原
子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれ
る不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を室温状態のままとす
るか、または４００℃未満の温度に加熱してもよい。
酸化物半導体層の成膜条件の一例としては、基板温度を室温、基板とターゲットの間と
の距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン
（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が挙げられる。な
お、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために
好ましい。酸化物半導体層の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ま
しくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な
厚みは異なり、材料に応じて適宜厚みを選択すればよい。
以上では、酸化物半導体として、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物を用いる例を示したが、その他にも、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ
−Ｏや、他の三元系金属酸化物であるＩｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化
物であるＩｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍ
ｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどの酸化物半導体を用いる
ことができる。また、上記酸化物半導体はＳｉを含んでいてもよい。また、これらの酸化
物半導体は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶であっ
てもよいし、単結晶であってもよい。
また、酸化物半導体層として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、または
Ｇａ及びＣｏが挙げられる。
次に、酸化物半導体層を第１のフォトリソグラフィ工程により島状の酸化物半導体層４
１２に加工する（図１０（Ａ）参照。）。なお、島状の酸化物半導体層４１２を形成する
ためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでも
よく、両方を用いてもよい。
ドライエッチングを行う場合、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節する。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例
えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素
（ＣＣｌ４）など）が好ましいが、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素
（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨ
Ｆ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、またはこれらのガスにヘリウム（Ｈ
ｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス等を用いることもできる。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、
アンモニア過水（例えば、体積比で３１重量％過酸化水素水：２８重量％アンモニア水：
水＝５：２：２となるように混合した溶液）などを用いることができる。また、ＩＴＯ０
７Ｎ（関東化学社製）を用いてもよい。エッチングの条件（エッチング液、エッチング時
間、温度等）については、酸化物半導体の材料に合わせて適宜調節すればよい。
また、ウェットエッチングを行う場合、エッチング液はエッチングされた材料とともに
洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含ま
れる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれる材
料（例えば、インジウム等のレアメタル）を回収して再利用することにより、資源を有効
活用することができる。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェッ
トエッチング法により、酸化物半導体層を島状の酸化物半導体層４１２に加工する。
次に、酸化物半導体層４１２に第１の加熱処理を行う。第１の加熱処理の温度は、４０
０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加
熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４
５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層へ
の水や水素の再混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物
半導体層４１２から水素、水、及び水酸基等を除去することができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体として
は、不活性ガス（代表的には、アルゴン等の希ガス）または窒素ガスを用いることができ
る。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いることにより、短時間での高温加熱
処理が可能となる。
第１の加熱処理の際の雰囲気には、水、水素などが含まれないようにすることが好まし
い。または、加熱処理装置の装置内に導入する窒素、ヘリウム、ネオン、アルゴン等のガ
スの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以
上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ま
しい。
なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、第１の加熱処
理により島状の酸化物半導体層４１２が結晶化し、微結晶化または多結晶化する場合もあ
る。例えば、結晶化率が８０％以上の微結晶の酸化物半導体層となる場合もある。ただし
、第１の加熱処理を行っても島状の酸化物半導体層４１２が結晶化せず、非晶質の酸化物
半導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ
以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層とな
る場合もある。
また、酸化物半導体層に対する第１の加熱処理は、島状の酸化物半導体層に加工する前
の酸化物半導体層に行ってもよい。この場合、第１の加熱処理後に、加熱処理装置から基
板を取り出し、第１のフォトリソグラフィ工程を行う。その他に、第１の加熱処理は、酸
化物半導体層上にソース電極及びドレイン電極を積層した後、またはソース電極及びドレ
イン電極上にゲート絶縁層を形成した後、のいずれで行ってもよい。
第１の加熱処理においては、酸化物半導体層中から水素、水、及び水酸基等の不純物を
除去することを主な目的としているが、この加熱処理の際に酸化物半導体層中に酸素欠損
が生じてしまうおそれがある。このため、第１の加熱処理の後に、加酸化処理を行うこと
が好ましい。加酸化処理の具体例としては、第１の加熱処理の後、連続して酸素雰囲気ま
たは窒素及び酸素を含む雰囲気（例えば、窒素：酸素の体積比＝４：１）での加熱処理を
行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることも
できる。
第１の加熱処理は、酸化物半導体層に対する脱水化、脱水素化の効果を奏する。
次に、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。導電膜は、ス
パッタリング法や真空蒸着法により形成すればよい。導電膜の材料としては、Ａｌ、Ｃｕ
、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｙなどの金属材料、該金属材料を成分とする合金材料、
導電性を有する金属酸化物等が挙げられる。また、例えば、ヒロックやウィスカーの発生
を防止するために、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、Ｙなどの元素が添
加されたＡｌ材料を用いてもよく、この場合、耐熱性を向上させることができる。また、
導電性を有する金属酸化物を用いてもよい。導電性を有する金属酸化物としては、酸化イ
ンジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム
酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを
含ませたものを用いることができる。
また、導電膜は、単層構造としてもよいし、２層以上の積層構造としてもよい。例えば
、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層した２
層構造、Ｔｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を積層した３
層構造が挙げられる。また、Ａｌ、Ｃｕなどの金属層と、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗな
どの高融点金属層とが積層された構成としてもよい。本実施の形態では、導電膜としてス
パッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
次に、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択
的にエッチングを行って第１の電極４１５ａ及び第２の電極４１５ｂを形成した後、レジ
ストマスクを除去する（図１０（Ｂ）参照。）。第１の電極４１５ａはソース電極及びド
レイン電極の一方として機能し、第２の電極４１５ｂはソース電極及びドレイン電極の他
方として機能する。ここで、第１の電極４１５ａ及び第２の電極４１５ｂの端部がテーパ
形状となるようにエッチングすると、上に積層するゲート絶縁層の被覆性が向上するため
好ましい。なお、第１の電極４１５ａ、第２の電極４１５ｂを形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
また、導電膜のエッチングの際には、酸化物半導体層４１２が除去されてその下の絶縁
層４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要があ
る。そこで、本実施の形態では、酸化物半導体層４１２としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の
酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水
（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層４１２
の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すな
わち、第２のフォトリソグラフィ工程により、酸化物半導体層４１２の一部をエッチング
し、溝部（凹部）を有する酸化物半導体層とすることもできる。
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層４１２上に形成される
第１の電極４１５ａの下端部と第２の電極４１５ｂの下端部との間隔幅によって、後に形
成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満
の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍ
ｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマス
ク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このた
め、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とする
ことも可能である。この場合、トランジスタの動作速度を高速化でき、さらにオフ電流値
が極めて小さいため、トランジスタの低消費電力化を図ることができる。
次に、絶縁層４０７、酸化物半導体層４１２、第１の電極４１５ａ、第２の電極４１５
ｂ上にゲート絶縁層４０２を形成する（図１０（Ｃ）参照。）。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニ
ウム層を単層又は積層して形成することができる。
ゲート絶縁層４０２を形成する際は、水素が含まれないようにすることが好ましい。こ
のため、成膜時の雰囲気に水素を極力減らすことが可能なスパッタリング法でゲート絶縁
層４０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する
場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガ
スとして酸素、または酸素及びアルゴンの混合ガスを用いて行う。
また、ゲート絶縁層４０２は、基板４００側から順に酸化シリコン層と窒化シリコン層
を積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上
３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層
上に第２のゲート絶縁層として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（Ｓｉ
Ｎｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形
態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃ
ｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚
１００ｎｍの酸化シリコン層を形成する。
次に、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４０２の一部を除去することにより、第１の電極４１５ａ、第
２の電極４１５ｂに達する開口４２１ａ、４２１ｂを形成する（図１０（Ｄ）参照。）。
なお、レジストマスクをインクジェット法で形成する場合、フォトマスクを使用しないた
め、製造コストを低減できる。
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第
４のフォトリソグラフィ工程によりゲート電極４１１、第１の配線４１４ａ、第２の配線
４１４ｂを形成する。
ゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂの材料は、モリブデン、
チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム
等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層して形成する
ことができる。ゲート電極４１１、第１の配線４１４ａ、及び第２の配線４１４ｂの２層
構造の具体例としては、アルミニウム層上にモリブデン層が積層された構造、銅層上にモ
リブデン層が積層された構造、銅層上に窒化チタン層若しくは窒化タンタル層が積層され
た構造、または窒化チタン層上にモリブデン層が積層された構造が挙げられる。また、３
層構造の具体例としては、タングステン層または窒化タングステン層と、アルミニウム及
びシリコンの合金層またはアルミニウム及びチタンの合金層と、窒化チタン層またはチタ
ン層とが積層された構造が挙げられる。なお、透光性を有する導電膜を用いてゲート電極
を形成することもできる。透光性を有する導電膜の具体例としては、透光性を有する導電
性酸化物が挙げられる。
本実施の形態では、ゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂとし
てスパッタリング法により形成した膜厚１５０ｎｍのチタン膜を用いる。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。なお、第２の加熱処理は、
トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を更
に行ってもよい。この加熱処理は、一定の加熱温度を保持して加熱してもよいし、室温か
ら、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回
繰り返して行ってもよい。
以上の工程により、水素、水分、水素化物、水酸化物の濃度が低減された、高純度の酸
化物半導体層４１２を有するトランジスタ４１０を形成することができる（図１０（Ｅ）
参照。）。このトランジスタ４１０は、実施の形態１乃至５で説明した第１乃至第６のト
ランジスタ１００、１０１、１０４〜１０７として適用することができる。
また、トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けても
よい。保護絶縁層としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒
化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。
また、平坦化絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポ
リアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記
有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガ
ラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。また、これらの材料で
形成される絶縁膜を複数積層させることで平坦化絶縁層を形成してもよい。
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−
Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えば
アルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有
していても良い。
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。
上述したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去す
ることで、酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
本実施の形態で説明した酸化物半導体層を有するトランジスタを用いてフリップフロッ
プを構成することにより、ラッチ回路を設けることなくフリップフロップを構成すること
ができる。このため、フリップフロップに用いるトランジスタの数を削減することができ
、消費電力を低減することができる。また、トランジスタの数を削減することにより、集
積回路におけるフリップフロップの占有面積を縮小することができる。
（実施の形態８）
本実施の形態では、実施の形態１乃至５における各トランジスタ（第１乃至第６のトラ
ンジスタ１００、１０１、１０４〜１０７）の構造の他の一例、及びその作製方法の他の
一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の
他の一例、及びその作製方法の他の一例について図１１を用いながら説明する。
図１１（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１１（Ｅ）に示す
トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型のトランジスタともい
う。このトランジスタ３９０を、実施の形態１で説明した第１のトランジスタ１００や第
２のトランジスタ１０１等に用いることができる。なお、トランジスタ３９０はシングル
ゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく
、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジス
タとしてもよい。
以下、図１１（Ａ）乃至（Ｅ）を用い、基板３９４上にトランジスタ３９０を作製する
方法について説明する。
まず、基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲー
ト電極３９１を形成する。形成されたゲート電極の端部はテーパ形状であると、上に積層
するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。
ここで、基板３９４の材料については、実施の形態７で説明した基板４００と同様のも
のを採用することができる。また、ゲート電極３９１の材料や成膜方法等は、実施の形態
７で説明したゲート電極４１１と同様のものを採用することができる。
なお、基板３９４とゲート電極３９１との間に、下地膜となる絶縁膜を設けてもよい。
下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、
酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一からな
る単層構造、またはこれらから選ばれた複数の膜による積層構造により形成すればよい。
次に、ゲート電極３９１上にゲート絶縁層３９７を形成する。
ゲート絶縁層３９７は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シ
リコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アル
ミニウム層を単層または積層して形成することができる。なお、ゲート絶縁層３９７中に
水素が多量に含まれないようにするために、スパッタリング法でゲート絶縁層３９７を成
膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、タ
ーゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸
素または、酸素及びアルゴンの混合ガスを用いて行う。
ゲート絶縁層３９７は、ゲート電極３９１側から順に窒化シリコン層と酸化シリコン層
を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング
法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形
成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下
の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層と
すればよい。
次に、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上
３０ｎｍ以下の酸化物半導体層３９３を形成する（図１１（Ａ）参照。）。
ここで、酸化物半導体層３９３の材料や成膜方法等は、実施の形態７で説明した酸化物
半導体層（島状の酸化物半導体層４１２）と同様のものを採用することができる。
例えば、酸化物半導体層３９３をスパッタリング法により形成する際の成膜条件の一例
としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が挙げられる。なお、パ
ルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好まし
い。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚
みを選択すればよい。
なお、酸化物半導体層３９３を成膜する前に、アルゴンガスを導入してプラズマを発生
させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去すること
が好ましい。
また、ゲート絶縁層３９７、酸化物半導体層３９３に水素、水酸基及び水分がなるべく
含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で
ゲート電極３９１が形成された基板３９４、またはゲート絶縁層３９７までが形成された
基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気す
ることが好ましい。予備加熱の温度としては、１００℃以上４００℃以下、好ましくは１
５０℃以上３００℃以下とすればよい。また、予備加熱室に設ける排気手段はクライオポ
ンプが好ましい。また、この予備加熱は、保護絶縁層３９６の成膜前に、第１の電極３９
５ａ及び第２の電極３９５ｂまで形成した基板３９４に対して同様に行ってもよい。
次に、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層３
９９に加工する（図１１（Ｂ）参照。）。なお、島状の酸化物半導体層３９９の加工方法
については、実施の形態７で説明した島状の酸化物半導体層４１２を形成する際の加工方
法と同様のものを採用することができる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲ
ート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
次に、ゲート絶縁層３９７及び酸化物半導体層３９９上に導電膜を形成する。導電膜の
成膜方法は、スパッタリング法や真空蒸着法等を用いればよい。また、導電膜の材料とし
ては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからか
ら選ばれた元素、またはこれらの元素を成分とする合金、またはこれらの元素を複数組み
合わせた合金等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、
ベリリウム、イットリウムのいずれか一または複数から選択された材料を含んでもよい。
また、透光性を有する導電膜を用いてもよい。透光性を有する導電膜の具体例としては、
透光性を有する導電性酸化物が挙げられる。
また、導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構
造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタ
ン膜を成膜する３層構造などが挙げられる。
次に、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択
的にエッチングを行って第１の電極３９５ａ、第２の電極３９５ｂを形成した後、レジス
トマスクを除去する（図１１（Ｃ）参照。）。ここで、導電膜のエッチングの際には、酸
化物半導体層３９９が除去されてその下のゲート絶縁層３９７が露出しないようにそれぞ
れの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸
化物半導体層３９９としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い、導電膜として
チタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の
混合液）を用いることにより、酸化物半導体層３９９の一部がエッチングされないように
しているが、本発明はこの構成に限定されない。すなわち、第３のフォトリソグラフィ工
程により、酸化物半導体層３９９の一部をエッチングし、溝部（凹部）を有する酸化物半
導体層とすることもできる。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層３９９上で隣り合う第
１の電極３９５ａの下端部と第２の電極３９５ｂの下端部との間隔幅によって、後に形成
されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の
露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ
Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク
形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため
、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とするこ
とも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、
トランジスタの低消費電力化を図ることができる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
また、上記エッチングを行って第１の電極３９５ａ、第２の電極３９５ｂを形成した後
、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化
物半導体層３９９の表面に付着した水などを除去してもよい。また、酸素とアルゴンの混
合ガスを用いてプラズマ処理を行ってもよい。本実施の形態では、上記いずれかのプラズ
マ処理を行う。
次に、プラズマ処理を行った後、大気に触れることなく、露出されている酸化物半導体
層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂに接する保護絶縁層３９６を形
成する（図１１（Ｄ）参照。）。このとき、酸化物半導体層３９９及び保護絶縁層３９６
に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつ
つ保護絶縁層３９６を成膜することが好ましい。処理室内の残留水分を除去するためには
、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ
、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、タ
ーボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排
気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気
されるため、当該成膜室で成膜した保護絶縁層３９６に含まれる不純物の濃度を低減でき
る。
本実施の形態では、保護絶縁層３９６として酸化物絶縁層を形成する。例えば、保護絶
縁層３９６として、島状の酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電極
３９５ｂが形成された基板３９４を室温状態のまま、または１００℃未満の温度に加熱し
、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体の
ターゲットを用いて、酸化シリコン層を成膜する。なお、酸化物絶縁層として、酸化シリ
コン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウ
ム層などを用いることもできる。
上記の成膜条件の一例としては、純度が６Ｎであり、ボロンがドープされたシリコンタ
ーゲット（抵抗値０．０１Ω・ｃｍ）を用い、基板とターゲット間の距離（Ｔ−Ｓ間距離
）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％
）雰囲気下でパルスＤＣスパッタリング法により、酸化シリコン層を成膜する。酸化シリ
コン層の膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは
合成石英）を用いることもできる。スパッタガスは、酸素、または酸素及びアルゴンの混
合ガスを用いればよい。
さらに、保護絶縁層３９６と酸化物半導体層３９９とが接した状態で１００℃乃至４０
０℃で加熱処理を行うことが好ましい。この加熱処理によって酸化物半導体層３９９中に
含まれる水素、水分、水酸基または水素化物などの不純物を保護絶縁層３９６に拡散させ
、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
以上の工程により、水素、水分、水酸基または水素化物の濃度が低減された酸化物半導
体層３９２を有するトランジスタ３９０を形成することができる（図１１（Ｅ）参照。）
。本実施の形態で説明したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残
留水分を除去することにより、該酸化物半導体層中の水素及び水素化物の濃度を低減する
ことができる。この結果、真性又は実質的に真性な半導体が得られる。
なお、保護絶縁層３９６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶
縁層３９６上に絶縁層３９８を形成する。絶縁層３９８としては、窒化シリコン膜、窒化
酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いればよ
い。
絶縁層３９８の形成方法としては、保護絶縁層３９６まで形成された基板３９４を１０
０℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガ
スを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合
においても、保護絶縁層３９６と同様に、処理室内の残留水分を除去しつつ絶縁層３９８
を成膜することが好ましい。絶縁層３９８の成膜時に１００℃〜４００℃に基板３９４を
加熱することにより、酸化物半導体層３９９中に含まれる水素または水分を絶縁層３９８
に拡散させることができる。この場合、保護絶縁層３９６の形成直後に加熱処理を行わな
くてもよい。
また、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリ
コン層を形成する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通の
シリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入
して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次に
スパッタガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒
化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続し
て形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着する
ことを防止できる。なお、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９
８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を
酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うことがさ
らに好ましい。
保護絶縁層３９６の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３
０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱
してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度か
ら室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶
縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮す
ることができる。
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍ
を超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の
処理温度で全ての工程を行うことができるので、表示パネルを製造するためのエネルギー
消費を低減することができる。
本実施の形態で説明した酸化物半導体層を有するトランジスタを用いてフリップフロ
ップを構成することにより、ラッチ回路を設けることなくフリップフロップを構成するこ
とができる。このため、フリップフロップに用いるトランジスタの数を削減することがで
き、消費電力を低減することができる。また、トランジスタの数を削減することにより、
集積回路におけるフリップフロップの占有面積を縮小することができる。
（実施の形態９）
本実施の形態では、実施の形態１乃至５における各トランジスタ（第１乃至第６のトラ
ンジスタ１００、１０１、１０４〜１０７）の構造の他の一例、及びその作製方法の他の
一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の
他の一例、及びその作製方法の他の一例について図１２を用いながら説明する。
図１２（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を示す。図１２（Ａ）乃至（Ｄ
）に示すトランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ば
れるボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジス
タ３６０を、実施の形態１で説明した第１のトランジスタ１００や第２のトランジスタ１
０１等として用いることができる。なお、トランジスタ３６０はシングルゲート構造のト
ランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を
複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい
。
以下、図１２（Ａ）乃至（Ｄ）を用い、基板３２０上にトランジスタ３６０を作製する
方法について説明する。
まず、基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲー
ト電極３６１を形成する。基板３２０の材料については、実施の形態７で説明した基板３
９４と同様のものを採用することができる。また、ゲート電極３６１の材料や成膜方法等
は、実施の形態７で説明したゲート電極３９１と同様のものを採用することができる。
次に、ゲート電極３６１上にゲート絶縁層３２２を形成する。ゲート絶縁層３２２の材
料については、実施の形態７で説明したゲート絶縁層３９７と同様のものを採用すること
ができる。本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１
００ｎｍ以下の酸化窒化珪素層を形成する。
次に、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層３３２に加工する。島
状の酸化物半導体層３３２の材料や成膜方法、加工方法等は、実施の形態７で説明した島
状の酸化物半導体層３９９と同様のものを採用することができる。本実施の形態では、酸
化物半導体層３３２としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いてスパ
ッタ法により成膜する。
次に、酸化物半導体層３３２の脱水化または脱水素化を行う。脱水化または脱水素化を
行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板
の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化
物半導体層３３２に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う（図１
２（Ａ）参照。）。なお、この工程によって、酸化物半導体層３３２に酸素欠損が生じ、
低抵抗化することがわかっている。
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
たは、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次に、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した
後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチング
を行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化シリコン層をスパ
ッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び
酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲッ
トまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素
及び窒素雰囲気下でスパッタ法により酸化シリコンを形成することができる。低抵抗化し
た酸化物半導体層に接して形成する酸化物絶縁層３６６としては、酸化シリコン以外にも
、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入すること
をブロックする無機絶縁膜を用いることができる。代表的には、酸化シリコン膜、酸化窒
化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることが
できる。
このとき、酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基または水分が
含まれないようにするため、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜
することが好ましい。なお、処理室内の残留水分の除去方法については、他の実施の形態
で説明した方法を用いることができる。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うことが好ましい。例
えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行う
と、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加
熱される。このとき、酸化物絶縁層３６６で覆われている領域では、酸化物絶縁層から酸
素が供給されるため、高抵抗化する。
一方、酸化物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の
領域は、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行うと、酸素欠損のため
さらに低抵抗化することができる。
すなわち、第２の加熱処理により、酸化物半導体層３３２は、抵抗の異なる領域（図１
２（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる
。
次に、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導
電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行って第１の電極３６５ａ、第２の電極３６５ｂを形成した後、レジス
トマスクを除去する（図１２（Ｃ）参照。）。
第１の電極３６５ａ、第２の電極３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、
Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でもよいし
、２層以上の積層構造としてもよい。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素
化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰
な状態とする。その結果、ゲート電極３６１と重なるチャネル形成領域３６３は、高抵抗
な真性もしくは実質的に真性となり、第１の電極３６５ａに重なる低抵抗領域３６４ａと
、第２の電極３６５ｂに重なる低抵抗領域３６４ｂとが自己整合的に形成される。以上の
工程により、トランジスタ３６０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。
なお、第２の電極３６５ｂ（及び第１の電極３６５ａ）と重畳した酸化物半導体層にお
いて低抵抗領域３６４ｂ（または低抵抗領域３６４ａ）を形成することにより、トランジ
スタの信頼性の向上を図ることができる。具体的には、低抵抗領域３６４ｂを形成するこ
とで、第２の電極３６５ｂから低抵抗領域３６４ｂ、チャネル形成領域３６３にかけて、
導電性を段階的に変化させうるような構造とすることができる。そのため、第２の電極３
６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極３６１
と第２の電極３６５ｂとの間に高電界が印加されても低抵抗領域がバッファとなり局所的
な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
次に、第１の電極３６５ａ、第２の電極３６５ｂ、酸化物絶縁層３６６上に保護絶縁層
３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成す
る（図１２（Ｄ）参照。）。
本実施の形態で説明した酸化物半導体層を有するトランジスタを用いてフリップフロ
ップを構成することにより、ラッチ回路を設けることなくフリップフロップを構成するこ
とができる。このため、フリップフロップに用いるトランジスタの数を削減することがで
き、消費電力を低減することができる。また、トランジスタの数を削減することにより、
集積回路におけるフリップフロップの占有面積を縮小することができる。
（実施の形態１０）
本実施の形態では、実施の形態１乃至５における各トランジスタ（第１乃至第６のトラ
ンジスタ１００、１０１、１０４〜１０７）の構造の他の一例、及びその作製方法の他の
一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の
他の一例、及びその作製方法の他の一例について図１３を用いながら説明する。
図１３（Ｄ）に示すトランジスタ３５０はシングルゲート構造のトランジスタを示して
いるが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル
形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
以下、図１３（Ａ）乃至（Ｄ）を用い、基板３４０上にトランジスタ３５０を作製する
工程を説明する。
まず、基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲー
ト電極３５１を形成する。本実施の形態では、ゲート電極３５１として、膜厚１５０ｎｍ
のタングステン膜を、スパッタ法を用いて形成する。
次に、ゲート電極３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲー
ト絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素膜を形
成する。
次に、ゲート絶縁層３４２に導電膜を形成し、第２のフォトリソグラフィ工程により導
電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極３５５ａ、第
２の電極３５５ｂを形成した後、レジストマスクを除去する（図１３（Ａ）参照。）。
次に酸化物半導体層３４５を形成する（図１３（Ｂ）参照。）。本実施の形態では、酸
化物半導体層３４５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いてスパ
ッタ法により成膜する。続いて、酸化物半導体層３４５を第３のフォトリソグラフィ工程
により島状の酸化物半導体層に加工する。
酸化物半導体層３４５を成膜する工程においては、処理室内の残留水分を除去しつつ酸
化物半導体層３４５を成膜することにより、酸化物半導体層３４５に水素、水酸基または
水分が含まれないようにすることが好ましい。処理室内の残留水分の除去方法については
、他の実施の形態で説明した方法を用いることができる。
次に、酸化物半導体層の脱水化または脱水素化を行うために、第１の加熱処理を行う。
第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪
み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半
導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れ
ることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３４６を得る
（図１３（Ｃ）参照。）。
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。
次に、酸化物半導体層３４６に接する酸化物絶縁層３５６を形成する。酸化物絶縁層３
５６は、少なくとも１ｎｍ以上の膜厚とし、酸化物絶縁層３５６に水、水素等の不純物を
混入させない方法（例えば、スパッタ法）を適宜用いて形成することができる。酸化物絶
縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、または水素による
酸化物半導体層中の酸素の引き抜きが生じ、酸化物半導体層のバックチャネルが低抵抗化
（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。このため、酸化物絶縁
層３５６はできるだけ水素を含まない膜になるような成膜方法を用いることが重要である
。
なお、酸化物絶縁層３５６の材料や成膜方法等については、実施の形態８における保護
絶縁層３９６と同様のものを採用することができる。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層３５６と接した状態で加熱される。
以上の工程を経ることによって、第１の加熱処理の際の脱水化または脱水素化のために
低抵抗化した酸化物半導体層を酸素過剰な状態とする。その結果、真性もしくは実質的に
真性の酸化物半導体層３５２が形成される。以上の工程により、トランジスタ３５０が形
成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層に残
存する微量の水素が酸化物絶縁層中に取り込まれ、ノーマリーオフとなるトランジスタを
得ることができる。このため、半導体装置の信頼性を向上できる。
なお、酸化物絶縁層３５６上に絶縁層をさらに設けてもよい。本実施の形態では、酸化
物絶縁層３５６上に絶縁層３４３を形成する（図１３（Ｄ）参照。）。絶縁層３４３の材
料や成膜方法等については、実施の形態８における絶縁層３９８と同様のものを採用する
ことができる。
また、絶縁層３４３上の表面を平坦化する目的で、平坦化絶縁層を設けてもよい。
本実施の形態で説明した酸化物半導体層を有するトランジスタを用いてフリップフロ
ップを構成することにより、ラッチ回路を設けることなくフリップフロップを構成するこ
とができる。このため、フリップフロップに用いるトランジスタの数を削減することがで
き、消費電力を低減することができる。また、トランジスタの数を削減することにより、
集積回路におけるフリップフロップの占有面積を縮小することができる。
（実施の形態１１）
本実施の形態においては、上記実施の形態で説明した半導体装置を具備する電子機器の
具体例について説明する。
図１４（Ａ）に示す電子機器は携帯型遊技機であり、筐体９６３０、表示部９６３１、
スピーカ９６３３、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２等を
有する。また、携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み
出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能
等を有していてもよい。なお、携帯型遊技機が有する機能はこれに限定されず、様々な機
能を有することができる。
図１４（Ｂ）に示す電子機器はデジタルカメラであり、筐体９６３０、表示部９６３１
、スピーカ９６３３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６
、受像部９６７７等を有する。デジタルカメラは、静止画を撮影する機能、動画を撮影す
る機能、撮影した画像を自動または手動で補正する機能、撮影した画像情報を記憶素子に
保存する機能、撮影した画像情報を表示部に表示する機能、テレビ受像機能等を有してい
てもよい。なお、デジタルカメラが有する機能はこれに限定されず、様々な機能を有する
ことができる。
図１４（Ｃ）に示す電子機器はテレビ受像器であり、筐体９６３０、表示部９６３１、
スピーカ９６３３、操作キー９６３５、接続端子９６３６等を有する。テレビ受像機は、
テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号
に変換する機能、画像信号のフレーム周波数を変換する機能等を有していてもよい。なお
、テレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。
図１５（Ａ）に示す電子機器はコンピュータであり、筐体９６３０、表示部９６３１、
スピーカ９６３３、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６
８１、外部接続ポート９６８０等を有する。コンピュータは、様々な情報（静止画、動画
、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によ
って処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々
なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は
受信を行う機能等を有していてもよい。なお、コンピュータが有する機能はこれに限定さ
れず、様々な機能を有することができる。
図１５（Ｂ）に示す電子機器は携帯電話であり、筐体９６３０、表示部９６３１、スピ
ーカ９６３３、操作キー９６３５、マイクロフォン９６３８等を有する。携帯電話は、様
々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時
刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々な
ソフトウェア（プログラム）によって処理を制御する機能等を有していてもよい。なお、
携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
図１５（Ｃ）に示す電子機器は電子ペーパーであり、筐体９６３０、表示部９６３１、
操作キー９６３５等を有する。電子ペーパーは、様々な情報（静止画、動画、テキスト画
像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示
部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって
処理を制御する機能等を有していてもよい。なお、電子ペーパーが有する機能はこれに限
定されず、様々な機能を有することができる。また、電子ペーパーを用いる用途の具体例
としては、電子書籍（電子ブック、ｅ−ｂｏｏｋともいう。）、ポスター、電車等の乗り
物の車内広告等が挙げられる。
図１５（Ｄ）に示す電子機器はデジタルフォトフレームであり、筐体９７０１に表示部
９７０３が組み込まれている。表示部９７０３は各種画像を表示することが可能であり、
例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと
同様に機能させることができる。
デジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルな
どの各種ケーブルと接続可能な端子など）、記録媒体挿入部等を有する。これらの構成は
、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上
するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメ
ラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ
画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレームは、無線で情報の送受信が可能な機能を有していてもよ
い。この場合、無線により所望の画像データをデジタルフォトフレームに取り込み、表示
させることができる。なお、デジタルフォトフレームが有する機能はこれらに限定されず
、様々な機能を有することができる。
本発明の一態様であるフリップフロップは、上述した電子機器の表示部を構成するため
に設けられた集積回路の一部として用いることができる。ただし、本発明の一態様である
フリップフロップは、表示部を有する電子機器（表示装置）以外の様々な電子機器にも用
いることができる。したがって、本発明の適用可能な電子機器は、上述した電子機器の具
体例に限定されるものではない。例えば、無線によりデータの交信（送信・受信）が可能
な半導体装置（ＲＦタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、無線タグ、または電子タグ
と呼ばれるデータキャリア）にも適用できる。
本発明の一態様である半導体装置をこれらの電子機器に適用することにより、低消費電
力化を図ることができる。
１００ トランジスタ
１０１ トランジスタ
１０２ インバータ
１０３ インバータ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１１１ 容量素子
１１２ 容量素子
１２０ インバータ

Claims (7)

  1. 第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    第４のトランジスタと、
    第５のトランジスタと、
    第６のトランジスタと、
    第１のインバータと、
    第２のインバータと、
    入力端子と、
    出力端子と、
    リセット端子と
    セット端子と、
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１の配線は、反転クロック信号が供給される機能を有し、
    前記第２の配線は、クロック信号が供給される機能を有し、
    前記第３の配線は、高電源電位が供給される機能を有し、
    前記第４の配線は、低電源電位が供給される機能を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力端子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第３のトランジスタのゲートは、前記リセット端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第４の配線と電気的に接続され、
    前記第４のトランジスタのゲートは、前記リセット端子と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第５のトランジスタのゲートは、前記セット端子と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第６のトランジスタのゲートは、前記セット端子と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第４の配線と電気的に接続され、
    前記第２のインバータの出力端子は、前記出力端子と電気的に接続され、
    前記第１のトランジスタ乃至前記第６のトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
  2. 第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    第４のトランジスタと、
    第１のインバータと、
    第２のインバータと、
    入力端子と、
    出力端子と、
    リセット端子と
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１の配線は、反転クロック信号が供給される機能を有し、
    前記第２の配線は、クロック信号が供給される機能を有し、
    前記第３の配線は、高電源電位が供給される機能を有し、
    前記第４の配線は、低電源電位が供給される機能を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力端子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第３のトランジスタのゲートは、前記リセット端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第４の配線と電気的に接続され、
    前記第４のトランジスタのゲートは、前記リセット端子と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第２のインバータの出力端子は、前記出力端子と電気的に接続され、
    前記第１のトランジスタ乃至前記第４のトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
  3. 第１のトランジスタと、
    第２のトランジスタと、
    第５のトランジスタと、
    第６のトランジスタと、
    第１のインバータと、
    第２のインバータと、
    入力端子と、
    出力端子と、
    セット端子と、
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１の配線は、反転クロック信号が供給される機能を有し、
    前記第２の配線は、クロック信号が供給される機能を有し、
    前記第３の配線は、高電源電位が供給される機能を有し、
    前記第４の配線は、低電源電位が供給される機能を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力端子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第５のトランジスタのゲートは、前記セット端子と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第６のトランジスタのゲートは、前記セット端子と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第４の配線と電気的に接続され、
    前記第２のインバータの出力端子は、前記出力端子と電気的に接続され、
    前記第１のトランジスタ、前記第２のトランジスタ、前記第５のトランジスタ、及び前記第６のトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
  4. 第１のトランジスタと、
    第２のトランジスタと、
    第４のトランジスタと、
    第１のインバータと、
    第２のインバータと、
    入力端子と、
    出力端子と、
    リセット端子と
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１の配線は、反転クロック信号が供給される機能を有し、
    前記第２の配線は、クロック信号が供給される機能を有し、
    前記第３の配線は、高電源電位が供給される機能を有し、
    前記第４の配線は、低電源電位が供給される機能を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力端子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第４のトランジスタのゲートは、前記リセット端子と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第２のインバータの出力端子は、前記出力端子と電気的に接続され、
    前記第１のトランジスタ、前記第２のトランジスタ、及び前記第４のトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
  5. 第１のトランジスタと、
    第２のトランジスタと、
    第６のトランジスタと、
    第１のインバータと、
    第２のインバータと、
    入力端子と、
    出力端子と、
    セット端子と、
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１の配線は、反転クロック信号が供給される機能を有し、
    前記第２の配線は、クロック信号が供給される機能を有し、
    前記第３の配線は、高電源電位が供給される機能を有し、
    前記第４の配線は、低電源電位が供給される機能を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力端子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第６のトランジスタのゲートは、前記セット端子と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第４の配線と電気的に接続され、
    前記第２のインバータの出力端子は、前記出力端子と電気的に接続され、
    前記第１のトランジスタ、前記第２のトランジスタ、及び前記第６のトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
  6. 第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    第１のインバータと、
    第２のインバータと、
    入力端子と、
    出力端子と、
    リセット端子と
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１の配線は、反転クロック信号が供給される機能を有し、
    前記第２の配線は、クロック信号が供給される機能を有し、
    前記第３の配線は、高電源電位が供給される機能を有し、
    前記第４の配線は、低電源電位が供給される機能を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力端子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第３のトランジスタのゲートは、前記リセット端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第４の配線と電気的に接続され、
    前記第２のインバータの出力端子は、前記出力端子と電気的に接続され、
    前記第１のトランジスタ乃至前記第３のトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
  7. 第１のトランジスタと、
    第２のトランジスタと、
    第５のトランジスタと、
    第１のインバータと、
    第２のインバータと、
    入力端子と、
    出力端子と、
    セット端子と、
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１の配線は、反転クロック信号が供給される機能を有し、
    前記第２の配線は、クロック信号が供給される機能を有し、
    前記第３の配線は、高電源電位が供給される機能を有し、
    前記第４の配線は、低電源電位が供給される機能を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力端子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２のインバータの入力端子と電気的に接続され、
    前記第５のトランジスタのゲートは、前記セット端子と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２のインバータの出力端子は、前記出力端子と電気的に接続され、
    前記第１のトランジスタ、前記第２のトランジスタ、及び前記第５のトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
JP2015207951A 2009-12-23 2015-10-22 半導体装置 Withdrawn JP2016059049A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009291587 2009-12-23
JP2009291587 2009-12-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010277575A Division JP2011151791A (ja) 2009-12-23 2010-12-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2016059049A true JP2016059049A (ja) 2016-04-21

Family

ID=44150165

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010277575A Withdrawn JP2011151791A (ja) 2009-12-23 2010-12-14 半導体装置
JP2015207951A Withdrawn JP2016059049A (ja) 2009-12-23 2015-10-22 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010277575A Withdrawn JP2011151791A (ja) 2009-12-23 2010-12-14 半導体装置

Country Status (6)

Country Link
US (2) US8624650B2 (ja)
JP (2) JP2011151791A (ja)
KR (1) KR20120115318A (ja)
CN (2) CN105429621B (ja)
TW (1) TWI556578B (ja)
WO (1) WO2011077908A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077908A1 (en) * 2009-12-23 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9257422B2 (en) * 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9058892B2 (en) * 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP6108960B2 (ja) * 2012-06-01 2017-04-05 株式会社半導体エネルギー研究所 半導体装置、処理装置
US8524511B1 (en) * 2012-08-10 2013-09-03 Headway Technologies, Inc. Method to connect a magnetic device to a CMOS transistor
JP5902590B2 (ja) * 2012-09-06 2016-04-13 株式会社半導体エネルギー研究所 半導体装置
JP6223198B2 (ja) * 2013-01-24 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20150019872A (ko) * 2013-08-16 2015-02-25 에스케이하이닉스 주식회사 시프트 레지스터
WO2015030150A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage circuit and semiconductor device
US11137854B2 (en) * 2014-07-31 2021-10-05 Lg Display Co., Ltd. Display device with shift register comprising node control circuit for Q and QB node potentials and reset circuit
US9935143B2 (en) 2015-09-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
TWI816348B (zh) * 2022-03-31 2023-09-21 友達光電股份有限公司 資料驅動器以及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59200520A (ja) * 1983-04-27 1984-11-13 Hitachi Ltd Ｃｍｏｓフリツプフロツプ回路
JPH07131299A (ja) * 1993-11-04 1995-05-19 Kawasaki Steel Corp 半導体集積回路装置
JP2000124777A (ja) * 1998-10-15 2000-04-28 Sharp Corp ラッチ回路およびフリップフロップ回路
JP2002124853A (ja) * 2000-09-04 2002-04-26 Infineon Technologies Ag エッジトリガ形ｄフリップフロップ回路
WO2007139009A1 (ja) * 2006-05-25 2007-12-06 Fuji Electric Holdings Co., Ltd. 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599018A (en) * 1968-01-25 1971-08-10 Sharp Kk Fet flip-flop circuit with diode feedback path
US3624423A (en) * 1970-06-03 1971-11-30 Rca Corp Clocked set-reset flip-flop
US3812384A (en) * 1973-05-17 1974-05-21 Rca Corp Set-reset flip-flop
US4554467A (en) * 1983-06-22 1985-11-19 Motorola, Inc. CMOS Flip-flop
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2786463B2 (ja) * 1989-01-19 1998-08-13 沖電気工業株式会社 フリップフロップ回路
JPH03187513A (ja) * 1989-12-16 1991-08-15 Mitsubishi Electric Corp ダイナミック・ラッチ回路
JPH03228296A (ja) * 1990-02-01 1991-10-09 Nec Corp 半導体集積回路装置
JP2871087B2 (ja) * 1990-11-30 1999-03-17 日本電気株式会社 フリップフロップ回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0897685A (ja) * 1994-09-22 1996-04-12 Fujitsu Ltd フリップフロップ回路
US5498988A (en) * 1994-11-25 1996-03-12 Motorola, Inc. Low power flip-flop circuit and method thereof
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09223948A (ja) * 1996-02-15 1997-08-26 Sharp Corp シフトレジスタ回路および画像表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3510507B2 (ja) * 1998-11-27 2004-03-29 Ｎｅｃマイクロシステム株式会社 ラッチ回路
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3614125B2 (ja) * 2000-10-23 2005-01-26 三星電子株式会社 Ｃｐフリップフロップ
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6501315B1 (en) 2001-12-12 2002-12-31 Xilinx, Inc. High-speed flip-flop operable at very low voltage levels with set and reset capability
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6777992B2 (en) * 2002-04-04 2004-08-17 The Regents Of The University Of Michigan Low-power CMOS flip-flop
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN100340060C (zh) 2003-08-20 2007-09-26 松下电器产业株式会社 半导体集成电路
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7183825B2 (en) * 2004-04-06 2007-02-27 Freescale Semiconductor, Inc. State retention within a data processing system
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007103620A (ja) * 2005-10-04 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびにその配線装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7723819B2 (en) * 2006-09-28 2010-05-25 Intel Corporation Granular magnetic layer with planar insulating layer
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008141013A (ja) * 2006-12-01 2008-06-19 Matsushita Electric Ind Co Ltd 半導体装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
MY163862A (en) * 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101754704B1 (ko) * 2009-11-20 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
WO2011077908A1 (en) * 2009-12-23 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59200520A (ja) * 1983-04-27 1984-11-13 Hitachi Ltd Ｃｍｏｓフリツプフロツプ回路
JPH07131299A (ja) * 1993-11-04 1995-05-19 Kawasaki Steel Corp 半導体集積回路装置
JP2000124777A (ja) * 1998-10-15 2000-04-28 Sharp Corp ラッチ回路およびフリップフロップ回路
JP2002124853A (ja) * 2000-09-04 2002-04-26 Infineon Technologies Ag エッジトリガ形ｄフリップフロップ回路
WO2007139009A1 (ja) * 2006-05-25 2007-12-06 Fuji Electric Holdings Co., Ltd. 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法

Also Published As

Publication number Publication date
US8624650B2 (en) 2014-01-07
KR20120115318A (ko) 2012-10-17
US20110148497A1 (en) 2011-06-23
JP2011151791A (ja) 2011-08-04
TW201138308A (en) 2011-11-01
TWI556578B (zh) 2016-11-01
US9059694B2 (en) 2015-06-16
US20140111262A1 (en) 2014-04-24
CN105429621B (zh) 2019-03-19
CN102652396A (zh) 2012-08-29
CN102652396B (zh) 2015-12-16
CN105429621A (zh) 2016-03-23
WO2011077908A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP2016059049A (ja) 半導体装置
JP6859408B2 (ja) 半導体装置
US11455969B2 (en) Display device and electronic device
JP6425769B2 (ja) 半導体装置の作製方法
US11081072B2 (en) Display device
JP5564452B2 (ja) 液晶表示装置
US20110114999A1 (en) Sputtering target and method for manufacturing the same, and transistor
JP2011138115A (ja) 液晶表示装置及び液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170626