JP2016058515A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016058515A
JP2016058515A JP2014183091A JP2014183091A JP2016058515A JP 2016058515 A JP2016058515 A JP 2016058515A JP 2014183091 A JP2014183091 A JP 2014183091A JP 2014183091 A JP2014183091 A JP 2014183091A JP 2016058515 A JP2016058515 A JP 2016058515A
Authority
JP
Japan
Prior art keywords
igbt
wiring
semiconductor device
parallel
igbt chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014183091A
Other languages
English (en)
Other versions
JP6413523B2 (ja
Inventor
裕章 市川
Hiroaki Ichikawa
裕章 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014183091A priority Critical patent/JP6413523B2/ja
Priority to US14/806,290 priority patent/US9722598B2/en
Priority to CN201510441642.XA priority patent/CN105406742B/zh
Priority to EP15178167.1A priority patent/EP2996233B1/en
Publication of JP2016058515A publication Critical patent/JP2016058515A/ja
Application granted granted Critical
Publication of JP6413523B2 publication Critical patent/JP6413523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/497—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode sinusoidal output voltages being obtained by combination of several voltages being out of phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】ＩＧＢＴチップの特性にばらつきがあっても、並列に接続されたＩＧＢＴチップの基準電位側の配線である補助エミッタ配線に生じる電位差を抑制する。
【解決手段】直列接続されたＩＧＢＴチップＴ１〜Ｔ４とクランプダイオードＤ９，Ｄ１０のスイッチング回路と直列接続されたＩＧＢＴチップＴ５〜Ｔ８とクランプダイオードＤ１１，Ｄ１２のスイッチング回路とを並列に接続したとき、ＩＧＢＴチップＴ１のエミッタ端子とＩＧＢＴチップＴ５のエミッタ端子とを電流容量が大きく補助エミッタ配線１よりも低抵抗を有する配線５で接続し、ＩＧＢＴチップＴ３のエミッタ端子とＩＧＢＴチップＴ７のエミッタ端子とを電流容量が大きく補助エミッタ配線３よりも低抵抗を有する配線６で接続する。これにより、スイッチング動作時におけるＩＧＢＴチップＴ１，Ｔ５またはＴ３，Ｔ７のエミッタ端子間の電位差が小さくなり、安定したゲート駆動が可能になる。
【選択図】図１

Description

本発明は半導体装置に関し、特に直列接続された複数のスイッチング素子を１つのパッケージに収容した電力変換用モジュールであって、電流容量を増やすために、直列接続された複数のスイッチング素子を並列に接続して構成される半導体装置に関する。
電力変換用の半導体装置には、高電圧、大電流、高速スイッチング動作に優れたパワースイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられることが多い。また、小型化・高性能化の要請に対し、複数のＩＧＢＴを組み合わせて複数レベルの電圧を出力することができるマルチレベルインバータ回路を構成した半導体装置が知られている（たとえば、特許文献１参照）。
図７はスイッチング素子としてＩＧＢＴを用いた一般的な１相分の３レベルインバータ回路を示す回路図、図８は電流容量を増加した３レベルインバータ回路の第１の例を示す回路図、図９は電流容量を増加した３レベルインバータ回路の第２の例を示す回路図である。
この３レベルインバータ回路は、４つのＩＧＢＴ１０１，１０２，１０３，１０４と、４つの還流ダイオード１０５，１０６，１０７，１０８と、２つのクランプダイオード１０９，１１０とを備えている。ＩＧＢＴ１０１，１０２，１０３，１０４は、それぞれ還流ダイオード１０５，１０６，１０７，１０８が逆並列に接続された別々のモジュールにより構成されている。
ＩＧＢＴ１０１，１０２，１０３，１０４は、直列に接続され、その中間の接続部は、出力端子１１１に接続されている。インバータ回路の上アームを構成するＩＧＢＴ１０１とＩＧＢＴ１０２との接続部には、クランプダイオード１０９が接続され、インバータ回路の下アームを構成するＩＧＢＴ１０３とＩＧＢＴ１０４との接続部には、クランプダイオード１１０が接続されている。クランプダイオード１０９，１１０も、モジュール化されたものが使用されている。
ＩＧＢＴ１０４のエミッタ端子には、電源の負極電位Ｎが接続され、ＩＧＢＴ１０１のコレクタ端子には、電源の正極電位Ｐが接続され、クランプダイオード１０９，１１０接続部には、電源の中間電位Ｍが接続される。
ここで、ＩＧＢＴ１０１，１０２，１０３，１０４をオン・オフ制御することにより、出力端子１１１には、正および負の側にそれぞれ３レベルの電位を有する電圧が出力される。また、ＩＧＢＴ１０１，１０２，１０３，１０４は、インバータ回路の定格出力に応じた電流容量のモジュールが用いられている。
しかし、１個のＩＧＢＴ１０１，１０２，１０３，１０４で電流容量が不足する場合、複数のＩＧＢＴを並列に接続する手法が採られている。図８の例では、インバータ回路の上アームは、ＩＧＢＴ１０１ａおよびＩＧＢＴ１０１ｂの各モジュールおよびＩＧＢＴ１０２ａおよびＩＧＢＴ１０２ｂの各モジュールをそれぞれ並列に接続したものを直列に接続して構成される。また、インバータ回路の下アームは、ＩＧＢＴ１０３ａおよびＩＧＢＴ１０３ｂの各モジュールおよびＩＧＢＴ１０４ａおよびＩＧＢＴ１０４ｂの各モジュールをそれぞれ並列に接続したものを直列に接続して構成される。
この場合、インバータ回路を構成するのに、モジュールを別々に用意して組み立てるので、配線が複雑になり、さらに、ドライブ回路は、モジュール毎に個別に用意しなければならない。
また、図９は、インバータ回路の別の例を示している。このインバータ回路では、複数のモジュールを組み合わせて構成するのではなく、複数のチップを組み合わせて一体にして１つのモジュールにしている。すなわち、このインバータ回路は、図７に示すインバータ回路のように直列接続したチップを２組用意し、これら２組を並列に接続することにより構成されている。
インバータ回路の上アームでは、直列に接続されたＩＧＢＴチップ１２１，１２２に直列に接続されたＩＧＢＴチップ１３１，１３２を並列に接続している。また、インバータ回路の下アームでは、直列に接続されたＩＧＢＴチップ１２３，１２４に直列に接続されたＩＧＢＴチップ１３３，１３４を並列に接続している。また、並列接続回路において、上アームで対応するＩＧＢＴチップ１２１，１３１およびＩＧＢＴチップ１２２，１３２は、共通のゲート端子１４１，１４２と、共通の補助エミッタ端子１５１，１５２を有している。同様に、下アームで対応するＩＧＢＴチップ１２３，１３３およびＩＧＢＴチップ１２４，１３４は、共通のゲート端子１４３，１４４と、共通の補助エミッタ端子１５３，１５４を有している。
ここで、補助エミッタ端子１５１，１５２は、ＩＧＢＴチップ１２１，１２２のエミッタ端子に接続され、さらに、補助エミッタ配線１６１，１６２によってＩＧＢＴチップ１３１，１３２のエミッタ端子に接続されている。同様に、補助エミッタ端子１５３，１５４は、ＩＧＢＴチップ１２３，１２４のエミッタ端子に接続され、さらに、補助エミッタ配線１６３，１６４によってＩＧＢＴチップ１３３，１３４のエミッタ端子に接続されている。
また、ＩＧＢＴチップ１２２，１２３の接続部は、出力配線１７１によってＩＧＢＴチップ１３２，１３３の接続部に接続され、さらに、その接続部は、出力配線１７２によって出力端子１１１に接続されている。
なお、クランプダイオード１２５は、ＩＧＢＴチップ１２１，１２２の接続部に接続され、クランプダイオード１２６は、ＩＧＢＴチップ１２３，１２４の接続部に接続されている。また、クランプダイオード１３５は、ＩＧＢＴチップ１３１，１３２の接続部に接続され、クランプダイオード１３６は、ＩＧＢＴチップ１３３，１３４の接続部に接続されている。
ここで、ＩＧＢＴチップ１２１，１３１、ＩＧＢＴチップ１２２，１３２、ＩＧＢＴチップ１２３，１３３およびＩＧＢＴチップ１２４，１３４をオン・オフ制御することにより、出力端子１１１には、正負でそれぞれ３レベルの電位を有する電圧が出力される。
特開２０００−６０１４０号公報
直列接続された回路を互いに並列に接続する構成では、対応するＩＧＢＴチップの動作にアンバランスが生じた場合、補助エミッタ配線の両端に電位差が発生し、これにより補助エミッタ配線が異常電流により破壊されるおそれがあるという問題点がある。たとえば、図９の上アームを注目したとき、４つのＩＧＢＴチップ１２１，１２２，１３１，１３２の特性がすべて同一であるとは限らず、たとえば、オン動作したときのオン抵抗がすべて相違している。ここで、たとえば、ＩＧＢＴチップ１２１，１３２のオン抵抗が低く、ＩＧＢＴチップ１２２，１３１のオン抵抗が高いとする。すると、オン抵抗の低いＩＧＢＴチップ１２１ではオン抵抗の高いＩＧＢＴチップ１３１よりも多くの電流が流れ、オン抵抗の低いＩＧＢＴチップ１３２ではオン抵抗の高いＩＧＢＴチップ１２２よりも多くの電流が流れようとする。そのため、正極電位Ｐから供給された電流は、主として、ＩＧＢＴチップ１２１、補助エミッタ配線１６１およびＩＧＢＴチップ１３２のルートを介して出力端子１１１に流れようとする。補助エミッタ配線１６１に電流が流れることによってその両端に電位差が生じると、ゲート端子１４１と補助エミッタ端子１５１との間に同一のゲート電圧が印加されているにも拘わらず、チップ上の端子間電圧がＩＧＢＴチップ１２１，１３１で異なることになる。このため、ＩＧＢＴチップ１２１，１３１は、異なる動作をすることになる。また、補助エミッタ配線１６１は、電流容量が小さいので、大電流が流れることによって焼き切れてしまう場合がある。
本発明はこのような点に鑑みてなされたものであり、ＩＧＢＴチップの特性にばらつきがあっても、並列に接続されたＩＧＢＴチップの基準電位側の配線である補助エミッタ配線に電位差が生じないようにした半導体装置を提供することを目的とする。
本発明では上記の課題を解決するために、少なくとも２つのスイッチング素子が直列に接続されていて隣接するスイッチング素子の接続部にクランプダイオードが接続されているスイッチング回路が少なくとも２つ並列に接続され、並列に接続された前記スイッチング回路間でそれぞれ同一レベルの電位を出力するように動作するスイッチング素子に同一の制御信号を印加するときの基準電位となる補助端子が基準電位配線によって接続された回路構成を有する半導体装置が提供される。この半導体装置は、並列に接続された前記スイッチング回路における対応する前記接続部を、スイッチング素子の定格電流に近い電流容量を有し、かつ前記基準電位配線よりも低抵抗を有する配線で接続したことを特徴とする。
このような半導体装置によれば、基準電位配線と並列に、電流容量が大きく低抵抗の配線を配置したことで、並列に接続されたスイッチング回路を構成するスイッチング素子の特性にばらつきがあった場合、基準電位配線に大電流が流れることがなくなる。これにより、基準電位配線に電位差が生じなくなる。
上記構成の半導体装置は、並列に接続されたスイッチング回路間で基準電位配線と並列に電流容量が大きく低抵抗の配線を配置してスイッチング動作時の電流アンバランスを抑制したことで、スイッチング損失を最小にできるという利点がある。
第１の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合の回路図である。 第１の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合のチップ配置を示す平面図である。 第２の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合の回路図である。 第２の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合のチップ配置を示す平面図である。 第３の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合の回路図である。 第４の実施の形態に係る半導体装置を５レベルインバータ回路に適用した場合の回路図である。 スイッチング素子としてＩＧＢＴを用いた一般的な１相分の３レベルインバータ回路を示す回路図である。 電流容量を増加した３レベルインバータ回路の第１の例を示す回路図である。 電流容量を増加した３レベルインバータ回路の第２の例を示す回路図である。
以下、本発明の実施の形態について、スイッチング素子としてＩＧＢＴを用いたマルチレベルインバータ回路のモジュールに適用した場合を例に図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。
図１は第１の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合の回路図、図２は第１の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合のチップ配置を示す平面図である。
この３レベルインバータ回路は、図１に示したように、それぞれ３レベルインバータを成す第１および第２のスイッチング回路を並列に接続した構成を有している。すなわち、第１のスイッチング回路では、電源の正極電位Ｐと負極電位Ｎとの間に４つのＩＧＢＴチップＴ１，Ｔ２，Ｔ３，Ｔ４が直列に接続され、各ＩＧＢＴチップＴ１，Ｔ２，Ｔ３，Ｔ４には、還流ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４が逆並列に接続されている。また、ＩＧＢＴチップＴ１，Ｔ２の接続部と電源の中間電位Ｍとの間およびＩＧＢＴチップＴ３，Ｔ４の接続部と電源の中間電位Ｍとの間には、それぞれクランプダイオードＤ９，Ｄ１０が接続されている。同様に、第２のスイッチング回路では、電源の正極電位Ｐと負極電位Ｎとの間に４つのＩＧＢＴチップＴ５，Ｔ６，Ｔ７，Ｔ８が直列に接続され、各ＩＧＢＴチップＴ５，Ｔ６，Ｔ７，Ｔ８には、還流ダイオードＤ５，Ｄ６，Ｄ７，Ｄ８が逆並列に接続されている。また、ＩＧＢＴチップＴ５，Ｔ６の接続部と電源の中間電位Ｍとの間およびＩＧＢＴチップＴ７，Ｔ８の接続部と電源の中間電位Ｍとの間には、それぞれクランプダイオードＤ１１，Ｄ１２が接続されている。
これら第１および第２のスイッチング回路において、同一レベルの電位を出力するように動作するＩＧＢＴチップＴ１，Ｔ５、ＩＧＢＴチップＴ２，Ｔ６、ＩＧＢＴチップＴ３，Ｔ７およびＩＧＢＴチップＴ４，Ｔ８は、制御信号を印加する端子を共通にしている。すなわち、上アームの高電位側のＩＧＢＴチップＴ１，Ｔ５は、ゲート端子が共通のゲート端子Ｔ１Ｇに接続されている。ゲート端子Ｔ１Ｇに対して基準電位となる共通の補助エミッタ端子Ｔ１Ｅは、ＩＧＢＴチップＴ１のエミッタ端子に接続され、さらに、補助エミッタ配線１を介してＩＧＢＴチップＴ５のエミッタ端子に接続されている。
上アームの低電位側のＩＧＢＴチップＴ２，Ｔ６は、ゲート端子が共通のゲート端子Ｔ２Ｇに接続されている。共通の補助エミッタ端子Ｔ２Ｅは、ＩＧＢＴチップＴ２のエミッタ端子に接続され、さらに、補助エミッタ配線２を介してＩＧＢＴチップＴ６のエミッタ端子に接続されている。
下アームの高電位側のＩＧＢＴチップＴ３，Ｔ７は、ゲート端子が共通のゲート端子Ｔ３Ｇに接続されている。共通の補助エミッタ端子Ｔ３Ｅは、ＩＧＢＴチップＴ３のエミッタ端子に接続され、さらに、補助エミッタ配線３を介してＩＧＢＴチップＴ７のエミッタ端子に接続されている。
下アームの低電位側のＩＧＢＴチップＴ４，Ｔ８は、ゲート端子が共通のゲート端子Ｔ４Ｇに接続されている。共通の補助エミッタ端子Ｔ４Ｅは、ＩＧＢＴチップＴ４のエミッタ端子に接続され、さらに、補助エミッタ配線４を介してＩＧＢＴチップＴ８のエミッタ端子に接続されている。
さらに、上アームの高電位側のＩＧＢＴチップＴ１，Ｔ５は、それぞれエミッタ端子同士をＩＧＢＴチップＴ１，Ｔ５の定格電流に近い電流容量を有し、かつ補助エミッタ配線１よりも低抵抗を有する配線５で接続している。同様に、下アームの高電位側のＩＧＢＴチップＴ３，Ｔ７は、それぞれエミッタ端子同士をＩＧＢＴチップＴ３，Ｔ７の定格電流に近い電流容量を有し、かつ補助エミッタ配線３よりも低抵抗を有する配線６で接続している。なお、ＩＧＢＴチップＴ２，Ｔ３の接続部は、出力配線７によってＩＧＢＴチップＴ６，Ｔ７の接続部に接続され、さらに、その接続部は、出力配線８によってたとえば、Ｕ相用の出力端子Ｕに接続されている。
また、これらのＩＧＢＴチップＴ１〜Ｔ８、還流ダイオードＤ１〜Ｄ８およびクランプダイオードＤ９〜Ｄ１２は、図２に示したように、１つのパッケージに収容されて３レベルインバータ回路のモジュールを構成している。
このモジュールにおいて、第１のスイッチング回路の上アームは、１つの絶縁基板１１上に搭載されている。すなわち、絶縁基板１１上には、ＩＧＢＴチップＴ１，Ｔ２、還流ダイオードＤ１，Ｄ２およびクランプダイオードＤ９が搭載されている。ＩＧＢＴチップＴ１，Ｔ２のゲート端子Ｔ１Ｇ，Ｔ２Ｇは、それぞれゲート配線１５，１６に接続され、補助エミッタ端子Ｔ１Ｅ，Ｔ２Ｅは、それぞれ補助エミッタ配線１，２に接続されている。
第２のスイッチング回路の上アームのＩＧＢＴチップＴ５，Ｔ６、還流ダイオードＤ５，Ｄ６およびクランプダイオードＤ１１は、１つの絶縁基板１２上に搭載されている。ＩＧＢＴチップＴ５，Ｔ６のゲート端子は、それぞれゲート配線１５，１６に接続され、補助エミッタ端子は、それぞれ補助エミッタ配線１，２に接続されている。なお、絶縁基板１１，１２におけるゲート配線１５は、ゲート配線１５の一部を構成するボンディングワイヤによって相互に接続され、ゲート配線１６は、ゲート配線１６の一部を構成するボンディングワイヤによって相互に接続されている。また、絶縁基板１１，１２における補助エミッタ配線１は、補助エミッタ配線１の一部を構成するボンディングワイヤによって相互に接続され、補助エミッタ配線２は、補助エミッタ配線２の一部を構成するボンディングワイヤによって相互に接続されている。
そして、ＩＧＢＴチップＴ１のエミッタ端子がボンディングワイヤによって接続された回路パターンは、ＩＧＢＴチップＴ５のエミッタ端子がボンディングワイヤによって接続された回路パターンに図１の配線５に相当するボンディングワイヤによって接続されている。このボンディングワイヤは、ＩＧＢＴチップＴ１，Ｔ５の定格電流に近い電流容量を有し、かつ補助エミッタ配線１よりも低抵抗を有している。そのため、図では、１本しか示していないボンディングワイヤは、それらの条件に合うように必要数の本数が並列に設けられる。これにより、上アームのＩＧＢＴチップＴ１，Ｔ２，Ｔ５，Ｔ６がスイッチング動作をした場合にアンバランス動作があったとしても、アンバランスによる電流が補助エミッタ配線１に流れることがなく、配線５に相当するボンディングワイヤを流れるようになる。このため、補助エミッタ配線１には電位差が生じることがなく、ＩＧＢＴチップＴ１，Ｔ５は、ほぼ同条件でドライブされることになる。よって、ＩＧＢＴチップＴ５の発生損失は、ＩＧＢＴチップＴ１の発生損失に比べて大きくなることがない。
第１のスイッチング回路の下アームのＩＧＢＴチップＴ３，Ｔ４、還流ダイオードＤ３，Ｄ４およびクランプダイオードＤ１０は、１つの絶縁基板１３上に搭載されている。ＩＧＢＴチップＴ３，Ｔ４のゲート端子Ｔ３Ｇ，Ｔ４Ｇは、それぞれゲート配線１７，１８に接続され、補助エミッタ端子Ｔ３Ｅ，Ｔ４Ｅは、それぞれ補助エミッタ配線３，４に接続されている。
第２のスイッチング回路の下アームのＩＧＢＴチップＴ７，Ｔ８、還流ダイオードＤ７，Ｄ８およびクランプダイオードＤ１２は、１つの絶縁基板１４上に搭載されている。ＩＧＢＴチップＴ７，Ｔ８のゲート端子は、それぞれゲート配線１７，１８に接続され、補助エミッタ端子は、それぞれ補助エミッタ配線３，４に接続されている。なお、絶縁基板１３，１４におけるゲート配線１７は、ゲート配線１７の一部を構成するボンディングワイヤによって相互に接続され、ゲート配線１８は、ゲート配線１８の一部を構成するボンディングワイヤによって相互に接続されている。また、絶縁基板１３，１４における補助エミッタ配線３は、補助エミッタ配線３の一部を構成するボンディングワイヤによって相互に接続され、補助エミッタ配線４は、補助エミッタ配線４の一部を構成するボンディングワイヤによって相互に接続されている。
そして、ＩＧＢＴチップＴ３のエミッタ端子がボンディングワイヤによって接続された回路パターンは、ＩＧＢＴチップＴ７のエミッタ端子がボンディングワイヤによって接続された回路パターンに図１の配線６に相当するボンディングワイヤによって接続されている。このボンディングワイヤは、ＩＧＢＴチップＴ３，Ｔ７の定格電流に近い電流容量を有し、かつ補助エミッタ配線３よりも低抵抗を有している。そのため、図では、１本しか示していないボンディングワイヤは、それらの条件に合うように必要数の本数が並列に設けられる。これにより、下アームのＩＧＢＴチップＴ３，Ｔ４，Ｔ７，Ｔ８がスイッチング動作をした場合にアンバランス動作があったとしても、アンバランスによる電流が補助エミッタ配線３に流れることがなく、配線６に相当するボンディングワイヤを流れるようになる。補助エミッタ配線３に電位差が生じることがないため、ＩＧＢＴチップＴ７は、ゲート電圧がその電位差の分だけ低下することもなく、ＩＧＢＴチップＴ３とほぼ同条件でドライブされるので、スイッチング動作時の損失を低減することができる。
なお、図１に示された回路において、出力端子Ｕに接続される出力配線７，８は、このモジュールの外部に配置されたバスバーによって構成されているので、この図２には示されていない。
ここで、ＩＧＢＴチップＴ１，Ｔ５の補助エミッタ配線１およびＩＧＢＴチップＴ３，Ｔ７の補助エミッタ配線３の電位差をゲート駆動に影響のないレベルまで低減する手段として、配線５，６を設けてエミッタ間の抵抗値を低減している。このとき、配線５，６の抵抗値は、０．１オーム以下にすることが望ましい。すなわち、現状では、１チップで作ることのできるＩＧＢＴは、製造プロセスおよびコスト的な面から、定格電流が１００〜１５０アンペア程度であり、それ以上の電流を流すインバータ回路の場合には、複数のチップを並列に接続して構成される。ここで、ＩＧＢＴをドライブするときのゲート電圧は、１５ボルト程度であるが、並列接続されたＩＧＢＴ間で、ゲート電圧の電位差が１ボルトもあると、並列接続されたＩＧＢＴの並列動作は、できなくなる。また、並列接続されたＩＧＢＴをたとえば１００アンペアの電流が流れると想定した場合、その電流は、それぞれ分流して流れるが、その場合、並列接続されたＩＧＢＴのエミッタ間を流れる電流は、最大１０アンペアになることもある。このとき、エミッタ間の電位差が１ボルトを超えてはいけないので、配線５，６の抵抗値は、０．１オーム以下にすればよいことになる。現実には、配線５，６の抵抗値は、０．１オームよりも２桁程度小さな値にして、補助エミッタ配線１，３の抵抗値よりも十分小さくしているので、エミッタ間の電位差もゲート駆動に影響のない程度まで十分小さくなっている。これにより、並列接続されたＩＧＢＴは、安定したゲート駆動が実現され、スイッチング損失を低減することができる。
図３は第２の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合の回路図、図４は第２の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合のチップ配置を示す平面図である。なお、図３および図４において、図１および図２に示した構成要素と同じまたは同等の構成要素については、同じ符号を付してある。
この第２の実施の形態に係る半導体装置の３レベルインバータ回路は、第１の実施の形態に係る半導体装置の３レベルインバータ回路と比較して、並列接続されたＩＧＢＴチップＴ１，Ｔ５およびＴ３，Ｔ７のエミッタ間に設置される配線５，６の設置位置を変更している。すなわち、図３に示した第２の実施の形態に係る半導体装置の３レベルインバータ回路では、図１の回路の補助エミッタ配線１，３を、電流容量が大きく、補助エミッタ配線１，３よりも低抵抗の配線５，６によって置き換えている。
このため、図４に示すモジュールでは、配線５は、絶縁基板１１，１２にて補助エミッタ端子Ｔ１Ｅが接続される回路パターンとその間を接続するボンディングワイヤとによって構成される。また、配線６は、絶縁基板１３，１４にて補助エミッタ端子Ｔ３Ｅが接続される回路パターンとその間を接続するボンディングワイヤとによって構成される。
この３レベルインバータ回路においても、上アームのＩＧＢＴチップＴ１，Ｔ２，Ｔ５，Ｔ６および下アームのＩＧＢＴチップＴ３，Ｔ４，Ｔ７，Ｔ８の特性がばらついても、スイッチング動作時のアンバランスによる電流は、配線５，６を流れることになる。また、この配線５，６に電流が流れても、その電圧降下が小さいため、ＩＧＢＴチップＴ５，Ｔ７のゲート電圧が安定し、その結果、ＩＧＢＴチップＴ５，Ｔ７のスイッチング損失を低減することができる。
図５は第３の実施の形態に係る半導体装置を３レベルインバータ回路に適用した場合の回路図である。なお、図５において、図１に示した構成要素と同じまたは同等の構成要素については、同じ符号を付してある。
この第３の実施の形態に係る半導体装置の３レベルインバータ回路は、第１の実施の形態に係る半導体装置の３レベルインバータ回路がスイッチング回路を２つ並列に接続しているのに対し、３つ並列に接続している点で異なる。
すなわち、この３レベルインバータ回路は、それぞれ３レベルインバータを成す第１、第２および第３のスイッチング回路を並列に接続した構成を有している。ここで、第１のスイッチング回路は、直列に接続された４つのＩＧＢＴチップＴ１，Ｔ２，Ｔ３，Ｔ４と、還流ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４と、クランプダイオードＤ９，Ｄ１０とを有している。第２のスイッチング回路は、直列に接続された４つのＩＧＢＴチップＴ５，Ｔ６，Ｔ７，Ｔ８と、還流ダイオードＤ５，Ｄ６，Ｄ７，Ｄ８と、クランプダイオードＤ１１，Ｄ１２とを有している。第３のスイッチング回路は、直列に接続された４つのＩＧＢＴチップＴ１３，Ｔ１４，Ｔ１５，Ｔ１６と、還流ダイオードＤ１３，Ｄ１４，Ｄ１５，Ｄ１６と、クランプダイオードＤ１７，Ｄ１８とを有している。
このように、第１、第２および第３のスイッチング回路を並列に接続した３レベルインバータ回路においても、ＩＧＢＴチップＴ１，Ｔ５，Ｔ１３のエミッタ端子間は、補助エミッタ配線１によって接続されている。さらに、その補助エミッタ配線１は、配線５が並列に接続されて、補助エミッタ配線１の電流容量の増加および抵抗値の低減を実現している。同様に、この３レベルインバータ回路では、ＩＧＢＴチップＴ３，Ｔ７，Ｔ１５のエミッタ端子間は、補助エミッタ配線３によって接続されている。さらに、その補助エミッタ配線３は、配線６が並列に接続されていて、補助エミッタ配線３の電流容量の増加および抵抗値の低減を実現している。
なお、この第３の実施の形態に係る半導体装置では、３つのスイッチング回路を並列に接続した場合を例示しているが、４つ以上のスイッチング回路を並列に接続した構成においても、同様に補助エミッタ配線１，３に並列に配線５，６が接続される。また、第２の実施の形態に係る半導体装置のように、補助エミッタ配線１，３を配線５，６で構成してもよい。
図６は第４の実施の形態に係る半導体装置を５レベルインバータ回路に適用した場合の回路図である。なお、図６において、図１に示した構成要素と同じまたは同等の構成要素については、同じ符号を付してある。
この第４の実施の形態に係る半導体装置の５レベルインバータ回路は、それぞれ５レベルインバータを成す第１および第２のスイッチング回路を並列に接続した構成を有している。ここで、第１のスイッチング回路は、直列に接続された８つのＩＧＢＴチップＴ２１〜Ｔ２８と、還流ダイオードＤ２１〜Ｄ２８と、クランプダイオードＤ３７〜Ｄ４２とを有している。第２のスイッチング回路は、直列に接続された８つのＩＧＢＴチップＴ２９〜Ｔ３６と、還流ダイオードＤ２９〜Ｄ３６と、クランプダイオードＤ４３〜Ｄ４８とを有している。
クランプダイオードＤ３７，Ｄ３８およびＤ４３，Ｄ４４の接続点は、中間電位Ｍａに接続されている。クランプダイオードＤ３９，Ｄ４０およびＤ４５，Ｄ４６の接続点は、中間電位Ｍｂに接続されている。クランプダイオードＤ４１，Ｄ４２およびＤ４７，Ｄ４８の接続点は、中間電位Ｍｃに接続されている。出力端子Ｕは、ＩＧＢＴチップＴ２４，Ｔ２５の接続点およびＩＧＢＴチップＴ３２，Ｔ３３の接続点に接続されている。
この５レベルインバータ回路においても、ＩＧＢＴチップＴ２１，Ｔ２９のエミッタ端子間、ＩＧＢＴチップＴ２２，Ｔ３０のエミッタ端子間およびＩＧＢＴチップＴ２３，Ｔ３１のエミッタ端子間は、それぞれ配線５ａ，５ｂ，５ｃによって接続されている。また、ＩＧＢＴチップＴ２５，Ｔ３３のエミッタ端子間、ＩＧＢＴチップＴ２６，Ｔ３４のエミッタ端子間およびＩＧＢＴチップＴ２７，Ｔ３５のエミッタ端子間は、それぞれ配線６ａ，６ｂ，６ｃによって接続されている。
この５レベルインバータ回路は、直列に接続された接続部のうちクランプダイオードＤ３７〜Ｄ４８が接続されている接続部同士を配線５ａ，５ｂ，５ｃ，６ａ，６ｂ，６ｃで接続したことにより補助エミッタ配線の電流容量の増加および抵抗値の低減を実現している。
なお、この第４の実施の形態に係る半導体装置では、５レベルインバータ回路の場合を例示したが、３レベルまたは７レベル以上のマルチレベルインバータ回路においても、同じように配線５ａ，５ｂ，５ｃ，６ａ，６ｂ，６ｃに相当する配線を設けることができる。また、第２の実施の形態に係る半導体装置のように、補助エミッタ配線を配線５ａ，５ｂ，５ｃ，６ａ，６ｂ，６ｃで構成してもよい。
また、スイッチング素子についても、ＩＧＢＴを、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＳｉＣ（Silicon Carbide）のＭＯＳＦＥＴまたはＳｉＣのＩＧＢＴに置き換えて構成してもよい。
１，２，３，４ 補助エミッタ配線
５，５ａ，５ｂ，５ｃ，６，６ａ，６ｂ，６ｃ 配線
７，８ 出力配線
１１，１２，１３，１４ 絶縁基板
１５，１６，１７，１８ ゲート配線
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４，Ｄ２５，Ｄ２６，Ｄ２７，Ｄ２８，Ｄ２９，Ｄ３０，Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４，Ｄ３５，Ｄ３６ 還流ダイオード
Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２，Ｄ１７，Ｄ１８，Ｄ３７，Ｄ３８，Ｄ３９，Ｄ４０，Ｄ４１，Ｄ４２，Ｄ４３，Ｄ４４，Ｄ４５，Ｄ４６，Ｄ４７，Ｄ４８ クランプダイオード
Ｍ，Ｍａ，Ｍｂ，Ｍｃ 中間電位
Ｎ 負極電位
Ｐ 正極電位
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ１３，Ｔ１４，Ｔ１５，Ｔ１６，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ２４，Ｔ２５，Ｔ２６，Ｔ２７，Ｔ２８，Ｔ２９，Ｔ３０，Ｔ３１，Ｔ３２，Ｔ３３，Ｔ３４，Ｔ３５，Ｔ３６ ＩＧＢＴチップ
Ｔ１Ｅ，Ｔ２Ｅ，Ｔ３Ｅ，Ｔ４Ｅ 補助エミッタ端子
Ｔ１Ｇ，Ｔ２Ｇ，Ｔ３Ｇ，Ｔ４Ｇ ゲート端子
Ｕ 出力端子

Claims (6)

  1. 少なくとも２つのスイッチング素子が直列に接続されていて隣接するスイッチング素子の接続部にクランプダイオードが接続されているスイッチング回路が少なくとも２つ並列に接続され、並列に接続された前記スイッチング回路間でそれぞれ同一レベルの電位を出力するように動作するスイッチング素子に同一の制御信号を印加するときの基準電位となる補助端子が基準電位配線によって接続された回路構成を有する半導体装置であって、
    並列に接続された前記スイッチング回路における対応する前記接続部を、スイッチング素子の定格電流に近い電流容量を有し、かつ前記基準電位配線よりも低抵抗を有する配線で接続したことを特徴とする半導体装置。
  2. 前記スイッチング回路は、それぞれ独立した絶縁基板に形成された回路パターンに搭載され、前記配線は、隣接配置された前記絶縁基板上にて前記接続部を形成している前記回路パターン同士を接続したことを特徴とする請求項１記載の半導体装置。
  3. スイッチング素子は、ＩＧＢＴチップであり、前記配線は、直列に接続された高電位側の前記ＩＧＢＴチップのエミッタ端子間に接続されていることを特徴とする請求項１記載の半導体装置。
  4. 少なくとも２つのＩＧＢＴチップが直列に接続されていて隣接するＩＧＢＴチップの接続部にクランプダイオードが接続されているスイッチング回路が少なくとも２つ並列に接続され、並列に接続された前記スイッチング回路間でそれぞれ同一レベルの電位を出力するように動作するＩＧＢＴチップの補助エミッタ端子が基準電位配線によって接続された回路構成を有する半導体装置であって、
    並列に接続された前記スイッチング回路における対応する前記接続部を、ＩＧＢＴチップの定格電流に近い電流容量を有し、かつ前記基準電位配線よりも低抵抗を有する配線で接続したことを特徴とする半導体装置。
  5. 少なくとも２つのＩＧＢＴチップが直列に接続されていて隣接するＩＧＢＴチップの接続部にクランプダイオードが接続されているスイッチング回路が少なくとも２つ並列に接続された回路構成を有する半導体装置であって、
    並列に接続された前記スイッチング回路においてそれぞれ直列に接続された高電位側のＩＧＢＴチップの補助エミッタ端子同士を接続している補助エミッタ配線を、ＩＧＢＴチップの定格電流に近い電流容量を有する配線で構成したことを特徴とする半導体装置。
  6. 前記配線は、０．１オーム以下の抵抗値を有していることを特徴とする請求項１，４または５に記載の半導体装置。
JP2014183091A 2014-09-09 2014-09-09 半導体装置 Active JP6413523B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014183091A JP6413523B2 (ja) 2014-09-09 2014-09-09 半導体装置
US14/806,290 US9722598B2 (en) 2014-09-09 2015-07-22 Semiconductor device
CN201510441642.XA CN105406742B (zh) 2014-09-09 2015-07-24 半导体装置
EP15178167.1A EP2996233B1 (en) 2014-09-09 2015-07-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014183091A JP6413523B2 (ja) 2014-09-09 2014-09-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2016058515A true JP2016058515A (ja) 2016-04-21
JP6413523B2 JP6413523B2 (ja) 2018-10-31

Family

ID=53724048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014183091A Active JP6413523B2 (ja) 2014-09-09 2014-09-09 半導体装置

Country Status (4)

Country Link
US (1) US9722598B2 (ja)
EP (1) EP2996233B1 (ja)
JP (1) JP6413523B2 (ja)
CN (1) CN105406742B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113828A (ja) * 2017-01-13 2018-07-19 株式会社デンソー 電力変換装置、及びその製造方法
JP2020039221A (ja) * 2018-09-04 2020-03-12 株式会社日立製作所 電力変換装置及び電気車
JP2020054058A (ja) * 2018-09-25 2020-04-02 パナソニックＩｐマネジメント株式会社 半導体装置及びデバイス
JP2020137135A (ja) * 2019-02-12 2020-08-31 パナソニックＩｐマネジメント株式会社 電力変換装置
US11171122B2 (en) 2018-09-14 2021-11-09 Fuji Electric Co., Ltd. Semiconductor device
US11335660B2 (en) 2020-03-06 2022-05-17 Fuji Electric Co., Ltd. Semiconductor module

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106059269B (zh) * 2016-06-22 2018-10-30 杭州飞仕得科技有限公司 一种适用于igbt多并联的驱动电路
CN106129107B (zh) * 2016-07-01 2019-07-09 电子科技大学 半导体结构、半导体组件及功率半导体器件
FR3073689B1 (fr) * 2017-11-10 2020-07-24 Commissariat Energie Atomique Module de commutation pour onduleur ou redresseur de tension
DE102019112935B4 (de) 2019-05-16 2021-04-29 Danfoss Silicon Power Gmbh Halbleitermodul
DE102019112936A1 (de) 2019-05-16 2020-11-19 Danfoss Silicon Power Gmbh Halbleitermodul
JP7138596B2 (ja) * 2019-05-21 2022-09-16 三菱電機株式会社 半導体装置
DE102019114040A1 (de) * 2019-05-26 2020-11-26 Danfoss Silicon Power Gmbh Dreistufiges Leistungsmodul
CN112398322B (zh) * 2019-08-16 2022-09-23 南京南瑞继保电气有限公司 可直串式模块、换流链、换流器及控制方法
US11587853B2 (en) 2019-09-03 2023-02-21 Mediatek Inc. Semiconductor devices having a serial power system
EP3890179A1 (en) * 2020-04-02 2021-10-06 Siemens Aktiengesellschaft Power converter
CN113114061B (zh) * 2021-03-26 2022-06-24 台达电子企业管理（上海）有限公司 变换器及抑制变换器的环流干扰的方法
NL2033773B1 (en) * 2022-12-21 2024-06-27 Lightyear Ipco B V Multi-level multi-step power converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108649U (ja) * 1986-12-27 1988-07-13
JP2006216730A (ja) * 2005-02-03 2006-08-17 Fuji Electric Holdings Co Ltd 電力用半導体モジュール
JP2006280191A (ja) * 1998-04-28 2006-10-12 Hitachi Ltd 電力変換器の主回路構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2190919C2 (ru) * 1998-04-28 2002-10-10 Хитачи, Лтд. Силовая цепь электрического силового преобразователя
JP3383588B2 (ja) * 1998-08-04 2003-03-04 株式会社東芝 電力変換装置
JP2004187360A (ja) * 2002-11-29 2004-07-02 Toshiba Corp 電圧駆動型スイッチング素子のゲ−ト駆動回路および半導体モジュ−ル
JP4582629B2 (ja) 2004-11-30 2010-11-17 東芝三菱電機産業システム株式会社 ３レベルインバータ装置
DE102008042693B4 (de) * 2008-10-08 2015-10-08 Semikron Elektronik Gmbh & Co. Kg Verfahren zum Betreiben einer Stromrichter-Schaltung mit Spannungserhöhung
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
JP5637944B2 (ja) * 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
CN103001573B (zh) * 2011-09-13 2016-03-23 台达电子企业管理（上海）有限公司 中压变频驱动系统
JP2013236460A (ja) * 2012-05-09 2013-11-21 Mitsubishi Electric Corp ３レベルインバータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108649U (ja) * 1986-12-27 1988-07-13
JP2006280191A (ja) * 1998-04-28 2006-10-12 Hitachi Ltd 電力変換器の主回路構造
JP2006216730A (ja) * 2005-02-03 2006-08-17 Fuji Electric Holdings Co Ltd 電力用半導体モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113828A (ja) * 2017-01-13 2018-07-19 株式会社デンソー 電力変換装置、及びその製造方法
JP2020039221A (ja) * 2018-09-04 2020-03-12 株式会社日立製作所 電力変換装置及び電気車
US11171122B2 (en) 2018-09-14 2021-11-09 Fuji Electric Co., Ltd. Semiconductor device
JP2020054058A (ja) * 2018-09-25 2020-04-02 パナソニックＩｐマネジメント株式会社 半導体装置及びデバイス
JP7054791B2 (ja) 2018-09-25 2022-04-15 パナソニックＩｐマネジメント株式会社 半導体装置及びデバイス
JP2020137135A (ja) * 2019-02-12 2020-08-31 パナソニックＩｐマネジメント株式会社 電力変換装置
US11335660B2 (en) 2020-03-06 2022-05-17 Fuji Electric Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
EP2996233B1 (en) 2023-03-29
EP2996233A1 (en) 2016-03-16
JP6413523B2 (ja) 2018-10-31
CN105406742B (zh) 2019-05-10
US20160072499A1 (en) 2016-03-10
CN105406742A (zh) 2016-03-16
US9722598B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6413523B2 (ja) 半導体装置
EP2590212B1 (en) Power semiconductor module, electricity transformer device, and railway car
CN107851661B (zh) 功率转换器的物理拓扑结构
US20070183177A1 (en) Traction converter having a line-side four-quadrant controller, and method therefor
JP2008193839A (ja) 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置
JP6457800B2 (ja) 電力変換装置およびこれを備えた鉄道車両
JP6196853B2 (ja) ３レベルコンバータハーフブリッジ
CN109417354B (zh) 三电平逆变器
JP6136011B2 (ja) 半導体装置、および電力変換装置
CN110022078B (zh) 电力变换装置
JP2014217270A (ja) ３レベル電力変換装置用ハーフブリッジ
CN110198128B (zh) 3电平i型逆变器及半导体模块
WO2017202749A1 (en) Converter arrangement
CN107710580B (zh) 用于转换器的快速开关的电路装置
JP2006271042A (ja) マルチレベルインバータ
JPWO2006075388A1 (ja) インバータ装置
JP2009148077A (ja) 電圧駆動型半導体モジュール及びこれを用いた電力変換器
CN109121456B (zh) 多级电力转换装置
JP2012170268A (ja) 半導体スイッチ
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6265271B6 (ja) 半導体装置
JP2017169344A (ja) 電力変換装置
JP2006158107A (ja) ３レベルインバータ装置
JP2015156795A (ja) 半導体スイッチ回路および電力変換装置
JP2021191156A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180917

R150 Certificate of patent or registration of utility model

Ref document number: 6413523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250