JP2021191156A - 電力変換装置 - Google Patents

Abstract

【課題】 電力変換装置において、浮遊インダクタンスの発生するノイズによってスイッチング素子が破壊されるのを回避する。【解決手段】 高電位ノードＰと出力ノードＯＴとの間に接続された第１のスイッチ部１１と、低電位ノードＮと出力ノードＯＴとの間に接続された第２のスイッチ部１２と、中間電位ノードＭと出力ノードＯＴとの間に接続された第３のスイッチ部１３とを有する主回路１０を有する。第１のスイッチ部１１および第２のスイッチ部１２の各々は、互いに逆並列接続されたトランジスタＴ１（Ｔ２）および還流ダイオードＤ１（Ｄ２）を含み、還流ダイオードＤ１（Ｄ２）は、ＳｉＣダイオードまたはショットキーバリアダイオードである。【選択図】図１

Description

本発明は、インバータ等の電力変換装置に関する。

電力変換装置の一形態として３レベルインバータがある。この３レベルインバータは、高電位ノードと出力ノードとの間に接続された第１のスイッチ部と、低電位ノードと出力ノードとの間に接続された第２のスイッチ部と、高電位ノードおよび低電位ノードの中間の電位を有する中間電位ノードと出力ノードとの間に接続された第３のスイッチ部とを有する。３レベルインバータでは、第１〜第３のスイッチ部のスイッチングを行うことにより、高電位ノード、低電位ノードまたは中間電位ノードのいずれかを出力ノードに接続し、出力ノードから交流電圧を出力する。特許文献１では、第１〜第３のスイッチ部を構成する複数のスイッチング素子を複数のパッケージに分けて収め、回路の小規模化を図っている。

特開２０１３−２１５０４２号公報

上述した３レベルインバータを構成する各スイッチング素子を、第１のスイッチ部および第２のスイッチ部の組と第３のスイッチ部の組とに分け、各組を２個のパッケージに収めると、小規模な３レベルインバータを構成することが可能である。しかし、このような構成にすると、第１のスイッチ部と第２のスイッチ部との共通接続ノード（すなわち、出力ノード）と、第３のスイッチ部とを結ぶ配線が長くなることにより配線の浮遊インダクタンスが大きくなる。そして、この浮遊インダクタンスの発生するサージ電圧が３レベルインバータを構成するスイッチング素子の定格電圧を越えると半導体スイッチング素子が破壊に至る可能性がある。なお、この問題については、説明の重複を避けるため、本発明の実施形態の説明において、その詳細を明らかにする。

この発明は以上に説明した課題に鑑みてなされたものであり、３レベルインバータ等の電力変換装置において、浮遊インダクタンスの発生するサージ電圧によってスイッチング素子が破壊されるのを回避することを目的とする。

この発明の一態様である電力変換装置は、高電位ノードと出力ノードとの間に接続された第１のスイッチ部と、前記高電位ノードより電位が低い低電位ノードと前記出力ノードとの間に接続された第２のスイッチ部と、前記高電位ノードの電位と前記低電位ノードの電位の中間の電位を有する中間電位ノードと前記出力ノードとの間に接続された第３のスイッチ部とを有する主回路を備え、前記第１のスイッチ部、前記第２のスイッチ部および前記第３のスイッチ部のスイッチングを行うことにより、前記高電位ノードからの第１の電圧、前記低電位ノードからの第２の電圧または前記中間電位ノードからの第３の電圧を選択して出力する電力変換装置において、前記第１のスイッチ部および前記第２のスイッチ部の各々は、互いに逆並列接続されたトランジスタおよび還流ダイオードを含み、前記第１のスイッチ部および前記第２のスイッチ部における還流ダイオードがＳｉＣダイオードである。他の好ましい態様では、Ｓｉｃダイオードに代えて、ショットキーバリアダイオードが用いられる。

この発明において、第１および第２のスイッチ部の一方のスイッチ部がＯＮからＯＦＦに転じると、サージ電圧により他方のスイッチ部の環流ダイオードが短時間ＯＮとなる。その際、還流ダイオードに逆回復が発生すると、サージ電圧が大きなものとなって、電力変換装置を構成する素子を破壊に至らしめる可能性がある。この発明では、第１のスイッチ部および第２のスイッチ部の環流ダイオードがＳｉＣダイオードまたはショットキーバリアダイオードにより構成されている。従って、第１および第２のスイッチ部の一方のスイッチ部がＯＮからＯＦＦに転じる際、他方のスイッチ部の環流ダイオードに逆回復が発生し難い。従って、電力変換装置の素子の破壊を回避することができる。

３レベルインバータの主回路の構成例を示す回路図である。 同主回路を構成するスイッチング素子のモジュールを示す図である。 同主回路のスイッチング動作を説明する図である。 同主回路のスイッチング動作を説明する図である。 同主回路の各部の電圧波形および電流波形を示す図である。

以下、図面を参照しつつ本発明の実施形態について説明する。
図１は電力変換装置の一種である３レベルインバータの主回路１０の構成例を示す回路図である。この３レベルインバータは、３相交流電圧を出力する３相インバータであるが、図面が煩雑になるのを防ぐため、図１には１相分の主回路が示されている。

図１に示すように、主回路１０は、直流電圧Ｖｄｃを出力する電源モジュールＭ３と、同じく直流電圧Ｖｄｃを出力する電源モジュールＭ４とを直列接続してなる直流電源を有する。ここで、電源モジュールＭ３の正極が高電位ノードＰ、電源モジュールＭ４の負極が低電位ノードＮ、電源モジュールＭ３の負極と電源モジュールＭ４の正極との接続点が中間電位ノードＭとなっている。すなわち、低電位ノードＮは、高電位ノードＰより電位が低いノードであり、中間電位ノードＭは、高電位ノードＰと低電位ノードＮの中間の電位を有するノードである。

主回路１０は、第１のスイッチ部１１と、第２のスイッチ部１２と、第３のスイッチ部１３とを有する。第１のスイッチ部１１は、高電位ノードＰと主回路１０の出力ノードＯＴとの間に接続されている。第２のスイッチ部１２は、負電位ノードＮと主回路１０の出力ノードＯＴとの間に接続されている。第３のスイッチ部１３は、中間電位ノードＭと主回路１０の出力ノードＯＴとの間に接続されている。

第１のスイッチ部１１は、トランジスタＴ１を有し、第２のスイッチ部１２は、トランジスタＴ２を有し、第３のスイッチ部１３は、トランジスタＴ３およびＴ４を有する。これらのトランジスタＴ１〜Ｔ４は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）である。

第１のスイッチ部１１では、トランジスタＴ１に還流ダイオードＤ１が逆並列接続されている。具体的には、トランジスタＴ１のコレクタと還流ダイオードＤ１のカソードがノード２１１に共通接続され、トランジスタＴ１のエミッタと還流ダイオードＤ１のアノードが出力ノードＯＴに共通接続されている。また、第２のスイッチ部１２では、トランジスタＴ２に還流ダイオードＤ２が逆並列接続されている。具体的には、トランジスタＴ２のコレクタと還流ダイオードＤ２のカソードが出力ノードＯＴに共通接続され、トランジスタＴ２のエミッタと還流ダイオードＤ２のアノードがノード２１２に共通接続されている。そして、第３のスイッチ部１３では、トランジスタＴ３のコレクタとトランジスタＴ４のエミッタがノード２２２に共通接続され、トランジスタＴ４のコレクタとトランジスタＴ３のエミッタがノード２２１に共通接続されている。

主回路１０では、第１のスイッチ部１１のトランジスタＴ１をＯＮ、他のトランジスタＴ２〜Ｔ４を全てＯＦＦとすることにより、高電位ノードＰからの第１の電圧を出力ノードＯＴに出力する。また、第２のスイッチ部１２のトランジスタＴ２をＯＮ、他のトランジスタＴ１、Ｔ３およびＴ４を全てＯＦＦとすることにより、低電位ノードＮからの第２の電圧を出力ノードＯＴに出力する。また、第３のスイッチ部１２のトランジスタＴ３およびＴ４をＯＮ、他のトランジスタＴ１およびＴ２を全てＯＦＦとすることにより、中間電位ノードＭからの第３の電圧を出力ノードＯＴに出力する。

主回路１０において、トランジスタまたはダイオード等の各要素間には電流路が介在している。例えば中間電位ノードＭは、電流路３０１を介して第３のスイッチ部１３のノード２２１に接続されている。この電流路３０１には浮遊インダクタンスＬｍ１が介在している。また、第３のスイッチ部１３のノード２２２は、電流路３０２を介して主回路１０の出力ノードＯＴに接続されている。この電流路３０２には浮遊インダクタンスＬｍ２が介在している。また、主回路１０の出力ノードＯＴは、電流路３０３を介して中間電位ノードＭに接続されている。この電流路３０３には負荷のインダクタンスＬが介在している。負荷とは例えばモータの巻線である。第１のスイッチ部１１のノード２１１は、電流路３１１を介して高電位ノードＰに接続されている。この電流路３１１には浮遊インダクタンスＬｍ３が介在している。また、第２のスイッチ部１２のノード２１２は、電流路３１２を介して低電位ノードＮに接続されている。この電流路３１２には浮遊インダクタンスＬｍ４が介在している。このように各要素間を結ぶ電流路にはインダクタンスが介在しており、このインダクタンスが主回路１０に対して影響を与える。

一方、主回路１０では、全体をコンパクトにするため、全体のスイッチング素子を複数のモジュールに分けている。図１に示す例では、トランジスタＴ１およびＴ２と還流ダイオードＤ１およびＤ２の組をモジュールＭ１とし、トランジスタＴ３およびＴ４の組をモジュールＭ２としている。そして、３レベルインバータでは、モジュール毎に、当該モジュールに属するスイッチング素子を複数のパッケージに収めている。

図２は主回路１０を構成する複数のパッケージの実装状態を例示する平面図である。図２において、パッケージＭ１ａ、Ｍ１ｂおよびＭ１ｃの各々には、図１におけるトランジスタＴ１の１／３のサイズのトランジスタと、トランジスタＴ２の１／３のサイズのトランジスタと、環流ダイオードＤ１の１／３のサイズのダイオードと、環流ダイオードＤ２の１／３のサイズのダイオードが収容されている。そして、パッケージＭ１ａ、Ｍ１ｂおよびＭ１ｃに各々収容されたトランジスタおよびダイオードが導体からなるブスバーＢＲによって並列接続され、図１におけるモジュールＭ１を構成している。また、パッケージＭ２ａ、Ｍ２ｂおよびＭ２ｃの各々には、図１におけるトランジスタＴ３の１／３のサイズのトランジスタと、トランジスタＴ４の１／３のサイズのトランジスタとが収容されている。そして、パッケージＭ２ａ、Ｍ２ｂおよびＭ２ｃに各々収容された各トランジスタが導体からなるブスバーＢＲによって並列接続され、図２におけるモジュールＭ２を構成している。また、ブスバーＢＲは、パッケージＭ１ａ、Ｍ１ｂおよびＭ１ｃの組とパッケージＭ２ａ、Ｍ２ｂおよびＭ２ｃの組とを接続することにより、図１における電流路３０２として機能している。

この発明の一実施形態は、以上説明した３レベルインバータの主回路１０の改良に関するものである。

図２に示すように、モジュールＭ１（パッケージＭ１ａ、Ｍ１ｂおよびＭ１ｃ）とモジュールＭ２（パッケージＭ２ａ、Ｍ２ｂおよびＭ２ｃ）とを結ぶブスバーＢＲは、配線長が長くなるので、ブスバーＢＲ（すなわち、電流路３０２）に寄生する浮遊インダクタンスＬｍ２は大きくなり易い。このため、主回路１０では、スイッチング時に大きなサージ電圧が発生する可能性がある。以下、この問題について説明する。

図３および図４は、図１に示す主回路１０において、トランジスタＴ１がＯＦＦ、トランジスタＴ２がＯＮ、トランジスタＴ３がＯＮ、トランジスタＴ４がＯＦＦである第１の状態から、トランジスタＴ１がＯＦＦ、トランジスタＴ２がＯＦＦ、トランジスタＴ３がＯＮ、トランジスタＴ４がＯＦＦである第２の状態に転じた場合の動作を示している。

第１の状態では、図３に示すように、インダクタンスＬおよびトランジスタＴ２を経由する経路ＲＴ１に沿って電流が流れる。そして、第２の状態になると、トランジスタＴ２がＯＦＦになり、それまでインダクタンスＬからトランジスタＴ２に流れ込んでいた電流が急激に減ることから、インダクタンスＬはその電流の減少を妨げる逆起電力を発生する。一方、第２の状態では、トランジスタＴ３がＯＮ、トランジスタＴ４がＯＦＦである。このため、インダクタンスＬが発生する逆起電力により、トランジスタＴ３を経由する電流路３０２および３０１に流れる電流が急激に増加する。すなわち、図３に示す経路ＲＴ１に沿った電流が急激に減少する一方、経路ＲＴ２に沿った電流が急激に増加する。しかし、この経路ＲＴ２にはインダクタンスＬｍ２およびＬｍ１が介在しており、このインダクタンスＬｍ２およびＬｍ１は、図４に示すように、インダクタンスＬの逆起電力により流れ込む電流を阻止する逆起電力ＶＬｍ２およびＶＬｍ１を発生する。このインダクタンスＬｍ２およびＬｍ１の逆起電力ＶＬｍ２およびＶＬｍ１の和が電源モジュールＭ３の直流電圧Ｖｄｃよりも高いと、出力ノードＯＴからダイオードＤ１を介して電流路３１１に電流ＩＤ１が流れ込む。この際、ダイオードＤ１は短時間ＯＮとなるため、その後、ダイオードＤ１に対するバイアスの極性が逆になって、ダイオードＤ１に逆回復が発生したときに、大きなサージ電圧が発生する。

このようなサージ電圧が発生すると、最悪の場合、主回路１０を構成するトランジスタまたはダイオードを破壊に至らしめる可能性がある。本願発明者は、この点を確認するために、図１および図２に示す主回路１０の動作を観測した。

図５において横軸は時間であり、縦軸は電圧または電流である。図５には、トランジスタＴ１がＯＦＦ、トランジスタＴ２がＯＮ、トランジスタＴ３がＯＮ、トランジスタＴ４がＯＦＦの状態において、トランジスタＴ２がＯＮからＯＦＦに転じた場合の各部の電流および電圧の波形が示されている。さらに詳述すると、図５にはインダクタンスＬからモジュールＭ１に流れ込む電流ＩＭＤ１と、ダイオードＤ１に流れる電流ＩＤ１と、トランジスタＴ１のゲート電圧ＶＧ１と、トランジスタＴ２のコレクタ−エミッタ間電圧ＶＣＥ２の波形が示されている。ＶＰは高電位ノードＰの電圧である。

トランジスタＴ２がＯＮからＯＦＦに転じると、インダクタンスＬが発生する逆起電力の影響により、図５に示すように、トランジスタＴ２のコレクタ−エミッタ間電圧ＶＣＥ２が立ち上がる。その際、トランジスタＴ２のコレクタ−エミッタ間電圧ＶＣＥ２が高電位ノードＰの電圧ＶＰを越えるオーバーシュートが発生する。

このトランジスタＴ２のコレクタ−エミッタ間電圧ＶＣＥ２が立ち下がる過程では、上述したインダクタンスＬｍ１の逆起電力ＶＬｍ１およびインダクタンスＬｍ２の逆起電力ＶＬｍ２が発生し、この逆起電力ＶＬｍ１およびＶＬｍ２の和が電源モジュールＭ３の出力電圧Ｖｄｃを越えると、ダイオードＤ１がＯＮとなり、ダイオードＤ１に電流ＩＤ１が流れる。この電流ＩＤ１は、インダクタンスの逆起電力により発生するものであるため、振動性の電流となる。そして、電流ＩＤ１の極性が正極性である期間、電流ＩＤ１はダイオードＤ１を順方向に通過する。一方、電流ＩＤ１が負極性である期間、電流ＩＤ１はダイオードＤ１の逆回復現象（あるいは少数キャリア蓄積効果）によりダイオードＤ１を逆方向に流れる。

ここで、電流ＩＤ１がダイオードＤ１を順方向に通過する期間が短い場合、ダイオードＤ１に逆方向バイアスが掛かって逆回復が発生する際に逆回復による電流ＩＤ１が急激に増加する。図５に示す例において、ダイオードＤ１の電流ＩＤ１は、正方向に立ち上がった後、負方向に立ち下がっているが、正方向への振幅よりも負方向への振幅の方が大きいことが分かる。このように大きな振動性のノイズがダイオードＤ１の電流ＩＤ１に生じる結果、トランジスタＴ１のゲート電圧ＶＧ１やトランジスタＴ２のコレクタ−エミッタ間電圧ＶＣＥ２に大きな振動性のノイズが発生することになる。そして、各部の電圧に発生するノイズが大きくなり、主回路１０を構成するスイッチング素子の定格電圧を上回ると、スイッチング素子を破壊に至らしめる恐れがある。

以上、第１の状態から第２の状態に転じる場合を例に説明したが、同様な現象は、トランジスタＴ１がＯＮ、トランジスタＴ２がＯＦＦ、トランジスタＴ３がＯＦＦ，トランジスタＴ４がＯＮである第３の状態から、トランジスタＴ１がＯＦＦ、トランジスタＴ２がＯＦＦ、トランジスタＴ３がＯＦＦ、トランジスタＴ４がＯＮである第４の状態に転じる場合にも発生する。この場合、トランジスタＴ２に逆並列接続されたダイオードＤ２の逆回復現象により大きなノイズが発生する。

この発明の一実施形態では、このようなスイッチング素子の破壊への対策を主回路１０に対して講じる。すなわち、本実施形態では、トランジスタＴ１と逆並列接続される還流ダイオードＤ１およびトランジスタＴ２と逆並列接続される還流ダイオードＤ２として逆回復現象の発生し難いダイオードを用いる。好ましい態様では、環流ダイオードＤ１およびＤ２としてＳｉＣダイオードを用いる。また、他の好ましい態様では、環流ダイオードＤ１およびＤ２としてショットキーバリアダイオードを用いる。

本実施形態によれば、ダイオードＤ１およびＤ２において逆回復現象が生じないので、スイッチング素子のモジュール化によって、上述したインダクタンスＬｍ１およびＬｍ２が大きくなる場合でも、上述した第１の状態から第２の状態への切り換え、あるいは上述した第３の状態から第４の状態への切り換え時にダイオードＤ１およびＤ２に大きなノイズを発生させることがない。よって、スイッチングノイズによる破壊の可能性が少なく、かつ、コンパクトな３レベルインバータを実現することができる。

＜他の実施形態＞
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

（１）上記実施形態では、第１〜第３のスイッチ部を構成するトランジスタとしてＩＧＢＴを使用したが、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電解効果トランジスタ ）を使用してもよい。

（２）上記実施形態において、第３のスイッチ部１３は、逆並列接続された２個のＩＧＢＴにより構成されたが、第３のスイッチ部１３の構成はこれに限定されるものではない。第３のスイッチ部１３は、双方向スイッチとして機能するものであればよい。例えば中間電位ノードＭと出力ノードＯＴとの間に互いに逆極性となるように２個のＩＧＢＴを直列に設け、各ＩＧＢＴに還流ダイオードを各々逆並列接続して、第３のスイッチ部を構成してもよい。

１０……主回路、Ｐ……高電位ノード、Ｎ……低電位ノード、Ｍ……中間電位ノード、１１……第１のスイッチ部、１２……第２のスイッチ部、１３……第３のスイッチ部、Ｍ１，Ｍ２……モジュール、Ｍ３，Ｍ４……電源モジュール、Ｔ１〜Ｔ４……トランジスタ、Ｄ１，Ｄ２……還流ダイオード、Ｌ，Ｌｍ１〜Ｌｍ４……インダクタンス、ＲＴ１，ＲＴ３……電流経路、３０１，３０２，３０３，３１１，３１２……電流路、ＯＴ……出力ノード、２１１，２１２，２２１，２２２……ノード。

Claims (3)

1. 高電位ノードと出力ノードとの間に接続された第１のスイッチ部と、
   前記高電位ノードより電位が低い低電位ノードと前記出力ノードとの間に接続された第２のスイッチ部と、
   前記高電位ノードの電位と前記低電位ノードの電位の中間の電位を有する中間電位ノードと前記出力ノードとの間に接続された第３のスイッチ部とを有する主回路を備え、
   前記第１のスイッチ部、前記第２のスイッチ部および前記第３のスイッチ部のスイッチングを行うことにより、前記高電位ノードからの第１の電圧、前記低電位ノードからの第２の電圧または前記中間電位ノードからの第３の電圧を選択して出力する電力変換装置において、
   前記第１のスイッチ部および前記第２のスイッチ部の各々は、互いに逆並列接続されたトランジスタおよび還流ダイオードを含み、
   前記第１のスイッチ部および前記第２のスイッチ部における還流ダイオードがＳｉＣダイオードである電力変換装置。
2. 高電位ノードと出力ノードとの間に接続された第１のスイッチ部と、
   前記高電位ノードより電位が低い低電位ノードと前記出力ノードとの間に接続された第２のスイッチ部と、
   前記高電位ノードの電位と前記低電位ノードの電位の中間の電位を有する中間電位ノードと前記出力ノードとの間に接続された第３のスイッチ部とを有する主回路を備え、
   前記第１のスイッチ部、前記第２のスイッチ部および前記第３のスイッチ部のスイッチングを行うことにより、前記高電位ノードからの第１の電圧、前記低電位ノードからの第２の電圧または前記中間電位ノードからの第３の電圧を選択して出力する電力変換装置において、
   前記第１のスイッチ部および前記第２のスイッチ部の各々は、互いに逆並列接続されたトランジスタおよび還流ダイオードを含み、
   前記第１のスイッチ部および前記第２のスイッチ部における還流ダイオードがショットキーダイオードである電力変換装置。
3. 前記第１のスイッチ部および前記第２のスイッチ部２０を構成するスイッチング素子が第１のパッケージ内に設けられ、
   前記第３のスイッチ部を構成する半導体スイッチング素子が第２のパッケージ内に設けられている請求項１または２に記載の電力変換装置。

Images