JP2016015130A - 入力装置及び入出力装置 - Google Patents

入力装置及び入出力装置 Download PDF

Info

Publication number
JP2016015130A
JP2016015130A JP2015117972A JP2015117972A JP2016015130A JP 2016015130 A JP2016015130 A JP 2016015130A JP 2015117972 A JP2015117972 A JP 2015117972A JP 2015117972 A JP2015117972 A JP 2015117972A JP 2016015130 A JP2016015130 A JP 2016015130A
Authority
JP
Japan
Prior art keywords
transistor
wiring
film
input
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015117972A
Other languages
English (en)
Other versions
JP6541451B2 (ja
Inventor
誠 兼安
Makoto Kaneyasu
誠 兼安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015117972A priority Critical patent/JP6541451B2/ja
Publication of JP2016015130A publication Critical patent/JP2016015130A/ja
Application granted granted Critical
Publication of JP6541451B2 publication Critical patent/JP6541451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】検出感度の高い入力装置及び入出力装置を提供する。【解決手段】第１のトランジスタと、第２のトランジスタと、容量素子と、ノードと、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有する入力装置であって、第１のトランジスタは、第１のゲートと、第２のゲートを有し、第１のトランジスタの第１のゲートと、第２のゲートとは、半導体膜を挟んで互いに重なる領域を有し、第１のトランジスタの第２のゲートは、ノードに電気的に接続され、第１の配線は、第１のトランジスタを介して、第２の配線に電気的に接続され、第３の配線は、第２のトランジスタを介して、ノードに電気的に接続され、容量素子の第１の端子は、ノードに電気的に接続され、容量素子の第２の端子は、第４の配線に電気的に接続される。【選択図】図３

Description

本発明の一態様は、入力装置及び入出力装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、検知装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
近年、スマートフォンやタブレット端末などの携帯情報端末が広く普及している。上記携帯情報端末は、アクティブマトリックス型の表示装置や、タッチパネルなどの入力装置を備える場合が多い。
例えば、表示装置の表示部に入力部が設けられた構成が知られている（特許文献１）。
特開２００２−２８７９００号公報
本発明の一態様は、検出感度の高い入力装置を提供することを課題の一とする。また、本発明の一態様は、検出感度の高い入出力装置を提供することを課題の一とする。また、本発明の一態様は、信頼性の高い入力装置を提供することを課題の一とする。また、本発明の一態様は、信頼性の高い入出力装置を提供することを課題の一とする。また、本発明の一態様は、新規な入力装置を提供することを課題の一とする。また、本発明の一態様は、新規な入出力装置を提供することを課題の一とする。また、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。また、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、容量素子と、ノードと、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有する入力装置であって、第１のトランジスタは、第１のゲートと、第２のゲートを有し、第１のトランジスタの第１のゲートと、第１のトランジスタの第２のゲートとは、半導体膜を挟んで互いに重なる領域を有し、第１のトランジスタの第２のゲートは、ノードに電気的に接続され、第１の配線は、第１のトランジスタを介して、第２の配線に電気的に接続され、第３の配線は、第２のトランジスタを介して、ノードに電気的に接続され、容量素子の第１の端子は、ノードに電気的に接続され、容量素子の第２の端子は、第４の配線に電気的に接続される。
上記態様において、人の指が近接または接触することでノードの電位が変化し、ノードの電位が変化することで、第１のトランジスタのしきい値が変化し、第１のトランジスタのしきい値が変化することで、第１の配線と第２の配線の間に流れる電流が変化し、第１の配線と第２の配線の間に流れる電流の変化を読み取ることで、入力を検知することができる。
上記態様において、第１のトランジスタ及び第２のトランジスタは、チャネルに酸化物半導体を含むことが好ましい。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、フォトダイオードと、ノードと、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有する入力装置であって、第１のトランジスタは、第１のゲートと、第２のゲートを有し、第１のトランジスタの第１のゲートと、第１のトランジスタの第２のゲートとは、半導体膜を挟んで互いに重なる領域を有し、第１のトランジスタの第２のゲートは、ノードに電気的に接続され、第１の配線は、第１のトランジスタを介して、第２の配線に電気的に接続され、第３の配線は、第２のトランジスタを介して、ノードに電気的に接続され、フォトダイオードの第１の端子は、第３のトランジスタを介して、ノードに電気的に接続され、フォトダイオードの第２の端子は、第４の配線と電気的に接続される。
上記態様において、人の指がフォトダイオードに照射される光を遮ることで、ノードの電位が変化し、ノードの電位が変化することで、第１のトランジスタのしきい値が変化し、第１のトランジスタのしきい値が変化することで、第１の配線と第２の配線の間に流れる電流が変化し、第１の配線と第２の配線の間に流れる電流の変化を読み取ることで、入力を検知することができる。
上記態様において、第１のトランジスタ乃至第３のトランジスタは、チャネルに酸化物半導体を含むことが好ましい。
本発明の一態様は、上記態様に記載の入力装置と表示部を有する入出力装置である。
本発明の一態様は、上記態様に記載の入力装置、または、上記態様に記載の入出力装置と、マイクロフォン、スピーカ、および操作ボタンのうちの少なくとも１つと、を有する電子機器である。
本発明の一態様により、検出感度の高い入力装置を提供することが可能になる。また、本発明の一態様により、検出感度の高い入出力装置を提供することが可能になる。また、本発明の一態様により、信頼性の高い入力装置を提供することが可能になる。また、本発明の一態様により、信頼性の高い入出力装置を提供することが可能になる。また、本発明の一態様により、新規な入力装置を提供することが可能になる。また、本発明の一態様により、新規な入出力装置を提供することが可能になる。また、本発明の一態様により、新規な半導体装置を提供することが可能になる。また、本発明の一態様により、新規な表示装置を提供することが可能になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
入力装置および変換器の、構成および駆動方法の一例を説明する図。 変換器の一例を説明する図。 検知ユニットの回路構成および駆動方法の一例を説明する図。 検知ユニットの回路の一例を説明する図。 検知ユニットの回路構成および駆動方法の一例を説明する図。 検知ユニットの回路の一例を説明する図。 検知ユニットの回路の一例を説明する図。 実施の形態に係る入出力装置の構成を説明する投影図。 実施の形態に係る入出力装置の構成を説明する断面図。 電子機器及び照明装置の一例を示す図。 照明装置の一例を示す図。 トランジスタの上面図及び断面図の一例を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ること、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、およびドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と表記する場合がある。
また本明細書において、ノードとは、素子間を電気的に接続するために設けられる配線上のいずれかの箇所のことである。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお図面における各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路や領域では、同じ回路ブロックで別々の機能を実現しうるように設けられている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域では、一つの回路ブロックで行う処理を複数の回路ブロックで行うよう設けられている場合もある。
（実施の形態１）
本実施の形態では、本発明の一態様に用いることができる入力装置の構成について、図１乃至図７を参照しながら説明する。
図１は本発明の一態様の入力装置１００の構成を説明する図である。
図１（Ａ）は本発明の一態様の入力装置１００の構成を説明するブロック図である。図１（Ｂ）は変換器ＣＯＮＶの構成を説明する回路図であり、図１（Ｃ）は検知ユニット１０Ｕの構成を説明する回路図である。図１（Ｄ−１）および図１（Ｄ−２）は検知ユニット１０Ｕ駆動方法を説明するタイミングチャートである。
本実施の形態で説明する入力装置１００は、マトリクス状に配置される複数の検知ユニット１０Ｕと、行方向に配置される複数の検知ユニット１０Ｕが電気的に接続される配線Ｇ１と、配線Ｇ１が電気的に接続される駆動回路ＧＤと、列方向に配置される複数の検知ユニット１０Ｕが電気的に接続される配線ＤＬと、配線ＤＬが電気的に接続される変換器ＣＯＮＶと、検知ユニット１０Ｕ、駆動回路ＧＤ、変換器ＣＯＮＶ、配線Ｇ１および配線ＤＬが配設される基材１６と、を有する（図１（Ａ）参照）。
例えば、複数の検知ユニット１０Ｕをｍ行ｎ列（ｎおよびｍは１以上の自然数）のマトリクス状に配置することができる。
〈検知ユニット１０Ｕ〉
本発明の一態様の検知ユニット１０Ｕは、トランジスタＭ１と、トランジスタＭ２と、トランジスタＭ３と、容量素子Ｃ１と、ノードＦＮとを有する（図１（Ｃ）参照）。
また、検知ユニット１０Ｕは、配線ＶＲＥＳ、配線ＲＥＳ、配線ＶＰＩ、配線ＣＳ、配線Ｇ１、及び、配線ＤＬと電気的に接続されている。
トランジスタＭ１のゲートはノードＦＮに電気的に接続され、トランジスタＭ１のソース及びドレインの一方は配線ＶＰＩに電気的に接続され、トランジスタＭ１のソース及びドレインの他方はトランジスタＭ２のソース及びドレインの一方に電気的に接続される。
トランジスタＭ２のゲートは配線Ｇ１に電気的に接続され、トランジスタＭ２のソース及びドレインの他方は配線ＤＬに電気的に接続される。
トランジスタＭ３のゲートは配線ＲＥＳに電気的に接続され、トランジスタＭ３のソース及びドレインの一方はノードＦＮに電気的に接続され、トランジスタＭ３のソース及びドレインの他方は配線ＶＲＥＳに電気的に接続される。
容量素子Ｃ１の第１の端子はノードＦＮに電気的に接続され、容量素子Ｃ１の第２の端子は配線ＣＳに電気的に接続される。
なお、本実施の形態ではトランジスタＭ１乃至Ｍ３を、ｎチャネル型のトランジスタとして説明を行うものとする。
トランジスタＭ１乃至Ｍ３は半導体層を有する。例えば、１４族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを適用できる。
配線ＶＰＩは、例えば、接地電位（または低電源電位）を供給することができる。また、配線ＶＰＩは、場合によっては、高電源電位を供給してもよい。
配線Ｇ１は、走査線としての機能を有し、選択信号を供給することができる。該選択信号は、例えば、トランジスタＭ２を導通状態にすることができる。
配線ＤＬは、信号線としての機能を有し、例えば検知信号ＤＡＴＡを供給することができる。
配線ＲＥＳは、リセット信号を供給することができる。該リセット信号は、例えば、トランジスタＭ３を導通状態にすることができる。
配線ＶＲＥＳは、例えば、トランジスタＭ１を導通状態にすることができる電位を供給することができる。
配線ＣＳは、容量素子Ｃ１の第２の端子の電位を制御する制御信号を供給することができる。
〈変換器ＣＯＮＶ〉
変換器ＣＯＮＶは変換回路を備える。検知信号ＤＡＴＡを変換して端子ＯＵＴに供給することができるさまざまな回路を、変換器ＣＯＮＶに用いることができる。例えば、変換器ＣＯＮＶを検知ユニット１０Ｕと電気的に接続することにより、ソースフォロワ回路またはカレントミラー回路などが構成されるようにしてもよい。
具体的には、トランジスタＭ４を用いた変換器ＣＯＮＶを用いて、ソースフォロワ回路を構成できる（図１（Ｂ）参照）。なお、トランジスタＭ４は、トランジスタＭ１乃至Ｍ３と同一の工程で作製してもよい。
配線ＶＰＯおよび配線ＢＲは例えばトランジスタを導通状態にすることができる程度の高電源電位を供給することができる。
また、端子ＯＵＴは、検知信号ＤＡＴＡに基づいて変換された信号を供給することができる。
また、トランジスタＭ５を用いた変換器ＣＯＮＶを用いて、ソースフォロワ回路を構成してもよい（図２参照）。図２において、配線ＧＮＤは接地電位（または低電源電位）が与えられることが好ましい。なお、トランジスタＭ５は、トランジスタＭ１乃至Ｍ４と同一の工程で作製してもよい。
検知ユニット１０Ｕの駆動方法について説明する。
《第１のステップ》
第１のステップにおいて、トランジスタＭ３を導通状態にした後に非導通状態にするリセット信号を配線ＲＥＳに供給し、ノードＦＮの電位を例えばトランジスタＭ１を導通状態にすることができる電位にする（図１（Ｄ−１）期間Ｐ１参照）。
《第２のステップ》
第２のステップにおいて、制御信号を容量素子Ｃ１の第２の端子に供給する。具体的には、配線ＣＳに矩形の制御信号を供給する。矩形の制御信号を供給された容量素子Ｃ１は、容量素子Ｃ１の容量に基づいてノードＦＮの電位を上昇させる（図１（Ｄ−１）期間Ｐ２参照）。
このとき、例えば人の指など、大気より大きな誘電率を備えるものが導電膜に近接または接触すると、指と導電膜の間の静電容量により、ノードＦＮの電位は、何も近接または接触していない場合よりも低下する（図１（Ｄ−２）実線参照）。
ノードＦＮの電位変化は、トランジスタＭ１のゲートの電位変化をもたらす。
《第３のステップ》
第３のステップにおいて、トランジスタＭ２を導通状態にする選択信号を配線Ｇ１に供給する。トランジスタＭ１のソース及びドレインの他方は、配線ＤＬに電気的に接続される（図１（Ｄ−１）期間Ｐ３参照）。
《第４のステップ》
第４のステップにおいて、信号を配線ＤＬに供給する。この信号は、トランジスタＭ１のオン電流（配線ＶＰＩと配線ＤＬとの間に流れる電流）の変化量を情報として含む。
変換器ＣＯＮＶは、配線ＤＬを流れる電流の変化量を電圧の変化量に変換して供給する。
入力装置１００は、上述の電流の変化量を読み取ることで、ノードＦＮの電位変化を検出し、人の指などの近接または接触を検知することができる。
《第５のステップ》
第５のステップにおいて、トランジスタＭ２を非導通状態にする選択信号をトランジスタＭ２のゲートに供給する。
以後、配線Ｇ１（１）乃至配線Ｇ１（ｎ）について、配線ごとに第１のステップから第５のステップを繰り返す。
《他の構成例》
また、検知ユニット１０ＵのトランジスタＭ３のゲートは、隣の行の配線Ｇ１［ｊ−１］（ｊは２以上の自然数）に電気的に接続されてもよい（図４（Ａ）参照）。図４（Ａ）のような回路構成にすることで、第ｊ−１行の検知ユニット１０Ｕが選択されたと同時に、第ｊ行の検知ユニット１０Ｕがリフレッシュされる。また、図１（Ｃ）と比較して、図４（Ａ）の回路は配線ＲＥＳを省略できるため、回路構成を単純にすることができ、検知ユニット１０Ｕの占有面積を小さくできる。
〈検知ユニット１０Ｕｂ〉
検知ユニット１０Ｕは、図１（Ｃ）で示した回路構成の他に、図３（Ａ）に示す回路構成をとり得ることもできる。
図３（Ａ）に示す検知ユニット１０Ｕｂは、トランジスタＭ１及びトランジスタＭ２の代わりにトランジスタＭ１ｂを有し、配線ＶＰＩの代わりに配線ＶＤＤを有している点で、図１（Ｃ）に示す検知ユニット１０Ｕと異なる。
トランジスタＭ１ｂは、第１のゲート及び第２のゲートを有するトランジスタである。第１のゲートと、第２のゲートとは、半導体膜を挟んで互いに重なる領域を有する。第１のゲート及び第２のゲートは、同時に、同じ電位が与えられてもよいし、異なる電位が与えられてもよい。
トランジスタＭ１ｂの第１のゲートは、配線Ｇ１に電気的に接続され、トランジスタＭ１ｂの第２のゲートは、ノードＦＮに電気的に接続され、トランジスタＭ１ｂのソース及びドレインの一方は、配線ＤＬに電気的に接続され、トランジスタＭ１ｂのソース及びドレインの他方は、配線ＶＤＤに電気的に接続される。
本実施の形態では、トランジスタＭ１ｂをｎチャネル型のトランジスタとして説明を行う。
また、トランジスタＭ１ｂは半導体層を有する。例えば、１４族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを適用できる。
配線ＶＤＤは例えば接地電位（または低電源電位）を供給してもよいし、高電源電位を供給してもよい。
次いで、検知ユニット１０Ｕｂの駆動方法について説明する。
《第１のステップ》
第１のステップにおいて、トランジスタＭ３を導通状態にした後に、トランジスタＭ３を非導通状態にするリセット信号を配線ＲＥＳに供給し、ノードＦＮの電位を所定の電位にする（図３（Ｂ−１）期間Ｐ１参照）。
《第２のステップ》
第２のステップにおいて、制御信号を容量素子Ｃ１の第２の端子に供給する。具体的には、配線ＣＳに矩形の制御信号を供給する。矩形の制御信号を供給された容量素子Ｃ１は、容量素子Ｃ１の容量に基づいてノードＦＮの電位を上昇させる（図３（Ｂ−１）期間Ｐ２参照）。
このとき、例えば人の指など、大気より大きな誘電率を備えるものが導電膜に近接または接触すると、指と導電膜の間の静電容量により、ノードＦＮの電位は、何も近接または接触されていない場合よりも低下する（図３（Ｂ−２）実線参照）。
ノードＦＮの電位変化はそのままトランジスタＭ１ｂの第２のゲートの電位変化につながる。また、トランジスタＭ１ｂは、第２のゲートに与えられた電位に応じて、しきい値電圧が変化する。例えば、ノードＦＮの電位が上昇した場合、トランジスタＭ１ｂのしきい値電圧はマイナスにシフトする。その結果、トランジスタＭ１ｂが導通状態になったときのオン電流は増加する。逆に、ノードＦＮの電位が低下した場合、トランジスタＭ１ｂのしきい値電圧はプラスにシフトする。その結果、トランジスタＭ１ｂが導通状態になったときのオン電流は減少する。
《第３のステップ》
第３のステップにおいて、トランジスタＭ１ｂを導通状態にする選択信号を配線Ｇ１に供給する（図３（Ｂ−１）期間Ｐ３参照）。
《第４のステップ》
第４のステップにおいて、信号を配線ＤＬに供給する。この信号は、トランジスタＭ１ｂのオン電流（配線ＶＤＤと配線ＤＬとの間に流れる電流）の変化量を情報として含む。
変換器ＣＯＮＶは、配線ＤＬを流れる電流の変化量を電圧の変化量に変換して供給する。
入力装置１００は、上述の電流の変化量を読み取ることで、ノードＦＮの電位変化を検出し、人の指などの近接または接触を検知することができる。
《第５のステップ》
第５のステップにおいて、トランジスタＭ１ｂを非導通状態にする選択信号をゲートに供給する。
以後、配線Ｇ１（１）乃至配線Ｇ１（ｎ）について、配線ごとに第１のステップから第５のステップを繰り返す。
図３（Ａ）の検知ユニット１０Ｕｂは、図１（Ｃ）の検知ユニット１０Ｕよりも、トランジスタの数が少ないため、検知ユニット１０Ｕｂの占有面積を小さくでき、より解像度の高い入力装置を提供することができる。また、検知ユニット１０Ｕｂは、トランジスタの数が少ないため、トランジスタのしきい値ばらつきによる回路動作の不具合が発生しにくい。そのため、信頼性が高く、より高感度な入力の検知が可能である。
《他の構成例》
検知ユニット１０ＵｂのトランジスタＭ３のゲートは、隣の行の配線Ｇ１［ｊ−１］（ｊは２以上の自然数）に電気的に接続されてもよい（図４（Ｂ）参照）。図３（Ａ）と比較して、図４（Ｂ）の回路は配線ＲＥＳを省略できるため、回路構成を単純にすることができ、検知ユニット１０Ｕｂの占有面積を小さくできる。
〈検知ユニット１０Ｕｐ〉
本実施の形態で説明する入力装置１００は、検知ユニットとして光学式タッチセンサを用いることができる。
図５（Ａ）に示す検知ユニット１０Ｕｐは、トランジスタＭ１ｂと、トランジスタＭ３と、トランジスタＭ６と、検知素子ＰＤと、ノードＦＮとを有する。
また検知ユニット１０Ｕｐは、配線ＶＲＥＳ、配線ＲＥＳ、配線ＶＤＤ、配線ＶＰＩ、配線Ｇ１、配線ＤＬ及び配線ＳＷに電気的に接続される。
トランジスタＭ１ｂは、第１のゲート及び第２のゲートを有するトランジスタである。トランジスタＭ１ｂの第１のゲートは、配線Ｇ１に電気的に接続され、トランジスタＭ１ｂの第２のゲートは、ノードＦＮに電気的に接続され、トランジスタＭ１ｂのソース及びドレインの一方は、配線ＤＬに電気的に接続され、トランジスタＭ１ｂのソース及びドレインの他方は、配線ＶＤＤに電気的に接続される。
トランジスタＭ３のゲートは配線ＲＥＳに電気的に接続され、トランジスタＭ３のソース及びドレインの一方はノードＦＮに電気的に接続され、トランジスタＭ３のソース及びドレインの他方は配線ＶＲＥＳに電気的に接続される。
トランジスタＭ６のゲートは配線ＳＷに電気的に接続され、トランジスタＭ６のソース及びドレインの一方は、ノードＦＮに電気的に接続され、トランジスタＭ６のソース及びドレインの他方は、検知素子ＰＤの第１の端子に電気的に接続されている。
検知素子ＰＤの第２の端子は、配線ＶＰＩに電気的に接続されている。
トランジスタＭ１ｂの詳細は、上述した検知ユニット１０ＵｂにおけるトランジスタＭ１ｂの記載を参照すればよい。
トランジスタＭ３の詳細は、上述した検知ユニット１０Ｕまたは検知ユニット１０ＵｂにおけるトランジスタＭ３の記載を参照すればよい。
また、トランジスタＭ６は、トランジスタＭ３と同一の工程で作製できるトランジスタを選べばよい。
配線Ｇ１、配線ＤＬ、配線ＶＰＩ、配線ＲＥＳ、配線ＶＲＥＳ及び配線ＶＤＤの詳細は、上述した検知ユニット１０Ｕまたは検知ユニット１０Ｕｂにおける各配線の記載を参照すればよい。
配線ＳＷは露光制御信号を供給することができる。
検知素子ＰＤは、光電変換素子を備える。例えばフォトダイオードを検知素子ＰＤに用いることができる。具体的には、シリコンを半導体層に用いることができる。特にｐ型、ｉ型、ｎ型のアモルファスシリコンが積層されたフォトダイオードを好適に用いることができる。
次に、検知ユニット１０Ｕｐの駆動方法について説明する。
《第１のステップ》
第１のステップにおいて、トランジスタＭ３を導通状態にした後に非導通状態にするリセット信号を配線ＲＥＳに供給し、ノードＦＮの電位を所定の電位にする（図５（Ｂ−１）期間Ｐ１参照）。
《第２のステップ》
第２のステップにおいて、トランジスタＭ６を所定の期間導通状態にする露光制御信号を配線ＳＷに供給する。具体的には、トランジスタＭ６のゲートの電位がトランジスタＭ６のしきい値電位より十分高い電位に所定の期間なるように、配線ＳＷに矩形の露光制御信号を供給させる（図５（Ｂ−１）期間Ｐ２参照）。
検知素子ＰＤの起電力は、検知素子ＰＤに照射する光の強度に応じて変化し、検知素子ＰＤを流れる電流は検知素子ＰＤの起電力に基づいて変化する。
例えば、検知素子ＰＤに光が照射されている場合、検知素子ＰＤに電流が流れることで、ノードＦＮの電位は低下する（図５（Ｂ−１）期間Ｐ２参照）。
逆に、検知素子ＰＤに照射する光が遮られている場合、検知素子ＰＤに電流は流れず、ノードＦＮの電位は変化しない（図５（Ｂ−２）期間Ｐ２参照）。
具体的には、指などのものが検知素子ＰＤに近接または接触することにより、照射する光が遮られ、検知素子ＰＤの起電力が低下する。
ノードＦＮの電位変化はそのままトランジスタＭ１ｂの第２のゲートの電位変化につながる。また、トランジスタＭ１ｂは、第２のゲートに与えられた電位に応じて、しきい値が変化する。例えば、ノードＦＮの電位が上昇した場合、トランジスタＭ１ｂのしきい値はマイナスにシフトする。その結果、トランジスタＭ１ｂが導通状態になったときのオン電流は増加する。逆に、ノードＦＮの電位が低下した場合、トランジスタＭ１ｂのしきい値はプラスにシフトする。その結果、トランジスタＭ１ｂが導通状態になったときのオン電流は減少する。
《第３のステップ》
第３のステップにおいて、トランジスタＭ１ｂを導通状態にする選択信号を配線Ｇ１に供給する（図５（Ｂ−１）期間Ｐ３参照）。
《第４のステップ》
第４のステップにおいて、信号を配線ＤＬに供給する。この信号は、トランジスタＭ１ｂのオン電流（配線ＶＤＤと配線ＤＬとの間に流れる電流）の変化量を情報として含む。
変換器ＣＯＮＶは、配線ＤＬを流れる電流の変化量を電圧の変化量に変換して供給する。
入力装置１００は、上述の電流の変化量を読み取ることで、ノードＦＮの電位変化を検出し、人の指などの近接または接触を検知することができる。
《第５のステップ》
第５のステップにおいて、トランジスタＭ１ｂを非導通状態にする選択信号をゲートに供給する。
以後、配線Ｇ１（１）乃至配線Ｇ１（ｎ）について、配線ごとに第１のステップから第５のステップを繰り返す。
《他の構成例》
なお、図５（Ａ）に示す検知ユニット１０Ｕｐは、図６に示すように、容量素子Ｃ１及び配線ＣＳを設けてもよい。容量素子Ｃ１と配線ＣＳを設けることで、意図しないノードＦＮの電位の低下を防ぐことができる。
また、図５（Ａ）に示す検知ユニット１０Ｕｐは、場合によっては、図７に示すように、トランジスタＭ６及び配線ＳＷを省略してもよい。
検知ユニット１０Ｕｐは、検知ユニット１０Ｕｂと同様に、トランジスタＭ１ｂを用いることで、占有面積を小さくでき、より解像度の高い入力装置を提供することができる。また、検知ユニット１０Ｕｐは、トランジスタの数が少ないため、トランジスタのしきい値ばらつきによる回路動作の不具合が発生しにくい。そのため、信頼性が高く、より高感度な入力の検知が可能である。
本実施の形態に示す検知ユニットは、チャネルに酸化物半導体を用いたトランジスタ（以下、酸化物半導体トランジスタ）で構成されることが好ましい。酸化物半導体トランジスタは、オフ電流が小さいため、ノードＦＮに保持された電荷のリークを防ぐことができ、検知ユニットの誤動作を防ぐことができる。検知ユニットに酸化物半導体トランジスタを用いることで、信頼性が高く、検出感度の高い入力装置を提供することができる。
なお、酸化物半導体トランジスタの詳細については、後述する実施の形態４で説明を行う。
また、本実施の形態に示す入力装置は、表示部と電気的に接続されることで、入出力装置とすることができる。
上記表示部に用いることができる表示素子としては、例えば、電気泳動方式やエレクトロウェッティング方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、液晶素子、有機エレクトロルミネッセンス素子などを用いることができる。
なお、上記表示部と、本実施の形態に示す入力装置とは、同一基板上に形成されてもよいし、異なる基板上に形成された後に、互いに電気的に接続されてもよい。
本実施の形態に示す入力装置を用いることで、信頼性が高く、検出感度の高い入出力装置を提供することができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。例えば、本発明の一態様として、タッチセンサ、入力装置、または、入出力装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、タッチセンサ、入力装置、または、入出力装置に適用しなくてもよい。例えば、本発明の一態様は、場合によっては、または、状況に応じて、別の機能を有する回路に適用してもよい。
以上、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す入力装置を用いることができる入出力装置の一例について、図８および図９を参照しながら説明する。
図８は本発明の一態様の入出力装置５００ＴＰの構成を説明する投影図である。なお、説明の便宜のために検知ユニット６０２の一部および画素５０２の一部を拡大して図示している。
図９（Ａ）は図８に示す本発明の一態様の入出力装置５００ＴＰのＺ１−Ｚ２における断面の構造を示す断面図であり、図９（Ｂ）および図９（Ｃ）は図９（Ａ）に示す構造の一部の変形例を示す断面図である。
〈入出力装置の構成例〉
本実施の形態で説明する入出力装置５００ＴＰは、表示部５００および表示部５００に重なる入力部６００を有する（図８参照）。
なお、入力部６００には、実施の形態１に示す入力装置を適用することができる。
入力部６００は、マトリクス状に配設される複数の検知ユニット６０２を有する。
また、行方向（図中に矢印Ｒで示す）に配置される複数の検知ユニット６０２は、配線Ｇ１または配線ＲＥＳなどに電気的に接続される。
また、列方向（図中に矢印Ｃで示す）に配置される複数の検知ユニット６０２は、配線ＤＬなどに電気的に接続される。
なお、検知ユニット６０２には、実施の形態１に示す検知ユニットを適用することができる。
検知ユニット６０２は検知回路を備える。検知回路は、配線Ｇ１、配線ＲＥＳまたは配線ＤＬなどに電気的に接続される。
トランジスタまたは／および検知素子等を検知回路に用いることができる。例えば、検知素子に導電膜と当該導電膜に電気的に接続される容量素子を用いることができる。また、検知素子に、例えばフォトダイオードなど、光電変換素子を用いることができる。なお、本実施の形態では、検知素子に容量素子を用いた例について説明を行う。
絶縁層６５３、絶縁層６５３を挟持する第１の電極６５１および第２の電極６５２を備える容量素子Ｃ１を用いることができる（図９（Ａ）参照）。
また、検知ユニット６０２はマトリクス状に配置された複数の窓部６６７を有する。窓部６６７は可視光を透過し、複数の窓部６６７の間に遮光性の層ＢＭを配設してもよい。
窓部６６７に重なる位置に着色層を備える。着色層は、所定の色の光を透過する。なお、着色層はカラーフィルタということができる。例えば、青色の光を透過する着色層ＣＦＢ、緑色の光を透過する着色層ＣＦＧまたは赤色の光を透過する着色層ＣＦＲを用いることができる。また、黄色の光を透過する着色層や白色の光を透過する着色層を用いてもよい。
表示部５００は、マトリクス状に配置された複数の画素５０２を有する。画素５０２は入力部６００の窓部６６７と重なるように配置されている。
画素５０２は、検知ユニット６０２に比べてより高密度に配設されてもよい。
本実施の形態で説明する入出力装置５００ＴＰは、可視光を透過する窓部６６７を具備し、マトリクス状に配設される複数の検知ユニット６０２を備える入力部６００と、窓部６６７に重なる画素５０２を複数備える表示部５００と、を有し、窓部６６７と画素５０２の間に着色層を含んで構成される。また、それぞれの検知ユニットに他の検知ユニットへの干渉を低減することができるスイッチが配設されている。
これにより、各検知ユニットが検知する検知情報を検知ユニットの位置情報と共に供給することができる。また、画像を表示する画素の位置情報に関連付けて検知情報を供給することができる。また、検知情報を供給させない検知ユニットと信号線を非導通状態にすることで、検知信号を供給させる検知ユニットへの干渉を低減することができる。その結果、利便性または信頼性に優れた新規な入出力装置５００ＴＰを提供することができる。
例えば、入出力装置５００ＴＰの入力部６００は検知情報を検知して位置情報と共に供給することができる。具体的には、入出力装置５００ＴＰの使用者は、入力部６００に触れた指等をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
入力部６００は、入力部６００に近接または接触する指等を検知して、検知した位置または軌跡等を含む検知情報を供給することができる。
演算装置は供給された情報が所定の条件を満たすか否かをプログラム等に基づいて判断し、所定のジェスチャーに関連付けられた命令を実行する。また、演算装置は、命令の実行結果を、表示情報として表示部５００に供給する機能を有する。
これにより、入力部６００の使用者は、指等を用いて所定のジェスチャーを行い、所定のジェスチャーに関連付けられた命令を演算装置に実行させることができる。
例えば、入出力装置５００ＴＰの入力部６００は、一の信号線に検知情報を供給することができる複数の検知ユニットから一の検知ユニットを選択し、選択された検知ユニットを除いた他の検知ユニットと当該一の信号線を非導通状態にすることができる。これにより、選択されていない他の検知ユニットがもたらす選択された検知ユニットへの干渉を低減することができる。
具体的には、選択されていない検知ユニットの検知素子がもたらす選択された検知ユニットの検知素子への干渉を低減できる。
例えば、容量素子および当該容量素子の一の電極が電気的に接続された導電膜を検知素子に用いる場合において、選択されていない検知ユニットの導電膜の電位がもたらす、選択された検知ユニットの導電膜の電位への干渉を低減することができる。
これにより、入出力装置５００ＴＰはその大きさに依存することなく、検知ユニットを駆動して、検知情報を供給させることができる。例えば、ハンドヘルド型に用いることができる大きさから、電子黒板に用いることができる大きさまで、さまざまな大きさの入出力装置５００ＴＰを提供することができる。
また、入出力装置５００ＴＰは、その状態に依存することなく検知ユニットを駆動して、検知情報を供給させることができる。例えば、折り畳まれた状態や展開された状態など、さまざまな形状の入出力装置５００ＴＰを提供することができる。
以上の構成に加えて、入出力装置５００ＴＰは以下の構成を備えることもできる。
入出力装置５００ＴＰの入力部６００は、駆動回路６０３ｇまたは駆動回路６０３ｄを備えてもよい。また、フレキシブルプリント基板ＦＰＣ１と電気的に接続されてもよい。
入出力装置５００ＴＰの表示部５００は、走査線駆動回路５０３ｇ、配線５１１または端子５１９を備えてもよい。また、フレキシブルプリント基板ＦＰＣ２と電気的に接続されてもよい。
また、傷の発生を防いで入出力装置５００ＴＰを保護する保護層６７０を備えてもよい。例えば、セラミックコート層またはハードコート層を保護層６７０に用いることができる。具体的には、酸化アルミニウムを含む層またはＵＶ硬化樹脂を用いることができる。また、入出力装置５００ＴＰが反射する外光の強度を弱める反射防止層６７０ｐを用いることができる。具体的には、円偏光板等を用いることができる。
以下に、入出力装置５００ＴＰを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、複数の窓部６６７に重なる位置に着色層を備える入力部６００は、入力部６００であるとともにカラーフィルタでもある。
また、例えば入力部６００が表示部５００に重ねられた入出力装置５００ＴＰは、入力部６００であるとともに表示部５００でもある。なお、表示部５００に入力部６００が重ねられた入出力装置５００ＴＰをタッチパネルともいう。
《全体の構成》
本実施の形態で説明する入出力装置５００ＴＰは、入力部６００または表示部５００を有する。
《入力部》
入力部６００は、検知ユニット６０２、配線Ｇ１、配線ＤＬ及び基材６１０を備える。
なお、基材６１０に入力部６００を形成するための膜を成膜し、当該膜を加工する方法を用いて、入力部６００を形成してもよい。
または、入力部６００の一部を他の基材に形成し、当該一部を基材６１０に転置する方法を用いて、入力部６００を形成してもよい。
《検知ユニット》
検知ユニット６０２は近接または接触するものを検知して検知信号を供給する。例えば静電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情報を供給する。具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に用いることができる。
検知ユニット６０２は、例えば、近接または接触するものとの間の静電容量の変化を検知する。具体的には、導電膜および導電膜と電気的に接続された検知回路を用いてもよい。
なお、大気中において、指などの大気より大きな誘電率を備えるものが導電膜に近接または接触すると、指と導電膜の間の静電容量が変化する。この静電容量の変化を検知して検知情報を供給することができる。具体的には、導電膜および当該導電膜に一方の電極が接続された容量素子を含む検知回路を検知ユニット６０２に用いることができる。
例えば、静電容量の変化に伴い容量素子と指の間で電荷の分配が引き起こされ、容量素子の両端の電極の電圧が変化する。この電圧の変化を検知信号に用いることができる。具体的には、容量素子Ｃ１の電極間の電圧は一方の電極に電気的に接続された導電膜にものが近接または接触することにより変化する（図９（Ａ）参照）。
《スイッチ、トランジスタ》
検知ユニット６０２は、制御信号に基づいて導通状態または非導通状態にすることができるスイッチを備える。例えば、トランジスタＭ３をスイッチに用いることができる。
また、検知信号を増幅するトランジスタを検知ユニット６０２に用いることができる。
同一の工程で作製することができるトランジスタを、検知信号を増幅するトランジスタおよびスイッチに用いることができる。これにより、作製工程が簡略化された入力部６００を提供できる。
トランジスタは半導体層を備える。例えば、１４族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。
様々な結晶性を備える半導体層をトランジスタに用いることができる。例えば、非晶質を含む半導体層、微結晶を含む半導体層、多結晶を含む半導体層または単結晶を含む半導体層等を用いることができる。具体的には、アモルファスシリコン、レーザーアニールなどの処理により結晶化したポリシリコンまたはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて形成された半導体層等を用いることができる。
半導体層に用いる酸化物半導体は、例えば、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
酸化物半導体膜を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｇａ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
《配線》
入力部６００は、配線Ｇ１、配線ＲＥＳ及び配線ＤＬなどを備える。
導電性を有する材料を、配線Ｇ１、配線ＲＥＳ及び配線ＤＬ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを、配線に用いることができる。
具体的には、アルミニウム、金、白金、銀、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、イットリウム、ジルコニウム、パラジウムまたはマンガンから選ばれた金属元素、上述した金属元素を含む合金または上述した金属元素を組み合わせた合金などを配線等に用いることができる。特に、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いることができる。
また、アルミニウム膜上に、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
または、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。
または、グラフェンまたはグラファイトを用いることができる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
または、導電性高分子を用いることができる。
《駆動回路》
駆動回路６０３ｇは例えば所定のタイミングで選択信号を供給することができる。具体的には、選択信号を配線Ｇ１ごとに所定の順番で供給する。また、さまざまな回路を駆動回路６０３ｇに用いることができる。例えば、シフトレジスタ、フリップフロップ回路、組み合わせ回路などを用いることができる。
駆動回路６０３ｄは、検知ユニット６０２が供給する検知信号に基づいて検知情報を供給する。また、さまざまな回路を駆動回路６０３ｄに用いることができる。例えば、検知ユニット６０２に配設された検知回路と電気的に接続されることによりソースフォロワ回路やカレントミラー回路を構成することができる回路を、駆動回路６０３ｄに用いることができる。また、検知信号をデジタル信号に変換するアナログデジタル変換回路を備えていてもよい。
《基材》
基材６１０は、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備えるものであれば、特に限定されない。特に、可撓性を有する材料を基材６１０に用いると、入力部６００を折り畳んだ状態または展開された状態にすることができる。なお、表示部５００が表示をする側に入力部６００を配置する場合は、透光性を有する材料を基材６１０に用いる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材６１０に用いることができる。
例えば、ガラス、セラミックスまたは金属等の無機材料を基材６１０に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス等を、基材６１０に用いることができる。
具体的には、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を、基材６１０に用いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、基材６１０に用いることができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材６１０に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材６１０に用いることができる。
例えば、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基材６１０に用いることができる。
例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材６１０に用いることができる。
例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を基材６１０に用いることができる。
また、単層の材料または複数の層が積層された積層材料を、基材６１０に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁層等が積層された積層材料を、基材６１０に用いることができる。
具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等から選ばれた一または複数の膜が積層された積層材料を、基材６１０に適用できる。
または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された積層材料を、基材６１０に適用できる。
具体的には、可撓性を有する基材６１０ｂ、不純物の拡散を防ぐバリア膜６１０ａおよび基材６１０ｂとバリア膜６１０ａを貼り合わせる樹脂層６１０ｃの積層体を用いることができる（図９（Ａ）参照）。
《フレキシブルプリント基板》
フレキシブルプリント基板ＦＰＣ１は、タイミング信号、電源電位等を供給し、検知信号を供給される。
《表示部》
表示部５００は、画素５０２、走査線、信号線または基材５１０を備える（図８参照）。
なお、基材５１０に表示部５００を形成するための膜を成膜し、当該膜を加工して表示部５００を形成してもよい。
または、表示部５００の一部を他の基材に形成し、当該一部を基材５１０に転置して、表示部５００を形成してもよい。
《画素》
画素５０２は副画素５０２Ｂ、副画素５０２Ｇおよび副画素５０２Ｒを含み、それぞれの副画素は表示素子と表示素子を駆動する画素回路を備える。
《画素回路》
画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を表示部に用いることが出来る。
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）、又はＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。または、これらの素子は、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。または、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化、又は高輝度化などを図ることが出来る。
画素回路は、例えば、トランジスタ５０２ｔを含む。
表示部５００はトランジスタ５０２ｔを覆う絶縁膜５２１を備える。絶縁膜５２１は画素回路に起因する凹凸を平坦化するための層として用いることができる。また、絶縁膜５２１に不純物の拡散を抑制できる層を含む積層膜を適用することができる。これにより、不純物の拡散によるトランジスタ５０２ｔ等の信頼性の低下を抑制できる。
《表示素子》
さまざまな表示素子を表示部５００に用いることができる。例えば、電気泳動方式やエレクトロウェッティング方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、液晶素子などを用いることができる。
また、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイなどに用いることができる表示素子を用いることができる。
例えば、射出する光の色が異なる有機エレクトロルミネッセンス素子を副画素毎に適用してもよい。
例えば、白色の光を射出する有機エレクトロルミネッセンス素子を適用できる。
例えば、発光素子５５０Ｒは、下部電極、上部電極、下部電極と上部電極の間に発光性の有機化合物を含む層を有する。
副画素５０２Ｒは発光モジュール５８０Ｒを備える。副画素５０２Ｒは、発光素子５５０Ｒおよび発光素子５５０Ｒに電力を供給することができるトランジスタ５０２ｔを含む画素回路を備える。また、発光モジュール５８０Ｒは発光素子５５０Ｒおよび光学素子（例えば着色層ＣＦＲ）を備える。
なお、特定の波長の光を効率よく取り出せるように、発光モジュール５８０Ｒに微小共振器構造を配設することができる。具体的には、特定の光を効率よく取り出せるように配置された可視光を反射する膜および半反射・半透過する膜の間に発光性の有機化合物を含む層を配置してもよい。
発光モジュール５８０Ｒは、光を取り出す方向に着色層ＣＦＲを有する。着色層は特定の波長を有する光を透過するものであればよく、例えば赤色、緑色または青色等の光を選択的に透過するものを用いることができる。なお、他の副画素を着色層が設けられていない窓部に重なるように配置して、着色層を透過しないで発光素子の発する光を射出させてもよい。
着色層ＣＦＲは発光素子５５０Ｒと重なる位置にある。これにより、発光素子５５０Ｒが発する光の一部は着色層ＣＦＲを透過して、図中に示す矢印の方向の発光モジュール５８０Ｒの外部に射出される。
着色層（例えば着色層ＣＦＲ）を囲むように遮光性の層ＢＭがある。
なお、光を取り出す側に封止材５６０が設けられている場合、封止材５６０は発光素子５５０Ｒと着色層ＣＦＲに接してもよい。
下部電極は絶縁膜５２１の上に配設される。下部電極に重なる開口部が設けられた隔壁５２８を備える。なお、隔壁５２８の一部は下部電極の端部に重なる。
下部電極は、上部電極との間に発光性の有機化合物を含む層を挟持して発光素子（例えば発光素子５５０Ｒ）を構成する。画素回路は発光素子に電力を供給する。
また、隔壁５２８上に、基材６１０と基材５１０の間隔を制御するスペーサを有する。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。
また、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。また、適用する表示素子に好適な構成を様々な画素回路から選択して用いることができる。
《基材》
可撓性を有する材料を基材５１０に用いることができる。例えば、基材６１０に用いることができる材料と同様の材料を基材５１０に適用することができる。
なお、基材５１０が透光性を必要としない場合は、例えば透光性を有しない材料、具体的にはＳＵＳまたはアルミニウム等を用いることができる。
例えば、可撓性を有する基材５１０ｂと、不純物の拡散を防ぐバリア膜５１０ａと、基材５１０ｂおよびバリア膜５１０ａを貼り合わせる樹脂層５１０ｃと、が積層された積層体を基材５１０に好適に用いることができる（図９（Ａ）参照）。
《封止材》
封止材５６０は基材６１０と基材５１０を貼り合わせる機能を有する。封止材５６０は空気より大きい屈折率を備えることが好ましい。なお、画素回路または発光素子（例えば発光素子５５０Ｒ）は基材５１０と基材６１０の間にある。
《走査線駆動回路の構成》
走査線駆動回路５０３ｇは選択信号を供給する。また、走査線駆動回路５０３ｇはトランジスタ５０３ｔおよび容量５０３ｃを含む。なお、画素回路と同一の工程で同一基板上に形成することができるトランジスタを駆動回路に用いることができる。
《配線》
表示部５００は、走査線、信号線および電源線等の配線を有する。さまざまな導電膜を用いることができる。例えば、入力部６００に用いることができる導電膜と同様の材料を用いることができる。
表示部５００は、信号を供給することができる配線５１１を備え、端子５１９が配線５１１に設けられている。なお、画像信号および同期信号等の信号を供給することができるフレキシブルプリント基板ＦＰＣ２が端子５１９に電気的に接続されている。
なお、フレキシブルプリント基板ＦＰＣ２にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
〈入出力装置の変形例〉
様々なトランジスタを入力部６００または／および表示部５００に適用できる。
ボトムゲート型のトランジスタを入力部６００に適用する場合の構成を図９（Ａ）に示す。
ボトムゲート型のトランジスタを表示部５００に適用する場合の構成を図９（Ａ）および図９（Ｂ）に図示する。
例えば、酸化物半導体、アモルファスシリコン等を含む半導体層を図９（Ａ）に図示するトランジスタ５０２ｔおよびトランジスタ５０３ｔに適用することができる。
例えば、レーザーアニールなどの処理により結晶化させた多結晶シリコンを含む半導体層を、図９（Ｂ）に図示するトランジスタ５０２ｔおよびトランジスタ５０３ｔに適用することができる。
トップゲート型のトランジスタを表示部５００に適用する場合の構成を、図９（Ｃ）に図示する。
例えば、多結晶シリコンまたは単結晶シリコン基板等から転置された単結晶シリコン膜等を含む半導体層を、図９（Ｃ）に図示するトランジスタ５０２ｔおよびトランジスタ５０３ｔに適用することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の入力装置または入出力装置が適用できる電子機器及び照明装置について、図１０及び図１１を用いて説明する。
本発明の一態様の入力装置または入出力装置は可撓性を有する。したがって、可撓性を有する電子機器や照明装置に好適に用いることができる。また、本発明の一態様を適用することで、信頼性が高く、繰り返しの曲げに対して強い電子機器や照明装置を作製できる。
電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニター、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
また、本発明の一態様の入力装置及び入出力装置は可撓性を有するため、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。
図１０（Ａ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほか、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイクロフォン７４０６などを備えている。なお、携帯電話機７４００は、本発明の一態様の入力装置または入出力装置を表示部７４０２に用いることにより作製される。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い携帯電話機を歩留まりよく提供できる。
図１０（Ａ）に示す携帯電話機７４００は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れることにより行うことができる。
また、操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図１０（Ｂ）は、腕時計型の携帯情報端末の一例を示している。携帯情報端末７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作ボタン７１０５、入出力端子７１０６などを備える。
携帯情報端末７１００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部７１０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケーションを起動することができる。
操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシステムにより、操作ボタン７１０５の機能を自由に設定することもできる。
また、携帯情報端末７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。
また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電により行ってもよい。
携帯情報端末７１００の表示部７１０２には、本発明の一態様の入力装置または入出力装置が組み込まれている。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い携帯情報端末を歩留まりよく提供できる。
図１０（Ｃ）は、照明装置の一例を示している。照明装置７２１０は、それぞれ、操作スイッチ７２０３を備える台部７２０１と、台部７２０１に支持される発光部を有する。
また、照明装置７２１０の備える各々の発光部はフレキシブル性を有しているため、発光部を可塑性の部材や可動なフレームなどの部材で固定し、用途に合わせて発光部の発光面を自在に湾曲可能な構成としてもよい。
なおここでは、台部によって発光部が支持された照明装置について例示したが、発光部を備える筐体を天井に固定する、又は天井からつり下げるように用いることもできる。発光面を湾曲させて用いることができるため、発光面を凹状に湾曲させて特定の領域を明るく照らす、又は発光面を凸状に湾曲させて部屋全体を明るく照らすこともできる。
ここで、各発光部には、本発明の一態様の入力装置または入出力装置が組み込まれている。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い照明装置を歩留まりよく提供できる。
本発明の一態様の入力装置または入出力装置が用いられる電子機器及び照明装置は、可撓性を有する製品に限定されない。図１０（Ｄ）は表示装置の一例を示す。表示装置７０００は、筐体７００１、表示部７００２、支持台７００３等を有する。本発明の一態様の入力装置または入出力装置は、表示部７００２に組み込むことができる。なお、表示装置７０００には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図１０（Ｅ）には、携帯型のタッチパネルの一例を示している。タッチパネル７３００は、筐体７３０１、表示部７３０２、操作ボタン７３０３、引き出し部材７３０４、制御部７３０５を備える。
タッチパネル７３００は、筒状の筐体７３０１内にロール状に巻かれたフレキシブルな表示部７１０２を備える。
また、タッチパネル７３００は制御部７３０５によって映像信号を受信可能で、受信した映像を表示部７３０２に表示することができる。また、制御部７３０５にはバッテリをそなえる。また、制御部７３０５にコネクターを接続する端子部を備え、映像信号や電力を有線により外部から直接供給する構成としてもよい。
また、操作ボタン７３０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替え等を行うことができる。
図１０（Ｆ）には、表示部７３０２を引き出し部材７３０４により引き出した状態のタッチパネル７３００を示す。この状態で表示部７３０２に映像を表示することができる。また、筐体７３０１の表面に配置された操作ボタン７３０３によって、片手で容易に操作することができる。また、図１０（Ｅ）のように操作ボタン７３０３を筐体７３０１の中央でなく片側に寄せて配置することで、片手で容易に操作することができる。
なお、表示部７３０２を引き出した際に表示部７３０２の表示面が平面状となるように固定するため、表示部７３０２の側部に補強のためのフレームを設けていてもよい。
なお、この構成以外に、筐体にスピーカを設け、映像信号と共に受信した音声信号によって音声を出力する構成としてもよい。
表示部７３０２には、本発明の一態様の入力装置または入出力装置が組み込まれている。本発明の一態様により、軽量で、且つ信頼性の高いタッチパネルを歩留まりよく提供できる。
図１１（Ａ）乃至図１１（Ｃ）に、折りたたみ可能な携帯情報端末８１０を示す。図１１（Ａ）に展開した状態の携帯情報端末８１０を示す。図１１（Ｂ）に展開した状態又は折りたたんだ状態の一方から他方に変化する途中の状態の携帯情報端末８１０を示す。図１１（Ｃ）に折りたたんだ状態の携帯情報端末８１０を示す。携帯情報端末８１０は、折りたたんだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。
表示パネル８１６はヒンジ８１８によって連結された８つの筐体８１５に支持されている。ヒンジ８１８を介して２つの筐体８１５間を屈曲させることにより、携帯情報端末８１０を展開した状態から折りたたんだ状態に可逆的に変形させることができる。本発明の一態様の入力装置または入出力装置を表示パネル８１６に用いることができる。例えば、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができるタッチパネルを適用できる。
なお、本発明の一態様において、タッチパネルが折りたたまれた状態又は展開された状態であることを検知して、検知情報を供給するセンサを備える構成としてもよい。タッチパネルの制御装置は、タッチパネルが折りたたまれた状態であることを示す情報を取得して、折りたたまれた部分（又は折りたたまれて使用者から視認できなくなった部分）の動作を停止してもよい。具体的には、表示を停止してもよい。また、タッチセンサによる検知を停止してもよい。
同様に、タッチパネルの制御装置は、タッチパネルが展開された状態であることを示す情報を取得して、表示やタッチセンサによる検知を再開してもよい。
図１１（Ｄ）及び図１１（Ｅ）に、折りたたみ可能な携帯情報端末８２０を示す。図１１（Ｄ）に表示部８２２が外側になるように折りたたんだ状態の携帯情報端末８２０を示す。図１１（Ｅ）に、表示部８２２が内側になるように折りたたんだ状態の携帯情報端末８２０を示す。携帯情報端末８２０を使用しない際に、非表示部８２５を外側に折りたたむことで、表示部８２２の汚れや傷つきを抑制できる。本発明の一態様の入力装置または入出力装置を表示部８２２に用いることができる。
図１１（Ｆ）は携帯情報端末８８０の外形を説明する斜視図である。図１１（Ｇ）は、携帯情報端末８８０の上面図である。図１１（Ｈ）は携帯情報端末８４０の外形を説明する斜視図である。
携帯情報端末８８０、８４０は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることができる。
携帯情報端末８８０、８４０は、文字や画像情報をその複数の面に表示することができる。例えば、８つの操作ボタン８８９を一の面に表示することができる（図１１（Ｆ）及び図１１（Ｈ））。また、破線の矩形で示す情報８８７を他の面に表示することができる（図１１（Ｇ）及び図１１（Ｈ））。なお、情報８８７の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メールやや電話などの着信を知らせる表示、電子メールなどの題名、電子メールなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報８８７が表示されている位置に、情報８８７の代わりに、操作ボタン８８９、アイコンなどを表示してもよい。なお、図１１（Ｆ）及び図１１（Ｇ）では、上側に情報８８７が表示される例を示したが、本発明の一態様は、これに限定されない。例えば、図１１（Ｈ）に示す携帯情報端末８４０のように、横側に表示されていてもよい。
例えば、携帯情報端末８８０の使用者は、洋服の胸ポケットに携帯情報端末８８０を収納した状態で、その表示（ここでは情報８８７）を確認することができる。
具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末８８０の上方から観察できる位置に表示する。使用者は、携帯情報端末８８０をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
携帯情報端末８８０の筐体８８５、携帯情報端末８４０の筐体８８６がそれぞれ有する表示部８８８には、本発明の一態様の入力装置または入出力装置を用いることができる。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高いタッチパネルを歩留まりよく提供できる。
また、図１１（Ｉ）に示す携帯情報端末８４５のように、８面以上に情報を表示してもよい。ここでは、情報８５５、情報８５６、情報８５７がそれぞれ異なる面に表示されている例を示す。
携帯情報端末８４５の筐体８５４が有する表示部８５８には、本発明の一態様の入力装置または入出力装置を用いることができる。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高いタッチパネルを歩留まりよく提供できる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の入出力装置に用いることのできる酸化物半導体トランジスタの構成について、図１２を用いて説明する。
図１２（Ａ）乃至図１２（Ｃ）に、トランジスタ１５１の上面図及び断面図を示す。図１２（Ａ）はトランジスタ１５１の上面図であり、図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ａ−Ｂ間の切断面の断面図に相当し、図１２（Ｃ）は、図１２（Ａ）の一点鎖線Ｃ−Ｄ間の切断面の断面図に相当する。なお、図１２（Ａ）では、明瞭化のため、構成要素の一部を省略して図示している。
トランジスタ１５１は、基板１０２上に設けられる電極１０４と、基板１０２及び電極１０４上に形成される絶縁膜１０６及び絶縁膜１０７を含む絶縁膜１０８と、絶縁膜１０８を介して、電極１０４と重なる酸化物半導体膜１１０と、酸化物半導体膜１１０に接する電極１１２ａ及び電極１１２ｂとを有する。
また、絶縁膜１０８、酸化物半導体膜１１０、電極１１２ａ及び電極１１２ｂ上に、絶縁膜１１４、１１６、１１８を含む絶縁膜１２０と、絶縁膜１２０上に形成される電極１２２とを有する。
電極１０４は、トランジスタ１５１の第１のゲート電極として機能し、電極１２２は、トランジスタ１５１の第２のゲート電極として機能する。なお、電極１２２は、必要に応じて設ければよく、場合によっては省略することもあり得る。
絶縁膜１０８は、トランジスタ１５１の第１のゲート絶縁膜として機能し、絶縁膜１２０は、トランジスタ１５１の第２のゲート絶縁膜として機能する。
電極１１２ａは、トランジスタ１５１のソース及びドレインの一方としての機能を有し、電極１１２ｂは、トランジスタ１５１のソース及びドレインの他方としての機能を有する。
電極１０４及び電極１２２には、異なる電位を与えてもよいし、同電位を与えてもよい。また、電極１０４と電極１２２は、絶縁膜１２０に設けられた開口部を介して、電気的に接続されていてもよい。
電極１０４及び電極１２２を同電位とすることで、キャリアが酸化物半導体膜１１０の広い範囲を流れる。これにより、トランジスタ１５１を移動するキャリアの量が増加する。
この結果、トランジスタ１５１のオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。
なお、トランジスタのチャネル長（Ｌ長ともいう。）を０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が０．５μｍ以上６．５μｍ以下のように小さいことで、チャネル幅も小さくすることが可能である。
また、電極１０４及び電極１２２を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板１０２と電極１０４の間、または、電極１２２上に存在する固定電荷が、酸化物半導体膜１１０に影響しない。この結果、ストレス試験（例えば、ゲート電極にマイナスの電位を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
以下に、基板１０２およびトランジスタ１５１を構成する個々の要素について説明する。
《基板１０２》
基板１０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
《電極１０４、電極１２２》
電極１０４及び電極１２２に用いる材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、電極１０４及び電極１２２に用いる材料としては、インジウムを含む酸化物を用いることができる。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、電極１０４及び電極１２２に用いる材料は、単層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、電極１０４及び電極１２２に用いる材料としては、例えば、スパッタリング法を用いて形成することができる。
《絶縁膜１０８》
絶縁膜１０８は、絶縁膜１０６と絶縁膜１０７の２層の積層構造を例示している。なお、絶縁膜１０８の構造はこれに限定されず、例えば、単層構造または３層以上の積層構造としてもよい。
絶縁膜１０６としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。また、絶縁膜１０６を積層構造とした場合、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁膜１０６に含まれる水素及び窒素が、後に形成される酸化物半導体膜１１０へ移動または拡散することを抑制できる。
絶縁膜１０７としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。
また、絶縁膜１０８としては、絶縁膜１０６として、例えば、厚さ４００ｎｍの窒化シリコン膜を形成し、その後、絶縁膜１０７として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する積層構造を用いることができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制され好ましい。なお、電極１０４と重畳する位置の絶縁膜１０８は、トランジスタ１５１のゲート絶縁膜として機能する。また、窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のことをいう。
《酸化物半導体膜１１０》
酸化物半導体膜１１０は、酸化物半導体を用いると好ましく、該酸化物半導体としては、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
酸化物半導体膜１１０を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
酸化物半導体膜１１０の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。とくに、酸化物半導体膜１１０を成膜する際、スパッタリング法を用いると緻密な膜が形成されるため、好適である。
酸化物半導体膜１１０として、酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜された酸化物半導体膜に含まれる不純物の濃度を低減できる。
また、酸化物半導体膜１１０として、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。
なお、基板１０２を高温に保持した状態で酸化物半導体膜１１０として、酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板１０２を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。
次に、第１の加熱処理を行うこがと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体膜１１０に用いる酸化物半導体の結晶性を高め、さらに絶縁膜１０８及び酸化物半導体膜１１０から水素や水などの不純物を除去することができる。なお、酸化物半導体膜１１０を島状に加工する前に第１の加熱工程を行ってもよい。
上述のように、水素や水などの不純物が除去された酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を数ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。
《電極１１２ａ、電極１１２ｂ》
電極１１２ａおよび電極１１２ｂに用いることのできる導電膜１１２の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。とくに、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。
《絶縁膜１１４、１１６》
絶縁膜１２０は、絶縁膜１１４、１１６、１１８の３層の積層構造を例示している。なお、絶縁膜１２０の構造はこれに限定されず、例えば、単層構造、２層の積層構造、または４層以上の積層構造としてもよい。
絶縁膜１１４、１１６としては、酸化物半導体膜１１０として用いる酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。酸素を含む無機絶縁材料としては、例えば酸化シリコン膜、または酸化窒化シリコン膜等が挙げられる。また、絶縁膜１１４、１１６としては、例えば、ＰＥ−ＣＶＤ法を用いて形成することができる。
絶縁膜１１４の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１１６の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について、説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、または３層以上の積層構造としてもよい。
絶縁膜１１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜１１０へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。
絶縁膜１１８の一例としては、厚さ１５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜１１８として、厚さ１５０ｎｍの窒化シリコン膜を用いる。
また、上記窒化シリコン膜は、不純物等からのブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜１１０として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
ＢＲ 配線
Ｃ１ 容量素子
ＣＯＮＶ 変換器
ＣＳ 配線
ＤＬ 配線
ＦＮ ノード
ＦＰＣ１ フレキシブルプリント基板
ＦＰＣ２ フレキシブルプリント基板
Ｇ１ 配線
ＧＤ 駆動回路
ＧＮＤ 配線
Ｍ１ トランジスタ
Ｍ１ｂ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ４ トランジスタ
Ｍ５ トランジスタ
Ｍ６ トランジスタ
ＯＵＴ 端子
Ｐ１ 期間
Ｐ２ 期間
Ｐ３ 期間
ＰＤ 検知素子
ＲＥＳ 配線
ＳＷ 配線
ＶＤＤ 配線
ＶＰＩ 配線
ＶＰＯ 配線
ＶＲＥＳ 配線
１０Ｕ 検知ユニット
１０Ｕｂ 検知ユニット
１０Ｕｐ 検知ユニット
１６ 基材
１００ 入力装置
１０２ 基板
１０４ 電極
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１１０ 酸化物半導体膜
１１２ 導電膜
１１２ａ 電極
１１２ｂ 電極
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 絶縁膜
１２２ 電極
１５１ トランジスタ
５００ 表示部
５００ＴＰ 入出力装置
５０２ 画素
５０２Ｂ 副画素
５０２Ｇ 副画素
５０２Ｒ 副画素
５０２ｔ トランジスタ
５０３ｃ 容量
５０３ｇ 走査線駆動回路
５０３ｔ トランジスタ
５１０ 基材
５１０ａ バリア膜
５１０ｂ 基材
５１０ｃ 樹脂層
５１１ 配線
５１９ 端子
５２１ 絶縁膜
５２８ 隔壁
５５０Ｒ 発光素子
５６０ 封止材
５８０Ｒ 発光モジュール
６００ 入力部
６０２ 検知ユニット
６０３ｄ 駆動回路
６０３ｇ 駆動回路
６１０ 基材
６１０ａ バリア膜
６１０ｂ 基材
６１０ｃ 樹脂層
６５１ 電極
６５２ 電極
６５３ 絶縁層
６６７ 窓部
６７０ 保護層
６７０ｐ 反射防止層
８１０ 携帯情報端末
８１５ 筐体
８１６ 表示パネル
８１８ ヒンジ
８２０ 携帯情報端末
８２２ 表示部
８２５ 非表示部
８４０ 携帯情報端末
８４５ 携帯情報端末
８５４ 筐体
８５５ 情報
８５６ 情報
８５７ 情報
８５８ 表示部
８８０ 携帯情報端末
８８５ 筐体
８８６ 筐体
８８７ 情報
８８８ 表示部
８８９ 操作ボタン
７０００ 表示装置
７００１ 筐体
７００２ 表示部
７００３ 支持台
７１００ 携帯情報端末
７１０１ 筐体
７１０２ 表示部
７１０３ バンド
７１０４ バックル
７１０５ 操作ボタン
７１０６ 入出力端子
７１０７ アイコン
７２０１ 台部
７２０３ 操作スイッチ
７２１０ 照明装置
７３００ タッチパネル
７３０１ 筐体
７３０２ 表示部
７３０３ 操作ボタン
７３０４ 部材
７３０５ 制御部
７４００ 携帯電話機
７４０１ 筐体
７４０２ 表示部
７４０３ 操作ボタン
７４０４ 外部接続ポート
７４０５ スピーカ
７４０６ マイクロフォン

Claims (8)

  1. 第１のトランジスタと、
    第２のトランジスタと、
    容量素子と、
    ノードと、
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１のトランジスタは、第１のゲートと、第２のゲートを有し、
    前記第１のゲートと、前記第２のゲートとは、半導体膜を挟んで互いに重なる領域を有し、
    前記第２のゲートは、前記ノードに電気的に接続され、
    前記第１の配線は、前記第１のトランジスタを介して、前記第２の配線に電気的に接続され、
    前記第３の配線は、前記第２のトランジスタを介して、前記ノードに電気的に接続され、
    前記容量素子の第１の端子は、前記ノードに電気的に接続され、
    前記容量素子の第２の端子は、前記第４の配線に電気的に接続される、ことを特徴とする入力装置。
  2. 請求項１において、
    人の指が近接または接触することで前記ノードの電位が変化し、
    前記ノードの電位が変化することで、前記第１のトランジスタのしきい値が変化し、
    前記第１のトランジスタのしきい値が変化することで、前記第１の配線と前記第２の配線の間に流れる電流が変化し、
    前記電流の変化を読み取ることで、入力を検知する入力装置。
  3. 請求項１または請求項２において、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネルに酸化物半導体を含むことを特徴とする入力装置。
  4. 第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    フォトダイオードと、
    ノードと、
    第１の配線と、
    第２の配線と、
    第３の配線と、
    第４の配線と、を有し、
    前記第１のトランジスタは、第１のゲートと、第２のゲートを有し、
    前記第１のゲートと、前記第２のゲートとは、半導体膜を挟んで互いに重なる領域を有し、
    前記第２のゲートは、前記ノードに電気的に接続され、
    前記第１の配線は、前記第１のトランジスタを介して、前記第２の配線に電気的に接続され、
    前記第３の配線は、前記第２のトランジスタを介して、前記ノードに電気的に接続され、
    前記フォトダイオードの第１の端子は、前記第３のトランジスタを介して、前記ノードに電気的に接続され、
    前記フォトダイオードの第２の端子は、前記第４の配線と電気的に接続される、ことを特徴とする入力装置。
  5. 請求項４において、
    人の指がフォトダイオードに照射される光を遮ることで、前記ノードの電位が変化し、
    前記ノードの電位が変化することで、前記第１のトランジスタのしきい値が変化し、
    前記第１のトランジスタのしきい値が変化することで、前記第１の配線と前記第２の配線の間に流れる電流が変化し、
    前記電流の変化を読み取ることで、入力を検知する入力装置。
  6. 請求項４または請求項５において、
    前記第１のトランジスタ乃至前記第３のトランジスタは、チャネルに酸化物半導体を含むことを特徴とする入力装置。
  7. 請求項１乃至請求項６のいずれか一項に記載の入力装置と表示部を有する入出力装置。
  8. 請求項１乃至請求項６のいずれか一項に記載の入力装置、または、請求項７に記載の入出力装置と、
    マイクロフォン、スピーカ、および操作ボタンのうちの少なくとも１つと、を有する電子機器。
JP2015117972A 2014-06-13 2015-06-11 入力装置及び入出力装置 Active JP6541451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015117972A JP6541451B2 (ja) 2014-06-13 2015-06-11 入力装置及び入出力装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014122090 2014-06-13
JP2014122090 2014-06-13
JP2015117972A JP6541451B2 (ja) 2014-06-13 2015-06-11 入力装置及び入出力装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019108605A Division JP6714129B2 (ja) 2014-06-13 2019-06-11 入出力装置

Publications (2)

Publication Number Publication Date
JP2016015130A true JP2016015130A (ja) 2016-01-28
JP6541451B2 JP6541451B2 (ja) 2019-07-10

Family

ID=54836827

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015117972A Active JP6541451B2 (ja) 2014-06-13 2015-06-11 入力装置及び入出力装置
JP2019108605A Active JP6714129B2 (ja) 2014-06-13 2019-06-11 入出力装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019108605A Active JP6714129B2 (ja) 2014-06-13 2019-06-11 入出力装置

Country Status (3)

Country Link
US (1) US10651203B2 (ja)
JP (2) JP6541451B2 (ja)
KR (1) KR102344782B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US10134332B2 (en) 2015-03-18 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and driving method of display device
JP2016206659A (ja) 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
KR102304311B1 (ko) * 2015-06-01 2021-09-23 삼성디스플레이 주식회사 표시장치
KR102631414B1 (ko) * 2018-11-23 2024-01-29 엘지디스플레이 주식회사 센싱장치 및 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050472A (ja) * 2004-08-09 2006-02-16 Mitsubishi Electric Corp ミキサ回路
JP2006330578A (ja) * 2005-05-30 2006-12-07 Sony Corp 液晶表示装置
JP2009003414A (ja) * 2007-05-18 2009-01-08 Seiko Epson Corp 表示装置および電子機器
JP2010145583A (ja) * 2008-12-17 2010-07-01 Hitachi Displays Ltd センサ部内蔵画像表示装置
JP2012137753A (ja) * 2010-12-10 2012-07-19 Semiconductor Energy Lab Co Ltd 表示装置
JP2013012696A (ja) * 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6747290B2 (en) 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP2002287900A (ja) 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd 情報装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101478248B1 (ko) * 2008-04-11 2014-12-31 삼성전자주식회사 두 개의 게이트로 이루어진 센싱 트랜지스터를 구비한 이미지 센서의 구동방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102437444B1 (ko) 2008-11-21 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101720072B1 (ko) * 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP6099368B2 (ja) * 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
CN103295525B (zh) * 2013-05-31 2015-09-30 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
JP6121837B2 (ja) 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050472A (ja) * 2004-08-09 2006-02-16 Mitsubishi Electric Corp ミキサ回路
JP2006330578A (ja) * 2005-05-30 2006-12-07 Sony Corp 液晶表示装置
JP2009003414A (ja) * 2007-05-18 2009-01-08 Seiko Epson Corp 表示装置および電子機器
JP2010145583A (ja) * 2008-12-17 2010-07-01 Hitachi Displays Ltd センサ部内蔵画像表示装置
JP2012137753A (ja) * 2010-12-10 2012-07-19 Semiconductor Energy Lab Co Ltd 表示装置
JP2013012696A (ja) * 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置

Also Published As

Publication number Publication date
JP6541451B2 (ja) 2019-07-10
JP2019194874A (ja) 2019-11-07
US20150364496A1 (en) 2015-12-17
JP6714129B2 (ja) 2020-06-24
KR102344782B1 (ko) 2021-12-28
KR20150143315A (ko) 2015-12-23
US10651203B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
JP7419457B2 (ja) タッチパネル
US11171190B2 (en) Semiconductor device, input/output device, and electronic appliance
US11307687B2 (en) Display device and input/output device
US10534457B2 (en) Touch panel and method for manufacturing touch panel
CN112002242B (zh) 图像处理装置、显示系统以及电子设备
JP6714129B2 (ja) 入出力装置
JP2020074402A (ja) 半導体装置
JP2020166880A (ja) タッチパネルおよびタッチパネルモジュール
TW202042423A (zh) 發光裝置，模組，及電子裝置
JP6346782B2 (ja) タッチパネル
JP6570700B2 (ja) タッチパネル
JP6749457B2 (ja) タッチパネル
JP6568055B2 (ja) タッチセンサー及びタッチパネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190611

R150 Certificate of patent or registration of utility model

Ref document number: 6541451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250