JP6714129B2 - 入出力装置 - Google Patents
入出力装置 Download PDFInfo
- Publication number
- JP6714129B2 JP6714129B2 JP2019108605A JP2019108605A JP6714129B2 JP 6714129 B2 JP6714129 B2 JP 6714129B2 JP 2019108605 A JP2019108605 A JP 2019108605A JP 2019108605 A JP2019108605 A JP 2019108605A JP 6714129 B2 JP6714129 B2 JP 6714129B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- wiring
- film
- input
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Description
一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン、
マニュファクチャ、又は、組成物(コンポジション・オブ・マター)に関する。そのため
、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表
示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、
検知装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができ
る。
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、半
導体装置を有している場合がある。
帯情報端末は、アクティブマトリックス型の表示装置や、タッチパネルなどの入力装置を
備える場合が多い。
発明の一態様は、検出感度の高い入出力装置を提供することを課題の一とする。また、本
発明の一態様は、信頼性の高い入力装置を提供することを課題の一とする。また、本発明
の一態様は、信頼性の高い入出力装置を提供することを課題の一とする。また、本発明の
一態様は、新規な入力装置を提供することを課題の一とする。また、本発明の一態様は、
新規な入出力装置を提供することを課題の一とする。また、本発明の一態様は、新規な半
導体装置を提供することを課題の一とする。また、本発明の一態様は、新規な表示装置を
提供することを課題の一とする。
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
と、第1の配線と、第2の配線と、第3の配線と、第4の配線と、を有する入力装置であ
って、第1のトランジスタは、第1のゲートと、第2のゲートを有し、第1のトランジス
タの第1のゲートと、第1のトランジスタの第2のゲートとは、半導体膜を挟んで互いに
重なる領域を有し、第1のトランジスタの第2のゲートは、ノードに電気的に接続され、
第1の配線は、第1のトランジスタを介して、第2の配線に電気的に接続され、第3の配
線は、第2のトランジスタを介して、ノードに電気的に接続され、容量素子の第1の端子
は、ノードに電気的に接続され、容量素子の第2の端子は、第4の配線に電気的に接続さ
れる。
電位が変化することで、第1のトランジスタのしきい値が変化し、第1のトランジスタの
しきい値が変化することで、第1の配線と第2の配線の間に流れる電流が変化し、第1の
配線と第2の配線の間に流れる電流の変化を読み取ることで、入力を検知することができ
る。
導体を含むことが好ましい。
と、フォトダイオードと、ノードと、第1の配線と、第2の配線と、第3の配線と、第4
の配線と、を有する入力装置であって、第1のトランジスタは、第1のゲートと、第2の
ゲートを有し、第1のトランジスタの第1のゲートと、第1のトランジスタの第2のゲー
トとは、半導体膜を挟んで互いに重なる領域を有し、第1のトランジスタの第2のゲート
は、ノードに電気的に接続され、第1の配線は、第1のトランジスタを介して、第2の配
線に電気的に接続され、第3の配線は、第2のトランジスタを介して、ノードに電気的に
接続され、フォトダイオードの第1の端子は、第3のトランジスタを介して、ノードに電
気的に接続され、フォトダイオードの第2の端子は、第4の配線と電気的に接続される。
位が変化し、ノードの電位が変化することで、第1のトランジスタのしきい値が変化し、
第1のトランジスタのしきい値が変化することで、第1の配線と第2の配線の間に流れる
電流が変化し、第1の配線と第2の配線の間に流れる電流の変化を読み取ることで、入力
を検知することができる。
導体を含むことが好ましい。
、マイクロフォン、スピーカ、および操作ボタンのうちの少なくとも1つと、を有する電
子機器である。
発明の一態様により、検出感度の高い入出力装置を提供することが可能になる。また、本
発明の一態様により、信頼性の高い入力装置を提供することが可能になる。また、本発明
の一態様により、信頼性の高い入出力装置を提供することが可能になる。また、本発明の
一態様により、新規な入力装置を提供することが可能になる。また、本発明の一態様によ
り、新規な入出力装置を提供することが可能になる。また、本発明の一態様により、新規
な半導体装置を提供することが可能になる。また、本発明の一態様により、新規な表示装
置を提供することが可能になる。
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態お
よび詳細を様々に変更し得ること、当業者であれば容易に理解される。したがって、本発
明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に
説明する実施の形態において、同一部分又は同様の機能を有する部分には同一の符号を異
なる図面間で共通して用い、その繰り返しの説明は省略する。
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領
域又はドレイン電極)とソース(ソース端子、ソース領域又はソース電極)の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によ
って変わるため、いずれがソース又はドレインであるかを限定することが困難である。そ
こで、ソースとして機能する部分、およびドレインとして機能する部分を、ソース又はド
レインと呼ばず、ソースとドレインとの一方を第1電極と表記し、ソースとドレインとの
他方を第2電極と表記する場合がある。
のいずれかの箇所のことである。
を避けるために付したものであり、数的に限定するものではないことを付記する。
るものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的
に接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在する
とき、AとBとの電気信号の授受を可能とするものをいう。
異なる回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路や領域
では、同じ回路ブロックで別々の機能を実現しうるように設けられている場合もある。ま
た図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの
回路ブロックとして示していても、実際の回路や領域では、一つの回路ブロックで行う処
理を複数の回路ブロックで行うよう設けられている場合もある。
本実施の形態では、本発明の一態様に用いることができる入力装置の構成について、図1
乃至図7を参照しながら説明する。
(B)は変換器CONVの構成を説明する回路図であり、図1(C)は検知ユニット10
Uの構成を説明する回路図である。図1(D−1)および図1(D−2)は検知ユニット
10U駆動方法を説明するタイミングチャートである。
ト10Uと、行方向に配置される複数の検知ユニット10Uが電気的に接続される配線G
1と、配線G1が電気的に接続される駆動回路GDと、列方向に配置される複数の検知ユ
ニット10Uが電気的に接続される配線DLと、配線DLが電気的に接続される変換器C
ONVと、検知ユニット10U、駆動回路GD、変換器CONV、配線G1および配線D
Lが配設される基材16と、を有する(図1(A)参照)。
クス状に配置することができる。
本発明の一態様の検知ユニット10Uは、トランジスタM1と、トランジスタM2と、ト
ランジスタM3と、容量素子C1と、ノードFNとを有する(図1(C)参照)。
G1、及び、配線DLと電気的に接続されている。
及びドレインの一方は配線VPIに電気的に接続され、トランジスタM1のソース及びド
レインの他方はトランジスタM2のソース及びドレインの一方に電気的に接続される。
びドレインの他方は配線DLに電気的に接続される。
及びドレインの一方はノードFNに電気的に接続され、トランジスタM3のソース及びド
レインの他方は配線VRESに電気的に接続される。
は配線CSに電気的に接続される。
て説明を行うものとする。
たは酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体
、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを適用できる。
配線VPIは、場合によっては、高電源電位を供給してもよい。
は、例えば、トランジスタM2を導通状態にすることができる。
る。
ンジスタM3を導通状態にすることができる。
ることができる。
る。
変換器CONVは変換回路を備える。検知信号DATAを変換して端子OUTに供給する
ことができるさまざまな回路を、変換器CONVに用いることができる。例えば、変換器
CONVを検知ユニット10Uと電気的に接続することにより、ソースフォロワ回路また
はカレントミラー回路などが構成されるようにしてもよい。
構成できる(図1(B)参照)。なお、トランジスタM4は、トランジスタM1乃至M3
と同一の工程で作製してもよい。
電源電位を供給することができる。
る。
てもよい(図2参照)。図2において、配線GNDは接地電位(または低電源電位)が与
えられることが好ましい。なお、トランジスタM5は、トランジスタM1乃至M4と同一
の工程で作製してもよい。
第1のステップにおいて、トランジスタM3を導通状態にした後に非導通状態にするリセ
ット信号を配線RESに供給し、ノードFNの電位を例えばトランジスタM1を導通状態
にすることができる電位にする(図1(D−1)期間P1参照)。
第2のステップにおいて、制御信号を容量素子C1の第2の端子に供給する。具体的には
、配線CSに矩形の制御信号を供給する。矩形の制御信号を供給された容量素子C1は、
容量素子C1の容量に基づいてノードFNの電位を上昇させる(図1(D−1)期間P2
参照)。
接触すると、指と導電膜の間の静電容量により、ノードFNの電位は、何も近接または接
触していない場合よりも低下する(図1(D−2)実線参照)。
第3のステップにおいて、トランジスタM2を導通状態にする選択信号を配線G1に供給
する。トランジスタM1のソース及びドレインの他方は、配線DLに電気的に接続される
(図1(D−1)期間P3参照)。
第4のステップにおいて、信号を配線DLに供給する。この信号は、トランジスタM1の
オン電流(配線VPIと配線DLとの間に流れる電流)の変化量を情報として含む。
し、人の指などの近接または接触を検知することができる。
第5のステップにおいて、トランジスタM2を非導通状態にする選択信号をトランジスタ
M2のゲートに供給する。
のステップを繰り返す。
また、検知ユニット10UのトランジスタM3のゲートは、隣の行の配線G1[j−1]
(jは2以上の自然数)に電気的に接続されてもよい(図4(A)参照)。図4(A)の
ような回路構成にすることで、第j−1行の検知ユニット10Uが選択されたと同時に、
第j行の検知ユニット10Uがリフレッシュされる。また、図1(C)と比較して、図4
(A)の回路は配線RESを省略できるため、回路構成を単純にすることができ、検知ユ
ニット10Uの占有面積を小さくできる。
検知ユニット10Uは、図1(C)で示した回路構成の他に、図3(A)に示す回路構成
をとり得ることもできる。
わりにトランジスタM1bを有し、配線VPIの代わりに配線VDDを有している点で、
図1(C)に示す検知ユニット10Uと異なる。
1のゲートと、第2のゲートとは、半導体膜を挟んで互いに重なる領域を有する。第1の
ゲート及び第2のゲートは、同時に、同じ電位が与えられてもよいし、異なる電位が与え
られてもよい。
bの第2のゲートは、ノードFNに電気的に接続され、トランジスタM1bのソース及び
ドレインの一方は、配線DLに電気的に接続され、トランジスタM1bのソース及びドレ
インの他方は、配線VDDに電気的に接続される。
。
たは酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体
、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを適用できる。
給してもよい。
第1のステップにおいて、トランジスタM3を導通状態にした後に、トランジスタM3を
非導通状態にするリセット信号を配線RESに供給し、ノードFNの電位を所定の電位に
する(図3(B−1)期間P1参照)。
第2のステップにおいて、制御信号を容量素子C1の第2の端子に供給する。具体的には
、配線CSに矩形の制御信号を供給する。矩形の制御信号を供給された容量素子C1は、
容量素子C1の容量に基づいてノードFNの電位を上昇させる(図3(B−1)期間P2
参照)。
接触すると、指と導電膜の間の静電容量により、ノードFNの電位は、何も近接または接
触されていない場合よりも低下する(図3(B−2)実線参照)。
る。また、トランジスタM1bは、第2のゲートに与えられた電位に応じて、しきい値電
圧が変化する。例えば、ノードFNの電位が上昇した場合、トランジスタM1bのしきい
値電圧はマイナスにシフトする。その結果、トランジスタM1bが導通状態になったとき
のオン電流は増加する。逆に、ノードFNの電位が低下した場合、トランジスタM1bの
しきい値電圧はプラスにシフトする。その結果、トランジスタM1bが導通状態になった
ときのオン電流は減少する。
第3のステップにおいて、トランジスタM1bを導通状態にする選択信号を配線G1に供
給する(図3(B−1)期間P3参照)。
第4のステップにおいて、信号を配線DLに供給する。この信号は、トランジスタM1b
のオン電流(配線VDDと配線DLとの間に流れる電流)の変化量を情報として含む。
し、人の指などの近接または接触を検知することができる。
第5のステップにおいて、トランジスタM1bを非導通状態にする選択信号をゲートに供
給する。
のステップを繰り返す。
ジスタの数が少ないため、検知ユニット10Ubの占有面積を小さくでき、より解像度の
高い入力装置を提供することができる。また、検知ユニット10Ubは、トランジスタの
数が少ないため、トランジスタのしきい値ばらつきによる回路動作の不具合が発生しにく
い。そのため、信頼性が高く、より高感度な入力の検知が可能である。
検知ユニット10UbのトランジスタM3のゲートは、隣の行の配線G1[j−1](j
は2以上の自然数)に電気的に接続されてもよい(図4(B)参照)。図3(A)と比較
して、図4(B)の回路は配線RESを省略できるため、回路構成を単純にすることがで
き、検知ユニット10Ubの占有面積を小さくできる。
本実施の形態で説明する入力装置100は、検知ユニットとして光学式タッチセンサを用
いることができる。
、トランジスタM6と、検知素子PDと、ノードFNとを有する。
線G1、配線DL及び配線SWに電気的に接続される。
ランジスタM1bの第1のゲートは、配線G1に電気的に接続され、トランジスタM1b
の第2のゲートは、ノードFNに電気的に接続され、トランジスタM1bのソース及びド
レインの一方は、配線DLに電気的に接続され、トランジスタM1bのソース及びドレイ
ンの他方は、配線VDDに電気的に接続される。
及びドレインの一方はノードFNに電気的に接続され、トランジスタM3のソース及びド
レインの他方は配線VRESに電気的に接続される。
びドレインの一方は、ノードFNに電気的に接続され、トランジスタM6のソース及びド
レインの他方は、検知素子PDの第1の端子に電気的に接続されている。
bの記載を参照すればよい。
おけるトランジスタM3の記載を参照すればよい。
選べばよい。
上述した検知ユニット10Uまたは検知ユニット10Ubにおける各配線の記載を参照す
ればよい。
ることができる。具体的には、シリコンを半導体層に用いることができる。特にp型、i
型、n型のアモルファスシリコンが積層されたフォトダイオードを好適に用いることがで
きる。
第1のステップにおいて、トランジスタM3を導通状態にした後に非導通状態にするリセ
ット信号を配線RESに供給し、ノードFNの電位を所定の電位にする(図5(B−1)
期間P1参照)。
第2のステップにおいて、トランジスタM6を所定の期間導通状態にする露光制御信号を
配線SWに供給する。具体的には、トランジスタM6のゲートの電位がトランジスタM6
のしきい値電位より十分高い電位に所定の期間なるように、配線SWに矩形の露光制御信
号を供給させる(図5(B−1)期間P2参照)。
Dを流れる電流は検知素子PDの起電力に基づいて変化する。
ノードFNの電位は低下する(図5(B−1)期間P2参照)。
ードFNの電位は変化しない(図5(B−2)期間P2参照)。
が遮られ、検知素子PDの起電力が低下する。
る。また、トランジスタM1bは、第2のゲートに与えられた電位に応じて、しきい値が
変化する。例えば、ノードFNの電位が上昇した場合、トランジスタM1bのしきい値は
マイナスにシフトする。その結果、トランジスタM1bが導通状態になったときのオン電
流は増加する。逆に、ノードFNの電位が低下した場合、トランジスタM1bのしきい値
はプラスにシフトする。その結果、トランジスタM1bが導通状態になったときのオン電
流は減少する。
第3のステップにおいて、トランジスタM1bを導通状態にする選択信号を配線G1に供
給する(図5(B−1)期間P3参照)。
第4のステップにおいて、信号を配線DLに供給する。この信号は、トランジスタM1b
のオン電流(配線VDDと配線DLとの間に流れる電流)の変化量を情報として含む。
し、人の指などの近接または接触を検知することができる。
第5のステップにおいて、トランジスタM1bを非導通状態にする選択信号をゲートに供
給する。
のステップを繰り返す。
なお、図5(A)に示す検知ユニット10Upは、図6に示すように、容量素子C1及び
配線CSを設けてもよい。容量素子C1と配線CSを設けることで、意図しないノードF
Nの電位の低下を防ぐことができる。
トランジスタM6及び配線SWを省略してもよい。
ことで、占有面積を小さくでき、より解像度の高い入力装置を提供することができる。ま
た、検知ユニット10Upは、トランジスタの数が少ないため、トランジスタのしきい値
ばらつきによる回路動作の不具合が発生しにくい。そのため、信頼性が高く、より高感度
な入力の検知が可能である。
下、酸化物半導体トランジスタ)で構成されることが好ましい。酸化物半導体トランジス
タは、オフ電流が小さいため、ノードFNに保持された電荷のリークを防ぐことができ、
検知ユニットの誤動作を防ぐことができる。検知ユニットに酸化物半導体トランジスタを
用いることで、信頼性が高く、検出感度の高い入力装置を提供することができる。
。
とすることができる。
ウェッティング方式などにより表示を行う表示素子(電子インクともいう)、シャッター
方式のMEMS表示素子、光干渉方式のMEMS表示素子、液晶素子、有機エレクトロル
ミネッセンス素子などを用いることができる。
し、異なる基板上に形成された後に、互いに電気的に接続されてもよい。
を提供することができる。
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。例えば、本発明の一態様として、タッチセンサ、入力装置、または、入出力装置
に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によって
は、または、状況に応じて、本発明の一態様は、タッチセンサ、入力装置、または、入出
力装置に適用しなくてもよい。例えば、本発明の一態様は、場合によっては、または、状
況に応じて、別の機能を有する回路に適用してもよい。
。
本実施の形態では、実施の形態1に示す入力装置を用いることができる入出力装置の一例
について、図8および図9を参照しながら説明する。
明の便宜のために検知ユニット602の一部および画素502の一部を拡大して図示して
いる。
面の構造を示す断面図であり、図9(B)および図9(C)は図9(A)に示す構造の一
部の変形例を示す断面図である。
本実施の形態で説明する入出力装置500TPは、表示部500および表示部500に重
なる入力部600を有する(図8参照)。
1または配線RESなどに電気的に接続される。
Lなどに電気的に接続される。
る。
DLなどに電気的に接続される。
素子に導電膜と当該導電膜に電気的に接続される容量素子を用いることができる。また、
検知素子に、例えばフォトダイオードなど、光電変換素子を用いることができる。なお、
本実施の形態では、検知素子に容量素子を用いた例について説明を行う。
る容量素子C1を用いることができる(図9(A)参照)。
667は可視光を透過し、複数の窓部667の間に遮光性の層BMを配設してもよい。
着色層はカラーフィルタということができる。例えば、青色の光を透過する着色層CFB
、緑色の光を透過する着色層CFGまたは赤色の光を透過する着色層CFRを用いること
ができる。また、黄色の光を透過する着色層や白色の光を透過する着色層を用いてもよい
。
力部600の窓部667と重なるように配置されている。
、マトリクス状に配設される複数の検知ユニット602を備える入力部600と、窓部6
67に重なる画素502を複数備える表示部500と、を有し、窓部667と画素502
の間に着色層を含んで構成される。また、それぞれの検知ユニットに他の検知ユニットへ
の干渉を低減することができるスイッチが配設されている。
ることができる。また、画像を表示する画素の位置情報に関連付けて検知情報を供給する
ことができる。また、検知情報を供給させない検知ユニットと信号線を非導通状態にする
ことで、検知信号を供給させる検知ユニットへの干渉を低減することができる。その結果
、利便性または信頼性に優れた新規な入出力装置500TPを提供することができる。
することができる。具体的には、入出力装置500TPの使用者は、入力部600に触れ
た指等をポインタに用いて様々なジェスチャー(タップ、ドラッグ、スワイプまたはピン
チイン等)をすることができる。
は軌跡等を含む検知情報を供給することができる。
、所定のジェスチャーに関連付けられた命令を実行する。また、演算装置は、命令の実行
結果を、表示情報として表示部500に供給する機能を有する。
ジェスチャーに関連付けられた命令を演算装置に実行させることができる。
ができる複数の検知ユニットから一の検知ユニットを選択し、選択された検知ユニットを
除いた他の検知ユニットと当該一の信号線を非導通状態にすることができる。これにより
、選択されていない他の検知ユニットがもたらす選択された検知ユニットへの干渉を低減
することができる。
トの検知素子への干渉を低減できる。
に用いる場合において、選択されていない検知ユニットの導電膜の電位がもたらす、選択
された検知ユニットの導電膜の電位への干渉を低減することができる。
動して、検知情報を供給させることができる。例えば、ハンドヘルド型に用いることがで
きる大きさから、電子黒板に用いることができる大きさまで、さまざまな大きさの入出力
装置500TPを提供することができる。
検知情報を供給させることができる。例えば、折り畳まれた状態や展開された状態など、
さまざまな形状の入出力装置500TPを提供することができる。
えてもよい。また、フレキシブルプリント基板FPC1と電気的に接続されてもよい。
子519を備えてもよい。また、フレキシブルプリント基板FPC2と電気的に接続され
てもよい。
例えば、セラミックコート層またはハードコート層を保護層670に用いることができる
。具体的には、酸化アルミニウムを含む層またはUV硬化樹脂を用いることができる。ま
た、入出力装置500TPが反射する外光の強度を弱める反射防止層670pを用いるこ
とができる。具体的には、円偏光板等を用いることができる。
構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場
合がある。
であるとともにカラーフィルタでもある。
600であるとともに表示部500でもある。なお、表示部500に入力部600が重ね
られた入出力装置500TPをタッチパネルともいう。
本実施の形態で説明する入出力装置500TPは、入力部600または表示部500を有
する。
入力部600は、検知ユニット602、配線G1、配線DL及び基材610を備える。
用いて、入力部600を形成してもよい。
を用いて、入力部600を形成してもよい。
検知ユニット602は近接または接触するものを検知して検知信号を供給する。例えば静
電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情報を供給
する。具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を
検知素子に用いることができる。
する。具体的には、導電膜および導電膜と電気的に接続された検知回路を用いてもよい。
は接触すると、指と導電膜の間の静電容量が変化する。この静電容量の変化を検知して検
知情報を供給することができる。具体的には、導電膜および当該導電膜に一方の電極が接
続された容量素子を含む検知回路を検知ユニット602に用いることができる。
の両端の電極の電圧が変化する。この電圧の変化を検知信号に用いることができる。具体
的には、容量素子C1の電極間の電圧は一方の電極に電気的に接続された導電膜にものが
近接または接触することにより変化する(図9(A)参照)。
検知ユニット602は、制御信号に基づいて導通状態または非導通状態にすることができ
るスイッチを備える。例えば、トランジスタM3をスイッチに用いることができる。
よびスイッチに用いることができる。これにより、作製工程が簡略化された入力部600
を提供できる。
導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ
素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。
含む半導体層、微結晶を含む半導体層、多結晶を含む半導体層または単結晶を含む半導体
層等を用いることができる。具体的には、アモルファスシリコン、レーザーアニールなど
の処理により結晶化したポリシリコンまたはSOI(Silicon On Insul
ator)技術を用いて形成された半導体層等を用いることができる。
)及びM(Al、Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)を含む
In−M−Zn酸化物で表記される膜を含むことが好ましい。または、InとZnの双方
を含むことが好ましい。
ミニウム(Al)、またはジルコニウム(Zr)等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(P
r)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(
Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウ
ム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等がある
。
n−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In
−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−
Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−G
d−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho
−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−
Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−H
f−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系
酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物、In−G
a系酸化物を用いることができる。
酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn
以外の金属元素が入っていてもよい。
入力部600は、配線G1、配線RES及び配線DLなどを備える。
に用いることができる。
ングステン、ニッケル、鉄、コバルト、イットリウム、ジルコニウム、パラジウムまたは
マンガンから選ばれた金属元素、上述した金属元素を含む合金または上述した金属元素を
組み合わせた合金などを配線等に用いることができる。特に、アルミニウム、クロム、銅
、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含む
と好ましい。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適
である。
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を用いることができる。
オジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜
を用いてもよい。
ウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。
例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元
する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
駆動回路603gは例えば所定のタイミングで選択信号を供給することができる。具体的
には、選択信号を配線G1ごとに所定の順番で供給する。また、さまざまな回路を駆動回
路603gに用いることができる。例えば、シフトレジスタ、フリップフロップ回路、組
み合わせ回路などを用いることができる。
する。また、さまざまな回路を駆動回路603dに用いることができる。例えば、検知ユ
ニット602に配設された検知回路と電気的に接続されることによりソースフォロワ回路
やカレントミラー回路を構成することができる回路を、駆動回路603dに用いることが
できる。また、検知信号をデジタル信号に変換するアナログデジタル変換回路を備えてい
てもよい。
基材610は、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよ
び大きさを備えるものであれば、特に限定されない。特に、可撓性を有する材料を基材6
10に用いると、入力部600を折り畳んだ状態または展開された状態にすることができ
る。なお、表示部500が表示をする側に入力部600を配置する場合は、透光性を有す
る材料を基材610に用いる。
ができる。
る。
等を、基材610に用いることができる。
いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、基材6
10に用いることができる。
ができる。
ト若しくはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材610に用いることがで
きる。
料を基材610に用いることができる。
た複合材料を、基材610に用いることができる。
基材610に用いることができる。
きる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁層等が積層された積層材料
を、基材610に用いることができる。
ン膜または酸化窒化シリコン膜等から選ばれた一または複数の膜が積層された積層材料を
、基材610に適用できる。
は酸化窒化シリコン膜等が積層された積層材料を、基材610に適用できる。
基材610bとバリア膜610aを貼り合わせる樹脂層610cの積層体を用いることが
できる(図9(A)参照)。
フレキシブルプリント基板FPC1は、タイミング信号、電源電位等を供給し、検知信号
を供給される。
表示部500は、画素502、走査線、信号線または基材510を備える(図8参照)。
500を形成してもよい。
示部500を形成してもよい。
画素502は副画素502B、副画素502Gおよび副画素502Rを含み、それぞれの
副画素は表示素子と表示素子を駆動する画素回路を備える。
画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しない
パッシブマトリクス方式を表示部に用いることが出来る。
ンジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いること
が出来る。例えば、MIM(Metal Insulator Metal)、又はTF
D(Thin Film Diode)などを用いることも可能である。これらの素子は
、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。
または、これらの素子は、素子のサイズが小さいため、開口率を向上させることができ、
低消費電力化や高輝度化をはかることが出来る。
を用いないパッシブマトリクス型を用いることも可能である。能動素子(アクティブ素子
、非線形素子)を用いないため、製造工程が少ないため、製造コストの低減、又は歩留ま
りの向上を図ることができる。または、能動素子(アクティブ素子、非線形素子)を用い
ないため、開口率を向上させることができ、低消費電力化、又は高輝度化などを図ること
が出来る。
回路に起因する凹凸を平坦化するための層として用いることができる。また、絶縁膜52
1に不純物の拡散を抑制できる層を含む積層膜を適用することができる。これにより、不
純物の拡散によるトランジスタ502t等の信頼性の低下を抑制できる。
さまざまな表示素子を表示部500に用いることができる。例えば、電気泳動方式やエレ
クトロウェッティング方式などにより表示を行う表示素子(電子インクともいう)、シャ
ッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、液晶素子などを用いる
ことができる。
直視型液晶ディスプレイなどに用いることができる表示素子を用いることができる。
てもよい。
有機化合物を含む層を有する。
Rおよび発光素子550Rに電力を供給することができるトランジスタ502tを含む画
素回路を備える。また、発光モジュール580Rは発光素子550Rおよび光学素子(例
えば着色層CFR)を備える。
器構造を配設することができる。具体的には、特定の光を効率よく取り出せるように配置
された可視光を反射する膜および半反射・半透過する膜の間に発光性の有機化合物を含む
層を配置してもよい。
波長を有する光を透過するものであればよく、例えば赤色、緑色または青色等の光を選択
的に透過するものを用いることができる。なお、他の副画素を着色層が設けられていない
窓部に重なるように配置して、着色層を透過しないで発光素子の発する光を射出させても
よい。
発する光の一部は着色層CFRを透過して、図中に示す矢印の方向の発光モジュール58
0Rの外部に射出される。
50Rと着色層CFRに接してもよい。
28を備える。なお、隔壁528の一部は下部電極の端部に重なる。
発光素子550R)を構成する。画素回路は発光素子に電力を供給する。
極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、
画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。
、さらに、消費電力を低減することができる。また、適用する表示素子に好適な構成を様
々な画素回路から選択して用いることができる。
可撓性を有する材料を基材510に用いることができる。例えば、基材610に用いるこ
とができる材料と同様の材料を基材510に適用することができる。
にはSUSまたはアルミニウム等を用いることができる。
510bおよびバリア膜510aを貼り合わせる樹脂層510cと、が積層された積層体
を基材510に好適に用いることができる(図9(A)参照)。
封止材560は基材610と基材510を貼り合わせる機能を有する。封止材560は空
気より大きい屈折率を備えることが好ましい。なお、画素回路または発光素子(例えば発
光素子550R)は基材510と基材610の間にある。
走査線駆動回路503gは選択信号を供給する。また、走査線駆動回路503gはトラン
ジスタ503tおよび容量503cを含む。なお、画素回路と同一の工程で同一基板上に
形成することができるトランジスタを駆動回路に用いることができる。
表示部500は、走査線、信号線および電源線等の配線を有する。さまざまな導電膜を用
いることができる。例えば、入力部600に用いることができる導電膜と同様の材料を用
いることができる。
1に設けられている。なお、画像信号および同期信号等の信号を供給することができるフ
レキシブルプリント基板FPC2が端子519に電気的に接続されている。
れていても良い。
様々なトランジスタを入力部600または/および表示部500に適用できる。
。
図9(B)に図示する。
トランジスタ502tおよびトランジスタ503tに適用することができる。
を、図9(B)に図示するトランジスタ502tおよびトランジスタ503tに適用する
ことができる。
示する。
を含む半導体層を、図9(C)に図示するトランジスタ502tおよびトランジスタ50
3tに適用することができる。
。
本実施の形態では、本発明の一態様の入力装置または入出力装置が適用できる電子機器及
び照明装置について、図10及び図11を用いて説明する。
する電子機器や照明装置に好適に用いることができる。また、本発明の一態様を適用する
ことで、信頼性が高く、繰り返しの曲げに対して強い電子機器や照明装置を作製できる。
う)、コンピュータ用などのモニター、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、
携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能で
ある。
に組み込まれた表示部7402のほか、操作ボタン7403、外部接続ポート7404、
スピーカ7405、マイクロフォン7406などを備えている。なお、携帯電話機740
0は、本発明の一態様の入力装置または入出力装置を表示部7402に用いることにより
作製される。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い携帯電話
機を歩留まりよく提供できる。
報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる
操作は、指などで表示部7402に触れることにより行うことができる。
表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メイン
メニュー画面に切り替えることができる。
、筐体7101、表示部7102、バンド7103、バックル7104、操作ボタン71
05、入出力端子7106などを備える。
ーネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができ
る。
とができる。また、表示部7102はタッチセンサを備え、指やスタイラスなどで画面に
触れることで操作することができる。例えば、表示部7102に表示されたアイコン71
07に触れることで、アプリケーションを起動することができる。
動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持
たせることができる。例えば、携帯情報端末7100に組み込まれたオペレーティングシ
ステムにより、操作ボタン7105の機能を自由に設定することもできる。
ある。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで
通話することもできる。
介して直接データのやりとりを行うことができる。また入出力端子7106を介して充電
を行うこともできる。なお、充電動作は入出力端子7106を介さずに無線給電により行
ってもよい。
置が組み込まれている。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高
い携帯情報端末を歩留まりよく提供できる。
イッチ7203を備える台部7201と、台部7201に支持される発光部を有する。
部を可塑性の部材や可動なフレームなどの部材で固定し、用途に合わせて発光部の発光面
を自在に湾曲可能な構成としてもよい。
備える筐体を天井に固定する、又は天井からつり下げるように用いることもできる。発光
面を湾曲させて用いることができるため、発光面を凹状に湾曲させて特定の領域を明るく
照らす、又は発光面を凸状に湾曲させて部屋全体を明るく照らすこともできる。
。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い照明装置を歩留まり
よく提供できる。
性を有する製品に限定されない。図10(D)は表示装置の一例を示す。表示装置700
0は、筐体7001、表示部7002、支持台7003等を有する。本発明の一態様の入
力装置または入出力装置は、表示部7002に組み込むことができる。なお、表示装置7
000には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報
表示用表示装置が含まれる。
、筐体7301、表示部7302、操作ボタン7303、引き出し部材7304、制御部
7305を備える。
示部7102を備える。
映像を表示部7302に表示することができる。また、制御部7305にはバッテリをそ
なえる。また、制御部7305にコネクターを接続する端子部を備え、映像信号や電力を
有線により外部から直接供給する構成としてもよい。
等を行うことができる。
チパネル7300を示す。この状態で表示部7302に映像を表示することができる。ま
た、筐体7301の表面に配置された操作ボタン7303によって、片手で容易に操作す
ることができる。また、図10(E)のように操作ボタン7303を筐体7301の中央
でなく片側に寄せて配置することで、片手で容易に操作することができる。
定するため、表示部7302の側部に補強のためのフレームを設けていてもよい。
て音声を出力する構成としてもよい。
本発明の一態様により、軽量で、且つ信頼性の高いタッチパネルを歩留まりよく提供でき
る。
(A)に展開した状態の携帯情報端末810を示す。図11(B)に展開した状態又は折
りたたんだ状態の一方から他方に変化する途中の状態の携帯情報端末810を示す。図1
1(C)に折りたたんだ状態の携帯情報端末810を示す。携帯情報端末810は、折り
たたんだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表
示の一覧性に優れる。
。ヒンジ818を介して2つの筐体815間を屈曲させることにより、携帯情報端末81
0を展開した状態から折りたたんだ状態に可逆的に変形させることができる。本発明の一
態様の入力装置または入出力装置を表示パネル816に用いることができる。例えば、曲
率半径1mm以上150mm以下で曲げることができるタッチパネルを適用できる。
であることを検知して、検知情報を供給するセンサを備える構成としてもよい。タッチパ
ネルの制御装置は、タッチパネルが折りたたまれた状態であることを示す情報を取得して
、折りたたまれた部分(又は折りたたまれて使用者から視認できなくなった部分)の動作
を停止してもよい。具体的には、表示を停止してもよい。また、タッチセンサによる検知
を停止してもよい。
報を取得して、表示やタッチセンサによる検知を再開してもよい。
(D)に表示部822が外側になるように折りたたんだ状態の携帯情報端末820を示す
。図11(E)に、表示部822が内側になるように折りたたんだ状態の携帯情報端末8
20を示す。携帯情報端末820を使用しない際に、非表示部825を外側に折りたたむ
ことで、表示部822の汚れや傷つきを抑制できる。本発明の一態様の入力装置または入
出力装置を表示部822に用いることができる。
帯情報端末880の上面図である。図11(H)は携帯情報端末840の外形を説明する
斜視図である。
つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることがで
きる。
。例えば、8つの操作ボタン889を一の面に表示することができる(図11(F)及び
図11(H))。また、破線の矩形で示す情報887を他の面に表示することができる(
図11(G)及び図11(H))。なお、情報887の例としては、SNS(ソーシャル
・ネットワーキング・サービス)の通知、電子メールやや電話などの着信を知らせる表示
、電子メールなどの題名、電子メールなどの送信者名、日時、時刻、バッテリの残量、ア
ンテナ受信の強度などがある。または、情報887が表示されている位置に、情報887
の代わりに、操作ボタン889、アイコンなどを表示してもよい。なお、図11(F)及
び図11(G)では、上側に情報887が表示される例を示したが、本発明の一態様は、
これに限定されない。例えば、図11(H)に示す携帯情報端末840のように、横側に
表示されていてもよい。
した状態で、その表示(ここでは情報887)を確認することができる。
から観察できる位置に表示する。使用者は、携帯情報端末880をポケットから取り出す
ことなく、表示を確認し、電話を受けるか否かを判断できる。
示部888には、本発明の一態様の入力装置または入出力装置を用いることができる。本
発明の一態様により、湾曲した表示部を備え、且つ信頼性の高いタッチパネルを歩留まり
よく提供できる。
い。ここでは、情報855、情報856、情報857がそれぞれ異なる面に表示されてい
る例を示す。
または入出力装置を用いることができる。本発明の一態様により、湾曲した表示部を備え
、且つ信頼性の高いタッチパネルを歩留まりよく提供できる。
ことができる。
本実施の形態では、本発明の一態様の入出力装置に用いることのできる酸化物半導体トラ
ンジスタの構成について、図12を用いて説明する。
2(A)はトランジスタ151の上面図であり、図12(B)は、図12(A)の一点鎖
線A−B間の切断面の断面図に相当し、図12(C)は、図12(A)の一点鎖線C−D
間の切断面の断面図に相当する。なお、図12(A)では、明瞭化のため、構成要素の一
部を省略して図示している。
04上に形成される絶縁膜106及び絶縁膜107を含む絶縁膜108と、絶縁膜108
を介して、電極104と重なる酸化物半導体膜110と、酸化物半導体膜110に接する
電極112a及び電極112bとを有する。
膜114、116、118を含む絶縁膜120と、絶縁膜120上に形成される電極12
2とを有する。
ランジスタ151の第2のゲート電極として機能する。なお、電極122は、必要に応じ
て設ければよく、場合によっては省略することもあり得る。
は、トランジスタ151の第2のゲート絶縁膜として機能する。
電極112bは、トランジスタ151のソース及びドレインの他方としての機能を有する
。
また、電極104と電極122は、絶縁膜120に設けられた開口部を介して、電気的に
接続されていてもよい。
い範囲を流れる。これにより、トランジスタ151を移動するキャリアの量が増加する。
り、代表的には電界効果移動度が10cm2/V・s以上、さらには20cm2/V・s
以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度
の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上
の電界効果移動度である。
好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、
より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.
5μm以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が0.
5μm以上6.5μm以下のように小さいことで、チャネル幅も小さくすることが可能で
ある。
機能を有するため、基板102と電極104の間、または、電極122上に存在する固定
電荷が、酸化物半導体膜110に影響しない。この結果、ストレス試験(例えば、ゲート
電極にマイナスの電位を印加する−GBT(Gate Bias−Temperatur
e)ストレス試験)の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の
立ち上がり電圧の変動を抑制することができる。
スタの特性変化(即ち、経年変化)を、短時間で評価することができる。特に、BTスト
レス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重
要な指標となる。BTストレス試験前後において、しきい値電圧の変動量が少ないほど、
信頼性が高いトランジスタであるといえる。
基板102としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウム
ホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板102は、第8世代
(2160mm×2460mm)、第9世代(2400mm×2800mm、または24
50mm×3050mm)、第10世代(2950mm×3400mm)等のマザーガラ
スを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に
収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好まし
くは600℃以下、さらに好ましくは450℃以下、さらに好ましくは350℃以下とす
ることが望ましい。
電極104及び電極122に用いる材料としては、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を
成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができ
る。また、電極104及び電極122に用いる材料としては、インジウムを含む酸化物を
用いることができる。例えば、酸化タングステンを含むインジウム酸化物、酸化タングス
テンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含
むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用
いることができる。また、電極104及び電極122に用いる材料は、単層構造でも、二
層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構
造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を
積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層
する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上に
チタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タン
グステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組
み合わせた合金膜、もしくは窒化膜を用いてもよい。また、電極104及び電極122に
用いる材料としては、例えば、スパッタリング法を用いて形成することができる。
絶縁膜108は、絶縁膜106と絶縁膜107の2層の積層構造を例示している。なお、
絶縁膜108の構造はこれに限定されず、例えば、単層構造または3層以上の積層構造と
してもよい。
ム膜などを用いればよく、PE−CVD装置を用いて積層または単層で設ける。また、絶
縁膜106を積層構造とした場合、第1の窒化シリコン膜として、欠陥が少ない窒化シリ
コン膜とし、第1の窒化シリコン膜上に、第2の窒化シリコン膜として、水素放出量及び
アンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁膜10
6に含まれる水素及び窒素が、後に形成される酸化物半導体膜110へ移動または拡散す
ることを抑制できる。
−CVD装置を用いて積層または単層で設ける。
コン膜を形成し、その後、絶縁膜107として、厚さ50nmの酸化窒化シリコン膜を形
成する積層構造を用いることができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、
真空中で連続して形成すると不純物の混入が抑制され好ましい。なお、電極104と重畳
する位置の絶縁膜108は、トランジスタ151のゲート絶縁膜として機能する。また、
窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり、他方、
酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のことをいう。
酸化物半導体膜110は、酸化物半導体を用いると好ましく、該酸化物半導体としては、
少なくともインジウム(In)、亜鉛(Zn)及びM(Al、Ga、Ge、Y、Zr、S
n、La、CeまたはHf等の金属)を含むIn−M−Zn酸化物で表記される膜を含む
ことが好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導
体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライ
ザーを含むことが好ましい。
ミニウム(Al)、またはジルコニウム(Zr)等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(P
r)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(
Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウ
ム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等がある
。
物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物
、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、
In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、I
n−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In
−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−
Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、I
n−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−
Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用
いることができる。
酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn
以外の金属元素が入っていてもよい。
Beam Epitaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic
Layer Deposition)法等を適宜用いることができる。とくに、酸化物
半導体膜110を成膜する際、スパッタリング法を用いると緻密な膜が形成されるため、
好適である。
水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリ
ング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガス
の高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が
−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましく
は−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り
込まれることを可能な限り防ぐことができる。
ポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、
ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、
例えば、水(H2O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物
も)等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜された酸化
物半導体膜に含まれる不純物の濃度を低減できる。
、成膜に用いる金属酸化物ターゲットの相対密度(充填率)は90%以上100%以下、
好ましくは95%以上100%以下とする。相対密度の高い金属酸化物ターゲットを用い
ることにより、成膜される膜を緻密な膜とすることができる。
を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である
。基板102を加熱する温度としては、150℃以上450℃以下とすればよく、好まし
くは基板温度が200℃以上350℃以下とすればよい。
以下、好ましくは300℃以上500℃以下の温度で、不活性ガス雰囲気、酸化性ガスを
10ppm以上含む雰囲気、または減圧状態で行えばよい。また、第1の加熱処理の雰囲
気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを1
0ppm以上含む雰囲気で行ってもよい。第1の加熱処理によって、酸化物半導体膜11
0に用いる酸化物半導体の結晶性を高め、さらに絶縁膜108及び酸化物半導体膜110
から水素や水などの不純物を除去することができる。なお、酸化物半導体膜110を島状
に加工する前に第1の加熱工程を行ってもよい。
いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を
0.1V、5V、または、10V程度とした場合に、トランジスタのチャネル幅で規格化
したオフ電流を数yA/μmから数zA/μmにまで低減することが可能となる。
電極112aおよび電極112bに用いることのできる導電膜112の材料としては、ア
ルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン
、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層
構造または積層構造として用いることができる。とくに、アルミニウム、クロム、銅、タ
ンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好
ましい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上に
チタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層す
る二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ね
てアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形
成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化
モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン
膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫
または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタ
リング法を用いて形成することができる。
絶縁膜120は、絶縁膜114、116、118の3層の積層構造を例示している。なお
、絶縁膜120の構造はこれに限定されず、例えば、単層構造、2層の積層構造、または
4層以上の積層構造としてもよい。
面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。酸素を含む無
機絶縁材料としては、例えば酸化シリコン膜、または酸化窒化シリコン膜等が挙げられる
。また、絶縁膜114、116としては、例えば、PE−CVD法を用いて形成すること
ができる。
、好ましくは10nm以上30nm以下とすることができる。絶縁膜116の厚さは、3
0nm以上500nm以下、好ましくは150nm以上400nm以下とすることができ
る。
114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形
態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実
施の形態においては、絶縁膜114と絶縁膜116の2層構造について、説明したが、こ
れに限定されず、例えば、絶縁膜114の単層構造、絶縁膜116の単層構造、または3
層以上の積層構造としてもよい。
、酸化物半導体膜110へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含
む。
化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜118とし
て、厚さ150nmの窒化シリコン膜を用いる。
れることが好ましく、例えば基板温度100℃以上基板の歪み点以下、より好ましくは3
00℃以上400℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する
場合は、酸化物半導体膜110として用いる酸化物半導体から酸素が脱離し、キャリア濃
度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
と適宜組み合わせて用いることができる。
C1 容量素子
CONV 変換器
CS 配線
DL 配線
FN ノード
FPC1 フレキシブルプリント基板
FPC2 フレキシブルプリント基板
G1 配線
GD 駆動回路
GND 配線
M1 トランジスタ
M1b トランジスタ
M2 トランジスタ
M3 トランジスタ
M4 トランジスタ
M5 トランジスタ
M6 トランジスタ
OUT 端子
P1 期間
P2 期間
P3 期間
PD 検知素子
RES 配線
SW 配線
VDD 配線
VPI 配線
VPO 配線
VRES 配線
10U 検知ユニット
10Ub 検知ユニット
10Up 検知ユニット
16 基材
100 入力装置
102 基板
104 電極
106 絶縁膜
107 絶縁膜
108 絶縁膜
110 酸化物半導体膜
112 導電膜
112a 電極
112b 電極
114 絶縁膜
116 絶縁膜
118 絶縁膜
120 絶縁膜
122 電極
151 トランジスタ
500 表示部
500TP 入出力装置
502 画素
502B 副画素
502G 副画素
502R 副画素
502t トランジスタ
503c 容量
503g 走査線駆動回路
503t トランジスタ
510 基材
510a バリア膜
510b 基材
510c 樹脂層
511 配線
519 端子
521 絶縁膜
528 隔壁
550R 発光素子
560 封止材
580R 発光モジュール
600 入力部
602 検知ユニット
603d 駆動回路
603g 駆動回路
610 基材
610a バリア膜
610b 基材
610c 樹脂層
651 電極
652 電極
653 絶縁層
667 窓部
670 保護層
670p 反射防止層
810 携帯情報端末
815 筐体
816 表示パネル
818 ヒンジ
820 携帯情報端末
822 表示部
825 非表示部
840 携帯情報端末
845 携帯情報端末
854 筐体
855 情報
856 情報
857 情報
858 表示部
880 携帯情報端末
885 筐体
886 筐体
887 情報
888 表示部
889 操作ボタン
7000 表示装置
7001 筐体
7002 表示部
7003 支持台
7100 携帯情報端末
7101 筐体
7102 表示部
7103 バンド
7104 バックル
7105 操作ボタン
7106 入出力端子
7107 アイコン
7201 台部
7203 操作スイッチ
7210 照明装置
7300 タッチパネル
7301 筐体
7302 表示部
7303 操作ボタン
7304 部材
7305 制御部
7400 携帯電話機
7401 筐体
7402 表示部
7403 操作ボタン
7404 外部接続ポート
7405 スピーカ
7406 マイクロフォン
Claims (4)
- 第1のトランジスタと、
第2のトランジスタと、
フォトダイオードと、
ノードと、
容量素子と、
第1の配線と、
第2の配線と、
第3の配線と、
第4の配線と、
第5の配線と、を有し、
前記第1のトランジスタは、第1のゲートと、第2のゲートを有し、
前記第1のゲートと、前記第2のゲートとは、半導体膜を挟んで互いに重なる領域を有し、
前記第2のゲートは、前記ノードに電気的に接続され、
前記第1の配線は、前記第1のトランジスタを介して、前記第2の配線に電気的に接続され、
前記第3の配線は、前記第2のトランジスタを介して、前記ノードに電気的に接続され、
前記フォトダイオードの第1の端子は、前記ノードに電気的に接続され、
前記フォトダイオードの第2の端子は、前記第4の配線と電気的に接続され、
前記容量素子の第1の端子は、前記ノードに電気的に接続され、
前記容量素子の第2の端子は、前記第5の配線に電気的に接続され、
前記第5の配線には、矩形の制御信号が供給される入力装置。 - 請求項1において、
人の指がフォトダイオードに照射される光を遮ることで、前記ノードの電位が変化し、
前記ノードの電位が変化することで、前記第1のトランジスタのしきい値が変化し、
前記第1のトランジスタのしきい値が変化することで、前記第1の配線と前記第2の配線の間に流れる電流が変化し、
前記電流の変化を読み取ることで、入力を検知する入力装置。 - 請求項1または請求項2において、
前記第1のトランジスタ及び前記第2のトランジスタは、チャネルに酸化物半導体を含む入力装置。 - 請求項1乃至請求項3のいずれか一項に記載の入力装置と表示部を有する入出力装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014122090 | 2014-06-13 | ||
JP2014122090 | 2014-06-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015117972A Division JP6541451B2 (ja) | 2014-06-13 | 2015-06-11 | 入力装置及び入出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019194874A JP2019194874A (ja) | 2019-11-07 |
JP6714129B2 true JP6714129B2 (ja) | 2020-06-24 |
Family
ID=54836827
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015117972A Active JP6541451B2 (ja) | 2014-06-13 | 2015-06-11 | 入力装置及び入出力装置 |
JP2019108605A Active JP6714129B2 (ja) | 2014-06-13 | 2019-06-11 | 入出力装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015117972A Active JP6541451B2 (ja) | 2014-06-13 | 2015-06-11 | 入力装置及び入出力装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10651203B2 (ja) |
JP (2) | JP6541451B2 (ja) |
KR (1) | KR102344782B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9455281B2 (en) | 2014-06-19 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, touch panel module, and display device |
JP2016177280A (ja) | 2015-03-18 | 2016-10-06 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器、並びに表示装置の駆動方法 |
JP2016206659A (ja) | 2015-04-16 | 2016-12-08 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器、並びに表示装置の駆動方法 |
KR102304311B1 (ko) * | 2015-06-01 | 2021-09-23 | 삼성디스플레이 주식회사 | 표시장치 |
KR102631414B1 (ko) * | 2018-11-23 | 2024-01-29 | 엘지디스플레이 주식회사 | 센싱장치 및 디스플레이 장치 |
Family Cites Families (118)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
WO1997006554A2 (en) | 1995-08-03 | 1997-02-20 | Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP2002287900A (ja) | 2000-12-12 | 2002-10-04 | Semiconductor Energy Lab Co Ltd | 情報装置 |
US6747290B2 (en) | 2000-12-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Information device |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
KR101078509B1 (ko) | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 박막 트랜지스터의 제조 방법 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006050472A (ja) | 2004-08-09 | 2006-02-16 | Mitsubishi Electric Corp | ミキサ回路 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
CN102938420B (zh) | 2004-11-10 | 2015-12-02 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006330578A (ja) | 2005-05-30 | 2006-12-07 | Sony Corp | 液晶表示装置 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101707212B (zh) | 2005-11-15 | 2012-07-11 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
JP5243069B2 (ja) | 2007-05-18 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 表示装置および電子機器 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
KR101478248B1 (ko) | 2008-04-11 | 2014-12-31 | 삼성전자주식회사 | 두 개의 게이트로 이루어진 센싱 트랜지스터를 구비한 이미지 센서의 구동방법 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
KR101671544B1 (ko) | 2008-11-21 | 2016-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치 및 전자 기기 |
JP5329938B2 (ja) | 2008-12-17 | 2013-10-30 | 株式会社ジャパンディスプレイ | センサ部内蔵画像表示装置 |
WO2011013502A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101803254B1 (ko) * | 2009-11-27 | 2017-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN104658598B (zh) * | 2009-12-11 | 2017-08-11 | 株式会社半导体能源研究所 | 半导体器件、逻辑电路和cpu |
JP5856826B2 (ja) | 2010-12-10 | 2016-02-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP6028233B2 (ja) | 2011-05-27 | 2016-11-16 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子および光電変換装置 |
US8836626B2 (en) * | 2011-07-15 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
JP5832399B2 (ja) * | 2011-09-16 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP6099368B2 (ja) * | 2011-11-25 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 記憶装置 |
CN103295525B (zh) * | 2013-05-31 | 2015-09-30 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、有机发光显示面板及显示装置 |
JP6121837B2 (ja) | 2013-08-02 | 2017-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
-
2015
- 2015-06-01 KR KR1020150077586A patent/KR102344782B1/ko active IP Right Grant
- 2015-06-05 US US14/732,034 patent/US10651203B2/en active Active
- 2015-06-11 JP JP2015117972A patent/JP6541451B2/ja active Active
-
2019
- 2019-06-11 JP JP2019108605A patent/JP6714129B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016015130A (ja) | 2016-01-28 |
US10651203B2 (en) | 2020-05-12 |
KR20150143315A (ko) | 2015-12-23 |
KR102344782B1 (ko) | 2021-12-28 |
JP6541451B2 (ja) | 2019-07-10 |
JP2019194874A (ja) | 2019-11-07 |
US20150364496A1 (en) | 2015-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7419457B2 (ja) | タッチパネル | |
JP6633293B2 (ja) | 入出力装置 | |
US11171190B2 (en) | Semiconductor device, input/output device, and electronic appliance | |
JP6714129B2 (ja) | 入出力装置 | |
KR102556794B1 (ko) | 터치 패널 | |
CN112002242B (zh) | 图像处理装置、显示系统以及电子设备 | |
TWI681329B (zh) | 輸入裝置及輸入/輸出裝置 | |
JP6630490B2 (ja) | 半導体装置、タッチセンサ、タッチパネル、表示装置、タッチパネルモジュール、表示パネルモジュールおよび電子機器 | |
JP2017021797A (ja) | タッチセンサ、及びタッチパネル | |
JP6346782B2 (ja) | タッチパネル | |
JP6570700B2 (ja) | タッチパネル | |
JP6568055B2 (ja) | タッチセンサー及びタッチパネル | |
JP6749457B2 (ja) | タッチパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6714129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |