KR20150143315A - 입력 장치 및 입출력 장치 - Google Patents

입력 장치 및 입출력 장치 Download PDF

Info

Publication number
KR20150143315A
KR20150143315A KR1020150077586A KR20150077586A KR20150143315A KR 20150143315 A KR20150143315 A KR 20150143315A KR 1020150077586 A KR1020150077586 A KR 1020150077586A KR 20150077586 A KR20150077586 A KR 20150077586A KR 20150143315 A KR20150143315 A KR 20150143315A
Authority
KR
South Korea
Prior art keywords
transistor
wiring
input
film
electrically connected
Prior art date
Application number
KR1020150077586A
Other languages
English (en)
Other versions
KR102344782B1 (ko
Inventor
마코토 카네야스
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150143315A publication Critical patent/KR20150143315A/ko
Application granted granted Critical
Publication of KR102344782B1 publication Critical patent/KR102344782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808—Input structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 검출 감도가 높은 입력 장치 및 입출력 장치를 제공한다.
제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자와, 노드와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선을 갖는 입력 장치이고, 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 갖고, 제 1 트랜지스터의 제 1 게이트와 제 1 트랜지스터의 제 2 게이트는 반도체막을 개재하여 일부가 중첩되고, 제 1 트랜지스터의 제 2 게이트는 노드에 전기적으로 접속되고, 제 1 배선은 제 1 트랜지스터를 통하여 제 2 배선에 전기적으로 접속되고, 제 3 배선은 제 2 트랜지스터를 통하여 노드에 전기적으로 접속되고, 용량 소자의 제 1 단자는 노드에 전기적으로 접속되고, 용량 소자의 제 2 단자는 제 4 배선에 전기적으로 접속된다.

Description

입력 장치 및 입출력 장치{INPUT DEVICE AND INPUT/OUTPUT DEVICE}
본 발명의 일 형태는, 입력 장치 및 입출력 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 본 명세서에서 개시하는 본 발명의 일 형태에 따른 기술 분야의 더 구체적인 일례로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 검지 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여, 반도체 회로, 연산 장치, 및 기억 장치는 반도체 장치의 일 형태이다. 촬상 장치, 표시 장치, 액정 표시 장치, 발광 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 갖는 경우가 있다.
근년에 들어, 스마트폰이나 태블릿 단말 등의 휴대 정보 단말이 널리 보급되고 있다. 상기 휴대 정보 단말은, 액티브 매트릭스형 표시 장치나, 터치 패널 등의 입력 장치를 구비하는 경우가 많다.
예를 들어, 표시 장치의 표시부에 입력부가 제공된 구성이 알려져 있다(특허문헌 1).
일본국 특개 2002-287900호 공보
본 발명의 일 형태는, 검출 감도가 높은 입력 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는, 검출 감도가 높은 입출력 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는, 신뢰성이 높은 입력 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는, 신뢰성이 높은 입출력 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는, 신규 입력 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는, 신규 입출력 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는, 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한, 복수의 과제의 기재는 서로의 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 이들 과제를 모두 해결할 필요는 없다. 또한, 열기한 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며, 이들 과제도 본 발명의 일 형태의 과제가 될 수 있다.
본 발명의 일 형태는, 제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자와, 노드와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선을 갖는 입력 장치이고, 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 갖고, 제 1 트랜지스터의 제 1 게이트와 제 1 트랜지스터의 제 2 게이트는 반도체막을 개재(介在)하여 서로 중첩되고, 제 1 트랜지스터의 제 2 게이트는 노드에 전기적으로 접속되고, 제 1 배선은 제 1 트랜지스터를 통하여 제 2 배선에 전기적으로 접속되고, 제 3 배선은 제 2 트랜지스터를 통하여 노드에 전기적으로 접속되고, 용량 소자의 제 1 단자는 노드에 전기적으로 접속되고, 용량 소자의 제 2 단자는 제 4 배선에 전기적으로 접속된다.
상기 형태에 있어서, 사람의 손가락이 근접 또는 접촉함으로써 노드의 전위가 변화되고, 노드의 전위가 변화됨으로써 제 1 트랜지스터의 문턱값이 변화되고, 제 1 트랜지스터의 문턱값이 변화됨으로써 제 1 배선과 제 2 배선 사이에 흐르는 전류가 변화되고, 제 1 배선과 제 2 배선 사이에 흐르는 전류의 변화를 판독함으로써 입력을 검지할 수 있다.
상기 형태에 있어서, 제 1 트랜지스터 및 제 2 트랜지스터는 채널에 산화물 반도체를 포함하는 것이 바람직하다.
본 발명의 일 형태는, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 포토다이오드와, 노드와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선을 갖는 입력 장치이고, 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 갖고, 제 1 트랜지스터의 제 1 게이트와 제 1 트랜지스터의 제 2 게이트는 반도체막을 개재하여 서로 중첩되고, 제 1 트랜지스터의 제 2 게이트는 노드에 전기적으로 접속되고, 제 1 배선은 제 1 트랜지스터를 통하여 제 2 배선에 전기적으로 접속되고, 제 3 배선은 제 2 트랜지스터를 통하여 노드에 전기적으로 접속되고, 포토다이오드의 제 1 단자는 제 3 트랜지스터를 통하여 노드에 전기적으로 접속되고, 포토다이오드의 제 2 단자는 제 4 배선에 전기적으로 접속된다.
상기 형태에 있어서, 사람의 손가락이 포토다이오드에 조사되는 광을 차단함으로써 노드의 전위가 변화되고, 노드의 전위가 변화됨으로써 제 1 트랜지스터의 문턱값이 변화되고, 제 1 트랜지스터의 문턱값이 변화됨으로써 제 1 배선과 제 2 배선 사이에 흐르는 전류가 변화되고, 제 1 배선과 제 2 배선 사이에 흐르는 전류의 변화를 판독함으로써 입력을 검지할 수 있다.
상기 형태에 있어서, 제 1 트랜지스터~제 3 트랜지스터는 채널에 산화물 반도체를 포함하는 것이 바람직하다.
본 발명의 일 형태는, 상기 형태에 기재된 입력 장치와 표시부를 갖는 입출력 장치이다.
본 발명의 일 형태는, 상기 형태에 기재된 입력 장치, 또는 상기 형태에 기재된 입출력 장치와, 마이크로폰과, 스피커, 및 조작 버튼 중 적어도 하나를 갖는 전자 기기이다.
본 발명의 일 형태에 의하여, 검출 감도가 높은 입력 장치를 제공하는 것이 가능하다. 또한, 본 발명의 일 형태에 의하여, 검출 감도가 높은 입출력 장치를 제공하는 것이 가능하다. 또한, 본 발명의 일 형태에 의하여, 신뢰성이 높은 입력 장치를 제공하는 것이 가능하다. 또한, 본 발명의 일 형태에 의하여, 신뢰성이 높은 입출력 장치를 제공하는 것이 가능하다. 또한, 본 발명의 일 형태에 의하여, 신규 입력 장치를 제공하는 것이 가능하다. 또한, 본 발명의 일 형태에 의하여, 신규 입출력 장치를 제공하는 것이 가능하다. 또한, 본 발명의 일 형태에 의하여, 신규 반도체 장치를 제공하는 것이 가능하다. 또한, 본 발명의 일 형태에 의하여 신규 표시 장치를 제공하는 것이 가능하다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한, 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 효과가 추출될 수 있다.
도 1은 입력 장치 및 변환기의 구성 및 구동 방법의 일례를 설명하기 위한 도면.
도 2는 변환기의 일례를 설명하기 위한 도면.
도 3은 검지 유닛의 회로 구성 및 구동 방법의 일례를 설명하기 위한 도면.
도 4는 검지 유닛의 회로의 일례를 설명하기 위한 도면.
도 5는 검지 유닛의 회로 구성 및 구동 방법의 일례를 설명하기 위한 도면.
도 6은 검지 유닛의 회로의 일례를 설명하기 위한 도면.
도 7은 검지 유닛의 회로의 일례를 설명하기 위한 도면.
도 8은 실시형태에 따른 입출력 장치의 구성을 설명하기 위한 투영도.
도 9는 실시형태에 따른 입출력 장치의 구성을 설명하기 위한 단면도.
도 10은 전자 기기 및 조명 장치의 일례를 도시한 도면.
도 11은 조명 장치의 일례를 도시한 도면.
도 12는 트랜지스터의 상면도 및 단면도의 일례를 도시한 도면.
이하에서는, 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명하기로 한다. 다만, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세를 다양하게 변경할 수 있음은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에서 제시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에서 설명하는 실시형태에 있어서, 동일 부분 또는 동일한 기능을 갖는 부분에는 동일한 부호를 다른 도면 사이에서 공통적으로 사용하여, 그 반복 설명은 생략하기로 한다.
또한, 도면에 있어서, 크기, 층의 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지 않는다. 또한, 도면은, 이상적인 예를 모식적으로 도시한 것이며, 도면에 도시된 형상 또는 값 등에 한정되지 않는다. 예를 들어, 노이즈에 의한 신호, 전압, 또는 전류의 편차, 또는 타이밍의 어긋남에 의한 신호, 전압, 또는 전류의 편차 등을 포함하는 것이 가능하다.
또한, 본 명세서 등에 있어서, 트랜지스터란, 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 갖는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 갖고, 드레인과 채널 영역과 소스를 통하여 전류를 흘릴 수 있는 것이다. 여기서, 소스와 드레인은, 트랜지스터의 구조 또는 동작 조건 등에 따라 변화되기 때문에, 어느 쪽이 소스 또는 드레인인지 한정하는 것이 곤란하다. 따라서, 소스로서 기능하는 부분 및 드레인으로서 기능하는 부분을 소스 또는 드레인이라고 부르지 않고, 소스 및 드레인 중 한쪽을 제 1 전극이라고 표기하고 소스 및 드레인 중 다른 쪽을 제 2 전극이라고 표기하는 경우가 있다.
또한, 본 명세서에 있어서, 노드란, 소자간을 전기적으로 접속하기 위하여 제공되는 배선 위의 어느 하나의 개소이다.
또한, 본 명세서에서 사용하는 '제 1', '제 2', '제 3' 등의 서수사는, 구성 요소의 혼동을 피하기 위하여 붙인 것에 불과하고 수적으로 한정하는 것이 아님을 부기한다.
또한, 본 명세서에 있어서, 'A와 B가 접속된다'란, A와 B가 직접 접속되어 있는 것 외에, 전기적으로 접속되는 것을 포함하는 것으로 한다. 여기서, 'A와 B가 전기적으로 접속된다'란, A와 B 사이에서, 어떠한 전기적 작용을 갖는 대상물이 존재할 때, A와 B의 전기 신호의 수수를 가능하게 하는 것을 말한다.
또한, 블록도에서의 각 회로 블록의 배치는 설명을 위하여 위치 관계를 특정한 것에 불과하고, 상이한 회로 블록에서 각각 다른 기능을 갖도록 도시되어 있어도, 실제의 회로나 영역에서는 같은 회로 블록에서 각각 다른 기능을 갖도록 제공되어 있는 경우도 있다. 또한, 설명을 위하여 블록도에서의 각 회로 블록의 기능을 특정하는 것이며, 하나의 회로 블록으로서 도시되어 있어도 실제의 회로나 영역에서는 하나의 회로 블록에서 수행하는 처리가 복수의 회로 블록에서 수행되도록 제공되는 경우도 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태에 사용할 수 있는 입력 장치의 구성에 대하여 도 1~도 7을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 형태의 입력 장치(100)의 구성을 설명하기 위한 도면이다.
도 1의 (A)는 본 발명의 일 형태의 입력 장치(100)의 구성을 설명하기 위한 블록도이다. 도 1의 (B)는 변환기(CONV)의 구성을 설명하기 위한 회로도이고, 도 1의 (C)는 검지 유닛(10U)의 구성을 설명하기 위한 회로도이다. 도 1의 (D1) 및 (D2)는 검지 유닛(10U)의 구동 방법을 설명하기 위한 타이밍 차트이다.
본 실시형태에서 설명하는 입력 장치(100)는, 매트릭스 형태로 배치되는 복수의 검지 유닛(10U)과, 행 방향으로 배치되는 복수의 검지 유닛(10U)이 전기적으로 접속되는 배선(G1)과, 배선(G1)이 전기적으로 접속되는 구동 회로(GD)와, 열 방향으로 배치되는 복수의 검지 유닛(10U)이 전기적으로 접속되는 배선(DL)과, 배선(DL)이 전기적으로 접속되는 변환기(CONV)와, 검지 유닛(10U), 구동 회로(GD), 변환기(CONV), 배선(G1), 및 배선(DL)이 배치되는 기재(16)를 갖는다(도 1의 (A) 참조).
예를 들어, 복수의 검지 유닛(10U)을 m행 n열(n 및 m은 1 이상의 자연수)의 매트릭스 형태로 배치할 수 있다.
<검지 유닛(10U)>
본 발명의 일 형태의 검지 유닛(10U)은, 트랜지스터(M1)와, 트랜지스터(M2)와, 트랜지스터(M3)와, 용량 소자(C1)와, 노드(FN)를 갖는다(도 1의 (C) 참조).
또한, 검지 유닛(10U)은, 배선(VRES), 배선(RES), 배선(VPI), 배선(CS), 배선(G1), 및 배선(DL)에 전기적으로 접속된다.
트랜지스터(M1)의 게이트는 노드(FN)에 전기적으로 접속되고, 트랜지스터(M1)의 소스 및 드레인 중 한쪽은 배선(VPI)에 전기적으로 접속되고, 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽은 트랜지스터(M2)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(M2)의 게이트는 배선(G1)에 전기적으로 접속되고, 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽은 배선(DL)에 전기적으로 접속된다.
트랜지스터(M3)의 게이트는 배선(RES)에 전기적으로 접속되고, 트랜지스터(M3)의 소스 및 드레인 중 한쪽은 노드(FN)에 전기적으로 접속되고, 트랜지스터(M3)의 소스 및 드레인 중 다른 쪽은 배선(VRES)에 전기적으로 접속된다.
용량 소자(C1)의 제 1 단자는 노드(FN)에 전기적으로 접속되고, 용량 소자(C1)의 제 2 단자는 배선(CS)에 전기적으로 접속된다.
또한, 본 실시형태에서는, 트랜지스터(M1)~트랜지스터(M3)를 n채널형 트랜지스터로 하여 설명하기로 한다.
트랜지스터(M1)~트랜지스터(M3)는 반도체층을 갖는다. 예를 들어, 제 14 족 원소, 화합물 반도체, 또는 산화물 반도체를 반도체층에 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체, 갈륨비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 적용할 수 있다.
배선(VPI)은, 예컨대 접지 전위(또는 저전원 전위)를 공급할 수 있다. 또한, 배선(VPI)은 경우에 따라 고전원 전위를 공급하여도 좋다.
배선(G1)은 주사선으로서 기능하고, 선택 신호를 공급할 수 있다. 예를 들어, 이 선택 신호는 트랜지스터(M2)를 도통 상태로 할 수 있다.
배선(DL)은 신호선으로서 기능하고, 예컨대 검지 신호(DATA)를 공급할 수 있다.
배선(RES)은 리셋 신호를 공급할 수 있다. 예를 들어, 이 리셋 신호는 트랜지스터(M3)를 도통 상태로 할 수 있다.
배선(VRES)은 예컨대 트랜지스터(M1)를 도통 상태로 할 수 있는 전위를 공급할 수 있다.
배선(CS)은 용량 소자(C1)의 제 2 단자의 전위를 제어하는 제어 신호를 공급할 수 있다.
<변환기(CONV)>
변환기(CONV)는 변환 회로를 구비한다. 검지 신호(DATA)를 변환하여 단자(OUT)에 공급할 수 있는 다양한 회로를 변환기(CONV)에 사용할 수 있다. 예를 들어, 변환기(CONV)를 검지 유닛(10U)에 전기적으로 접속함으로써 소스 폴로어 회로 또는 전류 미러 회로 등이 구성되도록 하여도 좋다.
구체적으로 말하면, 트랜지스터(M4)를 사용한 변환기(CONV)를 사용하여 소스 폴로어 회로를 구성할 수 있다(도 1의 (B) 참조). 또한, 트랜지스터(M4)는 트랜지스터(M1)~트랜지스터(M3)와 동일 공정으로 제작하여도 좋다.
배선(VPO) 및 배선(BR)은 예컨대 트랜지스터를 도통 상태로 할 수 있을 정도의 고전원 전위를 공급할 수 있다.
또한, 단자(OUT)는 검지 신호(DATA)에 따라 변환된 신호를 공급할 수 있다.
또한, 트랜지스터(M5)를 사용한 변환기(CONV)를 사용하여 소스 폴로어 회로를 구성하여도 좋다(도 2 참조). 도 2에 있어서, 배선(GND)은 접지 전위(또는 저전원 전위)가 공급되는 것이 바람직하다. 또한, 트랜지스터(M5)는 트랜지스터(M1)~트랜지스터(M4)와 동일 공정으로 제작하여도 좋다.
검지 유닛(10U)의 구동 방법에 대하여 설명하기로 한다.
≪제 1 스텝≫
제 1 스텝에서, 트랜지스터(M3)를 도통 상태로 한 후에 트랜지스터(M3)를 비도통 상태로 하는 리셋 신호를 배선(RES)에 공급하고, 노드(FN)의 전위를 예컨대 트랜지스터(M1)를 도통 상태로 할 수 있는 전위로 한다(도 1의 (D1)의 기간(P1) 참조).
≪제 2 스텝≫
제 2 스텝에서, 제어 신호를 용량 소자(C1)의 제 2 단자에 공급한다. 구체적으로 말하면, 배선(CS)에 구형의 제어 신호를 공급한다. 구형의 제어 신호가 공급된 용량 소자(C1)는, 용량 소자(C1)의 용량에 따라 노드(FN)의 전위를 상승시킨다(도 1의 (D1)의 기간(P2) 참조).
이 때, 대기보다 유전율이 큰 물체(예컨대 사람의 손가락 등)가 도전막에 근접 또는 접촉하면, 손가락과 도전막 사이의 정전 용량에 의하여, 노드(FN)의 전위는 아무것도 근접 또는 접촉하지 않는 경우보다 저하된다(도 1의 (D2)의 실선 참조).
노드(FN)의 전위 변화에 따라 트랜지스터(M1)의 게이트의 전위는 변화된다.
≪제 3 스텝≫
제 3 스텝에서, 트랜지스터(M2)를 도통 상태로 하는 선택 신호를 배선(G1)에 공급한다. 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽은 배선(DL)에 전기적으로 접속된다(도 1의 (D1)의 기간(P3) 참조).
≪제 4 스텝≫
제 4 스텝에서, 신호를 배선(DL)에 공급한다. 이 신호는, 트랜지스터(M1)의 온 전류(배선(VPI)과 배선(DL) 사이에 흐르는 전류)의 변화량을 정보로서 포함한다.
변환기(CONV)는 배선(DL)을 흐르는 전류의 변화량을 전압의 변화량으로 변환하여 공급한다.
입력 장치(100)는, 상술한 전류의 변화량을 판독함으로써 노드(FN)의 전위 변화를 검출하여, 사람의 손가락 등의 근접 또는 접촉을 검지할 수 있다.
≪제 5 스텝≫
제 5 스텝에서, 트랜지스터(M2)를 비도통 상태로 하는 선택 신호를 트랜지스터(M2)의 게이트에 공급한다.
이후, 배선(G1)(1)~배선(G1)(n)에 대해서는, 배선마다 제 1 스텝~제 5 스텝을 반복한다.
≪다른 구성예≫
또한, 검지 유닛(10U)의 트랜지스터(M3)의 게이트는, 인접되는 행의 배선(G1)[j-1](j는 2 이상의 자연수)에 전기적으로 접속되어도 좋다(도 4의 (A) 참조). 도 4의 (A)에 도시된 바와 같은 회로 구성으로 함으로써, 제 j-1행의 검지 유닛(10U)이 선택됨과 동시에 제 j행의 검지 유닛(10U)이 리프레시된다. 또한, 도 1의 (C)와 비교하면 도 4의 (A)의 회로는 배선(RES)을 생략할 수 있으므로 회로 구성을 단순화할 수 있어, 검지 유닛(10U)의 점유 면적을 작게 할 수 있다.
<검지 유닛(10Ub)>
검지 유닛(10U)은 도 1의 (C)에 도시된 회로 구성 외에, 도 3의 (A)에 도시된 회로 구성을 가질 수도 있다.
도 3의 (A)에 도시된 검지 유닛(10Ub)은, 트랜지스터(M1) 및 트랜지스터(M2) 대신 트랜지스터(M1b)를 갖고 배선(VPI) 대신 배선(VDD)을 갖는 점에서, 도 1의 (C)에 도시된 검지 유닛(10U)과 다르다.
트랜지스터(M1b)는, 제 1 게이트 및 제 2 게이트를 갖는 트랜지스터이다. 제 1 게이트 및 제 2 게이트는, 반도체막을 개재하여 서로 중첩된다. 제 1 게이트 및 제 2 게이트는 동시에 같은 전위가 공급되어도 좋고 다른 전위가 공급되어도 좋다.
트랜지스터(M1b)의 제 1 게이트는 배선(G1)에 전기적으로 접속되고, 트랜지스터(M1b)의 제 2 게이트는 노드(FN)에 전기적으로 접속되고, 트랜지스터(M1b)의 소스 및 드레인 중 한쪽은 배선(DL)에 전기적으로 접속되고, 트랜지스터(M1b)의 소스 및 드레인 중 다른 쪽은 배선(VDD)에 전기적으로 접속된다.
본 실시형태에서는, 트랜지스터(M1b)를 n채널형 트랜지스터로 하여 설명하기로 한다.
또한, 트랜지스터(M1b)는 반도체층을 갖는다. 예를 들어, 제 14 족 원소, 화합물 반도체, 또는 산화물 반도체를 반도체층에 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체, 갈륨비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 적용할 수 있다.
배선(VDD)은, 예컨대 접지 전위(또는 저전원 전위)를 공급하여도 좋고, 고전원 전위를 공급하여도 좋다.
다음에, 검지 유닛(10Ub)의 구동 방법에 대하여 설명하기로 한다.
≪제 1 스텝≫
제 1 스텝에서, 트랜지스터(M3)를 도통 상태로 한 후에 트랜지스터(M3)를 비도통 상태로 하는 리셋 신호를 배선(RES)에 공급하고, 노드(FN)의 전위를 소정의 전위로 한다(도 3의 (B1)의 기간(P1) 참조).
≪제 2 스텝≫
제 2 스텝에서, 제어 신호를 용량 소자(C1)의 제 2 단자에 공급한다. 구체적으로 말하면, 배선(CS)에 구형의 제어 신호를 공급한다. 구형의 제어 신호가 공급된 용량 소자(C1)는, 용량 소자(C1)의 용량에 따라 노드(FN)의 전위를 상승시킨다(도 3의 (B1)의 기간(P2) 참조).
이 때, 대기보다 유전율이 큰 물체(예컨대 사람의 손가락 등)가 도전막에 근접 또는 접촉하면 손가락과 도전막 사이의 정전 용량에 의하여, 노드(FN)의 전위는, 아무것도 근접 또는 접촉하지 않는 경우보다 저하된다(도 3의 (B2)의 실선 참조).
노드(FN)의 전위 변화에 따라 트랜지스터(M1b)의 제 2 게이트의 전위는 변화된다. 또한, 트랜지스터(M1b)는 제 2 게이트에 공급된 전위에 따라 문턱 전압이 변화된다. 예를 들어, 노드(FN)의 전위가 상승된 경우, 트랜지스터(M1b)의 문턱 전압은 마이너스로 변동된다. 결과적으로, 트랜지스터(M1b)가 도통 상태가 되었을 때 온 전류는 증가된다. 한편, 노드(FN)의 전위가 저하된 경우, 트랜지스터(M1b)의 문턱 전압은 플러스로 변동된다. 결과적으로, 트랜지스터(M1b)가 도통 상태가 되었을 때 온 전류는 감소된다.
≪제 3 스텝≫
제 3 스텝에서, 트랜지스터(M1b)를 도통 상태로 하는 선택 신호를 배선(G1)에 공급한다(도 3의 (B1)의 기간(P3) 참조).
≪제 4 스텝≫
제 4 스텝에서, 신호를 배선(DL)에 공급한다. 이 신호는, 트랜지스터(M1b)의 온 전류(배선(VDD)과 배선(DL) 사이에 흐르는 전류)의 변화량을 정보로서 포함한다.
변환기(CONV)는 배선(DL)을 흐르는 전류의 변화량을 전압의 변화량으로 변환하여 공급한다.
입력 장치(100)는, 상술한 전류의 변화량을 판독함으로써 노드(FN)의 전위 변화를 검출하고, 사람의 손가락 등의 근접 또는 접촉을 검지할 수 있다.
≪제 5 스텝≫
제 5 스텝에서, 트랜지스터(M1b)를 비도통 상태로 하는 선택 신호를 트랜지스터(M1b)의 게이트에 공급한다.
이후, 배선(G1)(1)~배선(G1)(n)에 대해서는, 배선마다 제 1 스텝~제 5 스텝을 반복한다.
도 3의 (A)의 검지 유닛(10Ub)은 도 1의 (C)의 검지 유닛(10U)보다 트랜지스터 수가 적기 때문에, 검지 유닛(10Ub)의 점유 면적을 작게 할 수 있고 해상도가 더 높은 입력 장치를 제공할 수 있다. 또한, 검지 유닛(10Ub)은, 트랜지스터 수가 적기 때문에 트랜지스터의 문턱값의 편차로 인한 회로 동작의 문제가 발생되기 어렵다. 따라서 신뢰성이 높으며 감도가 더 높은 입력 검지가 가능하다.
≪다른 구성예≫
검지 유닛(10Ub)의 트랜지스터(M3)의 게이트는, 인접되는 행의 배선(G1)[j-1](j는 2 이상의 자연수)에 전기적으로 접속되어도 좋다(도 4의 (B) 참조). 도 3의 (A)와 비교하면 도 4의 (B)의 회로는 배선(RES)을 생략할 수 있으므로, 회로 구성을 단순화할 수 있어, 검지 유닛(10Ub)의 점유 면적을 작게 할 수 있다.
<검지 유닛(10Up)>
본 실시형태에서 설명하는 입력 장치(100)는, 검지 유닛으로서 광학식 터치 센서를 사용할 수 있다.
도 5의 (A)에 도시된 검지 유닛(10Up)은, 트랜지스터(M1b)와, 트랜지스터(M3)와, 트랜지스터(M6)와, 검지 소자(PD)와, 노드(FN)를 갖는다.
또한, 검지 유닛(10Up)은 배선(VRES), 배선(RES), 배선(VDD), 배선(VPI), 배선(G1), 배선(DL), 및 배선(SW)에 전기적으로 접속된다.
트랜지스터(M1b)는, 제 1 게이트 및 제 2 게이트를 갖는 트랜지스터이다. 트랜지스터(M1b)의 제 1 게이트는 배선(G1)에 전기적으로 접속되고, 트랜지스터(M1b)의 제 2 게이트는 노드(FN)에 전기적으로 접속되고, 트랜지스터(M1b)의 소스 및 드레인 중 한쪽은 배선(DL)에 전기적으로 접속되고, 트랜지스터(M1b)의 소스 및 드레인 중 다른 쪽은 배선(VDD)에 전기적으로 접속된다.
트랜지스터(M3)의 게이트는 배선(RES)에 전기적으로 접속되고, 트랜지스터(M3)의 소스 및 드레인 중 한쪽은 노드(FN)에 전기적으로 접속되고, 트랜지스터(M3)의 소스 및 드레인 중 다른 쪽은 배선(VRES)에 전기적으로 접속된다.
트랜지스터(M6)의 게이트는 배선(SW)에 전기적으로 접속되고, 트랜지스터(M6)의 소스 및 드레인 중 한쪽은 노드(FN)에 전기적으로 접속되고, 트랜지스터(M6)의 소스 및 드레인 중 다른 쪽은 검지 소자(PD)의 제 1 단자에 전기적으로 접속된다.
검지 소자(PD)의 제 2 단자는 배선(VPI)에 전기적으로 접속된다.
트랜지스터(M1b)의 자세한 내용에 대해서는, 상술한 검지 유닛(10Ub)의 트랜지스터(M1b)의 기재를 참조하면 좋다.
트랜지스터(M3)의 자세한 내용에 대해서는, 상술한 검지 유닛(10U) 또는 검지 유닛(10Ub)의 트랜지스터(M3)의 기재를 참조하면 좋다.
또한, 트랜지스터(M6)는 트랜지스터(M3)와 동일 공정으로 제작할 수 있는 트랜지스터를 선택하면 좋다.
배선(G1), 배선(DL), 배선(VPI), 배선(RES), 배선(VRES), 및 배선(VDD)의 자세한 내용은, 상술한 검지 유닛(10U) 또는 검지 유닛(10Ub)의 각 배선의 기재를 참조하면 좋다.
배선(SW)은 노광 제어 신호를 공급할 수 있다.
검지 소자(PD)는 광전 변환 소자를 구비한다. 예를 들어, 포토다이오드를 검지 소자(PD)에 사용할 수 있다. 구체적으로 말하면, 실리콘을 반도체층에 사용할 수 있다. 특히, p형, i형, n형의 어모퍼스 실리콘이 적층된 포토다이오드를 적합하게 사용할 수 있다.
다음에, 검지 유닛(10Up)의 구동 방법에 대하여 설명하기로 한다.
≪제 1 스텝≫
제 1 스텝에서, 트랜지스터(M3)를 도통 상태로 한 후에 비도통 상태로 하는 리셋 신호를 배선(RES)에 공급하고, 노드(FN)의 전위를 소정의 전위로 한다(도 5의 (B1)의 기간(P1) 참조).
≪제 2 스텝≫
제 2 스텝에서, 트랜지스터(M6)를 소정의 기간 동안 도통 상태로 하는 노광 제어 신호를 배선(SW)에 공급한다. 구체적으로 말하면, 소정의 기간 동안 트랜지스터(M6)의 게이트의 전위가 트랜지스터(M6)의 문턱값 전위보다 충분히 높은 전위가 되도록 배선(SW)에 구형의 노광 제어 신호를 공급한다(도 5의 (B1)의 기간(P2) 참조).
검지 소자(PD)의 기전력은, 검지 소자(PD)에 조사되는 광의 강도에 따라 변화되고, 검지 소자(PD)를 흐르는 전류는 검지 소자(PD)의 기전력에 따라 변화된다.
예를 들어, 검지 소자(PD)에 광이 조사되고 있는 경우, 검지 소자(PD)에 전류가 흘러, 노드(FN)의 전위는 저하된다(도 5의 (B1)의 기간(P2) 참조).
한편, 검지 소자(PD)에 조사되는 광이 차단되는 경우, 검지 소자(PD)에 전류가 흐르지 않고 노드(FN)의 전위는 변화되지 않는다(도 5의 (B2)의 기간(P2) 참조).
구체적으로 말하면, 손가락 등의 물체가 검지 소자(PD)에 근접 또는 접촉함으로써 조사되는 광이 차단되어, 검지 소자(PD)의 기전력이 저하된다.
노드(FN)의 전위가 변화되면, 트랜지스터(M1b)의 제 2 게이트의 전위가 변화된다. 또한, 트랜지스터(M1b)는, 제 2 게이트에 공급된 전위에 따라 문턱값이 변화된다. 예를 들어, 노드(FN)의 전위가 상승된 경우, 트랜지스터(M1b)의 문턱값은 마이너스로 변동된다. 결과적으로, 트랜지스터(M1b)가 도통 상태가 되었을 때의 온 전류는 증가된다. 한편, 노드(FN)의 전위가 저하된 경우, 트랜지스터(M1b)의 문턱값은 플러스로 변동된다. 결과적으로, 트랜지스터(M1b)가 도통 상태가 되었을 때의 온 전류는 감소된다.
≪제 3 스텝≫
제 3 스텝에서, 트랜지스터(M1b)를 도통 상태로 하는 선택 신호를 배선(G1)에 공급한다(도 5의 (B1)의 기간(P3) 참조).
≪제 4 스텝≫
제 4 스텝에서, 신호를 배선(DL)에 공급한다. 이 신호는, 트랜지스터(M1b)의 온 전류(배선(VDD)과 배선(DL) 사이에 흐르는 전류)의 변화량을 정보로서 포함한다.
변환기(CONV)는 배선(DL)을 흐르는 전류의 변화량을 전압의 변화량으로 변환하여 공급한다.
입력 장치(100)는, 상술한 전류의 변화량을 판독함으로써 노드(FN)의 전위 변화를 검출하고, 손가락 등의 근접 또는 접촉을 검지할 수 있다.
≪제 5 스텝≫
제 5 스텝에서, 트랜지스터(M1b)를 비도통 상태로 하는 선택 신호를 게이트에 공급한다.
이후, 배선(G1)(1)~배선(G1)(n)에 대해서는, 배선마다 제 1 스텝~제 5 스텝을 반복한다.
≪다른 구성예≫
또한, 도 5의 (A)에 도시된 검지 유닛(10Up)에는, 도 6에 도시된 바와 같이 용량 소자(C1) 및 배선(CS)을 제공하여도 좋다. 용량 소자(C1)와 배선(CS)을 제공함으로써, 의도하지 않는 노드(FN)의 전위 저하를 방지할 수 있다.
또한, 도 5의 (A)에 도시된 검지 유닛(10Up)은 경우에 따라, 도 7에 도시된 바와 같이 트랜지스터(M6) 및 배선(SW)을 생략하여도 좋다.
검지 유닛(10Up)은 검지 유닛(10Ub)과 마찬가지로 트랜지스터(M1b)를 사용함으로써 점유 면적을 작게 할 수 있고 해상도가 더 높은 입력 장치를 제공할 수 있다. 또한, 검지 유닛(10Up)은 트랜지스터 수가 적기 때문에 트랜지스터의 문턱값의 편차로 인한 회로 동작의 문제가 발생되기 어렵다. 그러므로, 신뢰성이 높으며 감도가 더 높은 입력 검지가 가능하다.
본 실시형태에서 제시하는 검지 유닛은, 채널에 산화물 반도체를 사용한 트랜지스터(이하 산화물 반도체 트랜지스터)로 구성되는 것이 바람직하다. 산화물 반도체 트랜지스터는 오프 전류가 낮기 때문에, 노드(FN)에 유지된 전하의 누설을 방지할 수 있으며, 검지 유닛의 오동작을 방지할 수 있다. 검지 유닛에 산화물 반도체 트랜지스터를 사용함으로써 신뢰성이 높으며 검출 감도가 높은 입력 장치를 제공할 수 있다.
또한, 산화물 반도체 트랜지스터의 자세한 사항에 대해서는 후술하는 실시형태 4에서 설명하기로 한다.
또한, 본 실시형태에서 제시하는 입력 장치는 표시부와 전기적으로 접속됨으로써 입출력 장치로 할 수 있다.
상기 표시부에 사용할 수 있는 표시 소자로서는, 예컨대 전기 영동 방식이나 일렉트로웨팅 방식 등에 의하여 표시를 수행하는 표시 소자(전자 잉크라고도 함), 셔터 방식의 MEMS 표시 소자, 광간섭 방식의 MEMS 표시 소자, 액정 소자, 유기 일렉트로루미네선스 소자 등을 사용할 수 있다.
또한, 상기 표시부와, 본 실시형태에서 제시하는 입력 장치는, 동일 기판 위에 형성되어도 좋고, 다른 기판 위에 형성된 후에 서로 전기적으로 접속되어도 좋다.
본 실시형태에서 제시하는 입력 장치를 사용함으로써 신뢰성이 높으며 검출 감도가 높은 입출력 장치를 제공할 수 있다.
또한, 본 실시형태에서, 본 발명의 일 형태에 대하여 제시하였다. 또는, 다른 실시형태에서, 본 발명의 일 형태에 대하여 제시한다. 다만, 본 발명의 일 형태는 이들에 한정되지 않는다. 예를 들어, 본 발명의 일 형태로서, 터치 센서, 입력 장치, 또는 입출력 장치에 적용한 경우의 예를 제시하였으나, 본 발명의 일 형태는 이들에 한정되지 않는다. 경우에 따라 또는 상황에 따라, 본 발명의 일 형태는 터치 센서, 입력 장치, 또는 입출력 장치에 적용하지 않아도 된다. 예를 들어, 본 발명의 일 형태는 경우에 따라 또는 상황에 따라 다른 기능을 갖는 회로에 적용하여도 좋다.
본 실시형태는, 본 명세서에서 제시하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 제시한 입력 장치를 사용할 수 있는 입출력 장치의 일례에 대하여 도 8 및 도 9를 참조하면서 설명하기로 한다.
도 8은 본 발명의 일 형태의 입출력 장치(500TP)의 구성을 설명하기 위한 투영도이다. 또한, 설명의 편의상 검지 유닛(602)의 일부 및 화소(502)의 일부를 확대하여 도시하였다.
도 9의 (A)는 도 8에 도시된 본 발명의 일 형태의 입출력 장치(500TP)의 Z1-Z2 부분의 단면의 구조를 도시한 단면도이고, 도 9의 (B) 및 (C)는 도 9의 (A)에 도시된 구조의 일부의 변형예를 도시한 단면도이다.
<입출력 장치의 구성예>
본 실시형태에서 설명하는 입출력 장치(500TP)는 표시부(500), 및 표시부(500)에 중첩되는 입력부(600)를 갖는다(도 8 참조).
또한, 입력부(600)에는, 실시형태 1에서 제시하는 입력 장치를 적용할 수 있다.
입력부(600)는 매트릭스 형태로 배치되는 복수의 검지 유닛(602)을 갖는다.
또한, 행 방향(도면 중 화살표 R로 나타냄)으로 배치되는 복수의 검지 유닛(602)은 배선(G1) 또는 배선(RES) 등에 전기적으로 접속된다.
또한, 열 방향(도면 중 화살표 C로 나타냄)으로 배치되는 복수의 검지 유닛(602)은 배선(DL) 등에 전기적으로 접속된다.
또한, 검지 유닛(602)에는 실시형태 1에서 제시하는 검지 유닛을 적용할 수 있다.
검지 유닛(602)은 검지 회로를 구비한다. 검지 회로는, 배선(G1), 배선(RES), 또는 배선(DL) 등에 전기적으로 접속된다.
트랜지스터 또는/및 검지 소자 등을 검지 회로에 사용할 수 있다. 예를 들어, 검지 소자에 도전막과 이 도전막에 전기적으로 접속되는 용량 소자를 사용할 수 있다. 또한, 검지 소자에 예컨대 포토다이오드 등의 광전 변환 소자를 사용할 수 있다. 또한, 본 실시형태에서는, 검지 소자에 용량 소자를 사용한 예에 대하여 설명하기로 한다.
절연층(653), 절연층(653)을 협지하는 제 1 전극(651) 및 제 2 전극(652)을 구비하는 용량 소자(C1)를 사용할 수 있다(도 9의 (A) 참조).
또한, 검지 유닛(602)은 매트릭스 형태로 배치되는 복수의 창문부(667)를 갖는다. 창문부(667)는 가시광을 투과시키고, 복수의 창문부(667) 사이에 차광성의 층(BM)을 배치하여도 좋다.
창문부(667)에 중첩되는 위치에 착색층을 구비한다. 착색층은 소정의 색의 광을 투과시킨다. 또한, 착색층은 컬러 필터라고 할 수 있다. 예를 들어, 청색의 광을 투과시키는 착색층(CFB), 녹색의 광을 투과시키는 착색층(CFG), 또는 적색의 광을 투과시키는 착색층(CFR)을 사용할 수 있다. 또한, 황색의 광을 투과시키는 착색층이나 백색의 광을 투과시키는 착색층을 사용하여도 좋다.
표시부(500)는 매트릭스 형태로 배치된 복수의 화소(502)를 갖는다. 화소(502)는 입력부(600)의 창문부(667)와 중첩되도록 배치된다.
화소(502)는 검지 유닛(602)에 비하여 더 고밀도로 배치되어도 좋다.
본 실시형태에서 설명하는 입출력 장치(500TP)는 가시광을 투과시키는 창문부(667)를 구비하고, 매트릭스 형태로 배치되는 복수의 검지 유닛(602)을 구비하는 입력부(600)와, 창문부(667)에 중첩되는 화소(502)를 복수 구비하는 표시부(500)를 갖고, 창문부(667)와 화소(502) 사이에 착색층을 포함하여 구성된다. 또한, 각 검지 유닛에는, 다른 검지 유닛에 대한 간섭을 저감할 수 있는 스위치가 제공된다.
이로써, 각 검지 유닛이 검지하는 검지 정보를 검지 유닛의 위치 정보와 함께 공급할 수 있다. 또한, 화상을 표시하는 화소의 위치 정보와 연관시켜서 검지 정보를 공급할 수 있다. 또한, 검지 정보를 공급하지 않는 검지 유닛과 신호선을 비도통 상태로 함으로써 검지 신호를 공급하는 검지 유닛에 대한 간섭을 저감할 수 있다. 결과적으로, 편리성 또는 신뢰성이 뛰어난 신규 입출력 장치(500TP)를 제공할 수 있다.
예를 들어, 입출력 장치(500TP)의 입력부(600)는 검지 정보를 검지하여, 위치 정보와 함께 공급할 수 있다. 구체적으로 말하면, 입출력 장치(500TP)의 사용자는, 입력부(600)를 터치한 손가락 등을 포인터로서 이용하여 다양한 제스처(탭, 드래그, 스와이프 또는 핀치인 등)를 할 수 있다.
입력부(600)는 입력부(600)에 근접 또는 접촉하는 손가락 등을 검지하고, 검지한 위치 또는 궤적 등을 포함하는 검지 정보를 공급할 수 있다.
연산 장치는, 공급된 정보가 소정의 조건을 만족시키는지 여부를 프로그램 등에 따라 판단하고, 소정의 제스처와 연관시킨 명령을 실행한다. 또한, 연산 장치는, 명령의 실행 결과를 표시 정보로서 표시부(500)에 공급하는 기능을 갖는다.
이로써, 입력부(600)의 사용자는 손가락 등을 사용하여 소정의 제스처를 수행하고, 소정의 제스처와 연관시킨 명령을 연산 장치에 실행시킬 수 있다.
예를 들어, 입출력 장치(500TP)의 입력부(600)는, 하나의 신호선에 검지 정보를 공급할 수 있는 복수의 검지 유닛 중에서 하나의 검지 유닛을 선택하고, 선택된 검지 유닛을 제외한 다른 검지 유닛과 상기 하나의 신호선을 비도통 상태로 할 수 있다. 이로써, 선택되지 않은 다른 검지 유닛에 의한, 선택된 검지 유닛에 대한 간섭을 저감할 수 있다.
구체적으로 말하면, 선택되지 않은 검지 유닛의 검지 소자에 의한, 선택된 검지 유닛의 검지 소자에 대한 간섭을 저감할 수 있다.
예를 들어, 용량 소자 및 이 용량 소자 중 한쪽 전극이 전기적으로 접속된 도전막을 검지 소자에 사용하는 경우에, 선택되지 않은 검지 유닛의 도전막의 전위에 의한, 선택된 검지 유닛의 도전막의 전위에 대한 간섭을 저감할 수 있다.
이로써, 입출력 장치(500TP)는 그 크기에 의존하는 일이 없이 검지 유닛을 구동하여 검지 정보를 공급할 수 있다. 예를 들어, 핸드헬드형에 사용 가능한 크기나 전자칠판에 사용 가능한 크기 등 다양한 크기의 입출력 장치(500TP)를 제공할 수 있다.
또한, 입출력 장치(500TP)는 그 상태에 의존하는 일이 없이 검지 유닛을 구동하여 검지 정보를 공급할 수 있다. 예를 들어, 접어진 상태나 펼쳐진 상태 등, 다양한 형상의 입출력 장치(500TP)를 제공할 수 있다.
상술한 구성 외에도, 입출력 장치(500TP)는 이하 구성을 구비할 수도 있다.
입출력 장치(500TP)의 입력부(600)는 구동 회로(603g) 또는 구동 회로(603d)를 구비하여도 좋다. 또한, 입출력 장치(500TP)는 플렉시블 프린트 기판(FPC1)에 전기적으로 접속되어도 좋다.
입출력 장치(500TP)의 표시부(500)는 주사선 구동 회로(503g), 배선(511), 또는 단자(519)를 구비하여도 좋다. 또한, 입출력 장치(500TP)는 플렉시블 프린트 기판(FPC2)에 전기적으로 접속되어도 좋다.
또한, 손상의 발생을 방지하여 입출력 장치(500TP)를 보호하는 보호층(670)을 구비하여도 좋다. 예를 들어, 세라믹 코트층 또는 하드 코트층을 보호층(670)에 사용할 수 있다. 구체적으로 말하면, 산화 알루미늄을 포함하는 층 또는 UV 경화 수지를 사용할 수 있다. 또한, 입출력 장치(500TP)가 반사하는 외광의 강도를 약화시키는 반사 방지층(670p)을 사용할 수 있다. 구체적으로 말하면, 원편광판 등을 사용할 수 있다.
이하에서, 입출력 장치(500TP)를 구성하는 각 요소에 대하여 설명하기로 한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이, 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다.
예를 들어, 복수의 창문부(667)에 중첩되는 위치에 착색층을 구비하는 입력부(600)는, 입력부(600)임과 함께 컬러 필터이기도 하다.
또한, 입력부(600)가 표시부(500)에 중첩된 입출력 장치(500TP)는, 입력부(600)임과 함께 표시부(500)이기도 하다. 또한, 표시부(500)에 입력부(600)가 중첩된 입출력 장치(500TP)를 터치 패널이라고도 한다.
≪전체의 구성≫
본 실시형태에서 설명하는 입출력 장치(500TP)는 입력부(600) 또는 표시부(500)를 갖는다.
≪입력부≫
입력부(600)는, 검지 유닛(602), 배선(G1), 배선(DL), 및 기재(610)를 구비한다.
또한, 기재(610)에 입력부(600)를 형성하기 위한 막을 성막하고, 이 막을 가공하는 방법을 이용하여 입력부(600)를 형성하여도 좋다.
또는, 입력부(600)의 일부를 다른 기재에 형성하고, 이 일부를 기재(610)에 전치하는 방법을 이용하여 입력부(600)를 형성하여도 좋다.
≪검지 유닛≫
검지 유닛(602)은 근접 또는 접촉하는 물체를 검지하여 검지 신호를 공급한다. 예를 들어, 정전 용량, 조도, 자력, 전파 또는 압력 등을 검지하고, 검지한 물리량에 따른 정보를 공급한다. 구체적으로 말하면, 용량 소자, 광전 변환 소자, 자기 검지 소자, 압전 소자, 또는 공진기 등을 검지 소자에 사용할 수 있다.
검지 유닛(602)은 예컨대 근접 또는 접촉하는 물체와의 사이의 정전 용량의 변화를 검지한다. 구체적으로 말하면, 도전막, 및 도전막에 전기적으로 접속되는 검지 회로를 사용하여도 좋다.
또한, 대기 중에서 손가락 등 대기보다 유전율이 큰 물체가 도전막에 근접 또는 접촉하면, 손가락과 도전막 사이의 정전 용량이 변화된다. 이 정전 용량의 변화를 검지하여 검지 정보를 공급할 수 있다. 구체적으로 말하면, 도전막, 및 이 도전막에 한쪽 전극이 접속된 용량 소자를 포함하는 검지 회로를 검지 유닛(602)에 사용할 수 있다.
예를 들어, 정전 용량의 변화에 따라 용량 소자와 손가락 사이에서 전하가 분배되어, 용량 소자의 양쪽 전극의 전압이 변화된다. 이 전압의 변화를 검지 신호에 사용할 수 있다. 구체적으로 말하면, 용량 소자(C1)의 전극 사이의 전압은 한쪽 전극에 전기적으로 접속된 도전막에 물체가 근접 또는 접촉함으로써 변화된다(도 9의 (A) 참조).
≪스위치, 트랜지스터≫
검지 유닛(602)은, 제어 신호에 따라 도통 상태 또는 비도통 상태로 할 수 있는 스위치를 구비한다. 예를 들어, 트랜지스터(M3)를 스위치로서 사용할 수 있다.
또한, 검지 신호를 증폭하는 트랜지스터를 검지 유닛(602)에 사용할 수 있다.
동일 공정으로 제작할 수 있는 트랜지스터를, 검지 신호를 증폭하는 트랜지스터 및 스위치에 사용할 수 있다. 이로써, 제작 공정이 간략화된 입력부(600)를 제공할 수 있다.
트랜지스터는 반도체층을 구비한다. 예를 들어, 제 14 족 원소, 화합물 반도체, 또는 산화물 반도체를 반도체층에 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체, 갈륨비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 반도체층에 적용할 수 있다.
다양한 결정성을 갖는 반도체층을 트랜지스터에 사용할 수 있다. 예를 들어, 비정질을 포함하는 반도체층, 미결정을 포함하는 반도체층, 다결정을 포함하는 반도체층, 또는 단결정을 포함하는 반도체층 등을 사용할 수 있다. 구체적으로는, 어모퍼스 실리콘, 레이저 어닐 등의 처리에 의하여 결정화된 폴리실리콘 또는 SOI(Silicon On Insulator) 기술을 사용하여 형성된 반도체층 등을 사용할 수 있다.
반도체층에 사용하는 산화물 반도체는, 예컨대 적어도 인듐(In), 아연(Zn), 및 M(Al, Ga, Ge, Y, Zr, Sn, La, Ce 또는 Hf 등의 금속)을 포함하는 In-M-Zn 산화물로 표기되는 막을 포함하는 것이 바람직하다. 또는, In과 Zn의 양쪽을 포함하는 것이 바람직하다.
스테빌라이저로서는 갈륨(Ga), 주석(Sn), 하프늄(Hf), 알루미늄(Al), 또는 지르코늄(Zr) 등이 있다. 또한, 이들 외의 스테빌라이저로서는, 란타노이드인, 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb), 루테튬(Lu) 등이 있다.
산화물 반도체막을 구성하는 산화물 반도체로서, 예컨대 In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물, In-Ga계 산화물을 사용할 수 있다.
또한 여기서는, In-Ga-Zn계 산화물이란, In, Ga, 및 Zn을 주성분으로서 포함한 산화물을 뜻하며, In, Ga, 및 Zn의 비율은 불문한다. 또한, In과 Ga과 Zn 이외의 금속 원소가 들어 있어도 좋다.
≪배선≫
입력부(600)는, 배선(G1), 배선(RES), 및 배선(DL) 등을 구비한다.
도전성을 갖는 재료를 배선(G1), 배선(RES), 및 배선(DL) 등에 사용할 수 있다.
예를 들어, 무기 도전성 재료, 유기 도전성 재료, 금속 또는 도전성 세라믹스 등을 배선에 사용할 수 있다.
구체적으로는, 알루미늄, 금, 백금, 은, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 이트륨, 지르코늄, 팔라듐 또는 망가니즈 중에서 선택된 금속 원소, 상술한 금속 원소를 포함하는 합금 또는 상술한 금속 원소를 조합한 합금 등을 배선 등에 사용할 수 있다. 특히, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택되는 하나 이상의 원소를 포함하는 것이 바람직하다. 특히, 구리와 망가니즈의 합금이 습식에칭법을 사용한 미세 가공에 적합하다.
구체적으로는 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 타이타늄막과, 그 타이타늄막 위에 알루미늄막을 적층하고, 또한 그 위에 타이타늄막을 형성하는 3층 구조 등을 사용할 수 있다.
또한, 알루미늄막 위에 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막 또는 질화막을 사용하여도 좋다.
또는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연 등 도전성 산화물을 사용할 수 있다.
또는, 그래핀 또는 그래파이트를 사용할 수 있다. 그래핀을 포함하는 막은, 예컨대 막 형상으로 형성된 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 환원하는 방법으로서는, 열을 가하는 방법이나 환원제를 사용하는 방법 등을 들 수 있다.
또는, 도전성 고분자를 사용할 수 있다.
≪구동 회로≫
구동 회로(603g)는 예컨대 소정의 타이밍으로 선택 신호를 공급할 수 있다. 구체적으로는, 선택 신호를 배선(G1)마다 소정의 순서로 공급한다. 또한, 다양한 회로를 구동 회로(603g)에 사용할 수 있다. 예를 들어, 시프트 레지스터, 플립플롭 회로, 조합 회로 등을 사용할 수 있다.
구동 회로(603d)는 검지 유닛(602)이 공급하는 검지 신호에 따라 검지 정보를 공급한다. 또한, 다양한 회로를 구동 회로(603d)에 사용할 수 있다. 예를 들어, 검지 유닛(602)에 제공된 검지 회로에 전기적으로 접속됨으로써 소스 폴로어 회로나 전류 미러 회로를 구성할 수 있는 회로를 구동 회로(603d)에 사용할 수 있다. 또한, 검지 신호를 디지털 신호로 변환하는 아날로그 디지털 변환 회로를 구비하여도 좋다.
≪기재≫
기재(610)는 제조 공정에 견딜 수 있을 정도의 내열성 및 제조 장치에 적용 가능한 두께 및 크기를 갖는 것이라면 특별히 한정되지 않는다. 특히, 가요성을 갖는 재료를 기재(610)에 사용하면, 입력부(600)를 접은 상태 또는 펼친 상태로 할 수 있다. 또한, 표시부(500)의 표시하는 측에 입력부(600)를 배치하는 경우에는, 투광성을 갖는 재료를 기재(610)에 사용한다.
유기 재료, 무기 재료, 또는 유기 재료와 무기 재료 등의 복합 재료 등을 기재(610)에 사용할 수 있다.
예를 들어, 유리, 세라믹스, 또는 금속 등의 무기 재료를 기재(610)에 사용할 수 있다.
구체적으로는, 무알칼리 유리, 소다석회 유리, 칼륨 유리 또는 크리스털 유리 등을, 기재(610)에 사용할 수 있다.
구체적으로는, 금속 산화물막, 금속 질화물막 또는 금속 산질화물막 등을 기재(610)에 사용할 수 있다. 예를 들어, 산화 실리콘, 질화 실리콘, 산질화 실리콘, 알루미나막 등을, 기재(610)에 사용할 수 있다.
예를 들어, 수지, 수지 필름 또는 플라스틱 등의 유기 재료를 기재(610)에 사용할 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트 또는 아크릴 수지 등의 수지 필름 또는 수지판을 기재(610)에 사용할 수 있다.
예를 들어, 박판상의 유리판 또는 무기 재료 등의 막을 수지 필름 등에 접합한 복합 재료를 기재(610)에 사용할 수 있다.
예를 들어, 섬유상 또는 입자상의 금속, 유리 또는 무기 재료 등을 수지 필름에 분산시킨 복합 재료를 기재(610)에 사용할 수 있다.
예를 들어, 섬유상 또는 입자상의 수지 또는 유기 재료 등을 무기 재료에 분산시킨 복합 재료를 기재(610)에 사용할 수 있다.
또한, 단층의 재료 또는 복수의 층이 적층된 적층 재료를, 기재(610)에 사용할 수 있다. 예를 들어, 기재, 및 기재에 포함되는 불순물의 확산을 방지하는 절연층 등이 적층된 적층 재료를, 기재(610)에 사용할 수 있다.
구체적으로는, 유리와, 유리에 포함되는 불순물의 확산을 방지하는 산화 실리콘막, 질화 실리콘막, 또는 산화질화 실리콘막 등으로부터 선택된 하나 또는 복수의 막이 적층된 적층 재료를 기재(610)에 적용할 수 있다.
또는, 수지와, 수지를 투과하는 불순물의 확산을 방지하는 산화 실리콘막, 질화 실리콘막, 또는 산화질화 실리콘막 등이 적층된 적층 재료를 기재(610)에 적용할 수 있다.
구체적으로는, 가요성을 갖는 기재(610b), 불순물의 확산을 방지하는 배리어막(610a), 및 기재(610b)와 배리어막(610a)을 접합하는 수지층(610c)의 적층체를 사용할 수 있다(도 9의 (A) 참조).
≪플렉시블 프린트 기판≫
플렉시블 프린트 기판(FPC1)은, 타이밍 신호, 전원 전위 등을 공급하고, 검지 신호가 공급된다.
≪표시부≫
표시부(500)는, 화소(502), 주사선, 신호선 또는 기재(510)를 구비한다(도 8 참조).
또한, 기재(510)에 표시부(500)를 형성하기 위한 막을 성막하고, 이 막을 가공하여 표시부(500)를 형성하여도 좋다.
또는, 표시부(500)의 일부를 다른 기재에 형성하고 이 일부를 기재(510)에 전치함으로써, 표시부(500)를 형성하여도 좋다.
≪화소≫
화소(502)는 부화소(502B), 부화소(502G), 및 부화소(502R)를 포함하고, 각 부화소는 표시 소자와 표시 소자를 구동하는 화소 회로를 구비한다.
≪화소 회로≫
화소에 능동 소자를 갖는 액티브 매트릭스 방식, 또는 화소에 능동 소자를 갖지 않는 패시브 매트릭스 방식을 표시부에 사용할 수 있다.
액티브 매트릭스 방식에서는 능동 소자(액티브 소자, 비선형 소자)로서 트랜지스터뿐만 아니라 다양한 능동 소자(액티브 소자, 비선형 소자)를 사용할 수 있다. 예를 들어, MIM(Metal Insulator Metal), 또는 TFD(Thin Film Diode) 등을 사용할 수도 있다. 이들 소자는 제조 공정이 적기 때문에 제조 비용의 저감, 또는 수율의 향상을 도모할 수 있다. 또는, 이들 소자는 사이즈가 작기 때문에, 개구율을 향상시킬 수 있고, 저소비 전력화나 고휘도화를 도모할 수 있다.
액티브 매트릭스 방식 이외에, 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않는 패시브 매트릭스 방식을 이용할 수도 있다. 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 제조 공정이 적어, 제조 비용의 저감, 또는 수율의 향상을 도모할 수 있다. 또는, 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 개구율을 향상시킬 수 있고, 저소비 전력화나 고휘도화 등을 도모할 수 있다.
화소 회로는 예컨대 트랜지스터(502t)를 포함한다.
표시부(500)는 트랜지스터(502t)를 덮는 절연막(521)을 구비한다. 절연막(521)은 화소 회로에 기인하는 요철을 평탄화하기 위한 층으로서 사용될 수 있다. 또한, 불순물의 확산을 억제할 수 있는 층을 포함하는 적층막을 절연막(521)으로서 사용할 수 있다. 이로써, 불순물의 확산으로 인한 트랜지스터(502t) 등의 신뢰성 저하를 억제할 수 있다.
≪표시 소자≫
다양한 표시 소자를 표시부(500)에 사용할 수 있다. 예를 들어, 전기 영동 방식이나 일렉트로웨팅 방식 등에 의하여 표시를 수행하는 표시 소자(전자 잉크라고도 함), 셔터 방식의 MEMS 표시 소자, 광간섭 방식의 MEMS 표시 소자, 액정 소자 등을 사용할 수 있다.
또한, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이 등에 사용할 수 있는 표시 소자를 사용할 수 있다.
예를 들어, 사출하는 광의 색이 각각 다른 유기 일렉트로루미네선스 소자를 부화소마다 적용하여도 좋다.
예를 들어, 백색의 광을 사출하는 유기 일렉트로루미네선스 소자를 적용할 수 있다.
예를 들어, 발광 소자(550R)는 하부 전극, 상부 전극, 및 하부 전극과 상부 전극 사이에 발광성 유기 화합물을 포함하는 층을 갖는다.
부화소(502R)는 발광 모듈(580R)을 구비한다. 부화소(502R)는 발광 소자(550R)와, 발광 소자(550R)에 전력을 공급할 수 있는 트랜지스터(502t)를 포함하는 화소 회로를 구비한다. 또한, 발광 모듈(580R)은 발광 소자(550R)와, 광학 소자(예컨대 착색층(CFR))를 갖는다.
또한, 특정한 파장의 광을 효율적으로 추출할 수 있도록, 발광 모듈(580R)에 미소 공진기 구조를 제공할 수 있다. 구체적으로는, 특정한 광을 효율적으로 추출할 수 있도록 제공된 가시광을 반사하는 막과 반반사·반투과막 사이에 발광성 유기 화합물을 포함하는 층을 배치하여도 좋다.
발광 모듈(580R)은 광을 추출하는 방향으로 착색층(CFR)을 갖는다. 착색층은 특정한 파장의 광을 투과시키는 것이면 좋고, 예컨대 적색, 녹색, 또는 청색 등의 광을 선택적으로 투과시키는 것을 사용할 수 있다. 또한, 다른 부화소를 착색층이 제공되지 않는 창문부에 중첩하도록 배치하고, 착색층을 투과하는 일이 없이 발광 소자가 사출하는 광을 사출하여도 좋다.
착색층(CFR)은 발광 소자(550R)와 중첩되는 위치에 있다. 이로써, 발광 소자(550R)가 발하는 광의 일부는 착색층(CFR)을 투과하여, 도면 중 화살표로 나타낸 방향과 같이 발광 모듈(580R) 외부로 사출된다.
착색층(예컨대 착색층(CFR))을 둘러싸도록 차광성의 층(BM)이 있다.
또한, 광을 추출하는 측에 밀봉재(560)가 제공되는 경우, 밀봉재(560)는 발광 소자(550R)와 착색층(CFR)에 접촉하여도 좋다.
하부 전극은 절연막(521) 위에 배치된다. 하부 전극에 중첩되는 개구부가 제공된 격벽(528)을 구비한다. 또한, 격벽(528)의 일부는 하부 전극의 단부에 중첩된다.
하부 전극과 상부 전극 사이에 발광성 유기 화합물을 포함하는 층을 협지하여 발광 소자(예컨대 발광 소자(550R))를 구성한다. 화소 회로는 발광 소자에 전력을 공급한다.
또한, 격벽(528) 위에 기재(610)와 기재(510) 사이의 간격을 제어하는 스페이서를 갖는다.
또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 구현하기 위해서는, 화소 전극의 일부 또는 모두가 반사 전극으로서 기능하도록 하면 좋다. 예를 들어, 화소 전극의 일부 또는 모두가 알루미늄, 은 등을 포함하도록 하면 좋다.
또한, 반사 전극 아래에, SRAM 등의 기억 회로를 제공하는 것도 가능하다. 이로써, 소비 전력을 더 저감할 수 있다. 또한, 적용하는 표시 소자에 적합한 구성을 다양한 화소 회로로부터 선택하여 사용할 수 있다.
≪기재≫
가요성을 갖는 재료를 기재(510)에 사용할 수 있다. 예를 들어, 기재(610)에 사용할 수 있는 재료와 같은 재료를 기재(510)에 적용할 수 있다.
또한, 기재(510)가 투광성을 필요로 하지 않는 경우, 예컨대 투광성을 갖지 않는 재료, 구체적으로는 SUS 또는 알루미늄 등을 사용할 수 있다.
예를 들어, 가요성을 갖는 기재(510b)와, 불순물의 확산을 방지하는 배리어막(510a)과, 기재(510b) 및 배리어막(510a)을 접합하는 수지층(510c)의 적층체를 기재(510)에 적합하게 사용할 수 있다(도 9의 (A) 참조).
≪밀봉재≫
밀봉재(560)는 기재(610)와 기재(510)를 접합하는 기능을 갖는다. 밀봉재(560)는 공기보다 큰 굴절률을 갖는 것이 바람직하다. 또한, 화소 회로 또는 발광 소자(예컨대 발광 소자(550R))는 기재(510)와 기재(610) 사이에 있다.
≪주사선 구동 회로의 구성≫
주사선 구동 회로(503g)는 선택 신호를 공급한다. 주사선 구동 회로(503g)는 트랜지스터(503t) 및 용량 소자(503c)를 갖는다. 또한, 화소 회로와 동일 공정으로 동일 기판 위에 형성할 수 있는 트랜지스터를 구동 회로에 사용할 수 있다.
≪배선≫
표시부(500)는 주사선, 신호선, 전원선 등의 배선을 갖는다. 다양한 도전막을 사용할 수 있다. 예를 들어, 입력부(600)에 사용할 수 있는 도전막과 같은 재료를 사용할 수 있다.
표시부(500)는 신호를 공급할 수 있는 배선(511)을 갖고, 단자(519)가 배선(511)에 제공되어 있다. 또한, 화상 신호 및 동기 신호 등의 신호를 공급할 수 있는 플렉시블 프린트 기판(FPC2)이 단자(519)에 전기적으로 접속된다.
또한, 플렉시블 프린트 기판(FPC2)에는 프린트 배선 기판(PWB)이 제공되어도 좋다.
<입출력 장치의 변형예>
다양한 트랜지스터를 입력부(600) 또는/및 표시부(500)에 적용할 수 있다.
보텀 게이트형 트랜지스터를 입력부(600)에 적용하는 경우의 구성을 도 9의 (A)에 도시하였다.
보텀 게이트형 트랜지스터를 표시부(500)에 적용하는 경우의 구성을 도 9의 (A) 및 (B)에 도시하였다.
예를 들어, 산화물 반도체, 어모퍼스 실리콘 등을 포함하는 반도체층을 도 9의 (A)에 도시한 트랜지스터(502t) 및 트랜지스터(503t)에 적용할 수 있다.
예를 들어, 레이저 어닐 등의 처리에 의하여 결정화시킨 다결정 실리콘을 포함한 반도체층을, 도 9의 (B)에 도시된 트랜지스터(502t) 및 트랜지스터(503t)에 적용할 수 있다.
톱 게이트형 트랜지스터를 표시부(500)에 적용하는 경우의 구성을, 도 9의 (C)에 도시하였다.
예를 들어, 다결정 실리콘 또는 단결정 실리콘 기판 등으로부터 전치된 단결정 실리콘막 등을 포함하는 반도체층을, 도 9의 (C)에 도시된 트랜지스터(502t) 및 트랜지스터(503t)에 적용할 수 있다.
또한, 본 실시형태는 본 명세서에서 제시하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 입력 장치 또는 입출력 장치가 적용될 수 있는 전자 기기 및 조명 장치에 대하여 도 10 및 도 11을 사용하여 설명하기로 한다.
본 발명의 일 형태의 입력 장치 또는 입출력 장치는 가요성을 갖는다. 따라서, 가요성을 갖는 전자 기기나 조명 장치에 바람직하게 사용할 수 있다. 또한, 본 발명의 일 형태를 적용함으로써 신뢰성이 높으며, 반복적인 휨에 강한 전자 기기나 조명 장치를 제작할 수 있다.
전자 기기로서는, 예컨대 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
또한, 본 발명의 일 형태의 입력 장치 또는 입출력 장치는 가요성을 갖기 때문에 집이나 빌딩의 내벽 또는 외벽이나 자동차의 내장 또는 외장의 곡면을 따라 제공할 수도 있다.
도 10의 (A)에는, 휴대 전화기의 일례를 도시하였다. 휴대 전화기(7400)는 하우징(7401)에 제공된 표시부(7402) 외에, 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크로폰(7406) 등을 구비한다. 또한, 휴대 전화기(7400)는 본 발명의 일 형태의 입력 장치 또는 입출력 장치를 표시부(7402)에 사용하여 제작된다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 구비하며 신뢰성이 높은 휴대 전화기를 고수율로 제공할 수 있다.
도 10의 (A)에 도시된 휴대 전화기(7400)는 표시부(7402)를 손가락 등으로 터치함으로써, 정보를 입력할 수 있다. 또한, 전화를 걸거나 문자를 입력하는 등의 모든 조작은 표시부(7402)를 손가락 등으로 터치함으로써 수행할 수 있다.
또한, 조작 버튼(7403)의 조작에 의하여 전원 ON/OFF 동작이나, 표시부(7402)에 표시되는 화상 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면에서 메인 메뉴 화면으로 전환할 수 있다.
도 10의 (B)에는, 손목시계형 휴대 정보 단말의 일례를 도시하였다. 휴대 정보 단말(7100)은, 하우징(7101), 표시부(7102), 밴드(7103), 버클(7104), 조작 버튼(7105), 입출력 단자(7106) 등을 구비한다.
휴대 정보 단말(7100)은, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다.
표시부(7102)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 또한, 표시부(7102)는 터치 센서를 구비하고, 손가락이나 스타일러스 등으로 화면을 터치함으로써 조작할 수 있다. 예를 들어, 표시부(7102)에 표시된 아이콘(7107)을 터치함으로써, 애플리케이션을 기동할 수 있다.
조작 버튼(7105)은 시각 설정 외에, 전원의 온/오프 동작, 무선 통신의 온/오프 동작, 매너 모드의 실행 및 해제, 전력 절약 모드의 실행 및 해제 등, 다양한 기능을 갖게 할 수 있다. 예를 들어, 휴대 정보 단말(7100)에 제공된 운영 체계(operating system)에 의하여 조작 버튼(7105)의 기능을 자유롭게 설정할 수도 있다.
또한, 휴대 정보 단말(7100)은, 통신 정규화된 근거리 무선 통신을 실행하는 것이 가능하다. 예를 들어, 무선 통신 가능한 헤드세트와 상호 통신함으로써 핸즈프리로 통화할 수도 있다.
또한, 휴대 정보 단말(7100)은 입출력 단자(7106)를 가지고, 커넥터를 통하여 다른 정보 단말과 데이터를 직접 주고받을 수 있다. 또한, 입출력 단자(7106)를 통하여 충전할 수도 있다. 또한, 충전 동작은 입출력 단자(7106)를 통하지 않고 무선 급전에 의하여 수행하여도 좋다.
휴대 정보 단말(7100)의 표시부(7102)에는 본 발명의 일 형태의 입력 장치 또는 입출력 장치가 제공되어 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 구비하고, 또한 신뢰성이 높은 휴대 정보 단말을 고수율로 제공할 수 있다.
도 10의 (C)에는, 조명 장치의 일례를 도시하였다. 조명 장치(7210)는 조작 스위치(7203)를 구비하는 스테이지부(7201)와, 스테이지부(7201)에 지지되는 발광부를 갖는다.
또한, 조명 장치(7210)가 구비하는 각 발광부는 가요성을 갖기 때문에 발광부를 가소성 부재나 가동(可動)의 프레임 등의 부재로 고정하고 용도에 따라 발광부의 발광면을 자유롭게 만곡시킬 수 있는 구성으로 하여도 좋다.
또한, 여기서는 스테이지부에 의하여 발광부가 지지된 조명 장치에 대하여 예시하였지만, 발광부를 구비하는 하우징을 천장에 고정한 상태나, 또는 천장으로부터 매단 상태로 사용할 수도 있다. 발광면을 만곡시켜서 사용할 수 있으므로 발광면을 오목상으로 만곡시켜서 특정한 영역을 밝게 비추거나, 또는 발광면을 볼록상으로 만곡시켜서 방 전체를 밝게 비출 수도 있다.
여기서 각 발광부에는 본 발명의 일 형태의 입력 장치 또는 입출력 장치가 제공되어 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 구비하며 신뢰성이 높은 조명 장치를 고수율로 제공할 수 있다.
본 발명의 일 형태의 입력 장치 또는 입출력 장치가 사용되는 전자 기기 및 조명 장치는 가요성을 갖는 제품에 한정되지 않는다. 도 10의 (D)에는 표시 장치의 일례를 도시하였다. 표시 장치(7000)는 하우징(7001), 표시부(7002), 지지대(7003) 등을 갖는다. 본 발명의 일 형태의 입력 장치 또는 입출력 장치는 표시부(7002)에 제공할 수 있다. 또한, 표시 장치(7000)에는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등 모든 정보 표시용 표시 장치가 포함된다.
도 10의 (E)에는, 휴대형 터치 패널의 일례를 도시하였다. 터치 패널(7300)은 하우징(7301), 표시부(7302), 조작 버튼(7303), 인출 부재(7304), 제어부(7305)를 구비한다.
터치 패널(7300)은 통(筒) 형상의 하우징(7301) 내에 롤 형상으로 말린 가요성의 표시부(7102)를 구비한다.
또한, 터치 패널(7300)은 제어부(7305)에 의하여 영상 신호를 수신할 수 있고 수신한 영상을 표시부(7302)에 표시할 수 있다. 또한, 제어부(7305)에는 배터리를 구비한다. 또한, 제어부(7305)에 커넥터를 접속하는 단자부가 구비되며 영상 신호나 전력을 유선으로 외부로부터 직접 공급하는 구성으로 하여도 좋다.
또한, 조작 버튼(7303)에 의하여 전원의 온/오프 동작이나 표시하는 영상의 전환 등을 수행할 수 있다.
도 10의 (F)에는, 표시부(7302)를 인출 부재(7304)에 의하여 꺼낸 상태의 터치 패널(7300)을 도시하였다. 이 상태에서 표시부(7302)에 영상을 표시할 수 있다. 또한, 하우징(7301)의 표면에 배치된 조작 버튼(7303)에 의하여 한쪽 손으로 용이하게 조작할 수 있다. 또한, 도 10의 (E)와 같이 조작 버튼(7303)을 하우징(7301) 중앙이 아니라 한쪽에 배치함으로써 한쪽 손으로 용이하게 조작할 수 있다.
또한, 표시부(7302)를 꺼냈을 때, 표시부(7302)의 표시면이 평면상이 되도록 고정하기 위하여 표시부(7302) 측면부에 보강하기 위한 프레임을 제공하여도 좋다.
또한 이 구성 이외에 하우징에 스피커를 제공하고 영상 신호와 함께 수신한 음성 신호에 의하여 음성을 출력하는 구성으로 하여도 좋다.
표시부(7302)에는, 본 발명의 일 형태의 입력 장치 또는 입출력 장치가 제공되어 있다. 본 발명의 일 형태에 의하여, 가벼우며 신뢰성이 높은 터치 패널을 고수율로 제공할 수 있다.
도 11의 (A)∼(C)에 폴더블 휴대 정보 단말(810)을 도시하였다. 도 11의 (A)에는 펼친 상태의 휴대 정보 단말(810)을 도시하였다. 도 11의 (B)에는 펼친 상태 또는 접은 상태의 한쪽 상태로부터 다른 쪽 상태로 변화하는 도중의 상태의 휴대 정보 단말(810)을 도시하였다. 도 11의 (C)에는 접은 상태의 휴대 정보 단말(810)을 도시하였다. 휴대 정보 단말(810)은, 접은 상태에서는 휴대가 쉽고, 펼친 상태에서는 이음매가 없는 큰 표시 영역에 의하여 표시의 일람성이 우수하다.
표시 패널(816)은 힌지(818)로 연결된 8개의 하우징(815)으로 지지되어 있다. 힌지(818)를 개재하여 2개의 하우징(815) 사이를 굴곡시킴으로써, 휴대 정보 단말(810)을 펼친 상태에서 접은 상태로 가역적으로 변형시킬 수 있다. 본 발명의 일 형태의 입력 장치 또는 입출력 장치를 표시 패널(816)에 사용할 수 있다. 예를 들어, 곡률 반경 1mm 이상 150mm 이하로 휠 수 있는 터치 패널을 적용할 수 있다.
또한, 본 발명의 일 형태에 있어서, 터치 패널이 접어진 상태 또는 펼쳐진 상태인 것을 검지하여 검지 정보를 공급하는 센서를 구비하는 구성으로 하여도 좋다. 터치 패널의 제어 장치는, 터치 패널이 접어진 상태임을 나타내는 정보를 취득하고, 접어진 부분(또는 접어짐으로써 사용자가 시인할 수 없게 된 부분)의 동작을 정지하여도 좋다. 구체적으로는, 표시를 정지하여도 좋다. 또한, 터치 센서에 의한 검지를 정지하여도 좋다.
마찬가지로, 터치 패널의 제어 장치는, 터치 패널이 펼쳐진 상태임을 나타내는 정보를 취득하고, 표시나 터치 센서에 의한 검지를 재개하여도 좋다.
도 11의 (D) 및 (E)에 폴더블 휴대 정보 단말(820)을 도시하였다. 도 11의 (D)에는 표시부(822)가 외측이 되도록 접은 상태의 휴대 정보 단말(820)을 도시하였다. 도 11의 (E)에는 표시부(822)가 내측이 되도록 접은 상태의 휴대 정보 단말(820)을 도시하였다. 휴대 정보 단말(820)을 사용하지 않을 때 비표시부(825)가 외측이 되도록 접으면 표시부(822)의 더러움이나 파손을 억제할 수 있다. 본 발명의 일 형태의 입력 장치 또는 입출력 장치를 표시부(822)에 사용할 수 있다.
도 11의 (F)는 휴대 정보 단말(880)의 외형을 설명하기 위한 사시도이다. 도 11의 (G)는 휴대 정보 단말(880)의 상면도이다. 도 11의 (H)는 휴대 정보 단말(840)의 외형을 설명하기 위한 사시도이다.
휴대 정보 단말(880, 840)은 예컨대 전화기, 수첩, 또는 정보 열람 장치 등에서 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는 각각 스마트폰으로서 사용할 수 있다.
휴대 정보 단말(880, 840)은 문자나 화상 정보를 복수의 면에 표시할 수 있다. 예를 들어, 8개의 조작 버튼(889)을 한 면에 표시할 수 있다(도 11의 (F) 및 (H) 참조). 또한, 파선의 직사각형으로 도시된 정보(887)를 다른 면에 표시할 수 있다(도 11의 (G) 및 (H) 참조). 또한, 정보(887)의 예로서는, SNS(social networking service)의 통지, 전자 메일이나 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목이나 송신자명, 일시, 시각, 배터리의 잔량, 안테나의 수신 강도 등이 있다. 또는, 정보(887)가 표시되어 있는 위치에 정보(887) 대신에 조작 버튼(889), 아이콘 등을 표시하여도 좋다. 또한, 도 11의 (F) 및 (G)에는 위쪽에 정보(887)가 표시되는 예를 도시하였지만 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 도 11의 (H)에 도시된 휴대 정보 단말(840)과 같이 옆면에 표시되어 있어도 좋다.
예를 들어, 휴대 정보 단말(880)의 사용자는 옷의 가슴 주머니에 휴대 정보 단말(880)을 수납한 상태로, 그 표시(여기서는 정보(887))를 확인할 수 있다.
구체적으로는 착신한 전화의 발신자의 전화 번호 또는 이름 등을 휴대 정보 단말(880)의 위쪽으로부터 확인 가능한 위치에 표시한다. 사용자는 휴대 정보 단말(880)을 주머니에서 꺼내지 않아도 표시를 확인하여 전화를 받을지 여부를 판단할 수 있다.
휴대 정보 단말(880)의 하우징(885), 휴대 정보 단말(840)의 하우징(886)이 각각 갖는 표시부(888)에는, 본 발명의 일 형태의 입력 장치 또는 입출력 장치를 사용할 수 있다. 본 발명의 일 형태에 의하여, 만곡한 표시부를 구비하며 신뢰성이 높은 터치 패널을 고수율로 제공할 수 있다.
또한, 도 11의 (I)에 도시된 휴대 정보 단말(845)과 같이, 8면 이상에 정보를 표시하여도 좋다. 여기서는, 정보(855), 정보(856), 정보(857)가 각각 다른 면에 표시되어 있는 예를 도시하였다.
휴대 정보 단말(845)의 하우징(854)이 갖는 표시부(858)에는, 본 발명의 일 형태의 입력 장치 또는 입출력 장치를 사용할 수 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 구비하며 신뢰성이 높은 터치 패널을 고수율로 제공할 수 있다.
본 실시형태에서 제시하는 구성은 다른 실시형태에서 제시하는 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 입출력 장치에 사용할 수 있는 산화물 반도체 트랜지스터의 구성에 대하여 도 12를 사용하여 설명하기로 한다.
도 12의 (A)는 트랜지스터(151)의 상면도이고, 도 12의 (B)는 도 12의 (A) 중 일점 쇄선 A-B간의 절단면의 단면도에 상당하고, 도 12의 (C)는 도 12의 (A) 중 일점 쇄선 C-D간의 절단면의 단면도에 상당한다. 또한, 도 12의 (A)에서는, 명료화를 위하여 구성 요소의 일부를 생략하여 도시하였다.
트랜지스터(151)는, 기판(102) 위에 제공되는 전극(104)과, 기판(102) 및 전극(104) 위에 형성되는 절연막(106) 및 절연막(107)을 포함하는 절연막(108)과, 절연막(108)을 개재하여, 전극(104)과 중첩되는 산화물 반도체막(110)과, 산화물 반도체막(110)에 접촉하는 전극(112a) 및 전극(112b)을 갖는다.
또한, 절연막(108), 산화물 반도체막(110), 전극(112a) 및 전극(112b) 위에 절연막(114, 116, 118)을 포함하는 절연막(120)과, 절연막(120) 위에 형성되는 전극(122)을 갖는다.
전극(104)은 트랜지스터(151)의 제 1 게이트 전극으로서 기능하고, 전극(122)은 트랜지스터(151)의 제 2 게이트 전극으로서 기능한다. 또한, 전극(122)은 필요에 따라 제공하면 좋고, 경우에 따라 생략할 수도 있다.
절연막(108)은, 트랜지스터(151)의 제 1 게이트 절연막으로서 기능하고, 절연막(120)은 트랜지스터(151)의 제 2 게이트 절연막으로서 기능한다.
전극(112a)은 트랜지스터(151)의 소스 및 드레인 중 한쪽으로서 기능하고, 전극(112b)은 트랜지스터(151)의 소스 및 드레인 중 다른 쪽으로서 기능한다.
전극(104) 및 전극(122)은 다른 전위가 공급되어도 좋고, 같은 전위가 공급되어도 좋다. 또한, 전극(104)과 전극(122)은 절연막(120)에 제공된 개구부를 통하여 전기적으로 접속되어도 좋다.
전극(104) 및 전극(122)을 같은 전위로 함으로써 캐리어가 산화물 반도체막(110)의 넓은 범위를 흐른다. 이로써, 트랜지스터(151)를 이동하는 캐리어의 양이 증가된다.
이 결과, 트랜지스터(151)의 온 전류가 커짐과 함께, 전계 효과 이동도가 높아지고, 대표적으로는 전계 효과 이동도가 10cm2/V·s 이상, 또는 20cm2/V·s 이상이 된다. 또한, 여기에서의 전계 효과 이동도는, 산화물 반도체막의 물성값으로서의 이동도의 근사값이 아니라, 트랜지스터의 포화 영역에서의 전류 구동력의 지표이며, 외견상의 전계 효과 이동도이다.
또한, 트랜지스터의 채널 길이(L길이라고도 함)를 0.5μm 이상 6.5μm 이하, 바람직하게는 1μm보다 크고 6μm 미만, 바람직하게는 1μm보다 크고 4μm 이하, 바람직하게는 1μm보다 크고 3.5μm 이하, 더 바람직하게는 1μm보다 크고 2.5μm 이하로 함으로써, 전계 효과 이동도 증가가 현저하게 된다. 또한, 채널 길이가 0.5μm 이상 6.5μm 이하와 같이 작으면 채널 폭도 작게 할 수 있다.
또한, 전극(104) 및 전극(122)을 가짐으로써 각각 외부로부터의 전계를 차폐하는 기능을 갖기 때문에, 기판(102)과 전극(104) 사이 또는 전극(122) 위에 존재하는 고정 전하가 산화물 반도체막(110)에 영향을 미치지 않는다. 이 결과, 스트레스 시험(예컨대 게이트 전극에 음의 전위를 인가하는 -GBT(negative gate bias temperature) 스트레스 시험)의 열화가 억제됨과 함께 다른 드레인 전압에서의 온 전류의 상승 전압의 변동을 억제할 수 있다.
또한, BT 스트레스 시험은 가속 시험의 일종이며, 장기간의 사용에 의하여 일어나는 트랜지스터의 특성 변화(즉, 장기간 사용에 따른 변화)를 단시간에 평가할 수 있다. 특히, BT 스트레스 시험 전후에 있어서의 문턱 전압의 변동량은 신뢰성을 조사하기 위한 중요한 지표가 된다. BT 스트레스 시험 전후에 있어서 문턱 전압의 변동량이 적을수록, 신뢰성이 높은 트랜지스터라고 할 수 있다.
이하에, 기판(102) 및 트랜지스터(151)를 구성하는 각 요소에 대하여 설명하기로 한다.
≪기판(102)≫
기판(102)으로서는 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료를 사용한다. 양산에 있어서, 기판(102)은 제 8 세대(2160mm×2460mm), 제 9 세대(2400mm×2800mm 또는 2450mm×3050mm), 제 10 세대(2950mm×3400mm) 등의 마더 유리를 사용하는 것이 바람직하다. 마더 유리는, 처리 온도가 높고 처리 시간이 길면 대폭 수축하기 때문에, 마더 유리를 사용하여 양산하는 경우, 제작 공정의 가열 처리는 바람직하게는 600℃ 이하, 더 바람직하게는 450℃ 이하, 더욱 바람직하게는 350℃ 이하로 하는 것이 바람직하다.
≪전극(104) 및 전극(122)≫
전극(104) 및 전극(122)에 사용하는 재료로서는, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 또한, 전극(104) 및 전극(122)에 사용하는 재료로서는, 인듐을 포함하는 산화물을 사용할 수 있다. 예를 들어, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고 기재함), 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 투광성을 갖는 도전성 재료를 사용할 수 있다. 또한, 전극(104) 및 전극(122)에 사용하는 재료는, 단층 구조나 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고, 또한 그 위에 타이타늄막을 형성하는 3층 구조 등이 있다. 또한, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수와 알루미늄을 조합한 합금막 또는 질화막을 사용하여도 좋다. 또한, 전극(104) 및 전극(122)에 사용하는 재료는, 예컨대 스퍼터링법을 이용하여 형성할 수 있다.
≪절연막(108)≫
절연막(108)은, 절연막(106)과 절연막(107)의 2층의 적층 구조가 예시되어 있다. 또한, 절연막(108)의 구조는 이에 한정되지 않고, 예컨대 단층 구조 또는 3층 이상의 적층 구조로 하여도 좋다.
절연막(106)으로서는, 예컨대 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막 등을 사용하면 좋고, PE-CVD 장치를 사용하여 적층 또는 단층으로 제공한다. 또한, 절연막(106)을 적층 구조로 한 경우, 제 1 질화 실리콘막으로서 결함이 적은 질화 실리콘막으로 하고, 제 1 질화 실리콘막 위에 제 2 질화 실리콘막으로서 수소 방출량 및 암모니아 방출량이 적은 질화 실리콘막을 제공하면 바람직하다. 이 결과, 절연막(106)에 포함되는 수소 및 질소가, 나중에 형성되는 산화물 반도체막(110)으로 이동 또는 확산되는 것을 억제할 수 있다.
절연막(107)으로서는, 산화 실리콘막, 산화질화 실리콘막 등을 사용하면 좋고, PE-CVD 장치를 사용하여 적층 또는 단층으로 제공한다.
또한, 절연막(108)에 있어서, 절연막(106)으로서는 예컨대 두께 400nm의 질화 실리콘막을 형성하고, 그 후에 절연막(107)으로서 두께 50nm의 산화질화 실리콘막을 형성하는 적층 구조를 사용할 수 있다. 상기 질화 실리콘막과 상기 산화질화 실리콘막은 진공 중에서 연속하여 형성하면 불순물의 혼입이 억제되어 바람직하다. 또한, 전극(104)과 중첩되는 위치의 절연막(108)은, 트랜지스터(151)의 게이트 절연막으로서 기능한다. 또한, 질화산화 실리콘이란, 질소의 함유량이 산소의 함유량보다 큰 절연 재료이고, 한편 산화질화 실리콘이란, 산소의 함유량이 질소의 함유량보다 큰 절연 재료를 말한다.
≪산화물 반도체막(110)≫
산화물 반도체막(110)에는 산화물 반도체를 사용하는 것이 바람직하고, 이 산화물 반도체로서는 적어도 인듐(In), 아연(Zn), 및 M(Al, Ga, Ge, Y, Zr, Sn, La, Ce, 또는 Hf 등의 금속)을 포함하는 In-M-Zn 산화물로 표기되는 막을 포함하는 것이 바람직하다. 또는, In과 Zn의 양쪽을 포함하는 것이 바람직하다. 또한, 상기 산화물 반도체를 사용한 트랜지스터의 전기 특성의 편차를 저감시키기 위해서, 상술한 것과 함께 스테빌라이저(stabilizer)를 포함하는 것이 바람직하다.
스테빌라이저로서는 갈륨(Ga), 주석(Sn), 하프늄(Hf), 알루미늄(Al), 또는 지르코늄(Zr) 등이 있다. 또한, 이들 외의 스테빌라이저로서는, 란타노이드인, 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb), 루테튬(Lu) 등이 있다.
산화물 반도체막(110)을 구성하는 산화물 반도체로서, 예컨대 In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.
또한, 여기서는, In-Ga-Zn계 산화물이란, In, Ga, 및 Zn을 주성분으로서 포함한 산화물을 뜻하며, In, Ga, 및 Zn의 비율은 불문한다. 또한, In과 Ga과 Zn 이외의 금속 원소가 들어 있어도 좋다.
산화물 반도체막(110)의 성막 방법은, 스퍼터링법, MBE(Molecular Beam Epitaxy)법, CVD법, 펄스 레이저 퇴적법, ALD(Atomic Layer Deposition)법 등을 적절히 사용할 수 있다. 특히, 산화물 반도체막(110)을 성막할 때, 스퍼터링법을 이용하면 치밀한 막이 형성되기 때문에 바람직하다.
산화물 반도체막(110)으로서, 산화물 반도체막을 성막할 때, 가능한 한 막 중에 포함되는 수소 농도를 저감시키는 것이 바람직하다. 수소 농도를 저감시키기 위하여, 예컨대 스퍼터링법으로 성막하는 경우에는 성막실 내를 고진공 배기할 뿐만 아니라 스퍼터링 가스의 고순도화도 필요하다. 스퍼터링 가스로서 사용하는 산소 가스나 아르곤 가스로서는, 이슬점이 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 더욱 바람직하게는 -120℃ 이하까지 고순도화된 가스를 사용함으로써 산화물 반도체막에 수분 등이 혼입되는 것을 가능한 한 방지할 수 있다.
또한, 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예컨대 크라이오 펌프, 이온 펌프, 타이타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 터보 분자 펌프에 콜드 트랩을 더한 것을 사용하여도 좋다. 크라이오 펌프는 예컨대 물(H2O) 등 수소 원자를 포함한 화합물(더 바람직하게는 탄소 원자를 포함한 화합물도) 등의 배기 능력이 높기 때문에 크라이오 펌프를 사용하여 배기한 성막실에서 성막한 산화물 반도체막에 포함된 불순물의 농도를 저감시킬 수 있다.
또한, 산화물 반도체막(110)으로서, 산화물 반도체막을 스퍼터링법으로 성막하는 경우, 성막에 사용하는 금속 산화물 타깃의 상대 밀도(충전율)는 90% 이상 100% 이하, 바람직하게는 95% 이상 100% 이하로 한다. 상대 밀도가 높은 금속 산화물 타깃을 사용함으로써, 형성되는 막을 치밀한 막으로 할 수 있다.
또한, 기판(102)을 고온으로 유지한 상태에서 산화물 반도체막(110)으로서 산화물 반도체막을 형성하는 것도, 산화물 반도체막 중에 포함될 수 있는 불순물 농도를 저감시키는 데 유효하다. 기판(102)을 가열하는 온도는 150℃ 이상 450℃ 이하로 하면 좋고, 바람직하게는 기판 온도를 200℃ 이상 350℃ 이하로 하면 좋다.
다음에, 제 1 가열 처리를 수행하면 바람직하다. 제 1 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하의 온도로 불활성 가스 분위기, 산화성 가스를 10ppm 이상 포함하는 분위기, 또는 감압 상태에서 수행하면 좋다. 또한, 제 1 가열 처리의 분위기는, 불활성 가스 분위기에서 가열 처리한 후에, 탈리한 산소를 보충하기 위하여 산화성 가스를 10ppm 이상 포함하는 분위기에서 수행하여도 좋다. 제 1 가열 처리에 의하여, 산화물 반도체막(110)에 사용하는 산화물 반도체의 결정성을 높이고, 또한 절연막(108) 및 산화물 반도체막(110)으로부터 수소나 물 등의 불순물을 제거할 수 있다. 또한, 산화물 반도체막(110)을 섬 형상으로 가공하기 전에 제 1 가열 처리의 공정을 수행하여도 좋다.
상술한 바와 같이 수소나 물 등의 불순물이 제거된 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터의 오프 전류는 매우 낮다. 예를 들어, 소스와 드레인 사이의 전압을 0.1V, 5V 또는, 10V 정도로 한 경우에, 트랜지스터의 채널 폭으로 정규화된 오프 전류를 수 yA/μm부터 수 zA/μm까지 저감하는 것이 가능하게 된다.
≪전극(112a) 및 전극(112b)≫
전극(112a) 및 전극(112b)에 사용할 수 있는 도전막(112)의 재료로서는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조 또는 적층 구조로 하여 사용할 수 있다. 특히, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택되는 1 이상의 원소를 포함하면 바람직하다. 예를 들어, 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 텅스텐막 위에 타이타늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 또는 질화 타이타늄막 위에 중첩하여 알루미늄막 또는 구리막을 적층하고, 또한 그 위에 타이타늄막 또는 질화 타이타늄막을 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩하여 알루미늄막 또는 구리막을 적층하고, 또한 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 형성하는 3층 구조 등이 있다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 포함한 투명 도전 재료를 사용하여도 좋다. 또한, 도전막은 예컨대 스퍼터링법으로 형성할 수 있다.
≪절연막(114) 및 절연막(116)≫
절연막(120)으로서는, 절연막(114, 116, 118)의 3층의 적층 구조를 예시하였다. 또한, 절연막(120)의 구조는 이에 한정되지 않고, 예컨대 단층 구조, 2층의 적층 구조, 또는 4층 이상의 적층 구조로 하여도 좋다.
절연막(114) 및 절연막(116)으로서는, 산화물 반도체막(110)으로서 사용하는 산화물 반도체와의 계면 특성을 향상시키기 위하여, 산소를 포함하는 무기 절연 재료를 사용할 수 있다. 산소를 포함하는 무기 절연 재료로서는, 예컨대 산화 실리콘막, 또는 산화질화 실리콘막 등을 들 수 있다. 또한, 절연막(114) 및 절연막(116)으로서는, 예컨대 PE-CVD법으로 형성할 수 있다.
절연막(114)의 두께는, 5nm 이상 150nm 이하, 바람직하게는 5nm 이상 50nm 이하, 바람직하게는 10nm 이상 30nm 이하로 할 수 있다. 절연막(116)의 두께는, 30nm 이상 500nm 이하, 바람직하게는 150nm 이상 400nm 이하로 할 수 있다.
또한, 절연막(114) 및 절연막(116)에는 같은 종류의 재료의 절연막을 사용할 수 있기 때문에, 절연막(114)과 절연막(116)의 계면을 명확하게 확인할 수 없는 경우가 있다. 따라서, 본 실시형태에서는, 절연막(114)과 절연막(116)의 계면은, 파선으로 나타내었다. 또한, 본 실시형태에서는, 절연막(114)과 절연막(116)의 2층 구조에 대하여 설명하였지만, 이에 한정되지 않고, 예컨대 절연막(114)의 단층 구조, 절연막(116)의 단층 구조, 또는 3층 이상의 적층 구조로 하여도 좋다.
절연막(118)은, 외부로부터의 불순물, 예컨대 물, 알칼리 금속, 알칼리 토금속 등이 산화물 반도체막(110)으로 확산되는 것을 방지하는 재료로 형성되는 막이며, 또한 수소를 포함한다.
절연막(118)의 일례로서는, 두께 150nm 이상 400nm 이하의 질화 실리콘막, 질화산화 실리콘막 등을 사용할 수 있다. 본 실시형태에서는, 절연막(118)으로서, 두께 150nm의 질화 실리콘막을 사용한다.
또한, 상기 질화 실리콘막은, 불순물 등으로부터의 블로킹성을 높이기 위하여, 고온으로 성막되는 것이 바람직하고, 예컨대 기판 온도 100℃ 이상 기판 변형점 이하, 더 바람직하게는 300℃ 이상 400℃ 이하의 온도로 가열하여 성막하는 것이 바람직하다. 또한, 고온으로 성막하는 경우에는, 산화물 반도체막(110)으로서 사용하는 산화물 반도체로부터 산소가 탈리되어, 캐리어 농도가 상승하는 현상이 발생하는 경우가 있기 때문에, 이러한 현상이 발생하지 않는 온도로 한다.
또한, 본 실시형태에서 제시하는 구성 및 방법 등은 다른 실시형태에서 제시하는 구성 및 방법 등과 적절히 조합하여 사용할 수 있다.
BR: 배선
C1: 용량 소자
CONV: 변환기
CS: 배선
DL: 배선
FN: 노드
FPC1: 플렉시블 프린트 기판
FPC2: 플렉시블 프린트 기판
G1: 배선
GD: 구동 회로
GND: 배선
M1: 트랜지스터
M1b: 트랜지스터
M2: 트랜지스터
M3: 트랜지스터
M4: 트랜지스터
M5: 트랜지스터
M6: 트랜지스터
OUT: 단자
P1: 기간
P2: 기간
P3: 기간
PD: 검지 소자
RES: 배선
SW: 배선
VDD: 배선
VPI: 배선
VPO: 배선
VRES: 배선
10U: 검지 유닛
10Ub: 검지 유닛
10Up: 검지 유닛
16: 기재
100: 입력 장치
102: 기판
104: 전극
106: 절연막
107: 절연막
108: 절연막
110: 산화물 반도체막
112: 도전막
112a: 전극
112b: 전극
114: 절연막
116: 절연막
118: 절연막
120: 절연막
122: 전극
151: 트랜지스터
500: 표시부
500TP: 입출력 장치
502: 화소
502B: 부화소
502G: 부화소
502R: 부화소
502t: 트랜지스터
503c: 용량
503g: 주사선 구동 회로
503t: 트랜지스터
510: 기재
510a: 배리어막
510b: 기재
510c: 수지층
511: 배선
519: 단자
521: 절연막
528: 격벽
550R: 발광 소자
560: 밀봉재
580R: 발광 모듈
600: 입력부
602: 검지 유닛
603d: 구동 회로
603g: 구동 회로
610: 기재
610a: 배리어막
610b: 기재
610c: 수지층
651: 전극
652: 전극
653: 절연층
667: 창문부
670: 보호층
670p: 반사 방지층
810: 휴대 정보 단말
815: 하우징
816: 표시 패널
818: 힌지
820: 휴대 정보 단말
822: 표시부
825: 비표시부
840: 휴대 정보 단말
845: 휴대 정보 단말
854: 하우징
855: 정보
856: 정보
857: 정보
858: 표시부
880: 휴대 정보 단말
885: 하우징
886: 하우징
887: 정보
888: 표시부
889: 조작 버튼
7000: 표시 장치
7001: 하우징
7002: 표시부
7003: 지지대
7100: 휴대 정보 단말
7101: 하우징
7102: 표시부
7103: 밴드
7104: 버클
7105: 조작 버튼
7106: 입출력 단자
7107: 아이콘
7201: 스테이지부
7203: 조작 스위치
7210: 조명 장치
7300: 터치 패널
7301: 하우징
7302: 표시부
7303: 조작 버튼
7304: 부재
7305: 제어부
7400: 휴대 전화기
7401: 하우징
7402: 표시부
7403: 조작 버튼
7404: 외부 접속 포트
7405: 스피커
7406: 마이크로폰

Claims (10)

  1. 입력 장치에 있어서,
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    용량 소자와;
    노드와;
    제 1 배선과;
    제 2 배선과;
    제 3 배선과;
    제 4 배선을 포함하고,
    상기 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 포함하고,
    상기 제 1 트랜지스터의 상기 제 1 게이트와 상기 제 1 트랜지스터의 상기 제 2 게이트는 반도체막을 개재(介在)하여 서로 중첩되고,
    상기 제 1 트랜지스터의 상기 제 2 게이트는 상기 노드에 전기적으로 접속되고,
    상기 제 1 배선은 상기 제 1 트랜지스터를 통하여 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 배선은 상기 제 2 트랜지스터를 통하여 상기 노드에 전기적으로 접속되고,
    상기 용량 소자의 제 1 단자는 상기 노드에 전기적으로 접속되고,
    상기 용량 소자의 제 2 단자는 상기 제 4 배선에 전기적으로 접속되는, 입력 장치.
  2. 제 1 항에 있어서,
    손가락이 근접하거나 접촉함으로써 상기 노드의 전위가 변화되고,
    상기 노드의 전위가 변화됨으로써 상기 제 1 트랜지스터의 문턱 전압이 변화되고,
    상기 제 1 트랜지스터의 문턱 전압이 변화됨으로써 상기 제 1 배선과 상기 제 2 배선 사이에 흐르는 전류가 변화되고,
    상기 제 1 배선과 상기 제 2 배선 사이에 흐르는 전류의 변화를 판독함으로써 입력을 검지할 수 있는, 입력 장치.
  3. 제 1 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 채널에 산화물 반도체를 포함하는, 입력 장치.
  4. 입력 장치에 있어서,
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    제 3 트랜지스터와;
    포토다이오드와;
    노드와;
    제 1 배선과;
    제 2 배선과;
    제 3 배선과;
    제 4 배선을 포함하고,
    상기 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 포함하고,
    상기 제 1 트랜지스터의 상기 제 1 게이트와 상기 제 1 트랜지스터의 상기 제 2 게이트는 반도체막을 개재하여 서로 중첩되고,
    상기 제 1 트랜지스터의 상기 제 2 게이트는 상기 노드에 전기적으로 접속되고,
    상기 제 1 배선은 상기 제 1 트랜지스터를 통하여 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 배선은 상기 제 2 트랜지스터를 통하여 상기 노드에 전기적으로 접속되고,
    상기 포토다이오드의 제 1 단자는 상기 제 3 트랜지스터를 통하여 상기 노드에 전기적으로 접속되고,
    상기 포토다이오드의 제 2 단자는 상기 제 4 배선에 전기적으로 접속되는, 입력 장치.
  5. 제 4 항에 있어서,
    손가락이 상기 포토다이오드에 조사되는 광을 차단함으로써 상기 노드의 전위가 변화되고,
    상기 노드의 전위가 변화됨으로써 상기 제 1 트랜지스터의 문턱 전압이 변화되고,
    상기 제 1 트랜지스터의 문턱 전압이 변화됨으로써 상기 제 1 배선과 상기 제 2 배선 사이에 흐르는 전류가 변화되고,
    상기 제 1 배선과 상기 제 2 배선 사이에 흐르는 전류의 변화를 판독함으로써 입력을 검지할 수 있는, 입력 장치.
  6. 제 4 항에 있어서,
    상기 제 1 트랜지스터~상기 제 3 트랜지스터는 채널에 산화물 반도체를 포함하는, 입력 장치.
  7. 입출력 장치에 있어서,
    제 1 항에 따른 입력 장치와;
    표시부를 포함하는, 입출력 장치.
  8. 입출력 장치에 있어서,
    제 4 항에 따른 입력 장치와;
    표시부를 포함하는, 입출력 장치.
  9. 전자 기기에 있어서,
    제 1 항에 따른 입력 장치와;
    마이크로폰, 스피커, 및 조작 버튼 중 적어도 하나를 포함하는, 전자 기기.
  10. 전자 기기에 있어서,
    제 4 항에 따른 입력 장치와;
    마이크로폰, 스피커, 및 조작 버튼 중 적어도 하나를 포함하는, 전자 기기.
KR1020150077586A 2014-06-13 2015-06-01 입력 장치 및 입출력 장치 KR102344782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014122090 2014-06-13
JPJP-P-2014-122090 2014-06-13

Publications (2)

Publication Number Publication Date
KR20150143315A true KR20150143315A (ko) 2015-12-23
KR102344782B1 KR102344782B1 (ko) 2021-12-28

Family

ID=54836827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150077586A KR102344782B1 (ko) 2014-06-13 2015-06-01 입력 장치 및 입출력 장치

Country Status (3)

Country Link
US (1) US10651203B2 (ko)
JP (2) JP6541451B2 (ko)
KR (1) KR102344782B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US10134332B2 (en) 2015-03-18 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and driving method of display device
JP2016206659A (ja) 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
KR102304311B1 (ko) * 2015-06-01 2021-09-23 삼성디스플레이 주식회사 표시장치
KR102631414B1 (ko) * 2018-11-23 2024-01-29 엘지디스플레이 주식회사 센싱장치 및 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287900A (ja) 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd 情報装置
KR20090108458A (ko) * 2008-04-11 2009-10-15 삼성전자주식회사 두 개의 게이트로 이루어진 센싱 트랜지스터를 구비한이미지 센서 및 그 구동방법
KR20130009627A (ko) * 2011-07-15 2013-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6747290B2 (en) 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006050472A (ja) 2004-08-09 2006-02-16 Mitsubishi Electric Corp ミキサ回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006330578A (ja) 2005-05-30 2006-12-07 Sony Corp 液晶表示装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5243069B2 (ja) 2007-05-18 2013-07-24 株式会社ジャパンディスプレイウェスト 表示装置および電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5329938B2 (ja) 2008-12-17 2013-10-30 株式会社ジャパンディスプレイ センサ部内蔵画像表示装置
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101803254B1 (ko) * 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101481398B1 (ko) * 2009-12-11 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로 및 cpu
JP5856826B2 (ja) 2010-12-10 2016-02-10 株式会社半導体エネルギー研究所 表示装置
JP6028233B2 (ja) 2011-05-27 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および光電変換装置
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP6099368B2 (ja) * 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
CN103295525B (zh) * 2013-05-31 2015-09-30 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
JP6121837B2 (ja) 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287900A (ja) 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd 情報装置
KR20090108458A (ko) * 2008-04-11 2009-10-15 삼성전자주식회사 두 개의 게이트로 이루어진 센싱 트랜지스터를 구비한이미지 센서 및 그 구동방법
KR20130009627A (ko) * 2011-07-15 2013-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법

Also Published As

Publication number Publication date
JP6541451B2 (ja) 2019-07-10
KR102344782B1 (ko) 2021-12-28
JP2019194874A (ja) 2019-11-07
US20150364496A1 (en) 2015-12-17
JP2016015130A (ja) 2016-01-28
US10651203B2 (en) 2020-05-12
JP6714129B2 (ja) 2020-06-24

Similar Documents

Publication Publication Date Title
US11171190B2 (en) Semiconductor device, input/output device, and electronic appliance
KR102598355B1 (ko) 반도체 장치
JP7419457B2 (ja) タッチパネル
US11307687B2 (en) Display device and input/output device
CN112002242B (zh) 图像处理装置、显示系统以及电子设备
CN110544436B (zh) 显示装置
KR102641273B1 (ko) 터치 센서 및 터치 패널
JP6714129B2 (ja) 入出力装置
US9870106B2 (en) Matrix of sensor units each comprising a first sensing element and a second sensing element
JP6346782B2 (ja) タッチパネル
JP6568055B2 (ja) タッチセンサー及びタッチパネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant