JP2015207749A - 積層セラミックキャパシタ - Google Patents

積層セラミックキャパシタ Download PDF

Info

Publication number
JP2015207749A
JP2015207749A JP2014136554A JP2014136554A JP2015207749A JP 2015207749 A JP2015207749 A JP 2015207749A JP 2014136554 A JP2014136554 A JP 2014136554A JP 2014136554 A JP2014136554 A JP 2014136554A JP 2015207749 A JP2015207749 A JP 2015207749A
Authority
JP
Japan
Prior art keywords
main body
lead
multilayer ceramic
ceramic capacitor
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014136554A
Other languages
English (en)
Inventor
キム・スン・ウ
Sung Woo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015207749A publication Critical patent/JP2015207749A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】信頼性が向上した積層セラミックキャパシタを提供する。
【解決手段】複数の誘電体層111が積層されたセラミック本体110と、セラミック本体110の両端部に異なる極性の電圧が印加される第1及び第2外部電極121,122と、誘電体層111を介して上下に重なるように配置された本体部121a〜124a、及び誘電体層111の積層方向に沿って第1及び第2外部電極121,122と交互に接続されるように、本体部121a〜124aから延長形成されたリード部121b〜124bを備える内部電極121〜124と、を含む。内部電極121〜124は、同一極性の電圧が印加されるリード部121b〜124bが重ならないように配置される。
【選択図】図3

Description

本発明は、積層セラミックキャパシタに関する。
セラミック材料を用いる電子部品としてキャパシタやインダクタ、圧電素子、バリスタ、サーミスタなどがある。
このようなセラミック電子部品のうち積層セラミックキャパシタ(MLCC、Multi−Layered Ceramic Capacitor)は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置に用いられることができる。
上記積層セラミックキャパシタは、コンピュータ、個人携帯用端末機(PDA、personal digital assistants)、または携帯電話などの多様な電子製品の基板に装着されて、電気を充填または放電させる役割をする。
積層セラミックキャパシタは、誘電体層上に上記誘電体層の面積より小さい面積を有するように、一定厚さの内部電極を配置してから積層されるため、内部電極が配置された活性領域と内部電極が配置されていないマージン領域との段差が発生する。
また、積層セラミックキャパシタの製造工程において、複数の誘電体層と内部電極を積層した後、一定の圧力で圧着する。このとき、段差があるマージン領域は、圧力によって収縮しながら曲がるため、上記活性領域に比べてセラミック本体の厚さ方向に高い密度を有する。
このとき、セラミック本体の長さ方向のマージン領域には、セラミック本体の幅方向のマージン領域とは異なって、内部電極のリード部が2層ごとに存在する。
したがって、上記複数の誘電体層と内部電極を積層してから圧着するとき、上記リード部が圧力を支持する役割をすることにより、上記セラミック本体の長さ方向のマージン領域の曲がり具合が上記幅方向のマージン領域に比べて小さいため密度も相対的に低い。
韓国登録特許第587006号公報
本発明の目的は、信頼性が向上した積層セラミックキャパシタを提供することにある。
本発明の一態様は、複数の誘電体層が積層されたセラミック本体と、上記セラミック本体において異なる極性の電圧が印加されるように配置された第1及び第2外部電極と、複数の内部電極と、を含み、上記内部電極は、上記セラミック本体内において上記誘電体層を介して上下に重なるように配置された複数の本体部、及び上記誘電体層の積層方向に沿って上記第1及び第2外部電極と交互に接続されるように上記それぞれの本体部から延長形成された複数のリード部を含み、上記内部電極は、上下に隣接して配置された同一極性のリード部が重ならないように配置される積層セラミックキャパシタを提供する。
本発明の一実施形態によると、機械的強度を改善することにより、積層セラミックキャパシタの信頼性を向上させる効果を奏する。
本発明の多様でありながらも有益な長所及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程によってさらに容易に理解されることができる。
本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。 図1のA−A’線に沿った断面図である。 本発明の一実施形態による積層セラミックキャパシタにおいて外部電極を分離し、誘電体層、内部電極及び誘電体カバー層を概略的に示した分解斜視図である。 図1のB−B’線に沿った断面図である。 本発明の他の実施形態による積層セラミックキャパシタの内部電極を横方向に並べて示した平面図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの内部電極を横方向に並べて示した平面図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図1は、本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図2は、図1のA−A’線に沿った断面図であり、図3は、本発明の一実施形態による積層セラミックキャパシタにおいて外部電極を分離し、誘電体層、内部電極及び誘電体カバー層を概略的に示した分解斜視図である。
図1から図3を参照すると、本実施形態による積層セラミックキャパシタ100は、セラミック本体110と、第1及び第2外部電極131、132と、第1から第4内部電極121〜124と、を含む。
セラミック本体110は、複数の誘電体層111を厚さ方向Tに積層してから焼成したものである。
このとき、セラミック本体110において隣接するそれぞれの誘電体層111間の境界は、確認できないほど一体化することができる。
また、セラミック本体110は、六面体形状を有することができるが、本発明はこれに限定されない。
本実施形態では、説明の便宜上、セラミック本体110の誘電体層111が積層された厚さ方向Tの相対する面を上下面1、2、これら上下面1、2を連結するセラミック本体110の長さ方向Lの面を第1及び第2側面3、4、これら第1及び第2側面3、4と垂直に交差し、相対する幅方向Wの面を幅方向の第3及び第4側面5、6と定義する。
一方、セラミック本体110は、最上部の内部電極の上部に所定厚さの上部誘電体カバー層112が形成され、最下部の内部電極の下部に下部誘電体カバー層113を形成することができる。
このとき、誘電体カバー層112、113は、誘電体層111と同一組成からなることができ、内部電極を含まない誘電体層を、セラミック本体110の上下面に少なくとも一つ以上積層して形成される。
誘電体層111は、高誘電率のセラミック材料を含むことができる。例えば、BaTiO系セラミック粉末などを含むことができるが、本発明はこれに限定されない。
上記BaTiO系セラミック粉末は、これに限定されないが、例えば、BaTiOにCa、Zrなどが一部固溶された(Ba1−xCa)TiO、Ba(Ti1−yCa)O、(Ba1−xCa)(Ti1−yZr)OまたはBa(Ti1−yZr)Oなどがある。
また、誘電体層111には、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤のうち、少なくとも一つ以上をさらに含むことができる。
上記セラミック添加剤としては、例えば、遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)またはアルミニウム(Al)などを用いることができる。
第1及び第2外部電極131、132は、セラミック本体110の両端部にそれぞれ配置され、必要に応じて、セラミック本体110の第1及び第2側面3、4からセラミック本体110の上下面1、2の一部、または第3及び第4側面5、6の一部まで、それぞれ延長されるように形成できる。
このとき、第1及び第2外部電極131、132は、セラミック本体110の両端部に、導電性金属を含む導電性ペーストを塗布して焼成することで形成することができる。
上記導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、またはこれらの合金とすることができる。
一方、第1及び第2外部電極131、132上には、必要に応じて、表面をめっき処理しためっき層を形成することができる。
上記めっき層は、第1及び第2外部電極131、132上にニッケル(Ni)をめっきして形成されたニッケルめっき層と、このニッケルめっき層上にすず(Sn)をめっきして形成されたすずめっき層と、を含むことができる。
第1から第4内部電極121〜124は、それぞれの誘電体層111を介して、セラミック本体110の厚さ方向に沿って順に一つずつ配置される。
このとき、第1から第4内部電極121〜124は、その間に配置された誘電体層111によって電気的に絶縁されることができる。
このとき、第1から第4内部電極121〜124は、誘電体層111を形成するそれぞれのセラミックグリーンシート上に、スクリーン印刷法やグラビア印刷法などを用いて導電性金属を含む導電性ペーストで、それぞれの内部電極パターンを印刷した後、上記内部電極パターンが印刷されたセラミックグリーンシートを、第1から第4内部電極の順に積層してから焼成することにより形成することができる。
上記導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、または、これらの合金とすることができるが、本発明はこれに限定されない。
また、第1から第4内部電極121〜124は、誘電体層を介して、上下に重なるように配置された第1から第4本体部121a〜124aと、第1から第4本体部121a〜124aにおいて、セラミック本体110の一面に露出するようにそれぞれ延長して形成された第1から第4リード部121b〜124bと、を含む。
このとき、第1から第4内部電極121〜124は、異なる極性の電圧が印加される内部電極が、誘電体層111の積層方向に沿ってセラミック本体110の第1及び第2側面3、4に交互に露出し、第1または第2外部電極131、132と接続されるように構成される。
本実施形態において、第1内部電極121は、第1本体部121aと、第1本体部121aにおいて、第1外部電極131と接続されるようにセラミック本体110の第1側面3に向かって延長形成された第1リード部121bと、を含む。
また、第2内部電極122は、第1内部電極とは異なる極性の電圧が印加され、セラミック本体110内において第1本体部121aと上下に重なるように配置された第2本体部122aと、第2本体部122aにおいて第2外部電極132と接続されるようにセラミック本体110の第2側面4に向かって延長形成された第2リード部122bと、を含む。
さらに、第3内部電極123は、第1内部電極121と同一極性の電圧が印加され、セラミック本体110内において第2本体部122aと上下に重なるように配置された第3本体部123aと、第3本体部123aにおいて第1外部電極131と接続されるようにセラミック本体110の第1側面3に向かって延長形成され、第1リード部121bと上下に重ならないように配置された第3リード部123bと、を含む。
さらにまた、第4内部電極124は、第2内部電極122と同一極性の電圧が印加され、セラミック本体110内において第3本体部123aと上下に重なるように配置された第4本体部124aと、第4本体部124aにおいて第2外部電極132と接続されるようにセラミック本体110の第2側面4に向かって延長形成され、第2リード部122bと上下に重ならないように配置された第4リード部124bと、を含む。
上記のような構成により、第1及び第2外部電極131、132に電圧が印加されると、対向する第1から第4内部電極121〜124の間に電荷が蓄積される。
このとき、積層セラミックキャパシタ100の静電容量は、第1から第4内部電極121〜124の積層方向に沿って重なる第1から第4本体部121a〜124aの面積と比例する。
本実施形態において、第1内部電極121の第1リード部121bは、セラミック本体110の第3側面5側の角部121cが段差を有するように形成され、第3内部電極123の第3リード部123bは、セラミック本体110の第4側面6側の角部123cが段差を有するように形成される。このとき、第1及び第3リード部121b、123bの最大幅は、第1及び第3本体部121a、123aの幅の1/2未満で形成される。
図4を参照すると、第1リード部121bの場合、図面上の左側に偏って配置され、第3リード部123bの場合、図面上の右側に偏って配置される。
したがって、第1及び第3内部電極121、123は、同一極性が印加されるが、上下に隣接して配置された第1及び第3リード部121b、123bが重ならないように配置されるため、セラミック本体110の長さ方向のマージン領域を、従来の積層セラミックキャパシタ構造に比べて2倍程度増やすことができる。
一方、第2及び第4内部電極122、124の場合、第2及び第4リード部122b、124bがセラミック本体110の第2側面4に露出することを除いては、上述した第1及び第3内部電極121、123と類似する構造を有するため、重複される説明は省略する。ここで、図面符号122c及び124cは第2及び第4内部電極122、124の角部をそれぞれ示す。
一般に、積層セラミックキャパシタは、複数の誘電体層と内部電極を積層した後、一定の圧力で圧着する積層セラミックキャパシタの製造工程において、段差があるマージン領域が、圧力によって収縮されながら圧着される方向に曲がることにより、上記マージン領域の密度が、活性領域に比べてセラミック本体の厚さ方向に増加する。
本実施形態によると、従来のセラミック本体の長さ方向のマージン領域において、2層ごとに存在する内部電極のリード部の上下に重なる面積を1/2水準に減少させることにより、上記複数の誘電体層と内部電極を積層してから圧着するとき、上記セラミック本体の長さ方向のマージン領域の曲がり具合を従来よりも増やして、上記セラミック本体の長さ方向のマージン領域の密度をさらに増加させることができる。
したがって、機械的強度を改善させることにより、積層セラミックキャパシタの信頼性を向上させる効果を奏する。
図5は、本発明の他の実施形態による積層セラミックキャパシタの内部電極を横方向に並べて示した平面図である。
ここで、上述した一実施形態と類似した部分は重複を避けるために省略し、上述した一実施形態と異なる構造を有する第1から第4リード部1210a〜1240aについて具体的に説明する。また、セラミック本体の方向及び各面に関する定義は図1を参照して説明による。
図5を参照すると、本発明の他の実施形態の第1から第4内部電極1210〜1240は、第1から第4本体部1210a〜1240aと、第1から第4本体部1210a〜1240aからそれぞれ延長形成された第1から第4リード部1210b〜1240bと、を含む。
また、第1内部電極1210の第1リード部1210bは、セラミック本体110の第3側面5側の角部1210cが段差を有するように形成され、第3内部電極1230の第3リード部1230bは、セラミック本体110の第4側面6側の角部1230cが段差を有するように形成される。このとき、第1及び第3リード部1210b、1230bの最大幅は、第1及び第3本体部1210a、1230aの幅の1/2未満で形成される。
ここで、第1及び第3リード部1210b、1230bは、一側辺1210d、1230dが傾斜して形成されることができる。
第2及び第4内部電極1220、1240の場合、第2及び第4リード部1220b、1240bが、セラミック本体110の第2端面4に露出することを除いては、上述した第1及び第3内部電極1210、1230と類似する構造を有するため、重複される説明は省略する。ここで、図面符号1220c及び1240cは、第2及び第4内部電極1220、1240の角部をそれぞれ示す。
一方、本発明の第1及び第3リード部の形状は、必要に応じて、多様に変形されることができる。
例えば、図6に示されているように、第1及び第3リード部1210b’、1230b’は、必要に応じて、両側辺1210d’、1210e’、1230d’、1230e’を傾斜して形成することにより、テーパ形状とすることができる。
ここで、図面符号1210c’から1240c’は第1から第4内部電極1210’、1240’の角部をそれぞれ示す。
このとき、第1及び第3リード部1210b’、1230b’は、セラミック本体の第1側面3に向かって、幅が次第に狭くなるように形成される。
第2及び第4内部電極1220’、1240’の場合、第2及び第4リード部1220b’、1240b’がセラミック本体の第2側面4に露出することを除いては、上述した第1及び第3内部電極1210’、1230’と類似する構造を有するため、重複する説明は省略する。ここで、図面符号1220d’、1220e’、1240d’、1240e’は、第2及び第4内部電極1220’、1240’の両側辺をそれぞれ示す。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 積層セラミックキャパシタ
110 セラミック本体
111 誘電体層
112、113 誘電体カバー層
121〜124、1210〜1240、1210’〜1240’ 第1から第4内部電極
121a〜124a、1210a〜1240a、1210a’〜1240a’ 第1から第4本体部
121b〜124b、1210b〜1240b、1210b’〜1240b’ 第1から第4リード部
131、132 第1及び第2外部電極

Claims (12)

  1. 複数の誘電体層が積層されたセラミック本体と、
    前記セラミック本体において異なる極性の電圧が印加される第1及び第2外部電極と、
    前記セラミック本体内において前記誘電体層を介して上下に重なるように配置された複数の本体部、及び前記誘電体層の積層方向に沿って前記第1及び第2外部電極と交互に接続されるように前記それぞれの本体部から延長形成された複数のリード部を含む複数の内部電極と、を含み、
    前記内部電極は、上下に隣接して配置された同一極性の電圧が印加されるリード部が重ならないように配置される、積層セラミックキャパシタ。
  2. 前記リード部の一角部は、段差を有するように形成され、前記リード部の最大幅が前記本体部の幅の1/2未満である、請求項1に記載の積層セラミックキャパシタ。
  3. 前記内部電極は、前記リード部の一側辺が傾斜して形成される、請求項2に記載の積層セラミックキャパシタ。
  4. 前記リード部は、テーパ形状を有するように形成される、請求項2に記載の積層セラミックキャパシタ。
  5. 前記リード部の幅は、前記セラミック本体の一面に向かって次第に狭くなるように形成される、請求項2に記載の積層セラミックキャパシタ。
  6. 前記セラミック本体は、最上部の内部電極の上部及び最下部の内部電極の下部にそれぞれ誘電体カバー層が配置される、請求項1に記載の積層セラミックキャパシタ。
  7. 複数の誘電体層が厚さ方向に積層されたセラミック本体と、
    前記セラミック本体の両端部にそれぞれ配置された第1及び第2外部電極と、
    前記誘電体層を介して前記セラミック本体の厚さ方向に沿って順に一つずつ配置された第1から第4内部電極と、を含み、
    前記第1内部電極は、第1本体部、及び前記第1本体部において前記第1外部電極と接続されるように延長形成された第1リード部を含み、
    前記第2内部電極は、前記第1本体部と上下に重なるように配置された第2本体部、及び前記第2本体部において前記第2外部電極と接続されるように延長形成された第2リード部を含み、
    前記第3内部電極は、前記第2本体部と上下に重なるように配置された第3本体部、及び前記第3本体部において前記第1外部電極と接続されるように延長形成され、前記第1リード部と上下に重ならないように配置された第3リード部を含み、
    前記第4内部電極は、前記第3本体部と上下に重なるように配置された第4本体部、及び前記第4本体部において前記第2外部電極と接続されるように延長形成され、前記第2リード部と上下に重ならないように配置された第4リード部を含む、積層セラミックキャパシタ。
  8. 前記第1から第4リード部の一角部は段差を有するように形成され、前記第1から第4リード部の最大幅が前記第1から第4本体部の幅の1/2未満である、請求項7に記載の積層セラミックキャパシタ。
  9. 前記第1から第4内部電極は、前記第1から第4リード部の一側辺が傾斜して形成される、請求項8に記載の積層セラミックキャパシタ。
  10. 前記第1から第4リード部は、テーパ形状を有するように形成される、請求項8に記載の積層セラミックキャパシタ。
  11. 前記第1から第4リード部の幅は、前記セラミック本体の一面に向かって次第に狭く形成される、請求項8に記載の積層セラミックキャパシタ。
  12. 前記セラミック本体は、最上部の内部電極の上部及び最下部の内部電極の下部にそれぞれ誘電体カバー層が配置される、請求項7に記載の積層セラミックキャパシタ。
JP2014136554A 2014-04-21 2014-07-02 積層セラミックキャパシタ Pending JP2015207749A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0047381 2014-04-21
KR1020140047381A KR20150121479A (ko) 2014-04-21 2014-04-21 적층 세라믹 커패시터

Publications (1)

Publication Number Publication Date
JP2015207749A true JP2015207749A (ja) 2015-11-19

Family

ID=54413642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014136554A Pending JP2015207749A (ja) 2014-04-21 2014-07-02 積層セラミックキャパシタ

Country Status (3)

Country Link
JP (1) JP2015207749A (ja)
KR (1) KR20150121479A (ja)
CN (1) CN105023750A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952871B1 (ko) 2017-04-13 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판
KR20210075670A (ko) 2019-12-13 2021-06-23 삼성전기주식회사 적층형 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154621A (ja) * 1997-11-20 1999-06-08 Tdk Corp 積層セラミックチップコンデンサアレー
JP2000150292A (ja) * 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
JP2004140211A (ja) * 2002-10-18 2004-05-13 Murata Mfg Co Ltd 積層コンデンサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765781B2 (en) * 2001-12-03 2004-07-20 Tdk Corporation Multilayer capacitor
JP4086812B2 (ja) * 2004-05-31 2008-05-14 Tdk株式会社 積層コンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154621A (ja) * 1997-11-20 1999-06-08 Tdk Corp 積層セラミックチップコンデンサアレー
JP2000150292A (ja) * 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
JP2004140211A (ja) * 2002-10-18 2004-05-13 Murata Mfg Co Ltd 積層コンデンサ

Also Published As

Publication number Publication date
KR20150121479A (ko) 2015-10-29
CN105023750A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法
KR102029493B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102122935B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP5932946B2 (ja) 積層セラミック電子部品
JP2014165489A (ja) 積層セラミックキャパシタ及びその製造方法
TWI485726B (zh) 多層陶瓷電容器、該多層陶瓷電容器的安裝板件,及該多層陶瓷電容器的製造方法
JP5733836B2 (ja) 積層セラミック電子部品
JP6590306B2 (ja) 積層セラミック電子部品及びその実装基板
JP5587442B2 (ja) 積層セラミックキャパシタ及びその実装基板
KR102029529B1 (ko) 적층 세라믹 커패시터
JP2018182298A (ja) 積層型キャパシタ及びその実装基板
KR20160044338A (ko) 칩 부품
JP5489023B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP6874954B2 (ja) 積層セラミック電子部品の製造方法
JP5804569B2 (ja) 積層セラミック電子部品
KR102653215B1 (ko) 적층 세라믹 전자부품
JP5587441B2 (ja) 積層セラミック電子部品
JP2015038914A (ja) 積層セラミック電子部品
KR101496813B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP2023076581A (ja) 積層セラミックキャパシタ及びその製造方法
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6261855B2 (ja) 積層セラミック電子部品及びその製造方法
KR102483617B1 (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711