JP2015162919A - 電力変換回路システム - Google Patents

Abstract

【課題】デッドタイム期間や電源電圧が変動する場合においても、高効率で電力を転送する。【解決手段】電力変換回路システム８は、１次側電力変換回路２０と、２次側電力変換回路３０と、制御回路５０を備える。制御回路５０は、１次側電力変換回路２０の左アーム及び右アームのデューティ比と、２次側電力変換回路３０のデューティ比が異なっている場合において、１次側電力変換回路２０と２次側電力変換回路３０の間での電力非伝送期間における電流がゼロとなるように、１次側電力変換回路２０の左アーム下トランジスタと右アーム下トランジスタの相間位相差、及び２次側電力変換回路３０の相間位相差の少なくともいずれかを、１次側電力変換回路２０及び２次側電力変換回路３０のオフ時間、並びに１次側電力変換回路２０及び２次側電力変換回路３０のデッドタイムや電源電圧変動量に基づき設定する。【選択図】図３

Description

本発明は電力変換回路システムに関し、特に、複数の入出力ポートを有する電力変換回路システムに関する。

特許文献１には、磁気的に結合したリアクトルが電流方向で異なるインダクタンス値を示すことを利用して、２種回路を統合した電力変換回路システムが提案されている。トランスの両端に結合リアクトルを配し、これがフルブリッジ回路に接続される構成であり、一つの回路で最大４つの直流ポートを備えている。トランスの両端に接続された左右のフルブリッジ回路間で電力を伝送する際、互いのデューティ（Ｄｕｔｙ）比が同一であれば、高効率な電力伝送が可能である。

特開２０１２−１２５０４０号公報

上述した如く、左右のフルブリッジ回路のデューティ比が同一であれば効率よく一方から他方へ電力を伝送することが可能であるが、デューティ比が互いに異なる場合には、非伝送期間での電流が増大し、変換効率が著しく悪化してしまう。従って、左右のフルブリッジ回路間でデューティ比を等しくする制約があり、このことはトランス中点に接続された直流ポートの電圧値を任意に選択することができないことを意味する。

この点に鑑み、本願出願人は、先に特願２０１３−４６５７２号にて、フルブリッジ回路を構成するハーフブリッジ回路間の相間位相差を制御することで、フルブリッジ間でデューティ比が異なっていても変換効率の悪化を抑制し得ることを提案している。しかしながら、この提案技術においても、未だ不十分な場合があり、更なる効率向上が求められている。特に、デッドタイム期間が存在する場合や電源電圧が変動する場合に効率低下が生じ得る問題がある。

本発明の目的は、デッドタイム期間や電源電圧が変動する場合においても、高効率で電力を転送することができる、複数の入出力ポートを有する電力変換回路システムを提供することにある。

本発明は、１次側正極母線と１次側負極母線の間に、左アームと、右アームと、１次側コイルを備え、前記左アームは、直列接続された左アーム上トランジスタ及び左アームトランジスタからなり、前記右アームは、直列接続された右アーム上トランジスタ及び右アーム下トランジスタからなり、前記１次側コイルは、前記左アームの接続点と前記右アームの接続点の間に接続される、１次側電力変換回路と、２次側正極母線と２次側負極母線の間に、左アームと、右アームと、２次側コイルを備え、前記左アームは、直列接続された左アーム上トランジスタ及び左アームトランジスタからなり、前記右アームは、直列接続された右アーム上トランジスタ及び右アーム下トランジスタからなり、前記２次側コイルは、前記左アームの接続点と前記右アームの接続点の間に接続される、前記１次側電力変換回路に磁気結合した２次側電力変換回路と、前記１次側電力変換回路と前記２次側電力変換回路の間での電力伝送を制御する制御回路とを備え、前記制御回路は、前記１次側電力変換回路の前記左アーム及び前記右アームのデューティ比と、前記２次側電力変換回路の前記左アーム及び前記右アームのデューティ比が異なっている場合において、前記１次側電力変換回路と前記２次側電力変換回路の間での電力非伝送期間における電流がゼロとなるように、前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差、及び前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差の少なくともいずれかを、前記１次側電力変換回路及び前記２次側電力変換回路のオフ時間、並びに前記１次側電力変換回路及び前記２次側電力変換回路のデッドタイムに基づき設定することを特徴とする。

本発明の１つの実施形態では、前記制御回路は、前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差、及び前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差の少なくともいずれかを、さらに、入力電圧変動量に基づき設定することを特徴とする。

本発明の他の実施形態では、前記制御回路は、前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記２次側電力変換回路のオフ時間に基づき設定し、前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記１次側電力変換回路のオフ時間及び前記デッドタイムに基づき設定することを特徴とする。

本発明のさらに他の実施形態では、前記制御回路は、前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記２次側電力変換回路のオフ時間に基づき設定し、前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記１次側電力変換回路のオフ時間及び前記デッドタイム並びに前記入力電圧変動量に基づき設定することを特徴とする。

本発明のさらに他の実施形態では、前記１次側コイルは、互いに磁気結合したコイル及びトランス１次側コイルから構成され、前記２次側コイルは、トランス２次側コイル及び前記トランス２次側コイルの中点に接続されるコイルから構成されることを特徴とする。

本発明のさらに他の実施形態では、前記１次側コイルは、トランス１次側コイル及び前記トランス１次側コイルの中点に接続されるコイルから構成され、前記２次側コイルは、互いに磁気結合したコイル及びトランス２次側コイルから構成されることを特徴とする。

本発明によれば、デッドタイム期間や電源電圧が変動する場合においても、高効率で１次側と２次側の間で電力を転送することができる。また、本発明によれば、磁気素子の数を削減して変換効率を向上させることができる。

実施形態の前提となる回路システム構成図である。 図１におけるオフ時間δ決定処理部及び相間位相差γ決定処理部の機能ブロック図である。 実施形態の回路システム構成図である。 図３におけるオフ時間δ決定処理部及び相間位相差γ決定処理部の機能ブロック図である。 実施形態のタイミングチャートである。 区間[１]のオンオフ制御説明図である。 区間[２]のオンオフ制御説明図である。 区間[３]のオンオフ制御説明図である。 区間[４]のオンオフ制御説明図である。 デッドタイム補正項がない場合の波形説明図である。 デッドタイム補正項がある場合の波形説明図である。 電源電圧が上昇した場合の波形説明図である。 電源電圧が下降した場合の波形説明図である。 電圧変動補正項がない場合の波形説明図である。 電圧変動補正項がある場合の波形説明図である。 他の実施形態の回路システム構成図である。 他の実施形態の回路システム構成図である。

以下、図面に基づき本発明の実施形態について説明する。本実施形態の電力変換回路システムは、例えばハイブリッド自動車や電気自動車等の電動車両に搭載され得るが、これに限定されない。

＜前提回路システム＞
まず、本実施形態において前提となる回路システムについて説明する。

図１に、前提となる電力変換回路システム８を示す。電力変換回路システム８は、電力変換装置１０と制御回路５０から構成される。電力変換装置１０は、４つの入出力ポートを有し、４つの入出力ポートから２つの入出力ポートＡ〜Ｄを選択し、選択された２つの入出力ポートの間で電力変換を行う。電力変換装置１０は、１次側電力変換回路２０と、２次側電力変換回路３０を備え、１次側電力変換回路２０と２次側電力変換回路３０はトランス４０により磁気結合される。

１次側正極母線６０と１次側負極母線６２の間に、１次側左アーム２３及び１次側右アーム２７が互いに並列に接続される。１次側左アーム２３は、互いに直列接続される１次側左アーム上トランジスタ２２及び１次側左アーム下トランジスタ２４から構成される。１次側右アーム２７は、互いに直列接続される１次側右アーム上トランジスタ２６及び１次側右アーム下トランジスタ２８から構成される。

入出力ポートＡ（ＰＯＲＴ＿Ａ）は、１次側正極母線６０と、１次側負極母線６２の間に設けられる。入出力ポートＣ（ＰＯＲＴ＿Ｃ）は、１次側負極母線６２と、コイル４２，４３の接続点であるセンタータップの間に設けられる。２次側電力変換回路３０についても同様な構成である。入出力ポートＡ，Ｂ，Ｃ，Ｄには、それぞれ負荷や電源が接続される。

トランス４０は、１次側コイル３９と、２次側コイル４９を備える。１次側コイル３９は、コイル４１〜４４が直列接続されて構成され、２次側コイル４９は、コイル４５〜４８が直列接続されて構成される。コイル４１，４４は１次側の結合リアクトルを構成し、コイル４５，４８は２次側の結合リアクトルを構成する。

制御回路５０は、電力変換回路１０を制御する各種パラメータを設定し、１次側電力変換回路２０と２次側電力変換回路３０のスイッチングトランジスタのスイッチング制御を行う。制御回路５０は、電力変換モード決定処理部５１と、位相差φ決定処理部５２と、オフ時間δ決定処理部５４と、相間位相差γ決定処理部５６と、１次側スイッチング処理部５８と、２次側スイッチング処理部５９を含む。

電力変換モード決定処理部５１は、図示しない外部からのモード信号に基づいて、入出力ポートＡ〜Ｄのうちから２つの入出力ポートを選択し、選択された２つの入出力ポートの間で電力変換を行うモードを設定する。電力変換モードの１つは、入出力ポートＡと入出力ポートＢの間の双方向電力伝送モードである（これを絶縁コンバータモードと称する）。他の電力変換モードは、入出力ポートＡと入出力ポートＣの間、あるいは入出力ポートＢと入出力ポートＤの間で昇降圧を行うモード（これを昇降圧コンバータモードと称する）である。

位相差φ決定処理部５２は、電力変換装置１０をＤＣ／ＤＣコンバータ回路として機能させるために、１次側電力変換回路２０と２次側電力変換回路３０の間のスイッチングトランジスタのスイッチング周期の位相差φを設定する。位相差φは、１次側コイル３９の両端電圧Ｖ１と２次側コイル４９の両端電圧Ｖ２の電圧波形の位相差である。

オフ時間δ決定処理部５４は、１次側電力変換回路２０と２次側電力変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側電力変換回路２０と２次側電力変換回路３０のスイッチングトランジスタのオフ時間δ（デューティ比）を設定する。

相間位相差γ決定処理部５６は、両端電圧Ｖ１と両端電圧Ｖ２の電圧波形の位相差φがゼロであり、かつ、１次側と２次側の電圧波形のデューティ比が異なっていても、非伝送期間の循環電流をゼロとするように１次側電力変換回路２０の相間位相差と２次側電力変換回路３０の相間位相差を設定する。１次側の相間位相差は、１次側左アーム２３と１次側右アーム２７のスイッチング制御の位相差（ハーフブリッジ間の位相差）であり、具体的には１次側左アーム下トランジスタ２４と１次側右アーム下トランジスタ２８のスイッチング制御の位相差である。２次側の相間位相差γ２は、２次側左アーム３３と２次側右アーム３７のスイッチング制御の位相差（ハーフブリッジ回路間の位相差）であり、具体的には２次側左アーム下トランジスタ３４と２次側右アーム下トランジスタ３８のスイッチング制御の位相差である。

１次側スイッチング処理部５８は、電力変換モード決定処理部５１、位相差φ決定処理部５２、オフ時間δ決定処理部５４及び相間位相差γ決定処理部５６の出力に基づいて、１次側左アーム２３及び１次側右アーム２７の各スイッチングトランジスタをスイッチング制御する。

２次側スイッチング処理部５９は、電力変換モード決定処理部５１、位相差φ決定処理部５２、オフ時間δ決定処理部５４及び相間位相差γ決定処理部５６の出力に基づいて、２次側左アーム３３及び１次側右アーム３７の各スイッチングトランジスタをスイッチング制御する。

図２に、オフ時間δ決定処理部５４及び相間位相差γ決定処理部５６の機能ブロック図を示す。なお、図において、アスタリスク（＊）は指令値であることを示す。

オフ時間δ決定処理部５４は、電圧指令値Ｖ_Ａ ^＊と電圧値Ｖ_ｃを２π（１−Ｖｃ／Ｖ_Ａ ^＊）の関係式を用いてフィードフォワード制御を行うことにより求めた値と、電圧値Ｖ_Ａに基づいたＰＩ制御を行うことにより求めた値Δδ_１を加算することで１次側電力変換回路２０のオフ時間指令値（１次側デューティ指令値）δ_１ ^＊を求める。また、電圧指令値Ｖ_Ｂ ^＊と電圧値Ｖ_Ｄを２π（１−Ｖ_Ｄ／Ｖ_Ｂ ^＊）の関係式を用いてフィードフォワード制御を行うことにより求めた値と、電圧値Ｖ_Ｂに基づいたＰＩ制御を行うことにより求めた値Δδ_２を加算することで２次側電力変換回路３０のオフ時間指令値（２次側デューティ指令値）δ_２ ^＊を求める。これにより、入出力ポートＡ，Ｂに接続される負荷に変動があった場合でも、この負荷変動に伴って変化した電圧値Ｖ_Ａ，Ｖ_Ｂを考慮してオフ時間指令値（デューティ指令値）δ_１ ^＊、δ_２ ^＊を決定することができる。

相間位相差γ決定処理部５６は、γ_１ ^＊＝２π−δ_２ ^＊の関係式を用いて１次側の相関位相差指令値γ_１ ^＊を求める。また、γ_２ ^＊＝２π−δ_１ ^＊の関係式を用いて２次側の相間位相差指令値γ_２ ^＊を求める。

制御回路５０は、具体的にはプログラムメモリに記憶されたコンピュータプログラムを実行する、プロセッサ及びメモリを備えるＥＣＵで実現できる。複数のプロセッサで分担して処理してもよく、制御回路５０の機能の一部を専用のハードウェアで実現してもよい。

このような回路システム構成において、２種のモード、すなわち昇降圧コンバータモードと絶縁コンバータモードの動作について説明する。

まず、昇降圧コンバータモードでは、例えば１次側の入出力ポートＣと入出力ポートＡに着目すると、入出力ポートＣは、１次側コイル３９のコイル４１，４２を介して１次側左アーム２３の上下接続点に接続される。１次側左アーム２３の両端は入出力ポートＡに接続されているから、入出力ポートＣと入出力ポートＡの間には昇降圧回路が接続されることになる。また、入出力ポートＣは、１次側右アーム２７の上下接続点に接続される。１次側右アーム２７の両端も入出力ポートＡに接続されているから、入出力ポートＣと入出力ポートＡの間には他の昇降圧回路が接続されることになる。よって、入出力ポートＣと入出力ポートＡの間には、２つの昇降圧回路が並列に接続されることになる。同様に、２次側電力変換回路３０についても、入出力ポートＤと入出力ポートＢの間には、左右のアーム３３，３７で２つの昇降圧回路が並列に接続されることになる。

次に、絶縁コンバータモードでは、１次側の入出力ポートＡと２次側の入出力ポートＢに着目すると、入出力ポートＡには１次側コイル３９が接続され、入出力ポートＢには２次側コイル４９が接続される。従って、１次側電力変換回路２０と２次側電力変換回路３０のスイッチング周期の位相差φを調整することで、入出力ポートＡに入力された電力を変換して入出力ポートＢに伝送し、あるいは、入出力ポートＢに入力された電力を変換して入出力ポートＡに伝送できる。すなわち、１次側の両端電圧Ｖ１が２次側の両端電圧Ｖ２に対して進み位相であれば１次側電力変換回路２０から２次側電力変換回路３０に電力伝送し、２次側の両端電圧Ｖ２が１次側の両端電圧Ｖ１に対して進み位相であれば、２次側電力変換回路３０から１次側電力変換回路２０に電力伝送できる。

絶縁コンバータモードにおいて、１次側デューティ指令値δ_１ ^＊と２次側デューティ指令値δ_２ ^＊が同一であれば問題ないが、１次側と２次側で異なる場合は、１次側の両端電圧Ｖ１と２次側の両端電圧Ｖ２の電圧波形が異なる波形となり、たとえ位相差φを０にしても１次側電力変換回路２０と２次側電力変換回路３０の間で電力伝送が行われてしまい、位相差φの調整で伝送制御できなくなる。このことは、１次側と２次側のデューティを常に等しくしなければならないという制約となってしまう。

しかしながら、１次側の相間位相差指令値をγ_１ ^＊＝２π−δ_２ ^＊の関係式を用いて算出するとともに、２次側の相間位相差指令値をγ_２ ^＊＝２π−δ_１ ^＊の関係式を用いて算出する、すなわち、１次側相間位相差指令値を２次側デューティ指令値を考慮して設定し、２次側相間位相差指令値を１次側デューティ指令値を考慮して設定することで、たとえ１次側と２次側のデューティ指令値が異なっていても、両端電圧Ｖ１，Ｖ２の電圧波形を合わせこむことが可能となる。このことは、１次側と２次側のデューティ比を等しくしなければならないという制約を課す必要がないことを意味する。

以上が前提となる回路構成システムであり、本実施形態は、このような回路構成システムをさらに改良したものである。

＜本実施形態の回路構成システム＞
図３に、以上の回路システム構成を前提とした、本実施形態の電力変換回路システム８を示す。図１の構成に加え、制御回路５０に補正項決定処理部５７が付加される。

２次側の入出力ポートＢに直流電源を接続し、１次側の入出力ポートＡに電力を伝送する場合を例にとり説明する。

補正項決定処理部５７は、図４に示すように、相間位相差γ決定処理部５６で算出される相間位相差指令値を補正する機能ブロックであり、γ_１ ^＊＝２π−δ_２ ^＊、及びγ_２ ^＊＝２π−δ_１ ^＊の関係式を用いて算出される相間位相差指令値をさらに補正するものである。すなわち、デッドタイム期間や入力電圧変動により両端電圧Ｖ１，Ｖ２の電圧波形が変化し、その電圧波形が互いに相違し得るため、これらの影響を考慮して相間位相差指令値を補正して、両端電圧Ｖ１．Ｖ２の電圧波形をより高精度に一致させる。

補正項決定処理部５７は、具体的には、
Δγ_２＝ｄｔ・ω_ｓｗ＋（２π―δ_１ ^＊）（１−ＮＶ_Ａ／Ｖ_Ｂ） ・・・（１）
但し、ｄｔ：デッドタイム
ω_ｓｗ：スイッチング角周波数
Ｎ：トランス４０の巻き数比
ＶＡ：１次側電圧
ＶＢ：２次側電圧
により補正項を算出し、この補正項をγ_２ ^＊＝２π―δ_１ ^＊により算出された指令値に加算することで補正する。要するに、
γ_１ ^＊＝２π―δ_２ ^＊
γ_２ ^＊＝２π―δ_１＊＋Δγ_２
＝２π―δ_１ ^＊＋ｄｔ・ω_ｓｗ＋（２π―δ_１ ^＊）（１−ＮＶ_Ａ／Ｖ_Ｂ）
の関係式を用いて相間位相差指令値を算出する。上記の（１）式の右辺第１項はデッドタイムに対応した補正項であり、右辺第２項は入力電圧変動に対応した補正項である。

次に、補正項Δγ２について、右辺第１項と右辺第２項に分けてより詳しく説明する。

＜右辺第１項：デッドタイム補正項＞
図５に、２次側から１次側へ電力を伝送する場合の、各スイッチングトランジスタの動作波形を示す。図において、Ｓ１〜Ｓ４は１次側電力変換回路２０の各スイッチングトランジスタ２２，２４，２６，２８に対応し、Ｓ５〜Ｓ８は２次側電力変換回路３０の各スイッチングトランジスタ３２，３４，３６，３８に対応する（図１を参照）。図において、「Ｓ１，Ｓ２」は、Ｓ１及びＳ２のスイッチングタイミングを示す。Ｓ１及びＳ２は交互にオンオフする。「Ｓ３，Ｓ４」、「Ｓ５，Ｓ６」、「Ｓ７，Ｓ８」についても同様である。「ＮＶ１」は、１次側の電圧、つまり両端電圧Ｖ１とトランス巻き数Ｎの積で示される電圧波形であり、「Ｖ２」は２次側の両端電圧Ｖ２の電圧波形であり、「ｉｕ」は１次側の電流である。網掛けの部分がデッドタイム期間に対応する。図では、位相差φ、デッドタイム期間の長さλを併せて示す。また、例示的に区間[１]〜[４]を示す。

図６に、図５の区間[１]でのスイッチングトランジスタＳ１〜Ｓ８のオンオフ状態を示す。Ｓ１，Ｓ４，Ｓ５，Ｓ８がオン状態であり、それ以外はオフ状態である。このときの電流の流れは図に示す通りである。２次側（送電側）では、Ｓ５及びＳ８がオンであるため、Ｓ５→コイル４６，４７→Ｓ８と電流が流れる。また、１次側（受電側）ではＳ１及びＳ４がオンであるため、Ｓ４→コイル４２，４３→Ｓ１と電流が流れる。

図７に、図５の区間[２]でのスイッチングトランジスタＳ１〜Ｓ８のオンオフ状態を示す。Ｓ１，Ｓ４，Ｓ８がオン状態であり、それ以外はオフ状態である。区間[２]では、区間[１]と比べてＳ５がオン状態からオフ状態に遷移するが、２次側（送電側）のＳ５がオフすると、Ｓ６に並列に接続されたダイオードを介して電流が流れ続け、２次側の両端電圧Ｖ２はゼロに降下する。従って、２次側（送電側）の両端電圧Ｖ２を決めるのは、上アームのＳ５のオンオフとなる。

図８に、図５の区間[３]でのスイッチングトランジスタＳ１〜Ｓ８のオンオフ状態を示す。Ｓ１，Ｓ４，Ｓ６，Ｓ８がオン状態であり、それ以外はオフ状態である。

図９に、図５の区間[４]でのスイッチングトランジスタＳ１〜Ｓ８のオンオフ状態を示す。Ｓ４，Ｓ６，Ｓ８がオン状態であり、それ以外はオフ状態である。区間[４]では、区間[３]と比べてＳ１がオン状態からオフ状態に遷移するが、１次側（受電側）のＳ１がオフすると、Ｓ１に並列に接続されたダイオードを介して電流が流れ続け、Ｓ２がオンしない限り１次側の両端電圧Ｖ１はゼロにならない。従って、１次側（受電側）の両端電圧Ｖ１を決めるのは、下アームのＳ２のオンオフとなる。

通常、図３に示すようなハーフブリッジ回路を備える回路システムでは、上下のスイッチングトランジスタが短絡しないように、数百ナノ秒〜数マイクロ秒程度のデッドタイムが設けられる。図５において、Ｓ１とＳ２、Ｓ３とＳ４、Ｓ５とＳ６、Ｓ７とＳ８がともにオフとなるデッドタイム期間が設けられる所以である。他方、デッドタイムが存在すると、上記のように送電側と受電側でトランス４０の両端電圧Ｖ１，Ｖ２を決めるアームが異なるため、両端電圧Ｖ１，Ｖ２のパルス幅に差異が生じる。すなわち、２次側（送電側）のパルス幅は、１次側（受電側）のパルス幅に対して、デッドタイムｄｔ分だけ削れる（パルス幅が縮小する）ことになる。

従って、両端電圧Ｖ１，Ｖ２を同一波形とするためには、２次側（送電側）の両端電圧Ｖ２のパルス幅に、削れたデッドタイムｄｔ分だけ加算すればよいことになる。すなわち、
デッドタイム補正項＝ｄｔ・ω_ｓｗ
とすればよい。

図１０に、デッドタイム補正項がない場合の両端電圧Ｖ１，Ｖ２の電圧波形及び１次側の電流ｉｕのコンピュータシミュレーション結果を示す。ｄｔ≠０として、Ｄ_１＞Ｄ_２、巻き数比Ｎとした場合である。図１０（ａ）は両端電圧Ｖ１，Ｖ２の波形であり、図１０（ｂ）は１次側電流ｉｕの波形である。１次側と２次側のデューティ比が異なっていることに留意されたい。図１０（ａ）から分かるように、ＮＶ１とＶ２では図中ａで示すようにパルス幅に差異が生じており、Ｖ２の方がパルス幅が縮小している。また、図１０（ｂ）から分かるように、両端電圧Ｖ１，Ｖ２がたとえゼロであっても、１次側電流ｉｕがゼロとならず、非伝送期間において循環電流が生じてしまっている。循環電流は、伝送期間においてインダクタに蓄積されたエネルギを１次側のポートから出力しきれないため非伝送期間において１次側で電流が循環してしまうものであり、循環電流の発生は変換効率の低下を招く。

他方、図１１に、デッドタイム補正項がある場合の両端電圧Ｖ１，Ｖ２の電圧波形及び１次側の電流ｉｕを示す。図１１（ａ）は両端電圧Ｖ１，Ｖ２の波形であり、図１１（ｂ）は１次側電流ｉｕの波形である。図１１（ａ）から分かるように、ＮＶ１とＶ２では図中ａで示すようにパルス幅の相違が図１０の場合よりも補正されており、ほぼ同一波形となっている。また、図１１（ｂ）から分かるように、非伝送期間における循環電流が抑制されており、変換効率が向上している。

＜右辺第２項：電圧変動補正項＞
入出力ポートＢに接続される電源電圧の変動によっても、両端電圧Ｖ１，Ｖ２の電圧波形に差異が生じ、循環電流が生じ得る。

図１２に、入出力ポートＢの電源電圧ＶＢが上昇し、ＮＶ１＜Ｖ２の場合の電圧波形及び１次側電流ｉｕの波形を示す。図１２（ａ）はＶ２及びＮＶ１の電圧波形であり、図１２（ｂ）はｉｕの電流波形である。図１２（ｂ）に示すように、非伝送期間において循環電流が生じている。

図１３に、入出力ポートＢの電源電圧ＶＢが下降し、ＮＶ１＞Ｖ２の場合の電圧波形及び１次側電流Ｉｕの波形を示す。図１３（ａ）はＶ２及びＮＶ１の電圧波形であり、図１３（ｂ）はｉｕの電流波形である。この場合においても、図１３（ｂ）に示すように、非伝送期間において循環電流が生じている。

このように、電源電圧が上下に変動すると循環電流が生じてしまうが、図１２及び図１３に示すような循環電流を抑制するためには、図１２及び図１３に示す区間[１]〜[３]における電流の変化量の総和をゼロとすればよい。この総和をゼロとするために必要なパルス幅補正量は、
電圧変動補正項＝（２π−δ_１ ^＊）（１−ＮＶ_Ａ／Ｖ_Ｂ）
とすればよい。ＮＶ_Ａ／Ｖ_Ｂは、入力電源電圧ＶＢの変動量であり、電圧変動補正項は、電源電圧の変動量に応じて設定される。

図１４に、電圧変動補正項がない場合の、入出力ポートＢに接続された電源電圧Ｖ_Ｂが下降した場合のシミュレーション結果を示す。図１４（ａ）は両端電圧Ｖ１，Ｖ２の波形であり、図１４（ｂ）は電流ｉｕの波形である。非伝送期間において循環電流が生じている。

図１５に、電圧変動補正項がある場合の、入出力ポートＢに接続された電源電圧Ｖ_Ｂが下降した場合のシミュレーション結果を示す。図１５（ａ）は両端電圧Ｖ１，Ｖ２の波形であり、図１５（ｂ）は電流ｉｕの波形である。非伝送期間において循環電流が抑制されている。入出力ポートＢに接続された電源電圧ＶＢが上昇した場合も同様である。

以上のように、本実施形態では、１次側と２次側で異なるデューティで動作する条件下において、デッドタイム補正項及び電圧変動補正項を用いて相間位相差指令値を補正することで、たとえデッドタイム期間が存在し、あるいは電源電圧が変動したとしても非伝送期間における循環電流を抑制して変換効率を向上することができる。

なお、電源電圧がコントロールされており、その電圧変動がない、若しくは無視できる程度の場合には、デッドタイム補正項のみで補正すればよい。この場合、
Δγ_２＝ｄｔ・ω_ｓｗ
となる。このことは、上記の（１）式において、電源電圧の変動がない場合、位相差φがゼロにおいてＮＶ_Ａ＝Ｖ_Ｂであるから、右辺第２項の電圧変動補正項がゼロとなることから明らかである。

また、本実施形態では、２次側の相間位相差指令値γ_２ ^＊を補正したが、１次側の相間位相差指令値γ_１ ^＊をデッドタイムや電源電圧変動量で補正して電圧波形を一致させてもよく、あるいは両方を補正して電圧波形を一致させてもよい。

さらに、本実施形態において、１次変換回路２０と２次変換回路３０の間で電力伝送する際に、結合リアクトル４１，４４、１次側及び２次側コイル４２，４３，４６，４７、結合リアクトル４５，４８の３つの磁気素子を通るため、ジュール熱が増大するとともに、ハーフブリッジ間制御で電流リプルが増大する。そこで、図１６に示すように、結合リアクトル４５，４８をなくすとともに、トランス２次側コイル４６，４７の接続点にリアクトル１００を接続し、片側昇降圧コンバータモードと絶縁コンバータモードに必要なＬ値は、一方の結合リアクトル４１，４４で機能させ、もう片側の昇降圧コンバータモードはリアクトル１００で機能させることで、磁気素子を削減して変換効率をさらに向上することが可能である。また、磁気素子の数を削減することで、その分だけ回路設計が容易となる利点もある。勿論、図３において、結合リアクトル４１，４４をなくすとともに、トランス１次側コイル４２，４３の接続点にリアクトル１００を接続してもよい。図１７に、この場合の回路システム構成を示す。要するに、１次側電力変換回路２０及び２次側電力変換回路３０のいずれか一方の結合リアクトルを排除し、それに代えてトランスコイルの接続点にリアクトルを接続すればよい。

８ 電力変換回路システム、１０ 電力変換装置、２０ １次側電力変換回路、３０ ２次側電力変換回路、４０ トランス、５０ 制御回路。

Claims (6)

1. １次側正極母線と１次側負極母線の間に、左アームと、右アームと、１次側コイルを備え、前記左アームは、直列接続された左アーム上トランジスタ及び左アームトランジスタからなり、前記右アームは、直列接続された右アーム上トランジスタ及び右アーム下トランジスタからなり、前記１次側コイルは、前記左アームの接続点と前記右アームの接続点の間に接続される、１次側電力変換回路と、
   ２次側正極母線と２次側負極母線の間に、左アームと、右アームと、２次側コイルを備え、前記左アームは、直列接続された左アーム上トランジスタ及び左アームトランジスタからなり、前記右アームは、直列接続された右アーム上トランジスタ及び右アーム下トランジスタからなり、前記２次側コイルは、前記左アームの接続点と前記右アームの接続点の間に接続される、前記１次側電力変換回路に磁気結合した２次側電力変換回路と、
   前記１次側電力変換回路と前記２次側電力変換回路の間での電力伝送を制御する制御回路と、
   を備え、
   前記制御回路は、前記１次側電力変換回路の前記左アーム及び前記右アームのデューティ比と、前記２次側電力変換回路の前記左アーム及び前記右アームのデューティ比が異なっている場合において、前記１次側電力変換回路と前記２次側電力変換回路の間での電力非伝送期間における電流がゼロとなるように、前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差、及び前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差の少なくともいずれかを、前記１次側電力変換回路及び前記２次側電力変換回路のオフ時間、並びに前記１次側電力変換回路及び前記２次側電力変換回路のデッドタイムに基づき設定する
   ことを特徴とする電力変換回路システム。
2. 請求項１記載の電力変換回路システムにおいて、
   前記制御回路は、前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差、及び前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差の少なくともいずれかを、さらに、入力電圧変動量に基づき設定する
   ことを特徴とする電力変換回路システム。
3. 請求項１記載の電力変換回路システムにおいて、
   前記制御回路は、
   前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記２次側電力変換回路のオフ時間に基づき設定し、
   前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記１次側電力変換回路のオフ時間及び前記デッドタイムに基づき設定する
   ことを特徴とする電力変換回路システム。
4. 請求項２記載の電力変換回路システムにおいて、
   前記制御回路は、
   前記１次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記２次側電力変換回路のオフ時間に基づき設定し、
   前記２次側電力変換回路の前記左アーム下トランジスタと前記右アーム下トランジスタの相間位相差を、前記１次側電力変換回路のオフ時間及び前記デッドタイム並びに前記入力電圧変動量に基づき設定する
   ことを特徴とする電力変換回路システム。
5. 請求項１〜４のいずれかに記載の電力変換回路システムにおいて、
   前記１次側コイルは、互いに磁気結合したコイル及びトランス１次側コイルから構成され、
   前記２次側コイルは、トランス２次側コイル及び前記トランス２次側コイルの中点に接続されるコイルから構成される
   ことを特徴とする電力変換回路システム。
6. 請求項１〜４のいずれかに記載の電力変換回路システムにおいて、
   前記１次側コイルは、トランス１次側コイル及び前記トランス１次側コイルの中点に接続されるコイルから構成され、
   前記２次側コイルは、互いに磁気結合したコイル及びトランス２次側コイルから構成される
   ことを特徴とする電力変換回路システム。

Images