JP7384136B2 - 双方向絶縁型ｄｃ／ｄｃコンバータおよびその制御方法 - Google Patents

Description

本発明は、入出力を絶縁しながら双方向に電力伝送を行う直流電源装置（双方向絶縁型ＤＣ－ＤＣコンバータ）において、過渡時における励磁電流およびインダクタ電流の直流成分の発生を抑制するための技術に関する。

双方向絶縁型ＤＣ／ＤＣコンバータの一方式であるＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式は２台のフルブリッジインバータ、トランス（励磁インダクタ）およびインダクタ（もしくはトランスの漏れインダクタンスのみ）で構成されている。各インバータ出力電圧を方形波とし、その位相差により伝送電力を制御する。

特表２０１５－０５６５０３号公報

山岸達也、赤木泰文、木ノ内伸一、宮崎裕二、小山正人、「ＳｉＣ－ＭＯＳＦＥＴ／ＳＢＤモジュールを用いた７５０Ｖ，１００ｋＷ，２０ｋＨｚ双方向絶縁形ＤＣ／ＤＣコンバータ」、電気学会論文誌Ｄ，Ｖｏｌ．１３４，Ｎｏ．５，ｐｐ．５４４－５５３（２０１４） 高木一斗、藤田英明、「Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅを用いた絶縁形ＤＣ－ＤＣコンバータの過渡特性の改善」、電気学会論文誌Ｄ、Ｖｏｌ．１３６、Ｎｏ．９号、ｐｐ．６２２－６２８（２０１６）

非特許文献１には各インバータ出力電圧を方形波とする制御においてソフトスイッチング技術を適用し、スイッチング損失を低減することが開示されている。しかし、１次側と２次側で直流電圧に差がある場合はソフトスイッチング範囲の制限やインダクタ電流実効値の増加を招き、効率が低下する課題がある。

その解決法として特許文献１に示す各インバータ出力電圧に零電圧期間を設けることでパルス幅を制御するパルス幅制御方式がある。しかし、パルス幅変更時および位相差変更時および初期駆動時においてインバータ出力電圧が完全な交流にならず、トランスやインダクタに流れる電流にも直流成分が重畳する。

これにより磁束密度が増加し、飽和磁束密度に達するとトランスが磁気飽和を起こし、突入電流が流れ、機器の破損を招く場合がある。直流成分による磁気飽和を防ぐためには磁性部品を大型化しなければならない。

非特許文献２には急峻な位相差指令値変化時に発生する過渡的な直流重畳を抑制する方法が開示されている。これは各アームの位相差指令値の更新タイミングを分割する方式である。しかし、パルス幅制御適用時における直流重畳の抑制について検討されていない。

以上示したようなことから、ＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータにおいて、過渡時における励磁電流、インダクタ電流の直流成分を抑制することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、１次側直流電圧と、２次側直流電圧と、前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、前記第１，第２インバータの交流出力を結合するトランスと、前記第１，第２インバータと前記トランスの間に直列に接続されたインダクタ、または前記トランスの漏れインダクタンス、あるいはその両方と、前記第１，第２インバータのゲート信号を生成する制御部と、を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２パルス幅指令値の出力電圧の位相差を決定する位相差指令値と、に基づいて位相シフト量を計算する位相シフト量計算部と、前記第１，第２パルス幅指令値の変化量に基づいて、前記第１，第２インバータの各インバータレグのオン時間を変化させる直流偏差抑制部と、前記位相シフト量とキャリアと前記オン時間とに基づいて、前記ゲート信号を生成するゲート信号生成部と、を備えたことを特徴とする。

また、その一態様として、前記位相シフト量計算部と前記直流偏差抑制部で用いられる前記第１，第２パルス幅指令値は、移動平均処理された値であることを特徴とする。

また、その一態様として、前記制御部は、前記第１，第２インバータの停止時は、前記位相差指令値を零、前記第１，第２パルス幅指令値をπとして前記第１，第２インバータが駆動したと仮定すればインバータ出力電圧が方形波となるように設定し、駆動開始信号が出力され、かつ、前記第１，第２インバータが駆動したと仮定した場合の前記方形波の正期間の中間点または負期間の中間点の時点から前記第１，第２インバータを駆動し、前記位相差指令値および前記第１，第２パルス幅指令値を通常の値とする初期値処理部を備えたことを特徴とする。

また、他の態様として、前記制御部は、前記第１，第２インバータの停止時は、前記位相差指令値を零、前記第１，第２パルス幅指令値を前記１次側直流電圧と前記２次側直流電圧の大小関係によって、何れか一方をπとしてインバータが駆動したと仮定すればインバータ出力電圧が方形波となるように設定し、他方を前記第１，第２インバータの出力電圧の基本波振幅が一致するように設定し、駆動開始信号が出力され、かつ、パルス幅指令値にπを設定した方のインバータが駆動したと仮定した場合の前記方形波の正期間の中間点または負期間の中間点の時点から前記第１，第２インバータを駆動し、前記位相差指令値および前記第１，第２パルス幅指令値を通常の値とする初期値処理部を備えたことを特徴とする。

また、その一態様として、前記初期値処理部は、前記第１，第２インバータの停止時は、前記第１，第２パルス幅指令値を以下の（８）式、（９）式とすることを特徴とする。

Ｖｄｃ１：１次側直流電圧
Ｖｄｃ２：２次側直流電圧
Ｎ：トランスの巻数比
Ｗ１^*：第１パルス幅指令値
Ｗ２^*：第２パルス幅指令値。

また、その一態様として、前記ゲート信号生成部は、前記位相シフト量の更新タイミングを統一し、前記キャリアの山頂点のタイミングで更新するフリップフロップと、前記フリップフロップの出力と前記キャリアとを比較する比較器と、前記フリップフロップの出力が前記キャリアよりも小さくなった時点から前記オン時間の間、Ｈｉｇｈを出力するモノフロップと、前記モノフロップの出力を反転するＮＯＴ素子と、前記モノフロップの出力と前記ＮＯＴ素子の出力にデッドタイムを付加するデッドタイム生成部と、前記デッドタイム生成部の出力とゲートイネーブル信号との論理積を求め、前記第１，第２インバータのスイッチングデバイスのゲート信号を出力するＡＮＤ素子と、を備えたことを特徴とする。

本発明によれば、ＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータにおいて、過渡時における励磁電流、インダクタ電流の直流成分を抑制することが可能となる。

ＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの主回路構成の一例を示す図。 パルス幅制御方式の動作波形を示す図。 従来技術における制御部の概略を示すブロック図。 実施形態１～４における制御部の概略を示すブロック図。 位相シフト量計算部を示すブロック図。 ゲート信号生成部を示すブロック図。 直流偏差抑制部を示すブロック図。 比較器の入力からモノフロップまでの動作波形を示す図。 パルス幅指令値変化時のゲート信号およびインバータ出力電圧波形を示す図。 実施形態３における初期値処理部と初期駆動処理部を示すブロック図。 実施形態４における初期値処理部を示すブロック図。 パルス幅変更時における従来手法および実施形態１のシミュレーション結果を示す図。 実施形態１，実施形態２の動作波形を示す図。 初期駆動時における実施形態３の動作波形を示す図。 初期駆動時における実施形態３，４のシミュレーション結果を示す図。

以下、本願発明における双方向絶縁型ＤＣ／ＤＣコンバータを図１～図１５に基づいて詳述する。

まず、図１に基づいて、双方向絶縁型ＤＣ／ＤＣコンバータの主回路構成の一例を説明する。

１次側直流電圧Ｖｄｃ１の正極と負極との間には第１，第２スイッチングデバイスＴ１１，Ｔ１２が直列接続される。加えて、１次側直流電圧Ｖｄｃ１の正極と負極との間には第３，第４スイッチングデバイスＴ１３，Ｔ１４も直列接続される。

第１，第２スイッチングデバイスＴ１１，Ｔ１２の接続点には、インダクタＬ１の一端が接続される。インダクタＬ１の他端と第３，第４スイッチングデバイスＴ１３，Ｔ１４の接続点との間にはトランスＴｒの１次巻線が接続される。

２次側直流電圧Ｖｄｃ２の正極と負極との間には第５，第６スイッチングデバイスＴ２１，Ｔ２２が直列接続される。加えて、２次側直流電圧Ｖｄｃ２の正極と負極との間には第７，第８スイッチングデバイスＴ２３，Ｔ２４も直列接続される。

第５，第６スイッチングデバイスＴ２１，Ｔ２２の接続点には、インダクタＬ２の一端が接続される。インダクタＬ２の他端と第７，第８スイッチングデバイスＴ２３，Ｔ２４の接続点との間にはトランスＴｒの２次巻線が接続される。

なお、トランスＴｒの１次巻線の巻数はｎ_pr、２次巻線の巻数はｎ_seとし、巻数比Ｎ（＝ｎ_pr／ｎ_se）とする。また、第１～第４スイッチングデバイスＴ１１～Ｔ１４を１次側インバータ（第１インバータ）とし、第５～第８スイッチングデバイスＴ２１～Ｔ２４を２次側インバータ（第２インバータ）とする。

また、第１，第２スイッチングデバイスＴ１１，Ｔ１２の直列接続、第３，第４スイッチングデバイスＴ１３，Ｔ１４の直列接続、第５，第６スイッチングデバイスＴ２１，Ｔ２２の直列接続、第７，第８スイッチングデバイスＴ２３，Ｔ２４の直列接続を各インバータレグとする。

なお、図１において、ｉＬはインダクタ電流、ｉＬｍはトランスＴｒの励磁電流とする。また、第１，第２スイッチングデバイスＴ１１，Ｔ１２の接続点と第３，第４スイッチングデバイスのＴ１３，Ｔ１４の接続点との間の電圧をインバータ出力電圧Ｖ１とし、第５，第６スイッチングデバイスＴ２１，Ｔ２２の接続点と第７，第８スイッチングデバイスＴ２３，Ｔ２４の接続点との間の電圧をインバータ出力電圧Ｖ２とする。

図１では、１次側，２次側インバータとトランスＴｒと間に直列にインダクタＬ１，Ｌ２を接続しているが、インダクタＬ１，Ｌ２の代わりにトランスＴｒの漏れインダクタンスとしてもよい。また、インダクタＬ１，Ｌ２とトランスＴｒの漏れインダクタンスの両方としてもよい。

図２にパルス幅制御方式の動作波形を示す。各インバータの上アーム側のスイッチングデバイス２つ（Ｔ１１，Ｔ１３，Ｔ２１，Ｔ２３）または下アーム側のスイッチングデバイス２つ（Ｔ１２，Ｔ１４，Ｔ２２，Ｔ２４）を同時にＯＮして出力電圧が零となる期間を設定している。

特許文献１には、直流電圧が大きいインバータ側のみパルス幅を調整することで、１次側と２次側の直流電圧の差が大きい場合でもソフトスイッチング範囲を拡大する手法が開示されている。実施形態の制御は、インバータ出力電圧を方形波とする制御（すなわち、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*をπとし零電圧期間を設けない制御）、および、１次側，２次側インバータの両方もしくは何れか一方のパルス幅制御時に適用できる。

図３に従来技術における制御部の概略図を示す。位相シフト量計算部１は、位相差指令値θ^*，第１パルス幅指令値Ｗ１^*，第２パルス幅指令値Ｗ２^*を入力する。第１パルス幅指令値Ｗ１^*は１次側インバータの出力電圧のパルス幅を決定する値であり、第２パルス幅指令値Ｗ２^*は２次側インバータの出力電圧のパルス幅を決定する値であり、位相差指令値θ^*は第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の出力電圧の位相差を決定する値である。

位相差指令値θ^*，第１パルス幅指令値Ｗ１^*，第２パルス幅指令値Ｗ２^*は、電力，電流，電圧制御および１次側，２次側直流電圧比等により決定される値であり、計算方法は特許文献１等に開示されている。位相差指令値θ^*，第１パルス幅指令値Ｗ１^*，第２パルス幅指令値Ｗ２^*の決定方法は、本願発明の特徴部分と直接関係ないため、ここでの詳細な説明は省略する。なお、位相差指令値θ^*は－π／２≦θ^*≦π／２，第１パルス幅指令値Ｗ１^*は０≦Ｗ１^*≦π，第２パルス幅指令値Ｗ２^*は０≦Ｗ２^*≦πの範囲とする。

位相シフト量計算部１は、第１パルス幅指令値Ｗ１^*，第２パルス幅指令値Ｗ２^*および位相差指令値θ^*から各インバータレグの位相シフト量を計算する。

ゲート信号生成部２は、各インバータレグの位相シフト量と、キャリア（のこぎり波ｏｒ三角波）と、駆動開始信号と、を入力する。キャリアは、アップダウンカウントにより生成する。ゲート信号生成部２は、各インバータレグの位相シフト量とキャリアを比較し、所望の位相をもつデューティ比５０％のゲート信号を生成する。駆動開始信号が１となるタイミングでゲート信号を出力する。また、上下アームの短絡を防止するためにデッドタイムを付加する。

図４に実施形態１～４における制御部の概略図を示す。図４に示すように、実施形態１では従来技術の制御部に直流偏差抑制部３を追加している。実施形態２では実施形態１の制御部に移動平均部４，５を追加している。実施形態３，４では実施形態２の制御部に初期値処理部６と初期駆動処理部７を追加している。以下、各実施形態を説明する。

［実施形態１］
図４に示すに示すように、本実施形態１の制御部は、位相シフト量計算部１と、ゲート信号生成部２と、直流偏差抑制部３と、を備える。本実施形態１は、直流偏差抑制部３において、各インバータレグのオン時間Ｔｏｎ＿ｕ，Ｔｏｎ＿ｖ，Ｔｏｎ＿ｘ，Ｔｏｎ＿ｙを第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化量に応じて増減させることで、パルス幅変更時におけるインダクタ電流および励磁電流の直流成分の抑制を達成する。

図５は位相シフト量計算部１のブロック図である。まず、図５に基づいて位相シフト量計算部１を説明する。

ゲイン乗算部８ａは、位相差指令値θ^*にゲイン１／４πを乗算し、位相差指令値θ^*の変化範囲を－π／２～π／２から－０．１２５～０．１２５に変換する。ゲイン乗算部８ｂ，８ｃは、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*にゲイン１／４πを乗算し、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化範囲を０～πから０～０．２５に変換する。

加算器９ａは、ゲイン乗算部８ａの出力とゲイン乗算部８ｂの出力を加算する。加算器９ｂは、ゲイン乗算部８ａの出力にゲイン乗算部８ｂの出力の符号を反転した値を加算する。加算器９ｃは、ゲイン乗算部８ａの出力の符号を反転した値にゲイン乗算部８ｃの出力を加算する。加算部８ｄはゲイン乗算部８ａの出力の符号を反転した値にゲイン乗算部８ｃの出力の符号を反転した値を加算する。

加算器１０ａは加算器９ａの出力に双方向動作を達成するための基準位相０．５を加算する。加算器１０ｂは加算器９ｂの出力に基準位相０．５を加算する。加算器１０ｃは加算器９ｃの出力に基準位相０．５を加算する。加算器１０ｄは加算器９ｄの出力に基準位相０．５を加算する。加算器１０ａ～１０ｄの出力が、各インバータレグの位相シフト量ｄ＿ｕ，ｄ＿ｖ，ｄ＿ｘ．ｄ＿ｙとなる。

次に、ゲート信号生成部２について説明する。図６にゲート信号生成部２のブロック図を示す。

フリップフロップ１１ａ～１１ｄは、位相シフト量ｄ＿ｕ，ｄ＿ｖ，ｄ＿ｘ．ｄ＿ｙの更新タイミングを統一し、キャリア（のこぎり波）の山頂点のタイミングで更新する。

比較器１２ａ～１２ｄは、位相シフト量ｄ＿ｕ，ｄ＿ｖ，ｄ＿ｘ．ｄ＿ｙ（フリップフロップ１１ａ～１１ｄの出力）とキャリアを比較し、位相シフト量ｄ＿ｕ，ｄ＿ｖ，ｄ＿ｘ，ｄ＿ｙの方が大きいときはｈｉｇｈを出力し、位相シフト量ｄ＿ｕ，ｄ＿ｖ，ｄ＿ｘ，ｄ＿ｙの方が小さいときはｌｏｗを出力する。モノフロップ１３ａ～１３ｄは、比較器１２ａ～１２ｄ出力の立下りのタイミング（すなわち、フリップフロップ１１ａ～１１ｄの出力がキャリアよりも小さくなったタイミング）から各インバータレグのオン時間Ｔｏｎ＿ｕ，Ｔｏｎ＿ｙ，Ｔｏｎ＿ｘ，Ｔｏｎ＿ｙ分，Ｈｉｇｈを出力する。

ＮＯＴ素子１４ａ～１４ｄは、下アームのゲート信号を生成するためモノフロップ１３ａ～１３ｄの出力を反転する。デッドタイム生成部１５ａ～１５ｈは、モノフロップ１３ａ～１３ｄ，ＮＯＴ素子１４ａ～１４ｄの出力にデッドタイムを付加する。ＡＮＤ素子１６ａ～１６ｈは、ゲートイネーブル信号（または駆動信号）とデッドタイム生成部１５ａ～１５ｈの出力との論理積を求め、ゲート信号Ｔ１１～Ｔ２４を出力する。

次に、直流偏差抑制部３について説明する。図７に直流偏差抑制部３のブロック図を示す。本実施形態１はパルス幅の変化量に応じて各インバータレグのオン時間を変化させる点に特徴がある。

ゲイン乗算部１７ａ，１７ｂは、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*に１／４πを乗算し、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化範囲を０～πから０～０．２５に変換する。

バッファ１８ａ，１８ｂは、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*（ゲイン乗算部１７ａ，１７ｂの出力）の前回値を出力する。遅延時間はスイッチング周期の整数倍とする。後述する移動平均部４，５の周期に比例してパルス幅指令値変更時のインダクタ電流および励磁電流のピーク値を抑制できる。

減算器１９ａ，１９ｂは、ゲイン乗算部１７ａ，１７ｂの出力からバッファ１８ａ，１８ｂの出力を減算し、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の前回値と今回値の差分である変化量ΔＷ１，ΔＷ２を計算する。

ゲイン乗算部２０ａ，２０ｂは、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化量ΔＷ１，ΔＷ２をオン時間に換算するためのゲインを乗算する。このゲインはスイッチング周期１／ｆｓｗの半値１／２／ｆｓｗとなる。この変化量ΔＷ１，ΔＷ２から求めたオン時間をΔＴｏｎ＿ｕｖ，ΔＴｏｎ＿ｘｙとする。

加算器２１ａは、オン時間指令Ｔｏｎ^*（＝１／２／ｆｓｗ）とパルス幅の変化量ΔＷ１から求めたオン時間ΔＴｏｎ＿ｕｖを加算してインバータレグのオン時間Ｔｏｎ＿ｕを出力する。加算器２１ｂは、オン時間指令Ｔｏｎ^*とパルス幅の変化量ΔＷ１から求めたオン時間ΔＴｏｎ＿ｕｖの符号を反転した値を加算してインバータレグのオン時間Ｔｏｎ＿ｖを出力する。加算器２１ｃは、オン時間指令Ｔｏｎ^*とパルス幅ΔＷ２の変化量から求めたオン時間ΔＴｏｎ＿ｘｙを加算してインバータレグのオン時間Ｔｏｎ＿ｘを出力する。加算器２１ｄは、オン時間指令Ｔｏｎ^*とパルス幅ΔＷ２の変化量から求めたオン時間ΔＴｏｎ＿ｘｙの符号を反転した値を加算してインバータレグのオン時間Ｔｏｎ＿ｙを出力する。

本実施形態１は各制御出力，１次側および２次側電圧の検出値，巻数比から計算された位相差指令値および各パルス幅指令値から指定したオン時間および位相となるゲート信号を生成し、所望のパルス幅および位相差を常に達成するようにＤｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式の双方向絶縁型ＤＣ／ＤＣコンバータを駆動する。

まず、図５に示す位相シフト量計算部１について説明する。位相シフト量計算部１は位相差指令値θ^*および第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*から１次側，２次側インバータの各インバータレグの位相シフト量ｄ＿ｕ，ｄ＿ｖ，ｄ＿ｘ，ｄ＿ｙを下記の（１）式～（４）式を用いて計算する。

（１）式～（４）式をブロック図で表したのが図５である。

次に、図６のゲート信号生成部２について説明する。まず、位相シフト量ｄ＿ｕ，ｄ＿ｖ，ｄ＿ｘ，ｄ＿ｙの更新タイミングはキャリアの山頂点と同期させる。これは位相差もしくはパルス幅の変化量に関係なく、スイッチング１周期中のスイッチング回数を一定にするためである。

図８に比較器１２ａの入力からモノフロップ１３ａ出力までの動作波形を示す。図８では、ｕ相の動作波形について説明するが、他の相でも同様である。まず、位相シフト量ｄ＿ｕとキャリアを比較器１２ａにより比較し、位相シフト量ｄ＿ｕがキャリアより大きい期間のみ比較器１２ａはＨｉｇｈを出力する。さらに、モノフロップ１３ａは比較器１２ａ出力の立下りタイミングから指定したオン時間Ｔｏｎ＿ｕ分Ｈｉｇｈを出力する。

最後に、ＮＯＴ素子１４ａおよびデッドタイム生成部１５ａ，１５ｂにより、上下アームのゲート信号Ｔ１１，Ｔ１２を出力する。

しかし、図３の方式のみを用いた場合、図９に示すようにパルス幅を変化させると、その変化量に応じて、位相が進み方向に変化するインバータレグのオフ時間が短くなり、位相が遅れる方向に変化するインバータレグのオフ時間が長くなる（図９中のＴｏｆｆ＿１）。

したがって、トランスＴｒおよびインダクタＬ１，Ｌ２に印加される電圧の時間積が増加する。次のスイッチング周期ではオン時間とオフ時間が一致するため、励磁電流ｉＬｍおよびインダクタ電流ｉＬに直流成分が発生する。

本実施形態１ではオン時間指令Ｔｏｎ^*に第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化量（前回値と今回値の差）を加算もしくは減算して各インバータレグのオン時間の指令値とすることで、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化によって増減した電圧の時間積を打ち消す方向にインバータ出力電圧が発生する。これによって、インダクタ電流ｉＬおよび励磁電流ｉＬｍの直流成分を抑制することができる。

以上示したように、本実施形態１によれば、パルス幅変更時に発生するインダクタ電流および励磁電流の直流成分を抑制できる。負荷変動の頻度が多い場合にもトランスやインダクタの銅損、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式の双方向絶縁型ＤＣ／ＤＣコンバータの導通損失を低減できる。

パルス幅の変動が小さいことが既知の装置に対しては本実施形態１のみでトランスの磁気飽和も防ぐことができ、以下の実施形態に比べてブロックの構成を単純化することができ、ＣＰＵやＦＰＧＡの性能を抑え低コスト化ができる。

［実施形態２］
実施形態１ではオン時間指令Ｔｏｎ^*に第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化量（前回値と今回値の差）を加算もしくは減算して各インバータレグのオン時間の指令値とすることで、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化によって増減した電圧の時間積を打ち消す方向にインバータ出力電圧が発生する。これによって、インダクタ電流ｉＬおよび励磁電流ｉＬｍの直流成分を抑制することができる。

ただし、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化直後はパルス幅の変化量に応じて各インバータレグのオフ時間が変化するため，スイッチング１周期以内に発生するピーク電流は抑制できない。したがって、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*が急峻に変化する条件ではインダクタ電流ｉＬおよび励磁電流ｉＬｍに定常状態より大きなピーク電流が発生する。

本実施形態２は、図４に示すように、実施形態１に対して移動平均部４，５を追加したものである。本実施形態２は、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*をランプアップすることで、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*が急峻に変化する場合のインダクタ電流ｉＬおよび励磁電流ｉＬｍのピーク値を抑制する。

以上示したように本実施形態２によれば、急峻なパルス幅変更時に発生するピーク電流を抑制できる。したがって、負荷や電圧変動が大きな場合であってもトランスＴｒの磁気飽和を抑制することができる。また、トランス鉄心断面積の低減・小型化、突入電流発生・機器破損の防止することが可能となる。

［実施形態３］
本実施形態３は、図４に示すように、実施形態１または実施形態２に対して、初期値処理部６と、初期駆動処理部７と、を追加したものである。本実施形態３は、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*や位相差指令値θ^*の初期値を設定し、ゲートイネーブル信号により位相差指令値θ^*と第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*を切り替え、初期駆動時におけるインダクタ電流および励磁電流の直流偏差を抑制する。

図１０（ａ）に初期値処理部６の制御ブロック図，図１０（ｂ）に初期駆動処理部７の制御ブロックを示す。本実施形態３は初期駆動時の位相差指令値θ^*の設定およびゲートイネーブル信号の出力タイミングの同期方法に特徴がある。

まず、初期駆動処理部７について説明する。図１０（ｂ）に示すように、初期駆動処理部７は、比較器２２と、フリップフロップ２３と、を備える。比較器２２はキャリアとキャリア中点（０．５）を入力し、その比較結果を出力する。フリップフロップ２３は、駆動開始信号と比較器２２の出力を入力し、ゲートイネーブル信号（駆動または停止）を出力する。ゲートイネーブル信号はキャリア中点のタイミングと同期する。

次に、初期値処理部６について説明する。図１０（ａ）に示すように、初期値処理部６は、セレクタ２４ａと、セレクタ２４ｂと、セレクタ２４ｃと、を備える。

セレクタ２４ａは、位相差指令値θ^*と０を入力し、ゲートイネーブル信号が駆動の場合は位相差指令値θ^*を出力し、ゲートイネーブル信号が停止の場合は初期値の位相差指令値として０を出力する。

セレクタ２４ｂは、第１パルス幅指令値Ｗ１^*とπを入力し、ゲートイネーブル信号が駆動の場合は第１パルス幅指令値Ｗ１^*を出力し、ゲートイネーブル信号が停止の場合は初期値の第１パルス幅指令値としてπを出力する。

セレクタ２４ｃは、第２パルス幅指令値Ｗ２^*とπを入力し、ゲートイネーブル信号が駆動の場合は第２パルス幅指令値Ｗ２^*を出力し、ゲートイネーブル信号が停止の場合は初期値の第２パルス幅指令値としてπを出力する。

本実施形態３ではゲートイネーブル信号と同じタイミングで位相差指令値θ^*，第１パルス幅指令値Ｗ１^*，第２パルス幅指令値Ｗ２^*とゲート信号の出力が開始される。

駆動中は位相差指令値θ^*，第１パルス幅指令値Ｗ１^*，第２パルス幅指令値Ｗ２^*を常に達成するようにＤｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式の双方向絶縁型ＤＣ／ＤＣコンバータを駆動する。本実施形態３ではフリップフロップ２３を用いてゲートイネーブル信号のタイミングをキャリアの中点もしくは山頂点と同期させる。

Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式において、各インバータの出力電圧が方形波の場合、励磁電流は三角波となる。したがって、方形波の立ち上がりのタイミングをｔ＝０ｓとした場合、励磁電流ｉＬｍは（５）式で計算できる。

ただし、Ｔｓｗはスイッチング周期，ｆｓｗはスイッチング周波数、Ｌｍは励磁インダクタンスである。（５）式から励磁電流ｉＬｍがゼロとなる位相はｔ＝Ｔｓｗ／４，３Ｔｓｗ／４となる。これは方形波のインバータ出力電圧の正電圧期間もしくは負電圧期間の中間点である。また、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*にかかわらず、位相差指令値θ^*がゼロの場合において、のこぎり波キャリアの中点もしくは山頂点と同期している。

すなわち、初期値処理部６は、１次側，２次側インバータの停止時は、位相差指令値を初期値の零、第１，第２パルス幅指令値を初期値のπとして１次側，２次側インバータが駆動したと仮定すればインバータ出力電圧Ｖ１，Ｖ２が方形波となるように設定する。駆動開始信号が出力され、かつ、１次側，２次側インバータが駆動したと仮定した場合の方形波の正期間の中間点または負期間の中間点の時点から１次側，２次側インバータを駆動する。そして、位相差指令値θ^*および第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*を通常の値とする。

以上示したように、本実施形態３によれば、初期駆動時のインダクタ電流および励磁電流の直流成分を抑制できる。したがって、初期駆動時を考慮してもトランスの磁気飽和を防ぐことができ、トランス鉄心断面積の低減・小型化が実現できる。

［実施形態４］
実施形態３ではゲートイネーブル信号をのこぎり波キャリアの中点に同期させる。ただし、１次側の直流電圧Ｖｄｃ１および２次側の直流電圧Ｖｄｃ２に差がある場合、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*が初期駆動前後で大きく異なるため、移動平均部４，５の周期が短くなるとパルス幅の急峻の変化によりインダクタ電流ｉＬおよび励磁電流ｉＬｍのピーク値が増加する。

本実施形態４は、実施形態３の初期値処理部６を、図１１のブロックに差し替える。本実施形態４は、１次側の直流電圧Ｖｄｃ１および２次側の直流電圧Ｖｄｃ２に差がある条件における初期駆動時のピーク電流を抑制する。初期駆動時の第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*を１次側の直流電圧Ｖｄｃ１および２次側の直流電圧Ｖｄｃ２によって変化させる。ゲートイネーブル信号により位相差指令値θ^*と第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*を切り替える。

図１１に本実施形態４の初期値処理部６の制御ブロック図を示す。本実施形態４の初期値処理部６は、実施形態３の初期値処理部６に対して、セレクタ２５ａ，２５ｂが追加されている。セレクタ２５ａ，２５ｂは、１次側の直流電圧Ｖｄｃ１および２次側の直流電圧Ｖｄｃ２の大小関係によって停止時の第１，第２パルス幅指令値を変更する。各インバータ出力電圧の基本波成分の振幅を一致させるようにパルス幅を計算している。

本実施形態４では、初期駆動時の位相差指令値はゼロ，初期駆動時の第１，第２パルス幅指令値を各インバータ出力電圧の基本波振幅を一致させるように設定する。図１に示す巻数比Ｎ（＝ｎ_pr／ｎ_se）を考慮した各インバータ出力電圧の基本波振幅Ｖ１ｒｍｓ，Ｖ２ｒｍｓは以下の（６）式、（７）式で計算できる。

なお、２次側インバータの出力電圧は１次側に換算している。本実施形態４では巻数比Ｎを考慮した１次側，２次側の直流電圧Ｖｄｃ１，Ｖｄｃ２の大小関係によって一方のインバータをパルス幅制御とし、他方のインバータをインバータ出力電圧が方形波となるように切り替える。各直流電圧条件におけるインバータの第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*は以下の（８）式，（９）式のように設定する。

すなわち、初期値処理部６は、１次側，２次側インバータの停止時は、位相差指令値を零、第１，第２パルス幅指令値を１次側直流電圧Ｖｄｃ１と２次側直流電圧Ｖｄｃ２の大小関係によって、何れか一方をπとしてインバータが駆動したと仮定すればインバータ出力電圧が方形波となるように設定し、他方を１次側，２次側インバータの出力電圧の基本波振幅が一致するように設定する。駆動開始信号が出力され、かつ、パルス幅指令値にπを設定した方のインバータが駆動したと仮定した場合の方形波の正期間の中間点または負期間の中間点の時点から１次側，２次側インバータを駆動する。そして、位相差指令値および第１，第２パルス幅指令値を通常の値とする
１次側の直流電圧Ｖｄｃ１と２次側の直流電圧Ｖｄｃ２に差がある場合であっても、初期駆動前後で第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*の変化が小さくなるため、移動平均部４，５の周期を短くしたとしてもインダクタ電流ｉＬおよび励磁電流ｉＬｍのピーク値を抑制できる。

以上示したように、本実施形態４によれば、１次側の直流電圧Ｖｄｃ１と２次側の直流電圧Ｖｄｃ２の差が大きい条件においても初期駆動時のインダクタ電流および励磁電流のピーク値を抑制できる。そのため、実施形態３に比べて移動平均部４，５の周期を短くできる。したがって、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式の双方向絶縁型ＤＣ／ＤＣコンバータの応答速度を高め、性能を向上させることができる。

図１２にパルス幅変更時における従来手法および実施形態１のシミュレーション結果を示す。なお、１次側インバータの第１パルス幅指令値Ｗ１^*をステップで変化させている。実施形態１を適用することでパルス幅変化時におけるインダクタ電流ｉＬおよび励磁電流ｉＬｍの直流成分を低減していることがわかる。しかし、第１パルス幅指令値Ｗ１^*の変化直後にインダクタ電流ｉＬおよび励磁電流ｉＬｍのピーク値が定常状態より増加している。

図１３に実施形態１および実施形態２の動作波形を示す。実施形態２では、第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*に移動平均をかけることで、インダクタ電流ｉＬおよび励磁電流ｉＬｍのピーク値を抑制している。

図１４に初期駆動時における実施形態３の動作波形を示す。なお、初期駆動後も各インバータは方形波で駆動している。図１４からゲートイネーブル信号のタイミングがキャリアの中点に同期しており、励磁電流ｉＬｍおよびインダクタ電流ｉＬの直流成分を抑制している。

図１５に初期駆動時における実施形態３および実施形態４のシミュレーション結果を示す。図１５（ａ）は実施形態３，図１５（ｂ）は実施形態４の動作波形である。なお、１次側の直流電圧Ｖｄｃ１と２次側の直流電圧Ｖｄｃ２に差があるため、初期駆動後の第１，第２パルス幅指令値Ｗ１^*，Ｗ２^*を変更している。図１５（ａ）と図１５（ｂ）を比較すると、初期駆動時に各インバータ出力電圧の基本波振幅を一致させることで、初期駆動後に発生するインダクタ電流ｉＬおよび励磁電流ｉＬｍのピーク値を抑制している。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

１…位相シフト量計算部
２…ゲート信号生成部
３…直流偏差抑制部
４，５…移動平均部
６…初期値処理部
７…初期駆動処理部
８ａ，８ｂ，８ｃ，１７ａ，１７ｂ，２０ａ，２０ｂ…ゲイン乗算部
９ａ，９ｂ，１０ａ，１０ｂ，２１ａ～２１ｄ…加算器
１１ａ，１１ｂ，２３…フリップフロップ
１２ａ～１２ｄ，２２…比較器
１３ａ～１３ｄ…モノフロップ
１４ａ～１４ｄ…ＮＯＴ素子
１５ａ～１５ｈ…デッドタイム生成部
１６ａ～１６ｈ…ＡＮＤ素子
１８ａ，１８ｂ…バッファ
１９ａ，１９ｂ…減算器
２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ…セレクタ

Claims (7)

1. １次側直流電圧と、
   ２次側直流電圧と、
   前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
   前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
   前記第１，第２インバータの交流出力を結合するトランスと、
   前記第１，第２インバータと前記トランスの間に直列に接続されたインダクタ、または前記トランスの漏れインダクタンス、あるいはその両方と、
   前記第１，第２インバータのゲート信号を生成する制御部と、
   を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、
   前記制御部は、
   前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２パルス幅指令値の出力電圧の位相差を決定する位相差指令値と、に基づいて位相シフト量を計算する位相シフト量計算部と、
   前記第１，第２パルス幅指令値の変化量に基づいて、前記第１，第２インバータの各インバータレグのオン時間を変化させる直流偏差抑制部と、
   前記位相シフト量とキャリアと前記オン時間とに基づいて、前記ゲート信号を生成するゲート信号生成部と、
   を備えたことを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
2. 前記位相シフト量計算部と前記直流偏差抑制部で用いられる前記第１，第２パルス幅指令値は、移動平均処理された値であることを特徴とする請求項１記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
3. 前記制御部は、
   前記第１，第２インバータの停止時は、前記位相差指令値を零、前記第１，第２パルス幅指令値をπとして前記第１，第２インバータが駆動したと仮定すればインバータ出力電圧が方形波となるように設定し、駆動開始信号が出力され、かつ、前記第１，第２インバータが駆動したと仮定した場合の前記方形波の正期間の中間点または負期間の中間点の時点から前記第１，第２インバータを駆動し、前記位相差指令値および前記第１，第２パルス幅指令値を通常の値とする初期値処理部を備えたことを特徴とする請求項１または２記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
4. 前記制御部は、
   前記第１，第２インバータの停止時は、前記位相差指令値を零、前記第１，第２パルス幅指令値を前記１次側直流電圧と前記２次側直流電圧の大小関係によって、何れか一方をπとしてインバータが駆動したと仮定すればインバータ出力電圧が方形波となるように設定し、他方を前記第１，第２インバータの出力電圧の基本波振幅が一致するように設定し、駆動開始信号が出力され、かつ、パルス幅指令値にπを設定した方のインバータが駆動したと仮定した場合の前記方形波の正期間の中間点または負期間の中間点の時点から前記第１，第２インバータを駆動し、前記位相差指令値および前記第１，第２パルス幅指令値を通常の値とする初期値処理部を備えたことを特徴とする請求項１または２記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
5. 前記初期値処理部は、
   前記第１，第２インバータの停止時は、前記第１，第２パルス幅指令値を以下の（８）式、（９）式とすることを特徴とする請求項４記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
   

   

   

   Ｖｄｃ１：１次側直流電圧
   Ｖｄｃ２：２次側直流電圧
   Ｎ：トランスの巻数比
   Ｗ１^*：第１パルス幅指令値
   Ｗ２^*：第２パルス幅指令値
6. 前記ゲート信号生成部は、
   前記位相シフト量の更新タイミングを統一し、前記キャリアの山頂点のタイミングで更新するフリップフロップと、
   前記フリップフロップの出力と前記キャリアとを比較する比較器と、
   前記フリップフロップの出力が前記キャリアよりも小さくなった時点から前記オン時間の間、Ｈｉｇｈを出力するモノフロップと、
   前記モノフロップの出力を反転するＮＯＴ素子と、
   前記モノフロップの出力と前記ＮＯＴ素子の出力にデッドタイムを付加するデッドタイム生成部と、
   前記デッドタイム生成部の出力とゲートイネーブル信号との論理積を求め、前記第１，第２インバータのスイッチングデバイスのゲート信号を出力するＡＮＤ素子と、
   を備えたことを特徴とする請求項１～５のうち何れかに記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
7. １次側直流電圧と、
   ２次側直流電圧と、
   前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
   前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
   前記第１，第２インバータの交流出力を結合するトランスと、
   前記第１，第２インバータと前記トランスの間に直列に接続されたインダクタ、または前記トランスの漏れインダクタンス、あるいはその両方と、
   前記第１，第２インバータのゲート信号を生成する制御部と、
   を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
   前記制御部は、
   位相シフト量計算部が、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２パルス幅指令値の出力電圧の位相差を決定する位相差指令値と、に基づいて位相シフト量を計算し、
   直流偏差抑制部が、前記第１，第２パルス幅指令値の変化量に基づいて、前記第１，第２インバータの各インバータレグのオン時間を変化させ、
   ゲート信号生成部が、前記位相シフト量とキャリアと前記オン時間とに基づいて、前記ゲート信号を生成することを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。

Images