JP2011234541A - 双方向ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】一次側に設けられた電流順逆両方向スイッチと二次側に設けられた電流順逆両方向スイッチとの各々のスイッチング周波数であるオンデューティ比を同期的に調整するという制御動作によって、当該一次側と二次側との間で所望の直流電力を双方向に出力する。
【解決手段】第１の直流電源又は第１の電池と、第２の電池又は第２の直流電源との間で相互に直流変換機能を有し、第１の直流電源又は第１の電池を含む一次側回路と、第２の電池又は第２の直流電源を含む二次側回路と、一次側回路と二次側回路との間に設けられたトランスとを備え、一次側回路は４個の逆導通型半導体スイッチを含むブリッジ回路と、コンデンサと、当該スイッチのオンオフ制御を行う第１の制御部と、直流インダクタとを備え、二次側回路は４個の逆導通型半導体スイッチを含むブリッジ回路と、コンデンサと、当該スイッチのオンオフ制御を行う第２の制御部と、直流インダクタとを備える。
【選択図】図１

Description

本発明は、一方の端子に直流電源又は負荷を接続して他方の端子に負荷又は直流電源を接続した場合に、当該一方の端子又は他方の端子に接続された負荷に対して双方向に所望の直流電力を供給する双方向ＤＣ／ＤＣコンバータに関する。

近年、パワーエレクトロニクス技術の著しい進歩に伴い、半導体スイッチ等を用いて電力を実質的に損失せずに、直流電源又は交流電源から供給された直流電力又は交流電力を所望の電力に変換する電力変換技術が注目されている。特に、電力使用に対する環境的配慮が求められる昨今において、既存の商用電源により使用される電気エネルギーに加え、燃料電池、太陽電池、及び二次電池等の蓄電池（以下、「蓄電池等」という）の電気エネルギーを効率的に利用することが重要視されつつある。このために、パワーエレクトロニクス技術における電力変換技術は今や欠かせない存在となっている。このような電力変換装置に用いられる半導体スイッチは、自由且つ広範に電力変換するために、高頻度にオンオフのスイッチングが行われている。従って、電力変換においては、半導体スイッチのスイッチングによって生じたスイッチング損失又はノイズの抑制を図ることが求められる。

電力変換におけるスイッチング損失又はノイズの抑制を図るためのスイッチとして、例えば特許文献１がある。特許文献１には、Ｐ−ＭＯＳＦＥＴ及び逆導通ダイオードを並列接続した逆素子能力を持たない４つの半導体スイッチをフルブリッジして接続し、電位の上下をスナバーエネルギー吸収用のコンデンサにより結合したスナバーエネルギーを回生する電流順逆両方向スイッチが開示されている。この電流順逆両方向スイッチの動作について、図８を参照して説明する。図８は、従来の電流順逆両方向スイッチの回路構成を示す説明図である。

図８において、電流端子７と電流端子８との間には、逆阻止能力をそれぞれ有する半導体スイッチ１Ａと半導体スイッチ１Ｂとを逆向きに接続した第１の直列回路と、同様の逆阻止能力をそれぞれ有する半導体スイッチ１Ｃと半導体スイッチ１Ｄとを逆向きに接続した第２の直列回路とがそれぞれ並列接続されたフルブリッジ回路が接続されている。ここで、それぞれの半導体スイッチ１Ａ〜１Ｄは、例えば、Ｐ−ＭＯＳＦＥＴ（Ｐｏｗｅｒ−Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と当該Ｐ−ＭＯＳＦＥＴに並列接続された寄生ダイオードとにより構成可能である。更に、前述した第１の直列回路及び第２の直列回路のそれぞれの中点を結ぶように、スナバーコンデンサ４が接続されている。前述した第１の直列回路においては、半導体スイッチ１Ａのドレイン電極Ｄａと半導体スイッチ１Ｂのドレイン電極Ｄｂとが接続されている。前述した第２の直列回路においては、半導体スイッチ１Ｃのソース電極Ｓｃと半導体スイッチ１Ｄのソース電極Ｓｄとが接続されている。また、電流端子７には、半導体スイッチ１Ａのソース電極Ｓａと、半導体スイッチ１Ｃのドレイン電極Ｄｃとがそれぞれ接続されている。更に、電流端子８には、半導体スイッチ１Ｂのソース電極Ｓｂと、半導体スイッチ１Ｄのドレイン電極Ｄｄとがそれぞれ接続されている。この電流順逆両方向スイッチにおいては、それぞれの半導体スイッチ１Ａ〜１Ｄのゲート電極Ｇａ〜Ｇｄに制御回路（不図示。以下同様）からゲート制御信号が印加され、半導体スイッチ１Ａ〜１Ｄは、当該ゲート電極Ｇａ〜Ｇｄに印加されたゲート制御信号に応じてオンオフの動作を行う。

図８に示す電流順逆両方向スイッチを用いて順方向及び逆方向に電流をオンオフする動作について説明する。

先ず、電流端子７から電流端子８に向かって順方向に電流を流す場合には、制御回路は、半導体スイッチ１Ｂのゲート電極Ｇｂと半導体スイッチ１Ｃのゲート電極Ｇｃとにゲート制御信号を送出し、当該半導体スイッチ１Ｂと半導体スイッチ１Ｃとを共に駆動（オン）させる。このとき、制御回路は、半導体スイッチ１Ａのゲート電極Ｇａと半導体スイッチ１Ｄのゲート電極Ｇｄとに対してゲート制御信号を送出しない。しかし、半導体スイッチ１Ａ及び半導体スイッチ１Ｄのそれぞれの寄生ダイオードにより、電流がそれぞれの寄生ダイオードの順方向に流れるため、当該電流は半導体スイッチ１Ａと半導体スイッチ１Ｄとを流れる。これにより、電流素子７から電流素子８の方向に電流が流れる。

反対に、電流端子８から電流端子７に向かって逆方向に電流を流す場合には、制御回路は、半導体スイッチ１Ａのゲート電極Ｇａと半導体スイッチ１Ｄのゲート電極Ｇｄとにゲート制御信号を送出し、当該半導体スイッチ１Ａと半導体スイッチ１Ｄとを共にオンさせる。このとき、制御回路は、半導体スイッチ１Ｂのゲート電極Ｇｂと半導体スイッチ１Ｃのゲート電極Ｇｃとに対してゲート制御信号を送出しない。しかし、半導体スイッチ１Ｂ及び半導体スイッチ１Ｄのそれぞれの寄生ダイオードにより、電流がそれぞれの寄生ダイオードの順方向に流れるため、当該電流は半導体スイッチ１Ｂと半導体スイッチ１Ｃとを流れる。これにより、電流端子８から電流端子７の方向に電流が流れる。

このように、電流順逆両方向スイッチによれば、対角線上に位置する半導体スイッチ１Ａ，１Ｄのペアと、半導体スイッチ１Ｂ，１Ｃのペアとを交互に駆動させることにより、電流端子７と電流端子８との間を順方向及び逆方向の順逆両方向に電流を流すことができる。

なお、前述した電流順逆両方向スイッチの電流端子７と電流端子８との間の電流を切る場合には、制御回路は、既にゲート制御信号が印加されていた各半導体スイッチ１Ａ〜１Ｄのうち対角線上に位置する半導体スイッチの各ゲート電極に対してゲート制御信号の印加を停止することにより、駆動していた半導体スイッチを非駆動（オフ）させる。これにより、当該オン時に流れていた電流はスナバーコンデンサ４に転流し、当該電流がゼロになるまで当該スナバーコンデンサ４は充電される。スナバーコンデンサ４に流れる電流がゼロになるところまで当該スナバーコンデンサ４の両端間電圧は上昇し、半導体スイッチの寄生ダイオードにより電流順逆両方向スイッチの電流は自動的に遮断されて電流は流れなくなる。次回、電流順逆両方向スイッチに電流を流す際、例えば半導体スイッチ１Ａのゲート電極Ｇａと半導体スイッチ１Ｄのゲート電極Ｇｄとにゲート制御信号が制御回路によりそれぞれ印加されると、スナバーコンデンサ４に充電されていた電荷が半導体スイッチ１Ａ及び半導体スイッチ１Ｄを介して放電されることにより、当該スナバーコンデンサ４に充電されていたエネルギーが負荷側に供給される。

また、特許文献１に開示されている電流順逆両方向スイッチが用いられた電力変換装置の一例として、特許文献２がある。特許文献２には、単相フルブリッジ構成の４つの逆導通型半導体スイッチ（電流順逆両方向スイッチ）の直流端子にコンデンサを接続し、直流インダクタを介して二次電池を接続し、交流電源側とは交流インダクタで結合して電源電圧位相に同期して対角線上に位置するペアの逆導通型半導体スイッチを交互にオンオフさせて、当該交流インダクタとコンデンサとで定まる共振周波数よりも低い周波数の交流電源が接続された交流／直流変換装置が開示されている。特許文献２の交流／直流変換装置によれば、従来のＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンバータに比べて大きな交流インダクタが必要にはなるが、原則的に交流電源の１周期に１回の逆導通型半導体スイッチのオンオフを行うことにより、電流波形において高調波が非常に少なくなると共に、当該逆導通型半導体スイッチのオンオフ回数の減少によりスイッチング損失の大幅な低減を図ることができる。

特開２００８−１９３８１７号公報 特開平１１−２０２１０９号公報

しかしながら、前述した特許文献２のような交流／直流電力変換装置では、制御回路は、交流電源の電圧位相に同期して、逆導通半導体スイッチのうち対角線上に位置するペアの２つの逆導通型半導体スイッチを同時にオンオフさせ、且つ当該対角線上に位置する２組のペアが同時にオンすることのないようにゲート制御信号を送出し、更に、交流電力を直流電力への変換及び直流電力から交流電力への変換を当該ゲート制御信号の位相に応じて切り替えていた。このため、制御回路は交流電源の電圧位相を監視する必要がある等、制御回路における制御動作が複雑になるという課題があった。このため、より簡易な制御動作によって所望電力を出力することができる電力変換装置が待望されている。特に、電力変換装置の中でも、例えば一次側に直流電源、二次側に蓄電池等がそれぞれ接続された場合に当該二次側に供給するための直流電力、更に、一次側に蓄電池等、二次側に直流電源がそれぞれ接続された場合に当該一次側に供給するための直流電力を双方向に電力変換可能な双方向ＤＣ／ＤＣコンバータにおいては、安定的な電源供給という観点で、より簡易な制御動作によって所望の直流電力を双方向に出力することが求められる。

そこで、本発明は、前述した従来の事情に鑑みてなされたもので、一次側に設けられた電流順逆両方向スイッチと二次側に設けられた電流順逆両方向スイッチとの各々のスイッチング周波数であるオンデューティ比を同期的に調整するという非常に簡易な制御動作によって、一次側に直流電源又は負荷を、更に、二次側に負荷又は直流電源をそれぞれ接続した場合に当該一次側と二次側との間で所望の直流電力を双方向に出力する双方向ＤＣ／ＤＣコンバータを提供することを目的とする。

前述した目的を達成するために、本発明の双方向ＤＣ／ＤＣコンバータは、第１の直流電源又は第１の負荷と、第２の負荷又は第２の直流電源との間で相互に直流変換機能を有する双方向ＤＣ／ＤＣコンバータであって、第１の直流電源又は第１の負荷を含む一次側回路と、第２の負荷又は第２の直流電源を含む二次側回路と、一次側回路により出力された電圧を変圧して二次側回路に供給するトランスとを備え、一次側回路は、４個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の端子間に接続されたコンデンサと、各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第１の制御回路とを有する第１の電流順逆両方向スイッチと、一端が第１の直流電源又は第１の負荷に接続され、他端がブリッジ回路の端子に接続された第１のインダクタとを備え、二次側回路は、４個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の端子間に接続されたコンデンサと、各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第２の制御回路とを有する第２の電流順逆両方向スイッチと、一端が第２の直流電源又は第２の負荷に接続され、他端がブリッジ回路の端子に接続された第２のインダクタとを備えることを特徴とする。

また、本発明の双方向ＤＣ／ＤＣコンバータにおいては、一次側回路のコンデンサの静電容量と第１のインダクタのインダクタンスとにより定まる共振周波数、及び、二次側回路のコンデンサの静電容量と第２のインダクタのインダクタンスとにより定まる共振周波数が、それぞれ８個の半導体スイッチのスイッチング周波数よりも高いことを特徴とする。

また、本発明の双方向ＤＣ／ＤＣコンバータにおいては、一次側回路及び二次側回路の各々の半導体スイッチのうちそれぞれ対角線上に位置する半導体スイッチは、第１の制御回路及び第２の制御回路によりそれぞれ出力された制御信号に応じて同期的な動作することを特徴とする。

また、本発明の双方向ＤＣ／ＤＣコンバータにおいては、第１の制御回路及び第２の制御回路によりそれぞれ出力された制御信号に応じて、一次側回路から二次側回路への電力供給又は二次側回路から一次側回路への電力供給を切り替えることを特徴とする。

本発明に係る双方向ＤＣ／ＤＣコンバータによれば、一次側に設けられた電流順逆両方向スイッチと二次側に設けられた電流順逆両方向スイッチとの各々のスイッチング周波数であるオンデューティ比を同期的に調整するという非常に簡易な制御動作によって、一次側に直流電源又は負荷を、更に、二次側に負荷又は直流電源をそれぞれ接続した場合に当該一次側と二次側との間で所望の直流電力を双方向に出力することができる。

第１の実施形態の双方向ＤＣ／ＤＣコンバータの回路構成を示す回路図 各々の半導体スイッチのゲート電極に印加されるゲート制御信号の時間変化の一例を示す説明図、（ａ）ゲート電極Ｇａ、ゲート電極Ｇｂ、ゲート電極Ｇｃ、ゲート電極Ｇｄにそれぞれ印加されるゲート制御信号の時間変化を示す説明図、（ｂ）ゲート電極Ｇｅ、ゲート電極Ｇｆ、ゲート電極Ｇｇ、ゲート電極Ｇｈにそれぞれ印加されるゲート制御信号の時間変化の一例を示す説明図 シミュレーション条件１に対するシミュレーション結果１の一例を示す説明図、（ａ）半導体スイッチＱａのドレイン電流Ｉｄａ、ドレイン電圧Ｖｄａ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｂ）半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｃ）半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号、及び、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号の時間変化の一例を示す説明図 シミュレーション条件２に対するシミュレーション結果２の一例を示す説明図、（ａ）半導体スイッチＱａのドレイン電流Ｉｄａ、ドレイン電圧Ｖｄａ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｂ）半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｃ）半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号、及び、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号の時間変化の一例を示す説明図 シミュレーション条件３に対するシミュレーション結果３の一例を示す説明図、（ａ）半導体スイッチＱａのドレイン電流Ｉｄａ、ドレイン電圧Ｖｄａ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｂ）半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｃ）半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号、及び、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号の時間変化の一例を示す説明図 シミュレーション条件４に対するシミュレーション結果４の一例を示す説明図、（ａ）半導体スイッチＱａのドレイン電流Ｉｄａ、ドレイン電圧Ｖｄａ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｂ）半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｃ）半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号、及び、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号の時間変化の一例を示す説明図 シミュレーション条件５に対するシミュレーション結果５の一例を示す説明図、（ａ）半導体スイッチＱａのドレイン電流Ｉｄａ、ドレイン電圧Ｖｄａ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｂ）半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、電流Ｉａ、電流Ｉｂの時間変化の一例を示す説明図、（ｃ）半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号、及び、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号の時間変化の一例を示す説明図 従来の電流順逆両方向スイッチの回路構成を示す説明図

以下、本発明の各実施形態について、図面を参照して説明する。

（第１の実施形態）
１．第１の実施形態の双方向ＤＣ／ＤＣコンバータの回路構成に関する説明
図１は、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１の回路構成を示す回路図である。図２は、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１における各々の半導体スイッチＱａ〜Ｑｈのゲート電極Ｇａ〜Ｇｈに印加されるゲート制御信号の時間変化を示す説明図である。図２（ａ）は、ゲート電極Ｇａ、ゲート電極Ｇｂ、ゲート電極Ｇｃ、ゲート電極Ｇｄにそれぞれ印加されるゲート制御信号の時間変化を示す説明図である。図２（ｂ）は、ゲート電極Ｇｅ、ゲート電極Ｇｆ、ゲート電極Ｇｇ、ゲート電極Ｇｈにそれぞれ印加されるゲート制御信号の時間変化を示す説明図である。なお、図２（ａ）及び（ｂ）におけるゲート制御信号のオンデューティ比は、各々の半導体スイッチＱａ〜Ｑｈのデッドタイムを考慮して１周期に対する４９％であるとする。

図１において、双方向ＤＣ／ＤＣコンバータ１１は、一次側回路１２と、トランス１３と、二次側回路１４とを備える。以下、双方向ＤＣ／ＤＣコンバータ１１を構成する各部１２〜１４について説明し、一次側回路１２の端子Ｔａと端子Ｔｂとの間には蓄電池等を含む第１の直流電源Ｖａが接続され、二次側回路１４には蓄電池等を含む第２の直流電源Ｖｂが接続される。

一次側回路１２には、直流端子Ｔ１と直流端子Ｔ２との間に、前述した特許文献２に記載されている電流順逆両方向スイッチＳＷ１が直列接続されている。この電流順逆両方向スイッチＳＷ１においては、直流端子Ｔ１と直流端子Ｔ２との間に、半導体スイッチＱａと半導体スイッチＱｂとの直列回路、半導体スイッチＱｃと半導体スイッチＱｄとの直列回路、及び、コンデンサＣ１がそれぞれ並列接続されている。半導体スイッチＱａ〜Ｑｄは、例えば、Ｐ−ＭＯＳＦＥＴ（Ｐ−Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と当該Ｐ−ＭＯＳＦＥＴに並列接続された寄生ダイオードとにより構成可能である。また、半導体スイッチＱａ〜Ｑｄは、Ｐ−ＭＯＳＦＥＴと寄生ダイオードとの構成の他に、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）により構成可能である。

半導体スイッチＱａと半導体スイッチＱｂとの直列回路においては、半導体スイッチＱａのソース電極Ｓａと半導体スイッチＱｂのドレイン電極Ｄｂとが接続されている。また、半導体スイッチＱｃと半導体スイッチＱｄとの直列回路においては、半導体スイッチＱｃのソース電極Ｓｃと半導体スイッチＱｄのドレイン電極Ｄｄとが接続されている。また、直流端子Ｔ１には、半導体スイッチＱａのドレイン電極Ｄａと、半導体スイッチＱｃのドレイン電極Ｄｃとがそれぞれ接続されている。更に、直流端子Ｔ２には、半導体スイッチＱｂのソース電極Ｓｂと、半導体スイッチＱｄのソース電極Ｓｄとがそれぞれ接続され、所謂フルブリッジ回路が構成されている。

また、この電流順逆両方向スイッチＳＷ１においては、図２（ａ）に示すように、各々の半導体スイッチＱａ〜Ｑｄのゲート電極Ｇａ〜Ｇｄに、制御回路１５ａによりゲート制御信号が印加される。これにより、半導体スイッチＱａ〜Ｑｄは、当該ゲート電極Ｇａ〜Ｇｄに印加されたゲート制御信号に応じてオンオフの動作を行う。図２（ａ）及び（ｂ）は、各々の半導体スイッチＱａ〜Ｑｈのゲート電極Ｇａ〜Ｇｈに１０［μｓｅｃ］ごとにゲート制御信号を与えたときの時間変化の一例を示す。

電流順逆両方向スイッチＳＷ１においては、制御回路１５ａは、対角線上に位置する半導体スイッチＱａのゲート電極Ｇａと半導体スイッチＱｄのゲート電極Ｇｄとに対してそれぞれの位相が同期するゲート制御信号を与え、対角線上に位置する半導体スイッチＱｂのゲート電極Ｇｂと半導体スイッチＱｃのゲート電極Ｇｃとに対してそれぞれの位相が同期するゲート制御信号を与える。また、各々の半導体スイッチＱａ〜Ｑｄのゲート電極Ｇａ〜Ｇｄに与えられるゲート制御信号のオンデューティ比は、当該ゲート電極Ｇａ〜Ｇｄの短絡を防止するために、１周期のうち最大で５０％（現実的にはデッドタイムを考慮して例えば４９％程度）である。また、制御回路１５ａは、半導体スイッチＱａのゲート電極Ｇａと半導体スイッチＱｂのゲート電極Ｇｂとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。同様に、制御回路１５ａは、半導体スイッチＱｃのゲート電極Ｇｃと半導体スイッチＱｄのゲート電極Ｇｄとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。コンデンサＣ１の両端間電圧があるときに短絡するためである。

また、コンデンサＣ１は、前述した特許文献１に記載されている電流順逆両方向スイッチにおけるスナバーコンデンサとして機能すると共に、二次側回路１４の端子Ｔｃと端子Ｔｄとの間に第２の直流電源Ｖｂが接続された場合には、トランス１３を介して一次側回路１２に誘起された交流電圧を直流電圧に平滑する平滑コンデンサとしても機能する。

また、端子Ｔａと端子Ｔｂとの間には、第１の直流電源Ｖａと抵抗Ｒ１とが直列接続されている。この抵抗Ｒ１は、第１の直流電源Ｖａの内部抵抗として設けられた低抵抗である。

また、端子Ｔａと直流端子Ｔ１との間には第１のインダクタＬ１が直列接続され、第１の直流電源Ｖａから第１のインダクタＬ１に向かって電流Ｉａが流れる。なお、以下、図１に示すように、第１の直流電源Ｖａから第１のインダクタＬ１に向かって流れる電流Ｉａの向きが当該電流Ｉａの正の向きであるとして説明する。

更に、半導体スイッチＱａのソース電極Ｓａと半導体スイッチＱｂのドレイン電極Ｄｂとの接続ノードである端子Ｔ３と、半導体スイッチＱｃのソース電極Ｓｃと半導体スイッチＱｄのドレイン電極Ｄｄとの接続ノードである端子Ｔ４との間には、トランス１３の一次側インダクタ１３ａが接続されている。

また、一次側回路１２において、コンデンサＣ１とトランス１３の一次側励磁インダクタ１３ａとで定まる共振周波数は、半導体スイッチＱａ〜Ｑｄのスイッチング周波数よりも高くなるように、コンデンサＣ１の静電容量とトランス１３の一次側励磁インダクタ１３ａのインダクタンスがそれぞれ設定される。これにより、コンデンサＣ１は毎回、放電の後、当該コンデンサＣ１の両端間電圧が略ゼロになる期間が生じ、ゼロ電圧・ゼロ電流でのソフトスイッチングを実現することができると共に、双方向ＤＣ／ＤＣコンバータ１１の動作において半導体スイッチＱａ〜Ｑｄのスイッチングにおける損失を低減することができる。

二次側回路１４には、直流端子Ｔ５と直流端子Ｔ６との間に、前述した特許文献２に記載されている電流順逆両方向スイッチＳＷ２が直列接続されている。この電流順逆両方向スイッチＳＷ２においては、直流端子Ｔ５と直流端子Ｔ６との間に、半導体スイッチＱｅと半導体スイッチＱｆとの直列回路、半導体スイッチＱｇと半導体スイッチＱｈとの直列回路、及び、コンデンサＣ２がそれぞれ並列接続されている。半導体スイッチＱｅ〜Ｑｈは、同様に例えば、Ｐ−ＭＯＳＦＥＴ（Ｐ−Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と当該Ｐ−ＭＯＳＦＥＴに並列接続された寄生ダイオードとにより構成可能である。また、半導体スイッチＱｅ〜Ｑｈは、Ｐ−ＭＯＳＦＥＴと寄生ダイオードとの構成の他に、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）により構成可能である。

半導体スイッチＱｅと半導体スイッチＱｆとの直列回路においては、半導体スイッチＱｅのソース電極Ｓｅと半導体スイッチＱｆのドレイン電極Ｄｆとが接続されている。また、半導体スイッチＱｇと半導体スイッチＱｈとの直列回路においては、半導体スイッチＱｇのソース電極Ｓｇと半導体スイッチＱｈのドレイン電極Ｄｈとが接続されている。また、直流端子Ｔ５には、半導体スイッチＱｅのドレイン電極Ｄｅと、半導体スイッチＱｇのドレイン電極Ｄｇとがそれぞれ接続されている。更に、直流端子Ｔ６には、半導体スイッチＱｆのソース電極Ｓｆと、半導体スイッチＱｈのソース電極Ｓｈとがそれぞれ接続され、所謂フルブリッジ回路が構成されている。

また、この電流順逆両方向スイッチＳＷ２においては、図２（ｂ）に示すように、各々の半導体スイッチＱｅ〜Ｑｈのゲート電極Ｇｅ〜Ｇｈに、制御回路１５ｂからゲート制御信号が印加される。これにより、半導体スイッチＱｅ〜Ｑｈは、当該ゲート電極Ｇｅ〜Ｇｈに印加されたゲート制御信号に応じてオンオフの動作を行う。図２（ａ）及び（ｂ）は、各々の半導体スイッチＱａ〜Ｑｈのゲート電極Ｇａ〜Ｇｈに１０［μｓｅｃ］ごとにゲート制御信号を与えたときの時間変化の一例を示す。

電流順逆両方向スイッチＳＷ２においては、制御回路１５ｂは、対角線上に位置する半導体スイッチＱｆのゲート電極Ｇｆと半導体スイッチＱｇのゲート電極Ｇｇとに対してそれぞれの位相が同期するゲート制御信号を与え、対角線上に位置する半導体スイッチＱｅのゲート電極Ｇｅと半導体スイッチＱｈのゲート電極Ｇｈとに対してそれぞれの位相が同期するゲート制御信号を与える。また、各々の半導体スイッチＱｅ〜Ｑｈのゲート電極Ｇｅ〜Ｇｈに与えられるゲート制御信号のオンデューティ比は、当該ゲート電極Ｇｅ〜Ｇｈの短絡を防止するために、１周期のうち最大で５０％（現実的にはデッドタイムを考慮して例えば４９％程度）である。また、制御回路１５ｂは、半導体スイッチＱｅのゲート電極Ｇｅと半導体スイッチＱｆのゲート電極Ｇｆとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。同様に、制御回路１５ｂは、半導体スイッチＱｇのゲート電極Ｇｇと半導体スイッチＱｈのゲート電極Ｇｈとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。コンデンサＣ２の両端間電圧があるときに短絡するためである。

また、コンデンサＣ２は、前述した特許文献１に記載されている電流順逆両方向スイッチにおけるスナバーコンデンサとして機能すると共に、一次側回路１２の端子Ｔａと端子Ｔｂとの間に第１の直流電源Ｖａが接続された場合には、トランス１３を介して二次側回路１４に誘起された交流電圧を直流電圧に平滑する平滑コンデンサとしても機能する。

また、端子Ｔｃと端子Ｔｄとの間には、第２の直流電源Ｖｂと抵抗Ｒ２とが直列接続されている。この抵抗Ｒ２は、第２の直流電源Ｖｂの内部抵抗として設けられた低抵抗である。

また、端子Ｔｃと直流端子Ｔ５との間には第２のインダクタＬ２が直列接続され、第２の直流電源Ｖｂから第２のインダクタＬ２に向かって電流Ｉｂが流れる。なお、以下、図１に示すように、第２の直流電源Ｖｂから第２のインダクタＬ２に向かって流れる電流Ｉｂの向きが当該電流Ｉｂの正の向きであるとして説明する。

更に、半導体スイッチＱｅのソース電極Ｓｅと半導体スイッチＱｆのドレイン電極Ｄｆとの接続ノードである端子Ｔ７と、半導体スイッチＱｇのソース電極Ｓｇと半導体スイッチＱｈのドレイン電極Ｄｈとの接続ノードである端子Ｔ８との間には、トランス１３の二次側インダクタ１３ｂが接続されている。

また、二次側回路１４において、コンデンサＣ２とトランス１３の二次側励磁インダクタ１３ｂとで定まる共振周波数は、半導体スイッチＱｅ〜Ｑｈのスイッチング周波数よりも高くなるように、コンデンサＣ２の静電容量とトランス１３の二次側励磁インダクタ１３ｂのインダクタンスがそれぞれ設定される。これにより、コンデンサＣ２は毎回、放電の後、当該コンデンサＣ２の両端間電圧が略ゼロになる期間が生じ、ゼロ電圧・ゼロ電流でのソフトスイッチングを実現することができると共に、双方向ＤＣ／ＤＣコンバータ１１の動作において半導体スイッチＱｅ〜Ｑｈのスイッチングにおける損失を低減することができる。

また、図２に示すように、制御回路１５ａと制御回路１５ｂとは、それぞれ半導体スイッチＱａのゲート電極Ｇａ、半導体スイッチＱｄのゲート電極Ｇｄ、半導体スイッチＱｆのゲート電極Ｇｆ、及び半導体スイッチＱｇのゲート電極Ｇｇにそれぞれの位相が同期するゲート制御信号を与える。更に、制御回路１５ａと制御回路１５ｂとは、それぞれ半導体スイッチＱｂのゲート電極Ｇｂ、半導体スイッチＱｃのゲート電極Ｇｃ、半導体スイッチＱｅのゲート電極Ｇｅ、及び半導体スイッチＱｈのゲート電極Ｇｈにそれぞれの位相が同期するゲート制御信号を与える。

双方向ＤＣ／ＤＣコンバータ１１においては、制御回路１５ａは前述した１周期に対するオンデューティ比に応じてゲート電極Ｇｂ，Ｇｃへのゲート制御信号を与えて半導体スイッチＱｂと半導体スイッチＱｃとをオンさせる。更に、この制御回路１５ａによるゲート電極Ｇｂ，Ｇｃへのゲート制御信号の印加に同期して、制御回路１５ｂは前述した１周期に対するオンデューティ比に応じてゲート電極Ｇｅ，Ｇｈにそれぞれゲート制御信号を与えて半導体スイッチＱｅと半導体スイッチＧｈとをオンさせる。

更に、制御回路１５ａは前述した１周期に対するオンデューティ比に応じてゲート電極Ｇｂ，Ｇｃへのゲート制御信号の印加を停止した直後に、同様に１周期に対するオンデューティ比に応じてゲート電極Ｇａ，Ｇｄへのゲート制御信号を与えて半導体スイッチＱａと半導体スイッチＱｄとをオンさせる。更に、この制御回路１５ａによるゲート電極Ｇａ，Ｇｄへのゲート制御信号の印加に同期して、制御回路１５ｂは前述した１周期に対するオンデューティ比に応じてゲート電極Ｇｅ，Ｇｈへのゲート制御信号の印加を停止した直後に、同様に１周期に対するオンデューティ比に応じてゲート電極Ｇｆ，Ｇｇへのゲート制御信号を与えて半導体スイッチＱｆと半導体スイッチＱｇとをオンさせる。図２に示すように、制御回路１５ａと制御回路１５ｂは、これらの動作を繰り返す。

このため、トランス１３の一次側インダクタ１３ａには交流電流が流れることになり、一次側インダクタ１３ａと二次側インダクタ１３ｂとで定まる変圧比に応じてトランス１３で変圧された誘起電圧が二次側回路１４に印加される。

更に、第１の双方向ＤＣ／ＤＣコンバータ１１では、制御回路１５ａと制御回路１５ｂとによりそれぞれ出力されたゲート制御信号のオンデューティ比に応じて、一次側回路１２から二次側回路１４への電力供給又は二次側回路１４から一次側回路１２への電力供給を適宜切り替えることができる。例えば、一次側回路１２の制御回路１５ａの各々の半導体スイッチＱａ〜Ｑｄのゲート電極Ｇａ〜Ｇｄに与えるゲート制御信号のオンデューティ比が、二次側回路１４の制御回路１５ｂの各々の半導体スイッチＱｅ〜Ｑｈのゲート電極Ｇｅ〜Ｇｈに与えるゲート制御信号のオンデューティ比よりも大きい場合、双方向ＤＣ／ＤＣコンバータ１１は、一次側回路１２から二次側回路１４へ電力供給を行う。一方、一次側回路１２の制御回路１５ａの各々の半導体スイッチＱａ〜Ｑｄのゲート電極Ｇａ〜Ｇｄに与えるゲート制御信号のオンデューティ比が、二次側回路１４の制御回路１５ｂの各々の半導体スイッチＱｅ〜Ｑｈのゲート電極Ｇｅ〜Ｇｈに与えるゲート制御信号のオンデューティ比よりも小さい場合、双方向ＤＣ／ＤＣコンバータ１１は、二次側回路１４から一次側回路１２への電力供給を行う。

２．双方向ＤＣ／ＤＣコンバータ１１の動作シミュレーション（トランス１３による降圧比が１：１）に関する説明
図３〜図５は、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１の動作シミュレーション条件１〜３に対する動作シミュレーション結果１〜３をそれぞれ示す説明図である。

先ず、動作シミュレーション条件１に対する動作シミュレーション結果１について説明する。図３に示す動作シミュレーション条件１は、次の内容である。図３は、動作シミュレーション条件１に対する動作シミュレーション結果１の一例を示す説明図である。同図（ａ）は、半導体スイッチＱａのドレイン電流Ｉｄａ、半導体スイッチＱａのドレイン電圧Ｖｄａ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｂ）は、半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｃ）は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号との時間変化の一例を示す説明図である。

（１）一次側回路１２には第１の直流電源Ｖａが接続され、二次側回路１４には第２の直流電源Ｖｂが接続される。
（２）第１の直流電源Ｖａの電圧：３８０［Ｖ］
（３）第２の直流電源Ｖｂの電圧：３８０［Ｖ］
（４）半導体スイッチＱａ〜Ｑｄのオンデューティ比：１周期の４９％（オフデューティ比は１周期の５１％）
（５）半導体スイッチＱｅ〜Ｑｈのオンデューティ比：１周期の４９％（オフデューティ比は１周期の５１％）
（６）トランス１３の降圧比：一次側回路１２と二次側回路１４とで１対１の関係を有する。

図３（ａ），（ｂ），（ｃ）の横軸は、それぞれ時間［ｍｓｅｃ］を示す（２．５μｓｅｃ／１ｄｉｖ）。図３（ａ）の第１の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する同半導体スイッチＱａのドレイン電流Ｉｄａ［Ａ］を示す。図３（ａ）の第２の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する半導体スイッチＱａのドレイン電圧Ｖｄａ［Ｖ］を示す。図３（ｂ）の第１の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する同半導体スイッチＱｅのドレイン電流Ｉｄｅ［Ａ］を示す。図３（ｂ）の第２の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する半導体スイッチＱｅのドレイン電圧Ｖｄｅ［Ｖ］を示す。

図３（ｃ）に示すように、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号とは、それぞれのオンデューティ比が同一であるため単にそれぞれのゲート制御信号の位相が反転するように制御回路１５ａ及び制御回路１５ｂによりそれぞれ出力される。即ち、半導体スイッチＱａがオンしている間には半導体スイッチＱｅはオフし、半導体スイッチＱｅがオンしている間には半導体スイッチＱａはオフする。図３（ｃ）では８個の半導体スイッチＱａ〜Ｑｈのうち電流順逆両方向スイッチＳＷ１及び電流順逆両方向スイッチＳＷ２からそれぞれ代表的に半導体スイッチＱａ及び半導体スイッチＱｅについて示した。しかし、他の半導体スイッチＱａ〜Ｑｈに関するゲート制御信号は、オンデューティ比が４９％である場合には図２に示されている。

図３（ａ）及び（ｂ）に示すように、電流Ｉａ及び電流Ｉｂはほぼゼロである。このため、動作シミュレーション条件１、即ち、半導体スイッチＱａ〜Ｑｄのオンデューティ比と半導体スイッチＱｅ〜Ｑｈのオンデューティ比とが略同一で４９％である場合においては双方向ＤＣ／ＤＣコンバータ１１には電流Ｉａ及び電流Ｉｂが流れないことが示される。また、図３（ａ）及び（ｂ）に示すように、半導体スイッチＱａのドレイン電流Ｉｄａの波形及び半導体スイッチＱａのドレイン電圧Ｖｄａの波形、並びに、半導体スイッチＱｅのドレイン電流Ｉｄｅの波形及び半導体スイッチＱｅのドレイン電圧Ｖｄｅの波形はそれぞれ重複しない。このため、双方向ＤＣ／ＤＣコンバータ１１においては、半導体スイッチＱａ及び半導体スイッチＱｅのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチＱｂ〜Ｑｄ，Ｑｆ〜Ｑｈについてもスイッチング損失が低減できている。

次に、動作シミュレーション条件２に対する動作シミュレーション結果２について説明する。図４に示す動作シミュレーション条件２は、次の内容である。図４は、動作シミュレーション条件２に対する動作シミュレーション結果２の一例を示す説明図である。同図（ａ）は、半導体スイッチＱａのドレイン電流Ｉｄａ、半導体スイッチＱａのドレイン電圧Ｖｄａ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｂ）は、半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｃ）は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号との時間変化の一例を示す説明図である。

（１）一次側回路１２には第１の直流電源Ｖａが接続され、二次側回路１４には第２の直流電源Ｖｂが接続される。
（２）第１の直流電源Ｖａの電圧：３８０［Ｖ］
（３）第２の直流電源Ｖｂの電圧：３８０［Ｖ］
（４）半導体スイッチＱａ〜Ｑｄのオンデューティ比：１周期の４０％（オフデューティ比は１周期の６０％）
（５）半導体スイッチＱｅ〜Ｑｈのオンデューティ比：１周期の４９％（オフデューティ比は１周期の５１％）
（６）トランス１３の降圧比：一次側回路１２と二次側回路１４とで１対１の関係を有する。

図４（ａ），（ｂ），（ｃ）の横軸は、それぞれ時間［ｍｓｅｃ］を示す（２．５μｓｅｃ／１ｄｉｖ）。図４（ａ）の第１の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する同半導体スイッチＱａのドレイン電流Ｉｄａ［Ａ］を示す。図４（ａ）の第２の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する半導体スイッチＱａのドレイン電圧Ｖｄａ［Ｖ］を示す。図４（ｂ）の第１の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する同半導体スイッチＱｅのドレイン電流Ｉｄｅ［Ａ］を示す。図４（ｂ）の第２の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する半導体スイッチＱｅのドレイン電圧Ｖｄｅ［Ｖ］を示す。

図４（ｃ）に示すように、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号とは、それぞれのゲート制御信号のオンデューティ比が異なる。具体的には、動作シミュレーション条件２の（４）にて説明したように半導体スイッチＱａ〜Ｑｄのオンデューティ比は１周期の４０％であり、同条件２の（５）にて説明したように半導体スイッチＱｅ〜Ｑｈのオンデューティ比は１周期の４９％である。なお、動作シミュレーション条件１と同様に、図４（ｃ）では８個の半導体スイッチＱａ〜Ｑｈのうち電流順逆両方向スイッチＳＷ１及び電流順逆両方向スイッチＳＷ２からそれぞれ代表的に半導体スイッチＱａ及び半導体スイッチＱｅについて示した。

図４（ａ）及び（ｂ）に示すように、動作シミュレーション条件２に対する動作シミュレーション結果２として、電流Ｉａはマイナスの値に推移し、電流Ｉｂはプラスの値に推移した。これにより、動作シミュレーション条件２に対する動作シミュレーション結果２として、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１は、ゲート制御信号のオンデューティ比の大きいスイッチングが行われた二次側回路１４（第２の直流電源Ｖｂ）からオンデューティ比の小さいスイッチングが行われた一次側回路１２（第１の直流電源Ｖａ）に対して電力変換された電力を供給していることが示される。また、図４（ａ）及び（ｂ）に示すように、半導体スイッチＱａのドレイン電流Ｉｄａの波形及び半導体スイッチＱａのドレイン電圧Ｖｄａの波形、並びに、半導体スイッチＱｅのドレイン電流Ｉｄｅの波形及び半導体スイッチＱｅのドレイン電圧Ｖｄｅの波形はそれぞれ重複しない。このため、双方向ＤＣ／ＤＣコンバータ１１においては、半導体スイッチＱａ及び半導体スイッチＱｅのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチＱｂ〜Ｑｄ，Ｑｆ〜Ｑｈについてもスイッチング損失が低減できている。

次に、動作シミュレーション条件３に対する動作シミュレーション結果３について説明する。図５に示す動作シミュレーション条件３は、次の内容である。図５は、動作シミュレーション条件３に対する動作シミュレーション結果３の一例を示す説明図である。同図（ａ）は、半導体スイッチＱａのドレイン電流Ｉｄａ、半導体スイッチＱａのドレイン電圧Ｖｄａ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｂ）は、半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｃ）は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号との時間変化の一例を示す説明図である。

（１）一次側回路１２には第１の直流電源Ｖａが接続され、二次側回路１４には第２の直流電源Ｖｂが接続される。
（２）第１の直流電源Ｖａの電圧：３８０［Ｖ］
（３）第２の直流電源Ｖｂの電圧：３８０［Ｖ］
（４）半導体スイッチＱａ〜Ｑｄのオンデューティ比：１周期の４９％（オフデューティ比は１周期の５１％）
（５）半導体スイッチＱｅ〜Ｑｈのオンデューティ比：１周期の４０％（オフデューティ比は１周期の６０％）
（６）トランス１３の降圧比：一次側回路１２と二次側回路１４とで１対１の関係を有する。

図５（ａ），（ｂ），（ｃ）の横軸は、それぞれ時間［ｍｓｅｃ］を示す（２．５μｓｅｃ／１ｄｉｖ）。図５（ａ）の第１の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する同半導体スイッチＱａのドレイン電流Ｉｄａ［Ａ］を示す。図５（ａ）の第２の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する半導体スイッチＱａのドレイン電圧Ｖｄａ［Ｖ］を示す。図５（ｂ）の第１の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する同半導体スイッチＱｅのドレイン電流Ｉｄｅ［Ａ］を示す。図５（ｂ）の第２の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する半導体スイッチＱｅのドレイン電圧Ｖｄｅ［Ｖ］を示す。

図５（ｃ）に示すように、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号とは、それぞれのゲート制御信号のオンデューティ比が異なる。具体的には、動作シミュレーション条件３の（４）にて説明したように半導体スイッチＱａ〜Ｑｄのオンデューティ比は１周期の４９％であり、同条件３の（５）にて説明したように半導体スイッチＱｅ〜Ｑｈのオンデューティ比は１周期の４０％である。なお、動作シミュレーション条件１と同様に、図５（ｃ）では８個の半導体スイッチＱａ〜Ｑｈのうち電流順逆両方向スイッチＳＷ１及び電流順逆両方向スイッチＳＷ２からそれぞれ代表的に半導体スイッチＱａ及び半導体スイッチＱｅについて示した。

図５（ａ）及び（ｃ）に示すように、動作シミュレーション条件３に対する動作シミュレーション結果３として、電流Ｉｂはマイナスの値に推移し、電流Ｉａはプラスの値に推移した。これにより、動作シミュレーション条件３に対する動作シミュレーション結果３として、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１は、ゲート制御信号のオンデューティ比の大きいスイッチングが行われた一次側回路１２（第１の直流電源Ｖａ）からオンデューティ比の小さいスイッチングが行われた二次側回路１４（第２の直流電源Ｖｂ）に対して電力変換された電力を供給していることが示される。また、図５（ａ）及び（ｂ）に示すように、半導体スイッチＱａのドレイン電流Ｉｄａの波形及び半導体スイッチＱａのドレイン電圧Ｖｄａの波形、並びに、半導体スイッチＱｅのドレイン電流Ｉｄｅの波形及び半導体スイッチＱｅのドレイン電圧Ｖｄｅの波形はそれぞれ重複しない。このため、双方向ＤＣ／ＤＣコンバータ１１においては、半導体スイッチＱａ及び半導体スイッチＱｅのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチＱｂ〜Ｑｄ，Ｑｆ〜Ｑｈについてもスイッチング損失が低減できている。

３．双方向ＤＣ／ＤＣコンバータ１１の動作シミュレーション（トランス１３による降圧比が１：０．２）に関する説明
図６及び図７は、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１の動作シミュレーション条件４，５に対する動作シミュレーション結果４，５を示す説明図である。

次に、動作シミュレーション条件４に対する動作シミュレーション結果４について説明する。図６に示す動作シミュレーション条件４は、次の内容である。図６は、動作シミュレーション条件４に対する動作シミュレーション結果４の一例を示す説明図である。同図（ａ）は、半導体スイッチＱａのドレイン電流Ｉｄａ、半導体スイッチＱａのドレイン電圧Ｖｄａ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｂ）は、半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｃ）は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号の時間変化の一例を示す説明図である。

（１）一次側回路１２には第１の直流電源Ｖａが接続され、二次側回路１４には第２の直流電源Ｖｂが接続される。
（２）第１の直流電源Ｖａの電圧：３８０［Ｖ］
（３）第２の直流電源Ｖｂの電圧：７６［Ｖ］
（４）半導体スイッチＱａ〜Ｑｄのオンデューティ比：１周期の４９％（オフデューティ比は１周期の５１％）
（５）半導体スイッチＱｅ〜Ｑｈのオンデューティ比：１周期の４９％（オフデューティ比は１周期の５１％）
（６）トランス１３の降圧比：一次側回路１２と二次側回路１４とで１対０．２の関係を有する。

図６（ａ），（ｂ），（ｃ）の横軸は、それぞれ時間［ｍｓｅｃ］を示す（２．５μｓｅｃ／１ｄｉｖ）。図６（ａ）の第１の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する同半導体スイッチＱａのドレイン電流Ｉｄａ［Ａ］を示す。図６（ａ）の第２の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する半導体スイッチＱａのドレイン電圧Ｖｄａ［Ｖ］を示す。図６（ｂ）の第１の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する同半導体スイッチＱｅのドレイン電流Ｉｄｅ［Ａ］を示す。図６（ｂ）の第２の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する半導体スイッチＱｅのドレイン電圧Ｖｄｅ［Ｖ］を示す。

図６（ｃ）に示すように、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号とは、それぞれのオンデューティ比が同一であるため単にそれぞれのゲート制御信号の位相が反転するように制御回路１５ａ及び制御回路１５ｂによりそれぞれ出力される。即ち、半導体スイッチＱａがオンしている間には半導体スイッチＱｅはオフし、半導体スイッチＱｅがオンしている間には半導体スイッチＱａはオフする。図６（ｃ）では８個の半導体スイッチＱａ〜Ｑｈのうち電流順逆両方向スイッチＳＷ１及び電流順逆両方向スイッチＳＷ２からそれぞれ代表的に半導体スイッチＱａ及び半導体スイッチＱｅについて示した。しかし、他の半導体スイッチＱａ〜Ｑｈに関するゲート制御信号は、オンデューティ比が４９％である場合には図２に示されている。

図６（ａ）及び（ｂ）に示すように、電流Ｉａ及び電流Ｉｂには若干の大きさの違いがあるが、これはトランス１３の降圧比による影響で違いが表れたと考えられる。このため、前述した動作シミュレーション条件１に対する動作シミュレーション結果１と同様に、動作シミュレーション条件４、即ち、半導体スイッチＱａ〜Ｑｄのオンデューティ比と半導体スイッチＱｅ〜Ｑｈのオンデューティ比とが略同一で４９％である場合においては双方向ＤＣ／ＤＣコンバータ１１には電流Ｉａ及び電流Ｉｂが流れないことが示される。また、図６（ａ）及び（ｂ）に示すように、半導体スイッチＱａのドレイン電流Ｉｄａの波形及び半導体スイッチＱａのドレイン電圧Ｖｄａの波形、並びに、半導体スイッチＱｅのドレイン電流Ｉｄｅの波形及び半導体スイッチＱｅのドレイン電圧Ｖｄｅの波形はそれぞれ重複しない。このため、双方向ＤＣ／ＤＣコンバータ１１においては、半導体スイッチＱａ及び半導体スイッチＱｅのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチＱｂ〜Ｑｄ，Ｑｆ〜Ｑｈについてもスイッチング損失が低減できている。

最後に、動作シミュレーション条件５に対する動作シミュレーション結果５について説明する。図７に示す動作シミュレーション条件５は、次の内容である。図７は、動作シミュレーション条件５に対する動作シミュレーション結果５の一例を示す説明図である。同図（ａ）は、半導体スイッチＱａのドレイン電流Ｉｄａ、半導体スイッチＱａのドレイン電圧Ｖｄａ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｂ）は、半導体スイッチＱｅのドレイン電流Ｉｄｅ、ドレイン電圧Ｖｄｅ、第１のインダクタＬ１に流れる電流Ｉａ、第２のインダクタＬ２に流れる電流Ｉｂの時間変化の一例を示す説明図である。同図（ｃ）は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号の時間変化の一例を示す説明図である。

（１）一次側回路１２には第１の直流電源Ｖａが接続され、二次側回路１４には第２の直流電源Ｖｂが接続される。
（２）第１の直流電源Ｖａの電圧：３８０［Ｖ］
（３）第２の直流電源Ｖｂの電圧：７６［Ｖ］
（４）半導体スイッチＱａ〜Ｑｄのオンデューティ比：１周期の４０％（オフデューティ比は１周期の６０％）
（５）半導体スイッチＱｅ〜Ｑｈのオンデューティ比：１周期の４９％（オフデューティ比は１周期の５１％）
（６）トランス１３の降圧比：一次側回路１２と二次側回路１４とで１対０．２の関係を有する。

図７（ａ），（ｂ），（ｃ）の横軸は、それぞれ時間［ｍｓｅｃ］を示す（２．５μｓｅｃ／１ｄｉｖ）。図７（ａ）の第１の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する同半導体スイッチＱａのドレイン電流Ｉｄａ［Ａ］を示す。図７（ａ）の第２の縦軸は、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号に対する半導体スイッチＱａのドレイン電圧Ｖｄａ［Ｖ］を示す。図７（ｂ）の第１の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する同半導体スイッチＱｅのドレイン電流Ｉｄｅ［Ａ］を示す。図７（ｅ）の第２の縦軸は、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号に対する半導体スイッチＱｅのドレイン電圧Ｖｄｅ［Ｖ］を示す。

図７（ｃ）に示すように、半導体スイッチＱａのゲート電極Ｇａに印加されたゲート制御信号と、半導体スイッチＱｅのゲート電極Ｇｅに印加されたゲート制御信号とは、それぞれのゲート制御信号のオンデューティ比が異なる。具体的には、動作シミュレーション条件５の（４）にて説明したように半導体スイッチＱａ〜Ｑｄのオンデューティ比は１周期の４０％であり、同条件５の（５）にて説明したように半導体スイッチＱｅ〜Ｑｈのオンデューティ比は１周期の４９％である。なお、動作シミュレーション条件１と同様に、図７（ｃ）では８個の半導体スイッチＱａ〜Ｑｈのうち電流順逆両方向スイッチＳＷ１及び電流順逆両方向スイッチＳＷ２からそれぞれ代表的に半導体スイッチＱａ及び半導体スイッチＱｅについて示した。

図７（ａ）及び（ｂ）に示すように、動作シミュレーション条件５に対する動作シミュレーション結果５として、電流Ｉａはマイナスの値に推移し、電流Ｉｂはプラスの値に推移した。これにより、動作シミュレーション条件５に対する動作シミュレーション結果５として、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１は、ゲート制御信号のオンデューティ比の大きいスイッチングが行われた二次側回路１４（第２の直流電源Ｖｂ）からオンデューティ比の小さいスイッチングが行われた一次側回路１２（第１の直流電源Ｖａ）に対して電力変換された電力を供給していることが示される。また、図７（ａ）及び（ｂ）に示すように、半導体スイッチＱａのドレイン電流Ｉｄａの波形及び半導体スイッチＱａのドレイン電圧Ｖｄａの波形、並びに、半導体スイッチＱｅのドレイン電流Ｉｄｅの波形及び半導体スイッチＱｅのドレイン電圧Ｖｄｅの波形はそれぞれ重複しない。このため、双方向ＤＣ／ＤＣコンバータ１１においては、半導体スイッチＱａ及び半導体スイッチＱｅのスイッチング損失が低減できていることが示される。他の半導体スイッチＱｂ〜Ｑｄ，Ｑｆ〜Ｑｈについても同様にスイッチング損失が低減できている。

以上説明したように、第１の実施形態の双方向ＤＣ／ＤＣコンバータ１１によれば、一次側に設けられた電流順逆両方向スイッチと二次側に設けられた電流順逆両方向スイッチとにそれぞれ設けられた半導体スイッチＱａ〜Ｑｈのうち、各対角線上に位置する半導体スイッチのペアを交互にオンオフすると共に、当該半導体スイッチのスイッチング周波数であるオンデューティ比を同期的な調整するという非常に簡易な制御動作によって、一次側に直流電源又は負荷を、更に、二次側に負荷又は直流電源をそれぞれ接続した場合に当該一次側と二次側との間で所望の直流電力を双方向に出力することができる。

以上、添付図面を参照しながら各種の実施形態について説明したが、本発明の双方向ＤＣ/ＤＣコンバータ１１はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然にこの発明の技術的範囲に属するものと了解される。

１１ 双方向ＤＣ／ＤＣコンバータ
１２ 一次側回路
１３ トランス
１３ａ 一次側インダクタ
１３ｂ 二次側インダクタ
１４ 二次側回路
１５ａ、１５ｂ 制御回路
Ｃ１、Ｃ２ コンデンサ
Ｄａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆ、Ｄｇ、Ｄｈ ドレイン電極
Ｇａ、Ｇｂ、Ｇｃ、Ｇｄ、Ｇｅ、Ｇｆ、Ｇｇ、Ｇｈ ゲート電極
Ｉａ、Ｉｂ 電流
Ｌ１ 第１直流インダクタ
Ｌ２ 第２直流インダクタ
Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ、Ｑｅ、Ｑｆ、Ｑｇ、Ｑｈ 半導体スイッチ
Ｒ１、Ｒ２ 抵抗
Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ、Ｓｅ、Ｓｆ、Ｓｇ、Ｓｈ ソース電極
ＳＷ１、ＳＷ２ 電流順逆両方向スイッチ
Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ 端子
Ｔ１、Ｔ２、Ｔ５、Ｔ６ 直流端子
Ｔ３、Ｔ４、Ｔ７、Ｔ８ 交流端子
Ｖａ 第１の直流電源
Ｖｂ 第２の直流電源

Claims (4)

1. 第１の直流電源又は第１の負荷と、第２の負荷又は第２の直流電源との間で相互に直流変換機能を有する双方向ＤＣ／ＤＣコンバータであって、
   前記第１の直流電源又は第１の負荷を含む一次側回路と、
   前記第２の負荷又は第２の直流電源を含む二次側回路と、
   前記一次側回路により出力された電圧を変圧して前記二次側回路に供給するトランスと、を備え、
   前記一次側回路は、
   ４個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の端子間に接続されたコンデンサと、前記各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第１の制御回路とを有する第１の電流順逆両方向スイッチと、
   一端が前記第１の直流電源又は第１の負荷に接続され、他端が前記ブリッジ回路の端子に接続された第１のインダクタとを備え、
   前記二次側回路は、
   ４個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の端子間に接続されたコンデンサと、前記各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第２の制御回路とを有する第２の電流順逆両方向スイッチと、
   一端が前記第２の直流電源又は第２の負荷に接続され、他端が前記ブリッジ回路の端子に接続された第２のインダクタとを備える
   ことを特徴とする双方向ＤＣ／ＤＣコンバータ。
2. 請求項１に記載の双方向ＤＣ／ＤＣコンバータであって、
   前記一次側回路のコンデンサの静電容量と前記第１のインダクタのインダクタンスとにより定まる共振周波数、及び、前記二次側回路のコンデンサの静電容量と前記第２のインダクタのインダクタンスとにより定まる共振周波数がそれぞれ前記８個の半導体スイッチのスイッチング周波数よりも高い
   ことを特徴とする双方向ＤＣ／ＤＣコンバータ。
3. 請求項２に記載の双方向ＤＣ／ＤＣコンバータであって、
   前記一次側回路及び前記二次側回路の各々の半導体スイッチのうちそれぞれ対角線上に位置する半導体スイッチは、前記第１の制御回路及び前記第２の制御回路によりそれぞれ出力された制御信号に応じて同期的な動作する
   ことを特徴とする双方向ＤＣ／ＤＣコンバータ。
4. 請求項３に記載の双方向ＤＣ／ＤＣコンバータであって、
   前記第１の制御回路及び前記第２の制御回路によりそれぞれ出力された制御信号に応じて、前記一次側回路から前記二次側回路への電力供給又は前記二次側回路から前記一次側回路への電力供給を切り替える
   ことを特徴とする双方向ＤＣ／ＤＣコンバータ。

Images