JP2015139199A - 固体撮像装置および撮像装置 - Google Patents

Abstract

【課題】配線のインピーダンスの影響によるノイズを低減することができる技術を提供する。【解決手段】光電変換部から信号を読み出す第１の読み出し回路２０Ａに第１の電圧を供給する第１の配線Ｌ１と、第１の読み出し回路２０Ａに、第１の電圧と異なる第２の電圧を供給する第２の配線Ｌ２とが配置される。また、第１端が第１の配線Ｌ１に電気的に接続され、第２端が第２の配線Ｌ２に電気的に接続されたコンデンサＣ１は配置される。コンデンサＣ１は、第１の読み出し回路２０Ａが配置された第１の基板１０と異なる第２の基板１１において、第１の読み出し回路２０Ａと対面する領域に配置されている。【選択図】図６

Description

本発明は、光電変換部が行列状に配置された固体撮像装置、およびこの固体撮像装置を有する撮像装置に関する。

固体撮像装置（イメージャ）を小型化するために、複数の基板が重ねられ（積層され）、それらの基板が電気的に接続された固体撮像装置がある（例えば、特許文献１参照）。近年、電子機器の小型化の要請のため、固体撮像装置の更なる小型化が要求されている。

特開２００９−１７７２０７号公報

固体撮像装置の更なる小型化を実現するためには、電源電圧を供給する電源ラインや、参照電圧（グランド電圧）を供給する参照電圧ラインの幅を狭くする必要がある。電源ラインや参照電圧ラインの幅が狭くなると、配線のインピーダンスが増加して、ノイズが大きくなる。

本発明は、配線のインピーダンスの影響によるノイズを低減することができる技術を提供する。

本発明は、重なった複数の基板を有し、前記複数の基板が接続部によって電気的に接続された固体撮像装置であって、入射した光を信号に変換する光電変換部が行列状に配置された画素回路と、前記光電変換部から信号を読み出す第１の読み出し回路と、前記光電変換部から読み出された信号に対して信号処理を行う信号処理回路と、前記信号処理回路によって処理された信号を外部に出力する出力回路と、前記画素回路と前記第１の読み出し回路と前記信号処理回路と前記出力回路との４つの回路のそれぞれに対応して設けられ、それぞれの回路に第１の電圧を供給する第１の配線と、前記４つの回路のそれぞれに対応して設けられ、それぞれの回路に、前記第１の電圧と異なる第２の電圧を供給する第２の配線と、前記４つの回路の少なくともいずれかの回路に対応する前記第１の配線と前記第２の配線とに電気的に接続されたコンデンサであって、第１端が前記第１の配線に電気的に接続され、第２端が前記第２の配線に電気的に接続されたコンデンサと、を備え、前記コンデンサは、前記４つの回路のうち対応する回路が配置された基板と異なる基板において、前記対応する回路と対面する領域に配置されていることを特徴とする固体撮像装置である。

また、本発明は、上記の固体撮像装置を備える撮像装置である。

本発明によれば、画素回路と読み出し回路と信号処理回路と出力回路との４つの回路の少なくともいずれかの回路に対応する第１の配線と第２の配線とに電気的に接続されたコンデンサを配置することによって、配線のインピーダンスの影響によるノイズを低減することができる。

本発明の第１の実施形態によるデジタルカメラの構成例を示すブロック図である。 本発明の第１の実施形態による固体撮像装置の構成例を示すブロック図である。 本発明の第１の実施形態による固体撮像装置の構造例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を構成する第１の基板の構成例を示すブロック図である。 本発明の第１の実施形態による固体撮像装置を構成する第２の基板の構成例を示すブロック図である。 本発明の第１の実施形態による固体撮像装置が有する第１の読み出し回路と第１の読み出し回路容量部との周辺の構成例を示す回路図である。 本発明の第１の実施形態による固体撮像装置の動作を示すタイミングチャートである。 本発明の第１の実施形態の変形例による固体撮像装置を構成する第１の基板の構成例を示すブロック図である。 本発明の第１の実施形態の変形例による固体撮像装置を構成する第２の基板の構成例を示すブロック図である。 本発明の第１の実施形態の変形例による固体撮像装置の動作を示すタイミングチャートである。 本発明の第２の実施形態による固体撮像装置が有する第１の読み出し回路と第１の読み出し回路容量部との周辺の構成例を示す回路図である。 本発明の第３の実施形態による固体撮像装置が有する第１の読み出し回路と第１の読み出し回路容量部との周辺の構成例を示す回路図である。 本発明の第３の実施形態による固体撮像装置が有する第１の読み出し回路と第１の読み出し回路容量部との周辺の他の構成例を示す回路図である。 本発明の第３の実施形態による固体撮像装置が有する信号処理回路の構成例を示すブロック図である。 本発明の第４の実施形態による固体撮像装置を構成する第１の基板の構成例を示すブロック図である。 本発明の第４の実施形態による固体撮像装置を構成する第２の基板の構成例を示すブロック図である。 本発明の第４の実施形態による固体撮像装置を構成する第３の基板の構成例を示すブロック図である。 本発明の第５の実施形態による固体撮像装置を構成する第１の基板の構成例を示すブロック図である。 本発明の第５の実施形態による固体撮像装置を構成する第２の基板の構成例を示すブロック図である。

以下、図面を参照し、本発明の実施形態を説明する。

（第１の実施形態）
まず、本発明の第１の実施形態を説明する。図１は、本実施形態による撮像装置の一例であるデジタルカメラの構成例を示している。図１に示すように、デジタルカメラ７は、固体撮像装置１と、レンズユニット部２と、画像処理装置３と、記録装置４と、カメラ制御装置５と、表示装置６とを有する。

レンズユニット部２は、レンズ等の光学系を有し、被写体からの光が形成する被写体像を固体撮像装置１に結像させる。レンズユニット部２のズーム、フォーカス、絞りなどの駆動はカメラ制御装置５によって制御される。固体撮像装置１は、レンズユニット部２を介してデジタルカメラ７内に入射した被写体の光を画像信号に変換するＭＯＳ型撮像装置である。固体撮像装置１の駆動はカメラ制御装置５によって制御される。この固体撮像装置１に関する詳細な説明については、後述する。

画像処理装置３は固体撮像装置１から出力された画像信号に対して信号の増幅や画像データへの変換などの処理を行い、変換された画像データに対して各種の補正や圧縮などの処理を行う。記録装置４は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録および読み出しを行う。表示装置６は、固体撮像装置１から出力された画像信号に基づく画像データ、または記録装置４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。

図２は、固体撮像装置１の構成例を示している。図２に示すように、固体撮像装置１は、第１の読み出し部２０と、第２の読み出し部２１と、水平読み出し部３０と、画素部４０と、信号処理部６０と、出力部８０とを有する。

画素部４０は、入射した光を信号に変換する光電変換部と、光電変換部から読み出された信号を保持するメモリ部とを含む複数の画素５０を有する。図２では複数の画素５０が配置されているが、代表として１つの画素５０の符号が示されている。複数の画素５０は行列状に配置されている。それぞれの画素５０は垂直信号線９０に接続されており、光電変換部が生成した信号を垂直信号線９０に出力する。複数の垂直信号線９０が配置されており、それぞれの垂直信号線９０は画素５０の配列の列毎に配置されている。

第１の読み出し部２０は、複数の画素５０内の光電変換部から信号を読み出す。より具体的には、第１の読み出し部２０は、複数の画素５０内の光電変換部からの信号の読み出しを制御する制御信号を画素５０の配列の行毎に出力する。この制御信号によって、画素５０の配列における同一の行に配置された画素５０内の光電変換部から同時に信号が読み出される。複数の画素５０内の光電変換部から読み出された信号は、複数の画素５０内のメモリ部に保持される。

第２の読み出し部２１は、複数の画素５０内の光電変換部から読み出されて複数の画素５０内のメモリ部に保持された信号を読み出し、読み出された信号を信号処理部６０に入力させる。より具体的には、第２の読み出し部２１は、複数の画素５０内のメモリ部からの信号の読み出しを制御する制御信号を画素５０の配列の行毎に出力する。この制御信号によって、画素５０の配列における同一の行に配置された画素５０内のメモリ部から同時に信号が読み出される。複数の画素５０内のメモリ部から読み出された信号は垂直信号線９０に出力される。

信号処理部６０は、複数の画素５０から読み出された信号に対して信号処理を行う。より具体的には、信号処理部６０は、画素５０の配列の列毎に配置され、各列の垂直信号線９０に接続された複数の列信号処理部を有する。それぞれの列信号処理部は、各列の画素５０から垂直信号線９０に出力された信号に対して、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関二重サンプリング）によるノイズ抑圧などの処理を行う。

水平読み出し部３０は、信号処理部６０によって処理された信号を水平信号線７０に読み出す。より具体的には、水平読み出し部３０は、信号処理部６０内の複数の列信号処理部のそれぞれから出力される信号を水平信号線７０に順次読み出す。

出力部８０は、信号処理部６０によって処理された信号を外部に出力する。より具体的には、出力部８０は、信号処理部６０によって処理されて水平信号線７０に読み出された信号に対して、適宜、増幅処理などの処理を行い、処理後の信号を外部に出力する。

図３は、固体撮像装置１の構造例を示している。図３では、固体撮像装置１の断面が示されている。図３に示すように、固体撮像装置１は、第１の基板１０と、第２の基板１１と、接続部１５とを有する。

第１の基板１０と第２の基板１１とは、それぞれの主面（基板の表面を構成する複数の面のうち最も広い面）が向かい合った状態で重なっている。第１の基板１０と第２の基板１１との間に接続部１５が配置されている。接続部１５は、バンプまたは貫通電極などで構成され、第１の基板１０と第２の基板１１とを電気的に接続する。接続部１５は、第１の基板１０に形成された第１の電極と、第２の基板１１に形成され、バンプを介さずに第１の電極と接続された第２の電極とで構成されてもよい。

本実施形態では、２枚の基板を有する固体撮像装置の例を説明する。本実施形態で説明する技術は、重なった複数の基板を有し、複数の基板が接続部によって電気的に接続された固体撮像装置に対して適用可能である。

図４は、第１の基板１０の構成例を示している。図４に示すように、第１の基板１０は、第１の読み出し回路２０Ａと、第２の読み出し回路容量部２１Ｂと、水平読み出し回路容量部３０Ｂと、画素回路４１Ａと、信号処理回路容量部６０Ｂと、出力回路容量部８０Ｂとを有する。

画素回路４１Ａは、画素部４０を構成する回路のうち第１の基板１０に配置された回路である。画素回路４１Ａは、入射した光を信号に変換する複数の光電変換部５１Ａを有する。図４では複数の光電変換部５１Ａが配置されているが、代表として１つの光電変換部５１Ａの符号が示されている。複数の光電変換部５１Ａは行列状に配置されている。

第１の読み出し回路２０Ａは、第１の読み出し部２０を構成する回路のうち第１の基板１０に配置された回路である。第１の読み出し回路２０Ａは、複数の光電変換部５１Ａから信号を読み出す。より具体的には、第１の読み出し回路２０Ａは、複数の光電変換部５１Ａからの信号の読み出しを制御する制御信号を光電変換部５１Ａの配列の行毎に出力する。この制御信号によって、光電変換部５１Ａの配列における同一の行に配置された光電変換部５１Ａから同時に信号が読み出される。光電変換部５１Ａから読み出された信号は、接続部１５を介して第２の基板１１に転送される。

第２の読み出し回路容量部２１Ｂは、第２の読み出し部２１を構成する回路のうち第１の基板１０に配置された回路である。水平読み出し回路容量部３０Ｂは、水平読み出し部３０を構成する回路のうち第１の基板１０に配置された回路である。信号処理回路容量部６０Ｂは、信号処理部６０を構成する回路のうち第１の基板１０に配置された回路である。出力回路容量部８０Ｂは、出力部８０を構成する回路のうち第１の基板１０に配置された回路である。第２の読み出し回路容量部２１Ｂと、水平読み出し回路容量部３０Ｂと、信号処理回路容量部６０Ｂと、出力回路容量部８０Ｂとについては後述する。

図５は、第２の基板１１の構成例を示している。図５に示すように、第２の基板１１は、第１の読み出し回路容量部２０Ｂと、第２の読み出し回路２１Ａと、水平読み出し回路３０Ａと、メモリ回路４２Ａと、信号処理回路６０Ａと、出力回路８０Ａとを有する。

メモリ回路４２Ａは、画素部４０を構成する回路のうち第２の基板１１に配置された回路である。画素回路４１Ａとメモリ回路４２Ａとは、第１の基板１０と第２の基板１１とにおいて、互いに対面する領域に配置されている。メモリ回路４２Ａは、光電変換部５１Ａから読み出されて第２の基板１１に転送された信号を保持する複数のメモリ部５２Ａを有する。図５では複数のメモリ部５２Ａが配置されているが、代表として１つのメモリ部５２Ａの符号が示されている。複数のメモリ部５２Ａは行列状に配置されている。

第２の読み出し回路２１Ａは、第１の読み出し部２０を構成する回路のうち第２の基板１１に配置された回路である。第２の読み出し回路容量部２１Ｂと第２の読み出し回路２１Ａとは、第１の基板１０と第２の基板１１とにおいて、互いに対面する領域に配置されている。第２の読み出し回路２１Ａは、複数のメモリ部５２Ａに保持された信号を読み出し、読み出された信号を信号処理回路６０Ａに入力させる。より具体的には、第２の読み出し回路２１Ａは、複数のメモリ部５２Ａからの信号の読み出しを制御する制御信号をメモリ部５２Ａの配列の行毎に出力する。この制御信号によって、メモリ部５２Ａの配列における同一の行に配置されたメモリ部５２Ａから同時に信号が読み出される。複数のメモリ部５２Ａから読み出された信号は垂直信号線９０に出力される。

信号処理回路６０Ａは、信号処理部６０を構成する回路のうち第２の基板１１に配置された回路である。信号処理回路容量部６０Ｂと信号処理回路６０Ａとは、第１の基板１０と第２の基板１１とにおいて、互いに対面する領域に配置されている。信号処理回路６０Ａは、複数のメモリ部５２Ａから読み出された信号に対して信号処理を行う。より具体的には、信号処理回路６０Ａは、メモリ部５２Ａの配列の列毎に配置され、各列の垂直信号線９０に接続された複数の列信号処理回路を有する。それぞれの列信号処理回路は、各列のメモリ部５２Ａから垂直信号線９０に出力された信号に対して、ＣＤＳによるノイズ抑圧などの処理を行う。

水平読み出し回路３０Ａは、水平読み出し部３０を構成する回路のうち第２の基板１１に配置された回路である。水平読み出し回路容量部３０Ｂと水平読み出し回路３０Ａとは、第１の基板１０と第２の基板１１とにおいて、互いに対面する領域に配置されている。水平読み出し回路３０Ａは、信号処理回路６０Ａによって処理された信号を水平信号線７０に読み出す。より具体的には、水平読み出し回路３０Ａは、信号処理回路６０Ａ内の複数の列信号処理回路のそれぞれから出力される信号を水平信号線７０に順次読み出す。

出力回路８０Ａは、出力部８０を構成する回路のうち第２の基板１１に配置された回路である。出力回路容量部８０Ｂと出力回路８０Ａとは、第１の基板１０と第２の基板１１とにおいて、互いに対面する領域に配置されている。出力回路８０Ａは、信号処理回路６０Ａによって処理された信号を外部に出力する。より具体的には、出力回路８０Ａは、信号処理回路６０Ａによって処理されて水平信号線７０に読み出された信号に対して、適宜、増幅処理などの処理を行い、処理後の信号を外部に出力する。

図６は、第１の読み出し回路２０Ａと第１の読み出し回路容量部２０Ｂとの周辺の構成例を示している。第１の読み出し回路２０Ａに対応して第１の配線Ｌ１と第２の配線Ｌ２とが設けられている。第１の読み出し回路２０Ａは、第１の配線Ｌ１と第２の配線Ｌ２とに接続されている。

第１の配線Ｌ１は電源に接続されている。第１の配線Ｌ１は、第１の読み出し回路２０Ａに対して、第１の電圧である電源電圧を供給する。第１の配線Ｌ１には、抵抗やインダクタンスなどに起因する第１のインピーダンスＲ１が存在する。

第２の配線Ｌ２はグランドに接続されている。第２の配線Ｌ２は、第１の読み出し回路２０Ａに対して、第１の電圧と異なる第２の電圧であるグランド電圧（参照電圧）を供給する。第２の配線Ｌ２には、抵抗やインダクタンスなどに起因する第２のインピーダンスＲ２が存在する。第１の電圧がグランド電圧、第２の電圧が電源電圧などであってもよい。

第１の読み出し回路容量部２０Ｂは、いわゆるバイパスコンデンサとして機能するコンデンサＣ１を有する。コンデンサＣ１は、第１の読み出し回路２０Ａが配置された第１の基板１０と異なる第２の基板１１（第１の基板１０と隣接する第２の基板１１）において、第１の読み出し回路２０Ａと対面する領域に配置されている。コンデンサＣ１の第１端は、接続部１５を介して第１の配線Ｌ１に電気的に接続されている。コンデンサＣ１の第２端は、接続部１５を介して第２の配線Ｌ２に電気的に接続されている。つまり、コンデンサＣ１は、接続部１５を介して、第１の配線Ｌ１と第２の配線Ｌ２とに電気的に接続されている。

コンデンサＣ１を設けることによって、第１の読み出し回路２０Ａの駆動時に第１の配線Ｌ１と第２の配線Ｌ２とに瞬間的に流れる電流（瞬間的に変化する電流）を抑圧することができる。第１の配線Ｌ１と第２の配線Ｌ２とに瞬間的に流れる電流を抑圧することによって、第１のインピーダンスＲ１と第２のインピーダンスＲ２とに起因する電圧降下を低減することができる。したがって、第１の読み出し回路２０Ａに供給されるアナログ信号のノイズを低減し、第１の読み出し回路２０Ａの誤動作を防止することができる。

第１の基板１０にはコンデンサＣ１を配置する領域が必要ない。第２の基板１１において、第１の読み出し回路２０Ａと対面する領域にコンデンサＣ１を配置することで、第１の読み出し回路２０ＡとコンデンサＣ１とが非常に近くなる。第１の読み出し回路２０ＡとコンデンサＣ１とを近くに配置することで、第１の読み出し回路２０ＡとコンデンサＣ１との間の配線の抵抗やインダクタンスなどに起因する電圧降下が低減される。このため、第１の読み出し回路２０Ａに供給されるアナログ信号のノイズをより低減することができる。

第２の読み出し回路容量部２１Ｂと第２の読み出し回路２１Ａとの周辺の構成は、図６に示す構成と同様である。つまり、第２の読み出し回路２１Ａに対応して第１の配線（第３の配線）と第２の配線（第４の配線）とが設けられ、第２の読み出し回路２１Ａは第１の配線と第２の配線とに接続されている。第１の配線は、第２の読み出し回路２１Ａに対して、第１の電圧を供給する。第２の配線は、第２の読み出し回路２１Ａに対して、第１の電圧と異なる第２の電圧を供給する。

第２の読み出し回路容量部２１Ｂは、コンデンサ（読み出し回路コンデンサ）を有する。コンデンサは、第２の読み出し回路２１Ａが配置された第２の基板１１と異なる第１の基板１０（第２の基板１１と隣接する第１の基板１０）において、第２の読み出し回路２１Ａと対面する領域に配置されている。コンデンサの第１端は、接続部１５を介して第１の配線に電気的に接続されている。コンデンサの第２端は、接続部１５を介して第２の配線に電気的に接続されている。つまり、コンデンサは、接続部１５を介して、第１の配線と第２の配線とに電気的に接続されている。

水平読み出し回路容量部３０Ｂと水平読み出し回路３０Ａとの周辺の構成は、図６に示す構成と同様である。つまり、水平読み出し回路３０Ａに対応して第１の配線と第２の配線とが設けられ、水平読み出し回路３０Ａは第１の配線と第２の配線とに接続されている。第１の配線は、水平読み出し回路３０Ａに対して、第１の電圧を供給する。第２の配線は、水平読み出し回路３０Ａに対して、第１の電圧と異なる第２の電圧を供給する。

水平読み出し回路容量部３０Ｂは、コンデンサを有する。コンデンサは、水平読み出し回路３０Ａが配置された第２の基板１１と異なる第１の基板１０（第２の基板１１と隣接する第１の基板１０）において、水平読み出し回路３０Ａと対面する領域に配置されている。コンデンサの第１端は、接続部１５を介して第１の配線に電気的に接続されている。コンデンサの第２端は、接続部１５を介して第２の配線に電気的に接続されている。つまり、コンデンサは、接続部１５を介して、第１の配線と第２の配線とに電気的に接続されている。

信号処理回路容量部６０Ｂと信号処理回路６０Ａとの周辺の構成は、図６に示す構成と同様である。つまり、信号処理回路６０Ａに対応して第１の配線と第２の配線とが設けられ、信号処理回路６０Ａは第１の配線と第２の配線とに接続されている。第１の配線は、信号処理回路６０Ａに対して、第１の電圧を供給する。第２の配線は、信号処理回路６０Ａに対して、第１の電圧と異なる第２の電圧を供給する。

信号処理回路容量部６０Ｂは、コンデンサを有する。コンデンサは、信号処理回路６０Ａが配置された第２の基板１１と異なる第１の基板１０（第２の基板１１と隣接する第１の基板１０）において、信号処理回路６０Ａと対面する領域に配置されている。コンデンサの第１端は、接続部１５を介して第１の配線に電気的に接続されている。コンデンサの第２端は、接続部１５を介して第２の配線に電気的に接続されている。つまり、コンデンサは、接続部１５を介して、第１の配線と第２の配線とに電気的に接続されている。

出力回路容量部８０Ｂと出力回路８０Ａとの周辺の構成は、図６に示す構成と同様である。つまり、出力回路８０Ａに対応して第１の配線と第２の配線とが設けられ、出力回路８０Ａは第１の配線と第２の配線とに接続されている。第１の配線は、出力回路８０Ａに対して、第１の電圧を供給する。第２の配線は、出力回路８０Ａに対して、第１の電圧と異なる第２の電圧を供給する。

出力回路容量部８０Ｂは、コンデンサを有する。コンデンサは、出力回路８０Ａが配置された第２の基板１１と異なる第１の基板１０（第２の基板１１と隣接する第１の基板１０）において、出力回路８０Ａと対面する領域に配置されている。コンデンサの第１端は、接続部１５を介して第１の配線に電気的に接続されている。コンデンサの第２端は、接続部１５を介して第２の配線に電気的に接続されている。つまり、コンデンサは、接続部１５を介して、第１の配線と第２の配線とに電気的に接続されている。

上記のように、第１の読み出し回路容量部２０Ｂと、第２の読み出し回路容量部２１Ｂと、水平読み出し回路容量部３０Ｂと、信号処理回路容量部６０Ｂと、出力回路容量部８０Ｂとのそれぞれがコンデンサを有する。これらのコンデンサの容量値は、それぞれのコンデンサと対面する領域に配置された回路に対応して異なる値であってもよい。

図７は、固体撮像装置１の動作を示している。図７の垂直位置（Ｖ１，Ｖ２，・・・，Ｖｎ）が画素５０の配列における垂直位置（行位置）を示し、図７の水平位置が時間位置を示している。

固体撮像装置１の動作は、リセット期間と、信号転送期間と、読み出し期間とのそれぞれにおける動作で構成される。リセット期間は、全ての行の画素５０で共通である。リセット期間では、全ての行の画素５０で同時に光電変換部５１Ａがリセットされ、露光が開始される。

リセット期間の動作に続いて、信号転送期間の動作が行われる。信号転送期間は、全ての行の画素５０で共通である。信号転送期間では、全ての行の画素５０で同時に光電変換部５１Ａから信号が読み出され、メモリ部５２Ａに信号が転送される。これによって、露光が終了する。上記の動作では、全ての画素５０で露光の同時性を実現することができる。

信号転送期間の動作に続いて、読み出し期間の動作が行われる。読み出し期間の開始タイミングと終了タイミングとは画素５０の配列の行毎に異なる。読み出し期間では、各行の画素５０でメモリ部５２Ａから信号が読み出される。

次に、本実施形態の変形例を説明する。図８は、本変形例における第１の基板１０の構成例を示している。図８に示すように、第１の基板１０は、第１の読み出し回路２０Ａと、水平読み出し回路容量部３０Ｂと、画素回路４１Ａと、信号処理回路容量部６０Ｂと、出力回路容量部８０Ｂとを有する。図８における第１の基板１０では、図４における第１の基板１０に配置されている第２の読み出し回路容量部２１Ｂが配置されていない。図８における第１の基板１０の他の構成については、既に説明したので説明を省略する。

図９は、第２の基板１１の構成例を示している。図９に示すように、第２の基板１１は、第１の読み出し回路容量部２０Ｂと、水平読み出し回路３０Ａと、画素回路容量部４１Ｂと、信号処理回路６０Ａと、出力回路８０Ａとを有する。図９における第２の基板１１では、図５における第２の基板１１に配置されている第２の読み出し回路２１Ａが配置されていない。また、図９における第２の基板１１では、図５における第２の基板１１に配置されているメモリ回路４２Ａに代わって画素回路容量部４１Ｂが配置されている。

画素回路容量部４１Ｂは、画素部４０を構成する回路のうち第２の基板１１に配置された回路である。画素回路４１Ａと画素回路容量部４１Ｂとは、第１の基板１０と第２の基板１１とにおいて、互いに対面する領域に配置されている。画素回路容量部４１Ｂは、複数の光電変換容量部５１Ｂを有する。図９では複数の光電変換容量部５１Ｂが配置されているが、代表として１つの光電変換容量部５１Ｂの符号が示されている。複数の光電変換容量部５１Ｂは行列状に配置されている。

画素回路４１Ａから読み出された信号は、接続部１５を介して第２の基板１１に転送される。第２の基板１１に転送された信号は、メモリ部に保持されることなく垂直信号線９０に出力される。

光電変換部５１Ａと光電変換容量部５１Ｂとの周辺の構成は、図６に示す構成と同様である。つまり、光電変換部５１Ａに対応して第１の配線と第２の配線とが設けられ、光電変換部５１Ａは第１の配線と第２の配線とに接続されている。第１の配線は、光電変換部５１Ａに対して、第１の電圧を供給する。第２の配線は、光電変換部５１Ａに対して、第１の電圧と異なる第２の電圧を供給する。

光電変換容量部５１Ｂは、コンデンサを有する。コンデンサは、光電変換部５１Ａが配置された第１の基板１０と異なる第２の基板１１（第１の基板１０と隣接する第２の基板１１）において、光電変換部５１Ａと対面する領域に配置されている。コンデンサの第１端は、接続部１５を介して第１の配線に電気的に接続されている。コンデンサの第２端は、接続部１５を介して第２の配線に電気的に接続されている。

図１０は、固体撮像装置１の動作を示している。図１０の垂直位置（Ｖ１，Ｖ２，・・・，Ｖｎ）が画素５０の配列における垂直位置（行位置）を示し、図１０の水平位置が時間位置を示している。

固体撮像装置１の動作は、リセット期間と、信号転送期間・読み出し期間とのそれぞれにおける動作で構成される。各行の画素５０において、リセット期間と信号転送期間・読み出し期間とが連続している。リセット期間の開始タイミングと終了タイミングとは画素５０の配列の行毎に異なる。また、信号転送期間・読み出し期間の開始タイミングと終了タイミングとは画素５０の配列の行毎に異なる。

リセット期間では、同一行の画素５０で同時に光電変換部５１Ａがリセットされ、露光が開始される。リセット期間の動作に続いて、信号転送・読み出し期間の動作が行われる。信号転送・読み出し期間では、同一行の画素５０で同時に光電変換部５１Ａから信号が読み出され、第２の基板１１に信号が転送される。また、信号転送・読み出し期間では、第２の基板１１に転送された信号が垂直信号線９０に出力される。

本変形例では垂直信号線９０が第２の基板１１に配置されているが、垂直信号線９０が第１の基板１０に配置されていてもよい。垂直信号線９０が第１の基板１０に配置されている場合、光電変換部５１Ａから垂直信号線９０に信号が出力される。垂直信号線９０に出力された信号は、接続部１５を介して第２の基板１１に転送される。第２の基板１１に転送された信号は信号処理回路６０Ａに入力される。

本実施形態で説明する技術が適用される固体撮像装置は、第１の読み出し回路容量部２０Ｂと、画素回路容量部４１Ｂと、信号処理回路容量部６０Ｂと、出力回路容量部８０Ｂとの４つの容量部の少なくとも１つの容量部を有していればよい。本実施形態で説明する技術が適用される固体撮像装置は、第２の読み出し回路容量部２１Ｂと、水平読み出し回路容量部３０Ｂとの少なくとも１つを有していなくてもよい。

図８と図９とに示すように、第２の読み出し回路容量部２１Ｂと第２の読み出し回路２１Ａとは、本実施形態で説明する技術が適用される固体撮像装置に必須の構成ではない。また、水平読み出し回路容量部３０Ｂと水平読み出し回路３０Ａとに関係なく、第１の読み出し回路容量部２０Ｂと、画素回路容量部４１Ｂと、信号処理回路容量部６０Ｂと、出力回路容量部８０Ｂとの少なくともいずれかによって、ノイズを低減することができるため、水平読み出し回路容量部３０Ｂと水平読み出し回路３０Ａとは、本実施形態による固体撮像装置の特徴的な効果を得るために必須の構成ではない。

本実施形態で説明する技術が適用される固体撮像装置が、第１の読み出し回路２０Ａに対応する第１の配線と第２の配線とに電気的に接続された第１のコンデンサと、信号処理回路６０Ａまたは出力回路８０Ａに対応する第１の配線と第２の配線とに電気的に接続された第２のコンデンサとを有する場合、第１のコンデンサの容量値が第２のコンデンサの容量値よりも大きくてもよい。

あるいは、本実施形態で説明する技術が適用される固体撮像装置が、第１の読み出し回路２０Ａに対応する第１の配線と第２の配線とに電気的に接続された第１のコンデンサと、信号処理回路６０Ａに対応する第１の配線と第２の配線とに電気的に接続された第２のコンデンサと、出力回路８０Ａに対応する第１の配線と第２の配線とに電気的に接続された第３のコンデンサとを有する場合、第１のコンデンサの容量値が、第２のコンデンサの容量値および第３のコンデンサの容量値よりも大きくてもよい。

図７に示す固体撮像装置の動作では、全ての画素５０が同時に動作するタイミングがある。このため、全ての画素５０に制御信号を供給する第１の読み出し回路２０Ａの消費電流が、信号処理回路６０Ａの消費電流および出力回路８０Ａの消費電流よりも大きくなることがある。上記のように、第１のコンデンサの容量値を第２のコンデンサの容量値よりも大きくする、または第１のコンデンサの容量値を第２のコンデンサの容量値および第３のコンデンサの容量値よりも大きくすることによって、第１の読み出し回路２０Ａに供給されるアナログ信号のノイズをより低減することができる。

本実施形態によれば、重なった複数の基板（第１の基板１０、第２の基板１１）を有し、複数の基板が接続部１５によって電気的に接続された固体撮像装置１であって、入射した光を信号に変換する光電変換部５１Ａが行列状に配置された画素回路４１Ａと、光電変換部５１Ａから信号を読み出す第１の読み出し回路２０Ａと、光電変換部５１Ａから読み出された信号に対して信号処理を行う信号処理回路６０Ａと、信号処理回路６０Ａによって処理された信号を外部に出力する出力回路８０Ａと、画素回路４１Ａと第１の読み出し回路２０Ａと信号処理回路６０Ａと出力回路８０Ａとの４つの回路のそれぞれに対応して設けられ、それぞれの回路に第１の電圧を供給する第１の配線Ｌ１と、４つの回路のそれぞれに対応して設けられ、それぞれの回路に、第１の電圧と異なる第２の電圧を供給する第２の配線Ｌ２と、４つの回路の少なくともいずれかの回路に対応する第１の配線Ｌ１と第２の配線Ｌ２とに電気的に接続されたコンデンサＣ１であって、第１端が第１の配線Ｌ１に電気的に接続され、第２端が第２の配線Ｌ２に電気的に接続されたコンデンサＣ１と、を備え、コンデンサＣ１は、４つの回路のうち対応する回路が配置された基板と異なる基板において、対応する回路と対面する領域に配置されていることを特徴とする固体撮像装置が構成される。

本実施形態では、画素回路４１Ａと第１の読み出し回路２０Ａと信号処理回路６０Ａと出力回路８０Ａとの４つの回路の少なくともいずれかの回路に対応する第１の配線と第２の配線とに電気的に接続されたコンデンサＣ１を配置することによって、配線のインピーダンスの影響によるノイズを低減することができる。したがって、ノイズによる回路の誤動作を抑制することができる。

（第２の実施形態）
次に、本発明の第２の実施形態を説明する。図１〜図５、図７〜図１０は、本実施形態にも適用される。これらの図については既に説明したので、説明を省略する。

図１１は、第１の読み出し回路２０Ａと第１の読み出し回路容量部２０Ｂとの周辺の構成例を示している。第１の読み出し回路２０Ａに対応して第１の配線Ｌ１と第２の配線Ｌ２とが設けられている。第１の読み出し回路２０Ａは、第１の配線Ｌ１と第２の配線Ｌ２とに接続されている。

本実施形態では、第１の配線Ｌ１は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。同様に、本実施形態では、第２の配線Ｌ２は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。

第１の配線Ｌ１は、第２の基板１１において電源に接続されている。第１の配線Ｌ１は、第１の読み出し回路２０Ａに対して、第１の電圧である電源電圧を供給する。第１の配線Ｌ１には、抵抗やインダクタンスなどに起因する第１のインピーダンスＲ１が存在する。

第２の配線Ｌ２は、第２の基板１１においてグランドに接続されている。第２の配線Ｌ２は、第１の読み出し回路２０Ａに対して、第１の電圧と異なる第２の電圧であるグランド電圧（参照電圧）を供給する。第２の配線Ｌ２には、抵抗やインダクタンスなどに起因する第２のインピーダンスＲ２が存在する。第１の電圧がグランド電圧、第２の電圧が電源電圧などであってもよい。

第１の読み出し回路容量部２０Ｂは、いわゆるバイパスコンデンサとして機能するコンデンサＣ１を有する。コンデンサＣ１は、第１の読み出し回路２０Ａが配置された第１の基板１０と異なる第２の基板１１（第１の基板１０と隣接する第２の基板１１）において、第１の読み出し回路２０Ａと対面する領域に配置されている。コンデンサＣ１の第１端は第１の配線Ｌ１に電気的に接続されている。コンデンサＣ１の第２端は第２の配線Ｌ２に電気的に接続されている。つまり、コンデンサＣ１は、第１の配線Ｌ１と第２の配線Ｌ２とに電気的に接続されている。

第２の読み出し回路容量部２１Ｂと第２の読み出し回路２１Ａとの周辺の構成は、図１１に示す構成と同様である。水平読み出し回路容量部３０Ｂと水平読み出し回路３０Ａとの周辺の構成は、図１１に示す構成と同様である。画素回路４１Ａと画素回路容量部４１Ｂとの周辺の構成は、図１１に示す構成と同様である。信号処理回路容量部６０Ｂと信号処理回路６０Ａとの周辺の構成は、図１１に示す構成と同様である。出力回路容量部８０Ｂと出力回路８０Ａとの周辺の構成は、図１１に示す構成と同様である。

本実施形態で説明する技術が適用される固体撮像装置では、第１の電圧を供給する第１の配線と、第２の電圧を供給する第２の配線とは、第１の読み出し回路などが配置された基板と同一の基板と、この基板に隣接する基板とにまたがって配置され、それぞれの回路に対応するコンデンサは、上記隣接する基板において、接続部を介さずに、第１の配線と第２の配線とに電気的に接続されていればよい。

本実施形態では、電源から供給される電流は、第１の配線Ｌ１を通って、第１の読み出し回路容量部２０ＢのコンデンサＣ１に流れ込んだ後、第１の読み出し回路２０Ａに供給される。電源の電圧変動と、第１の読み出し回路２０Ａのスイッチングによる電流変動との両方が、コンデンサＣ１によって補われる。このように、電源と第１の読み出し回路２０ＡとをコンデンサＣ１によって効率よく分離することが可能となる。このため、第１の実施形態よりも、配線のインピーダンスの影響によるノイズをさらに低減することができる。したがって、ノイズによる回路の誤動作をさらに抑制することができる。

（第３の実施形態）
次に、本発明の第３の実施形態を説明する。図１〜図５、図７〜図１０は、本実施形態にも適用される。これらの図については既に説明したので、説明を省略する。

図１２は、第１の読み出し回路２０Ａと第１の読み出し回路容量部２０Ｂとの周辺の構成例を示している。第１の読み出し回路２０Ａは、第１の行読み出し回路２０Ａ１と、第２の行読み出し回路２０Ａ２と、第３の行読み出し回路２０Ａ３とを有する。第１の行読み出し回路２０Ａ１は、光電変換部５１Ａの配列における第１の行の光電変換部５１Ａから信号を読み出す。第２の行読み出し回路２０Ａ２は、光電変換部５１Ａの配列における第１の行と異なる第２の行の光電変換部５１Ａから信号を読み出す。第３の行読み出し回路２０Ａ３は、光電変換部５１Ａの配列における第１の行および第２の行と異なる第３の行の光電変換部５１Ａから信号を読み出す。

第１の行読み出し回路２０Ａ１に対応して第１の配線Ｌ１と第２の配線Ｌ２とが設けられている。第１の配線Ｌ１は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。同様に、第２の配線Ｌ２は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。第１の行読み出し回路２０Ａ１は、第１の配線Ｌ１と第２の配線Ｌ２とに接続されている。第１の配線Ｌ１は電源に接続されている。第１の配線Ｌ１は、第１の行読み出し回路２０Ａ１に対して、第１の電圧である電源電圧を供給する。第２の配線Ｌ２はグランドに接続されている。第２の配線Ｌ２は、第１の行読み出し回路２０Ａ１に対して、第１の電圧と異なる第２の電圧であるグランド電圧（参照電圧）を供給する。第１の電圧がグランド電圧、第２の電圧が電源電圧などであってもよい。

第２の行読み出し回路２０Ａ２に対応して第３の配線Ｌ３と第４の配線Ｌ４とが設けられている。第３の配線Ｌ３は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。同様に、第４の配線Ｌ４は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。第２の行読み出し回路２０Ａ２は、第３の配線Ｌ３と第４の配線Ｌ４とに接続されている。第３の配線Ｌ３は第１の配線Ｌ１に接続されている。つまり、第３の配線Ｌ３は、第１の配線Ｌ１を介して電源に接続されている。第３の配線Ｌ３は、第２の行読み出し回路２０Ａ２に対して、電源電圧を供給する。第４の配線Ｌ４は第２の配線Ｌ２に接続されている。つまり、第４の配線Ｌ４は、第２の配線Ｌ２を介してグランドに接続されている。第４の配線Ｌ４は、第２の行読み出し回路２０Ａ２に対して、グランド電圧を供給する。

第３の行読み出し回路２０Ａ３に対応して第５の配線Ｌ５と第６の配線Ｌ６とが設けられている。第５の配線Ｌ５は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。同様に、第６の配線Ｌ６は、第１の基板１０と第２の基板１１との両方にまたがって配置されている。第３の行読み出し回路２０Ａ３は、第５の配線Ｌ５と第６の配線Ｌ６とに接続されている。第５の配線Ｌ５は第１の配線Ｌ１に接続されている。つまり、第５の配線Ｌ５は、第１の配線Ｌ１を介して電源に接続されている。第５の配線Ｌ５は、第３の行読み出し回路２０Ａ３に対して、電源電圧を供給する。第６の配線Ｌ６は第２の配線Ｌ２に接続されている。つまり、第６の配線Ｌ６は、第２の配線Ｌ２を介してグランドに接続されている。第６の配線Ｌ６は、第３の行読み出し回路２０Ａ３に対して、グランド電圧を供給する。

第１の読み出し回路容量部２０Ｂは、いわゆるバイパスコンデンサとして機能する第１のコンデンサＣ１１と、第２のコンデンサＣ１２と、第３のコンデンサＣ１３とを有する。第１のコンデンサＣ１１と、第２のコンデンサＣ１２と、第３のコンデンサＣ１３とは、第１の読み出し回路２０Ａが配置された第１の基板１０と異なる第２の基板１１（第１の基板１０と隣接する第２の基板１１）において、第１の読み出し回路２０Ａと対面する領域に配置されている。第１のコンデンサＣ１１が第１の行読み出し回路２０Ａ１と対面し、第２のコンデンサＣ１２が第２の行読み出し回路２０Ａ２と対面し、第３のコンデンサＣ１３が第３の行読み出し回路２０Ａ３と対面している。

第１のコンデンサＣ１１の第１端は、第１の配線Ｌ１に電気的に接続されている。第１のコンデンサＣ１１の第２端は、第２の配線Ｌ２に電気的に接続されている。つまり、第１のコンデンサＣ１１は、第１の配線Ｌ１と第２の配線Ｌ２とに電気的に接続されている。

第２のコンデンサＣ１２の第１端は、第３の配線Ｌ３に電気的に接続されている。第２のコンデンサＣ１２の第２端は、第４の配線Ｌ４に電気的に接続されている。つまり、第２のコンデンサＣ１２は、第３の配線Ｌ３と第４の配線Ｌ４とに電気的に接続されている。

第３のコンデンサＣ１３の第１端は、第５の配線Ｌ５に電気的に接続されている。第３のコンデンサＣ１３の第２端は、第６の配線Ｌ６に電気的に接続されている。つまり、第３のコンデンサＣ１３は、第５の配線Ｌ５と第６の配線Ｌ６とに電気的に接続されている。

上記のように、第１の読み出し回路２０Ａは３つの行読み出し回路に分割されている。上記の例に限らず、第１の読み出し回路２０Ａは複数の行読み出し回路に分割されていればよい。第１の読み出し回路２０Ａは、光電変換部５１Ａの駆動のタイミングに応じた単位で分割されている。本実施形態では、光電変換部５１Ａは行単位で駆動されるので、第１の読み出し回路２０Ａは行単位で分割されている。

上記の構成をとることによって、ある行読み出し回路の駆動時に発生するノイズは、その行読み出し回路に対応するコンデンサによって低減される。このため、そのノイズを他の行読み出し回路に伝搬しにくくすることができる。つまり、第１の読み出し回路２０Ａを構成する複数の行読み出し回路の間でのノイズの伝搬による誤動作を抑制することができる。

第１のコンデンサＣ１１と、第２のコンデンサＣ１２と、第３のコンデンサＣ１３との容量値は、電源から、第１の行読み出し回路２０Ａ１と、第２の行読み出し回路２０Ａ２と、第３の行読み出し回路２０Ａ３とのそれぞれまでの配線の長さに応じた容量値であってもよい。つまり、第１のコンデンサＣ１１と、第２のコンデンサＣ１２と、第３のコンデンサＣ１３との容量値は、第１の電圧を供給する電圧源からの距離に応じた容量値であってもよい。

電源からの距離が大きくなるほど、配線のインピーダンスが大きくなり、ノイズが大きくなりやすい。このため、例えば電源からの距離が大きくなるほどコンデンサの容量値を大きくすることによって、ノイズをより低減することができる。

第１のコンデンサＣ１１と、第２のコンデンサＣ１２と、第３のコンデンサＣ１３との容量値は、グランドから、第１の行読み出し回路２０Ａ１と、第２の行読み出し回路２０Ａ２と、第３の行読み出し回路２０Ａ３とのそれぞれまでの配線の長さに応じた容量値であってもよい。つまり、第１のコンデンサＣ１１と、第２のコンデンサＣ１２と、第３のコンデンサＣ１３との容量値は、第２の電圧を供給する電圧源からの距離に応じた容量値であってもよい。

図１２に示す構成例では、電源からそれぞれの行読み出し回路までの配線の長さと、グランドからそれぞれの行読み出し回路までの配線の長さとがほぼ同一である。したがって、図１２に示す構成例では、グランドからの距離が大きくなるほど、電源からの距離が大きくなると共に、配線のインピーダンスによるノイズが大きくなりやすい。このため、例えばグランドからの距離が大きくなるほどコンデンサの容量値を大きくすることによって、ノイズをより低減することができる。

図１３は、第１の読み出し回路２０Ａと第１の読み出し回路容量部２０Ｂとの周辺の他の構成例を示している。第１の読み出し回路２０Ａは、第１の行読み出し回路２０Ａ１と、第２の行読み出し回路２０Ａ２と、第３の行読み出し回路２０Ａ３とを有する。これらの行読み出し回路については既に説明したので、説明を省略する。

図１２と同様に、第１の行読み出し回路２０Ａ１に対応して第１の配線Ｌ１と第２の配線Ｌ２とが設けられ、第２の行読み出し回路２０Ａ２に対応して第３の配線Ｌ３と第４の配線Ｌ４とが設けられ、第３の行読み出し回路２０Ａ３に対応して第５の配線Ｌ５と第６の配線Ｌ６とが設けられている。これらの配線の接続関係は、図１２における配線の接続関係と同様である。

第１の読み出し回路容量部２０Ｂは、第１のコンデンサＣ１１と、第２のコンデンサＣ１２と、第３のコンデンサＣ１３とを有する。これらのコンデンサについては既に説明したので、説明を省略する。

図１３に示す構成例では、電源からそれぞれの行読み出し回路までの配線の長さと、グランドからそれぞれの行読み出し回路までの配線の長さとが異なる。この場合、回路の駆動を考慮することによって、それぞれのコンデンサの容量値を決定すればよい。例えば、第１の行読み出し回路２０Ａ１と、第２の行読み出し回路２０Ａ２と、第３の行読み出し回路２０Ａ３とが、パルスを出力する回路を含み、その回路において、信号の立ち上がりの遅延を少なくすることが信号の立ち下がりの遅延を少なくすることよりも優先される場合、電源からの距離が大きくなるほどコンデンサの容量値が大きくなるように、コンデンサの容量値が決定される。

第１の読み出し回路２０Ａと同様に、信号処理回路６０Ａは複数の信号処理回路に分割されている。例えば、信号処理回路６０Ａは、光電変換部５１Ａの配列における第１の列の光電変換部５１Ａから読み出された信号に対して信号処理を行う第１の列信号処理回路と、光電変換部５１Ａの配列における第１の列とは異なる第２の列の光電変換部５１Ａから読み出された信号に対して信号処理を行う第２の列信号処理回路とを含む複数の列信号処理回路を有する。

例えば、信号処理回路容量部６０Ｂは、第１の列信号処理回路に対応する第１の配線と第２の配線とに電気的に接続されたコンデンサであって、第１端が第１の配線に電気的に接続され、第２端が第２の配線に電気的に接続された第１のコンデンサと、第２の列信号処理回路に対応する第１の配線と第２の配線とに電気的に接続されたコンデンサであって、第１端が第１の配線に電気的に接続され、第２端が第２の配線に電気的に接続された第２のコンデンサとを含み、それぞれの列信号処理回路に対応する複数のコンデンサを有する。

信号処理回路６０Ａは、処理対象の信号に応じた単位で分割されている。本実施形態では、１行分の光電変換部５１Ａから同時に読み出された信号が列単位で処理されるので、信号処理回路６０Ａは列単位で分割されている。

第１のコンデンサの容量値と、第２のコンデンサの容量値とは、第１の電圧を供給する電圧源（例えば、所定電圧を供給する電源）からの距離に応じた容量値である。また、第１のコンデンサの容量値と、第２のコンデンサの容量値とは、第２の電圧を供給する電圧源（例えば、グランド電圧を供給するグランド）からの距離に応じた容量値であってもよい。

信号処理回路６０Ａは、処理対象の信号に応じた単位であって、上記と異なる単位で分割されていてもよい。以下、信号処理回路６０Ａを分割する他の例を説明する。

図１４は、信号処理回路６０Ａの構成例を示している。図１４に示すように、信号処理回路６０Ａは、ランプ波生成回路６０１と、クロック生成回路６０２と、比較器６０３と、カウンタ６０４とを有する。

ランプ波生成回路６０１は、時間的にほぼ一定の割合で電圧が上昇または下降するランプ波を生成する。クロック生成回路６０２は、所定の周波数のクロックを生成する。比較器６０３は、入力信号Ｖｉｎの電圧と、ランプ波生成回路６０１によって生成されたランプ波の電圧とを比較し、これらの電圧の大小関係が切り替わったときに、出力を反転させる。図１４では複数の比較器６０３が配置されているが、代表として１つの比較器６０３の符号が示されている。カウンタ６０４は、クロック生成回路６０２によって生成されたクロックをカウントし、比較器６０３の出力が反転したタイミングでカウントを停止する。図１４では複数のカウンタ６０４が配置されているが、代表として１つのカウンタ６０４の符号が示されている。

比較器６０３に入力される入力信号Ｖｉｎは、画素５０から出力された信号である。カウンタ６０４がカウントを停止した時点のカウント値が、アナログ信号である入力信号Ｖｉｎに基づくデジタル信号Ｄｏｕｔとして出力される。

信号処理回路６０Ａは、アナログ回路とデジタル回路とに分割されている。つまり、信号処理回路６０Ａは、アナログ回路であるランプ波生成回路６０１、比較器６０３と、デジタル回路であるクロック生成回路６０２、カウンタ６０４とに分割されている。例えば、信号処理回路容量部６０Ｂは、アナログ回路用の第１のコンデンサと、デジタル回路用の第２のコンデンサとを有する。アナログ回路用の第１のコンデンサは、ランプ波生成回路６０１に対応するコンデンサと、比較器６０３に対応するコンデンサとに分割されていてもよい。また、デジタル回路用の第２のコンデンサは、クロック生成回路６０２に対応するコンデンサと、カウンタ６０４に対応するコンデンサとに分割されていてもよい。

第１の読み出し回路２０Ａと同様に、第２の読み出し回路２１Ａが複数に分割されていてもよい。例えば、第２の読み出し回路２１Ａが、メモリ部５２Ａの配列における第１の行のメモリ部５２Ａに保持された信号を読み出し、読み出された信号を信号処理回路６０Ａに入力させる第１の行読み出し回路と、メモリ部５２Ａの配列における第１の行と異なる第２の行のメモリ部５２Ａに保持された信号を読み出し、読み出された信号を信号処理回路６０Ａに入力させる第２の行読み出し回路と、メモリ部５２Ａの配列における第１の行および第２の行と異なる第３の行のメモリ部５２Ａに保持された信号を読み出し、読み出された信号を信号処理回路６０Ａに入力させる第３の行読み出し回路とを有していてもよい。

第２の読み出し回路２１Ａと第２の読み出し回路容量部２１Ｂとの周辺の構成は、図１２または図１３に示す構成と同様であってもよい。

本実施形態では、回路の駆動に係る単位で回路を複数に分割すると共に、分割された複数の回路に対応して複数のコンデンサを配置することによって、分割された複数の回路の間でのノイズの伝搬による誤動作を抑制することができる。

また、分割された複数の回路に対応する複数のコンデンサの容量値を、第１の電圧または第２の電圧を供給する電圧源からの距離に応じた容量値にすることによって、ノイズをより低減することができる。

（第４の実施形態）
次に、本発明の第４の実施形態を説明する。図１、図２、図１０は、本実施形態にも適用される。これらの図については既に説明したので、説明を省略する。ただし、本実施形態では、固体撮像装置１は、３枚の基板（第１の基板１０、第２の基板１１、第３の基板１２）を有する。隣接する２枚の基板は接続部１５で電気的に接続されている。

図１５は、第１の基板１０の構成例を示している。図１５に示すように、第１の基板１０は、第１の読み出し回路２０Ａと、画素回路４１Ａと、第１の出力回路容量部８０Ｂ１とを有する。

第１の読み出し回路２０Ａと、画素回路４１Ａとについては既に説明したので、説明を省略する。第１の出力回路容量部８０Ｂ１は、出力部８０を構成する回路のうち第１の基板１０に配置された回路である。第１の出力回路容量部８０Ｂ１は、図４の出力回路容量部８０Ｂと同様に、ノイズを低減するためのコンデンサを有する。

図１６は、第２の基板１１の構成例を示している。図１６に示すように、第２の基板１１は、第１の読み出し回路容量部２０Ｂと、水平読み出し回路３０Ａと、信号処理回路６０Ａと、出力回路８０Ａとを有する。第１の読み出し回路容量部２０Ｂと、水平読み出し回路３０Ａと、出力回路８０Ａとについては既に説明したので、説明を省略する。

信号処理回路６０Ａは、第２の基板１１において、画素回路４１Ａと対面する領域に配置されている。垂直信号線９０は、信号処理回路６０Ａ内に配置されている。また、垂直信号線９０は信号処理回路６０Ａのそれぞれの列信号処理回路の入力端子に接続されている。画素回路４１Ａから読み出された信号は、接続部１５を介して第２の基板１１に転送される。第２の基板１１に転送された信号は、垂直信号線９０を介して信号処理回路６０Ａに入力される。

図１７は、第３の基板１２の構成例を示している。図１７に示すように、第３の基板１２は、水平読み出し回路容量部３０Ｂと、信号処理回路容量部６０Ｂと、第２の出力回路容量部８０Ｂ２とを有する。水平読み出し回路容量部３０Ｂについては既に説明したので、説明を省略する。

信号処理回路容量部６０Ｂは、第３の基板１２において、信号処理回路６０Ａと対面する領域に配置されている。言い換えると、信号処理回路６０Ａが配置されている第２の基板１１と隣接する第１の基板１０と第３の基板１２とのうち一方の基板である第１の基板１０において、信号処理回路６０Ａと対面する領域に信号処理回路容量部６０Ｂを配置できない場合に、信号処理回路容量部６０Ｂは、第２の基板１１と隣接する第１の基板１０と第３の基板１２とのうち他方の基板である第３の基板１２において、信号処理回路６０Ａと対面する領域に配置されている。

第２の出力回路容量部８０Ｂ２は、出力部８０を構成する回路のうち第２の基板１１に配置された回路である。第２の出力回路容量部８０Ｂ２は、図４の出力回路容量部８０Ｂと同様に、ノイズを低減するためのコンデンサを有する。

本実施形態では、消費電流の多い出力回路８０Ａに対応して、第１の出力回路容量部８０Ｂ１と第２の出力回路容量部８０Ｂ２とが配置されている。第１の出力回路容量部８０Ｂ１は、第１の基板１０において、出力回路８０Ａと対面する領域に配置されている。また、第２の出力回路容量部８０Ｂ２は、第３の基板１２において、出力回路８０Ａと対面する領域に配置されている。

本実施形態では、固体撮像装置１に第３の基板１２が追加され、第２の基板１１に配置されているそれぞれの回路に対応する容量部が第３の基板１２に配置されている。したがって、第１の基板１０と第２の基板１１とのそれぞれの対面する領域に、能動素子を有する回路（画素回路４１Ａ、信号処理回路６０Ａ）が配置されている場合でも、第３の基板１２に容量部を配置することができる。

（第５の実施形態）
次に、本発明の第５の実施形態を説明する。図１〜図３、図１０は、本実施形態にも適用される。これらの図については既に説明したので、説明を省略する。

図１８は、第１の基板１０の構成例を示している。図１８に示すように、第１の基板１０は、第１の読み出し回路２０Ａと、水平読み出し回路容量部３０Ｂと、画素回路４１Ａと、信号処理回路容量部６０Ｂと、出力回路容量部８０Ｂとを有する。

第１の読み出し回路２０Ａと、画素回路４１Ａとについては既に説明したので、説明を省略する。本実施形態では、第４の実施形態における第３の基板１２に配置されている水平読み出し回路容量部３０Ｂと信号処理回路容量部６０Ｂとが第１の基板１０に配置されている。また、第４の実施形態における第１の基板１０に配置されている第１の出力回路容量部８０Ｂ１と、第３の基板１２に配置されている第２の出力回路容量部８０Ｂ２とを統合した出力回路容量部８０Ｂが第１の基板１０に配置されている。

図１９は、第２の基板１１の構成例を示している。図１９に示すように、第２の基板１１は、第１の読み出し回路容量部２０Ｂと、水平読み出し回路３０Ａと、信号処理回路６０Ａと、出力回路８０Ａとを有する。第１の読み出し回路容量部２０Ｂと、水平読み出し回路３０Ａと、出力回路８０Ａとについては既に説明したので、説明を省略する。

信号処理回路６０Ａは、第２の基板１１において、画素回路４１Ａと対面する領域と、その下側に位置する領域とに配置されている。信号処理回路６０Ａは、信号処理回路６０Ａが配置されている領域を除いて、図１６における信号処理回路６０Ａと同様である。

信号処理回路容量部６０Ｂは、第１の基板１０において、信号処理回路６０Ａと対面する領域の一部（信号処理回路６０Ａと対面する領域のうち、画素回路４１Ａが配置されている領域を除く領域）に配置されている。また、信号処理回路容量部６０Ｂは、画素回路４１Ａと水平読み出し回路容量部３０Ｂとの間の領域に配置されている。

本実施形態では、第１の基板１０と第２の基板１１とのそれぞれの対面する領域に、能動素子を有する回路（画素回路４１Ａ、信号処理回路６０Ａ）が配置されている場合でも、容量部に対応する回路と対面する領域の一部に容量部を配置することによって、基板の枚数を増やさずに、ノイズを低減することができる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

１ 固体撮像装置
２ レンズユニット部
３ 画像処理装置
４ 記録装置
５ カメラ制御装置
６ 表示装置
７ デジタルカメラ
１０ 第１の基板
１１ 第２の基板
１２ 第３の基板
１５ 接続部
２０ 第１の読み出し部
２０Ａ 第１の読み出し回路
２０Ａ１ 第１の行読み出し回路
２０Ａ２ 第２の行読み出し回路
２０Ａ３ 第３の行読み出し回路
２０Ｂ 第１の読み出し回路容量部
２１ 第２の読み出し部
２１Ａ 第２の読み出し回路
２１Ｂ 第２の読み出し回路容量部
３０ 水平読み出し部
３０Ａ 水平読み出し回路
３０Ｂ 水平読み出し回路容量部
４０ 画素部
４１Ａ 画素回路
４１Ｂ 画素回路容量部
４２Ａ メモリ回路
５０ 画素
５１Ａ 光電変換部
５１Ｂ 光電変換容量部
５２Ａ メモリ部
６０ 信号処理部
６０Ａ 信号処理回路
６０Ｂ 信号処理回路容量部
８０ 出力部
８０Ａ 出力回路
８０Ｂ 出力回路容量部
８０Ｂ１ 第１の出力回路容量部
８０Ｂ２ 第２の出力回路容量部
６０１ ランプ波生成回路
６０２ クロック生成回路
６０３ 比較器
６０４ カウンタ

Claims (11)

1. 重なった複数の基板を有し、前記複数の基板が接続部によって電気的に接続された固体撮像装置であって、
   入射した光を信号に変換する光電変換部が行列状に配置された画素回路と、
   前記光電変換部から信号を読み出す第１の読み出し回路と、
   前記光電変換部から読み出された信号に対して信号処理を行う信号処理回路と、
   前記信号処理回路によって処理された信号を外部に出力する出力回路と、
   前記画素回路と前記第１の読み出し回路と前記信号処理回路と前記出力回路との４つの回路のそれぞれに対応して設けられ、それぞれの回路に第１の電圧を供給する第１の配線と、
   前記４つの回路のそれぞれに対応して設けられ、それぞれの回路に、前記第１の電圧と異なる第２の電圧を供給する第２の配線と、
   前記４つの回路の少なくともいずれかの回路に対応する前記第１の配線と前記第２の配線とに電気的に接続されたコンデンサであって、第１端が前記第１の配線に電気的に接続され、第２端が前記第２の配線に電気的に接続されたコンデンサと、
   を備え、
   前記コンデンサは、前記４つの回路のうち対応する回路が配置された基板と異なる基板において、前記対応する回路と対面する領域に配置されている
   ことを特徴とする固体撮像装置。
2. 前記コンデンサは、前記接続部を介して、前記第１の配線と前記第２の配線とに電気的に接続されていることを特徴とする請求項１に記載の固体撮像装置。
3. 前記第１の配線と前記第２の配線とは、前記４つの回路のうち対応する回路が配置された基板と同一の基板と、この基板に隣接する基板とにまたがって配置され、
   前記コンデンサは、前記隣接する基板において、前記第１の配線と前記第２の配線とに電気的に接続されていることを特徴とする請求項１に記載の固体撮像装置。
4. 前記コンデンサは、
   前記第１の読み出し回路に対応する前記第１の配線と前記第２の配線とに電気的に接続された第１のコンデンサと、
   前記信号処理回路または前記出力回路に対応する前記第１の配線と前記第２の配線とに電気的に接続された第２のコンデンサと、
   を有し、
   前記第１のコンデンサの容量値が、前記第２のコンデンサの容量値よりも大きい
   ことを特徴とする請求項１に記載の固体撮像装置。
5. 前記コンデンサは、
   前記第１の読み出し回路に対応する前記第１の配線と前記第２の配線とに電気的に接続された第１のコンデンサと、
   前記信号処理回路に対応する前記第１の配線と前記第２の配線とに電気的に接続された第２のコンデンサと、
   前記出力回路に対応する前記第１の配線と前記第２の配線とに電気的に接続された第３のコンデンサと、
   を有し、
   前記第１のコンデンサの容量値が、前記第２のコンデンサの容量値および前記第３のコンデンサの容量値よりも大きい
   ことを特徴とする請求項１に記載の固体撮像装置。
6. 前記光電変換部から読み出された信号を保持するメモリ部と、
   前記メモリ部に保持された信号を読み出し、読み出された信号を前記信号処理回路に入力させる第２の読み出し回路と、
   前記第２の読み出し回路に前記第１の電圧を供給する第３の配線と、
   前記第２の読み出し回路に前記第２の電圧を供給する第４の配線と、
   前記第３の配線に第１端が接続され、前記第４の配線に第２端が接続される第２の読み出し回路コンデンサと、
   を備えることを特徴とする請求項１に記載の固体撮像装置。
7. 前記第１の読み出し回路は、
   第１の行の前記光電変換部から信号を読み出す第１の行読み出し回路と、
   前記第１の行と異なる第２の行の前記光電変換部から信号を読み出す第２の行読み出し回路と、
   を有し、
   前記第１の配線および前記第２の配線は、前記第１の行読み出し回路と前記第２の行読み出し回路とのそれぞれに対応して設けられ、
   前記コンデンサは、
   前記第１の行読み出し回路に対応する前記第１の配線と前記第２の配線とに電気的に接続されたコンデンサであって、第１端が前記第１の配線に電気的に接続され、第２端が前記第２の配線に電気的に接続された第１のコンデンサと、
   前記第２の行読み出し回路に対応する前記第１の配線と前記第２の配線とに電気的に接続されたコンデンサであって、第１端が前記第１の配線に電気的に接続され、第２端が前記第２の配線に電気的に接続された第２のコンデンサと、
   を有することを特徴とする請求項１に記載の固体撮像装置。
8. 前記信号処理回路は、
   第１の列の前記光電変換部から読み出された信号に対して信号処理を行う第１の列信号処理回路と、
   前記第１の列と異なる第２の列の前記光電変換部から読み出された信号に対して信号処理を行う第２の列信号処理回路と、
   を有し、
   前記第１の配線および前記第２の配線は、前記第１の列信号処理回路と前記第２の列信号処理回路とのそれぞれに対応して設けられ、
   前記コンデンサは、
   前記第１の列信号処理回路に対応する前記第１の配線と前記第２の配線とに電気的に接続されたコンデンサであって、第１端が前記第１の配線に電気的に接続され、第２端が前記第２の配線に電気的に接続された第１のコンデンサと、
   前記第２の列信号処理回路に対応する前記第１の配線と前記第２の配線とに電気的に接続されたコンデンサであって、第１端が前記第１の配線に電気的に接続され、第２端が前記第２の配線に電気的に接続された第２のコンデンサと、
   を有することを特徴とする請求項１に記載の固体撮像装置。
9. 前記第１のコンデンサの容量値と、前記第２のコンデンサの容量値とは、前記第１の電圧を供給する電圧源からの距離に応じた容量値であることを特徴とする請求項７または請求項８に記載の固体撮像装置。
10. 前記第１のコンデンサの容量値と、前記第２のコンデンサの容量値とは、前記第２の電圧を供給する電圧源からの距離に応じた容量値であることを特徴とする請求項７または請求項８に記載の固体撮像装置。
11. 請求項１に記載の固体撮像装置を備える撮像装置。

Images