JP2015079974A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015079974A
JP2015079974A JP2014235403A JP2014235403A JP2015079974A JP 2015079974 A JP2015079974 A JP 2015079974A JP 2014235403 A JP2014235403 A JP 2014235403A JP 2014235403 A JP2014235403 A JP 2014235403A JP 2015079974 A JP2015079974 A JP 2015079974A
Authority
JP
Japan
Prior art keywords
layer
transistor
conductive layer
semiconductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014235403A
Other languages
English (en)
Other versions
JP5984902B2 (ja
Inventor
齋藤 利彦
Toshihiko Saito
利彦 齋藤
康之 高橋
Yasuyuki Takahashi
康之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014235403A priority Critical patent/JP5984902B2/ja
Publication of JP2015079974A publication Critical patent/JP2015079974A/ja
Application granted granted Critical
Publication of JP5984902B2 publication Critical patent/JP5984902B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B20/00Read-only memory [ROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B20/00Read-only memory [ROM] devices
    • H10B20/20Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】読み出し精度が高い、半導体メモリ装置又は半導体装置を提供する。
【解決手段】ビット線と、ワード線と、ビット線とワード線との交差部に配置されたメモ
リセルと、ビット線に電気的に接続された読み出し回路と、を備える。メモリセルは、第
1のトランジスタと、アンチフューズと、を有する。読み出し回路は、プリチャージ回路
と、クロックドインバータと、スイッチと、を有する。また、プリチャージ回路は、第2
のトランジスタと、NAND回路と、を含む。第1のトランジスタ及び第2のトランジス
タとして、酸化物半導体をチャネル形成領域に用いたトランジスタを適用した半導体メモ
リ装置とする。
【選択図】図1

Description

半導体メモリ装置、又は半導体メモリ装置を搭載した半導体装置に関する。特に、アン
チフューズを備えた半導体メモリ装置に関する。
RFID(Radio Frequency Identification)と呼ば
れる技術が、流通、履歴管理、物品管理、プレゼンス管理など様々な分野に応用されてい
る。RFIDとは、狭義には無線通信技術を利用したデータのやりとりを指す。RFID
には、RFIDタグ(RFタグ、IDタグ、ICタグ、無線タグともいわれる)と呼ばれ
る半導体装置が用いられ、RFIDタグと、リーダライタなどの通信装置との間で無線通
信を行い、データの書き込みや読み取りを行うことができる。
RFIDタグにメモリ(記憶素子ともいう)を組み込むことで、RFIDタグの高機能
化を実現できる。特に、不揮発性メモリの一種であり、一回のみ書き込みが可能なメモリ
をRFIDタグに組み込めば、データの改ざんが行われにくく、セキュリティ性が向上す
るため好ましい。一回のみ書き込みが可能なメモリは、ワンタイムプログラマブルメモリ
(以下、本文中では「OTP(One−Time Programmable)メモリ」
、あるいは単に「OTP」とも称する)などと呼ばれる。
OTPメモリの例として、導通状態(低抵抗状態)及び非導通状態(高抵抗状態)を制
御してデータを書き込むことができるアンチフューズ又はフューズ等のフューズ型メモリ
が知られている。例えば、アモルファスシリコンを用いた素子の両端に電圧を加え、電極
をシリサイド化してショートさせるアンチフューズが知られている(特許文献1参照)。
また、RAM等の半導体メモリにおいて、メモリセルからのデータの読み出しの遅延時
間を削減するため、読み出し動作の前にビット線をプリチャージすることが提案されてい
る(特許文献2参照。)
特開平7−297293号公報 特開平5−89685号公報
本発明の一態様は、読み出し精度が高い、半導体メモリ装置又は半導体装置を提供する
ことを課題の一とする。
または、本発明の一態様は、半導体メモリ装置又は半導体装置を小型化することを課題
の一とする。
開示する発明では、メモリセルを構成するトランジスタ及び読み出し回路内のトランジ
スタとして、オフ電流を十分に小さくすることができる材料をチャネル形成領域に用いた
トランジスタ、具体的には酸化物半導体をチャネル形成領域に用いたトランジスタを適用
した半導体メモリ装置又は半導体装置とする。
メモリセルを構成するトランジスタ、具体的にはアンチフューズと電気的に接続される
トランジスタとして、オフ電流を十分に小さくすることができる材料をチャネル形成領域
に用いたトランジスタを適用することで、プリチャージ期間の短縮を図り、十分な読み出
し期間を確保することが可能となる。且つ、読み出し回路内のトランジスタ、特にプリチ
ャージ回路を構成し、出力信号線との間に配置されるトランジスタとして、オフ電流を十
分に小さくすることができる材料をチャネル形成領域に用いたトランジスタを適用するこ
とで、リーク電流に起因するデータの誤読み出し等を防ぐことができる。
本発明の一態様は、ビット線と、ワード線と、ビット線とワード線との交差部に配置さ
れたメモリセルと、ビット線に電気的に接続された読み出し回路と、を備え、メモリセル
は、第1のトランジスタと、アンチフューズと、を有し、第1のトランジスタは、ゲート
がワード線に電気的に接続され、ソース又はドレインの一方がビット線に電気的に接続さ
れ、ソース又はドレインの他方がアンチフューズの一方の電極に電気的に接続され、読み
出し回路は、プリチャージ回路と、クロックドインバータと、スイッチと、を有し、プリ
チャージ回路は、第2のトランジスタと、NAND回路と、を含み、第2のトランジスタ
は、ゲートがNAND回路の出力端子に電気的に接続され、ソース又はドレインの一方が
電源線に電気的に接続され、ソース又はドレインの他方がスイッチの一方の端子に電気的
に接続され、NAND回路は、一方の入力端子がアドレス信号線に電気的に接続され、他
方の入力端子がプリチャージ信号線に電気的に接続されており、クロックドインバータは
、入力端子が第2のトランジスタのソース又はドレインの他方及びスイッチの一方の端子
に電気的に接続され、出力端子が出力信号線に電気的に接続され、スイッチは、他方の端
子がビット線に電気的に接続されており、第1のトランジスタのチャネル形成領域及び第
2のトランジスタのチャネル形成領域は、酸化物半導体を含む半導体メモリ装置である。
上記構成において、メモリセルの読み出し動作前に、プリチャージ回路によってビット
線をプリチャージする構成とする。
また、本発明の一態様は、m(mは1以上の整数)本のビット線と、n(nは1以上の
整数)本のワード線と、m本のビット線とn本のワード線との交差部に配置された(m×
n)個のメモリセルと、m本のビット線にそれぞれ電気的に接続されたm個の読み出し回
路と、を備え、(m×n)個のメモリセルは、それぞれ、第1のトランジスタと、アンチ
フューズと、を有し、第1のトランジスタは、ゲートがワード線に電気的に接続され、ソ
ース又はドレインの一方がビット線に電気的に接続され、ソース又はドレインの他方がア
ンチフューズの一方の電極に電気的に接続され、m個の読み出し回路は、それぞれ、プリ
チャージ回路と、スイッチと、m個の読み出し回路に共通であるラッチ回路と、を有し、
プリチャージ回路は、第2のトランジスタと、NAND回路と、を含み、第2のトランジ
スタは、ゲートがNAND回路の出力端子に電気的に接続され、ソース又はドレインの一
方が電源線に電気的に接続され、ソース又はドレインの他方がスイッチの一方の端子に電
気的に接続され、NAND回路は、一方の入力端子がアドレス信号線に電気的に接続され
、他方の入力端子がプリチャージ信号線に電気的に接続されており、ラッチ回路は、入力
端子が第2のトランジスタのソース又はドレインの他方及びスイッチの一方の端子に電気
的に接続され、出力端子が出力信号線に電気的に接続され、スイッチは、他方の端子がビ
ット線に電気的に接続されており、第1のトランジスタのチャネル形成領域及び第2のト
ランジスタのチャネル形成領域は、酸化物半導体を含む半導体メモリ装置である。
上記構成において、前記n本のワード線のうち、同じワード線に電気的に接続されてい
るn個のメモリセルから同時に読み出し動作を行うことができる。つまり、パラレル方式
による読み出し動作を行うことができる。
また、上記構成において、メモリセルのパラレル方式による読み出し動作前に、m個の
読み出し回路がそれぞれ有するプリチャージ回路によって、m本のビット線をプリチャー
ジすることができる。
また、上記構成において、ビット線は、プリチャージ回路によって、電源線から入力さ
れる電源電位にプリチャージされる構成とすることができる。
また、本発明の一態様は、上記構成の半導体メモリ装置を搭載した半導体装置とするこ
とができる。
なお、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」また
は複数の「配線」が一体となって形成されている場合なども含む。
また、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変
化する場合などには、「ソース」や「ドレイン」の機能は入れ替わることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象に対して電気信号の授受を可能とするものであれば、特に制限を受けな
い。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジ
スタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を
有する素子などが含まれる。
また、本明細書において、「第1」、「第2」、「第3」などの序数は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
本発明の一態様によれば、読み出し精度が高い、半導体メモリ装置又は半導体装置を提
供することができる。または、本発明の一態様によれば、半導体メモリ装置又は半導体装
置を小型化することができる。
メモリセル及び読み出し回路の回路構成を示す図。 読み出し動作を説明するタイミングチャート。 ビット線電位の変化を示す模式図。 トランジスタの断面の模式図。 メモリセルアレイ及び読み出し回路の回路構成を示す図。 パラレル方式の読み出し動作を説明するタイミングチャート。 メモリセルの一部の構成を示す断面の模式図。 メモリセルの一部の構成を示す断面の模式図。 半導体メモリ装置の構成を示すブロック図。 半導体装置(RFIDタグ)の構成を示すブロック図。 半導体装置(RFIDタグ)の上面の模式図。 半導体装置(RFIDタグ)の使用例を示すための模式図。
以下、本発明の実施の形態について、図面を用いて説明する。ただし、本発明は以下の
説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その態様および
詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、本発
明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態では、アンチフューズを有する半導体メモリ装置について説明する。本実
施の形態で説明する半導体メモリ装置は、RFIDタグの一部としても機能する。
本実施の形態に係る半導体メモリ装置の主要な回路構成について説明する。図1に、メ
モリセル111及び読み出し回路151の構成を示す。なお、図1では、メモリセル11
1及び読み出し回路151をそれぞれ一つずつ示すが、個数は一つに限定されるものでは
ない。また、本実施の形態に係る半導体メモリ装置において書き込み回路を図示していな
いが、書き込み回路等が適宜設けられていてもよい。
メモリセル111は、ビット線103とワード線105との交差部に配置される。ビッ
ト線103は、ワード線105と交差して配置される。メモリセル111は、第1のトラ
ンジスタ113と、アンチフューズ115と、を有する。また、メモリセル111は、容
量素子117を有する構成としたが、容量素子117は設けなくてもよい。
メモリセル111において、第1のトランジスタ113は酸化物半導体をチャネル形成
領域に用いた構成とする。第1のトランジスタ113は、ゲートがワード線105に電気
的に接続され、ソース又はドレインの一方がビット線103に電気的に接続され、ソース
又はドレインの他方がアンチフューズ115の一方の電極に電気的に接続される。
アンチフューズ115は、他方の電極に接地電位119(GND)が与えられる。また
、メモリセル111に容量素子117を設ける場合、容量素子117は、一方の電極が第
1のトランジスタ113のソース又はドレインの他方及びアンチフューズ115の一方の
電極に電気的に接続され、他方の電極がアンチフューズ115の他方の電極に電気的に接
続されて接地電位119が与えられる。容量素子117は、アンチフューズ115に書き
込み動作を行う際の電力を補うためのアシスト容量として機能する。
読み出し回路151は、ビット線103と電気的に接続されて配置される。読み出し回
路151は、プリチャージ回路152と、クロックドインバータ173と、スイッチ18
1と、を有する。スイッチ181は、メモリセル111と、クロックドインバータ173
及びプリチャージ回路152と、の間に配置される。
プリチャージ回路152は、第2のトランジスタ163と、NAND回路161と、を
有する。第2のトランジスタ163は、酸化物半導体をチャネル形成領域に用いた構成と
する。
第2のトランジスタ163は、ゲートがNAND回路161の出力端子に電気的に接続
され、ソース又はドレインの一方が第1の配線153に電気的に接続され、ソース又はド
レインの他方がスイッチ181の一方の端子に電気的に接続される。NAND回路161
は、入力端子の一方が第2の配線155に電気的に接続され、入力端子の他方が第3の配
線157に電気的に接続され、出力端子が第2のトランジスタ163のゲートに電気的に
接続される。
第1の配線153には電源電位(VDD)が入力される。そのため、第1の配線153
は電源線としての機能を有する。第2の配線155にはアドレス信号が入力される。その
ため、第2の配線155はアドレス信号線としての機能を有する。第3の配線157には
プリチャージ信号が入力される。そのため、第3の配線157はプリチャージ信号線とし
ての機能を有する。
クロックドインバータ173は、入力端子がスイッチ181の一方の端子及びプリチャ
ージ回路152における第2のトランジスタ163のソース又はドレインの他方と電気的
に接続され、出力端子が第4の配線175と電気的に接続される。第4の配線175には
、メモリセル111に格納されたデータ、すなわちアンチフューズ115の抵抗状態が反
映された電位を有する出力信号が入力される。そのため、第4の配線は出力信号線として
の機能を有する。
スイッチ181は、一方の端子がクロックドインバータ173の入力端子及びプリチャ
ージ回路152における第2のトランジスタ163のソース又はドレインの他方に電気的
に接続され、他方の端子がビット線103に電気的に接続される。また、スイッチ181
における他方の端子は、ビット線103を介して、メモリセル111における第1のトラ
ンジスタ113のソース又はドレインの一方に電気的に接続される。
図1に示す回路の動作について、図2に示すタイミングチャートを用いて説明する。図
2は、図1に示す回路の読み出し動作を示すタイミングチャートである。
半導体メモリ装置内の動作は、クロック信号(CLK)の立ち上がり又は立ち下がりに
同期して行われる。なお、クロック信号(CLK)はクロックドインバータ173に入力
される。アクセス対象となるメモリセルは、アドレス信号(ADDR)で指定する。図2
では、例えば、アドレス信号(ADDR)=X(Xは任意)で指定されるメモリセルに対
し、アクセスを行う場合を例示している。アドレス信号によって指定されたメモリセルに
対し、読み出し動作を行う。読み出し動作は、リードイネーブル信号(RE)がハイ電位
のときに行う。書き込み動作は、ライトイネーブル信号(WE)がハイ電位のときに行う
。リードイネーブル信号(RE)及びライトイネーブル信号(WE)によって、書き込み
回路(図1において図示せず)と読み出し回路151とを切り替え、書き込み動作または
読み出し動作を選択的に行うことができる。図2のタイミングチャートでは、リードイネ
ーブル信号(RE)をハイ電位とライトイネーブル信号(WE)をロー電位として、読み
出し回路151を用いて読み出し動作を行う場合のみを示している。プリチャージ動作は
読み出し動作に先だって行い、プリチャージ信号(PRE)がロー電位のときに行う。
図2において、期間ADは、読み出し動作を行うため、任意のメモリセル(ここではメ
モリセル111として説明する)にアクセスする期間である。読み出し動作は、リードイ
ネーブル信号(RE)をハイ電位にすることで行われる。また、期間AD中はスイッチ1
81がオンになり、アドレス信号(ADDR)はアクティブ(ハイ電位)となる。
期間ABは、ビット線103を充電するためにプリチャージ動作を行うプリチャージ期
間である。期間AB中のプリチャージ信号(PRE)はロー電位となり、図1のプリチャ
ージ回路152におけるNAND回路161の出力端子の電位はハイ電位となるため、第
2のトランジスタ163はオンする。期間ABにおいてスイッチ181はオンしているた
め、第1の配線153に入力される電位(VDD)によってビット線103(BL)が充
電される。なお、期間ABにおいて第1のトランジスタ113をオフさせるため、ワード
線105(WL)の電位はロー電位とする。
期間BDは、読み出し動作を行い、データを反映させた電位を有する出力信号(OUT
PUT)を第4の配線175に出力する読み出し期間である。期間BDにおいて第1のト
ランジスタ113をオンさせるため、ワード線105の電位はハイ電位とする。ビット線
103の電位は、アンチフューズ115の抵抗状態(抵抗値)に応じて放電される。その
ため、アンチフューズ115がショートしていなければ(高抵抗状態)、ビット線103
の電位は維持される。一方、アンチフューズ115がショートしていれば(低抵抗状態)
、ビット線103の電位は低下していく。図2では、ビット線103(BL)の電位の変
化の一例として、メモリセル111が「0」のデータを保持していた場合にビット線10
3の電位は維持され(data0)、メモリセル111が「1」のデータを保持していた
場合にビット線103の電位は低下していく(data1)様子を模式的に示している。
なお、時点Bで、プリチャージ信号をハイ電位とすることでNAND回路161の出力
端子の電位をロー電位とし、第2のトランジスタ163をオフさせることで、プリチャー
ジ動作は止められている。
期間BDにおいて、期間BCはビット線103の電位を確定させるために必要な期間と
し、期間CDはビット線103の電位から第4の配線175に出力する出力信号を確定す
る期間とする。ビット線103の電位は、クロックドインバータ173の入力端子に入力
される。そして、クロックドインバータ173の出力端子から第4の配線175に、アン
チフューズ115の抵抗状態(ビット線103の電位)が反映された電位を有する出力信
号(OUTPUT)が出力される。
図1のメモリセル111における第1のトランジスタ113は酸化物半導体をチャネル
形成領域に用いた構成を有する。酸化物半導体をチャネル形成領域に用いることで、第1
のトランジスタ113はオフ電流を十分に小さくすることができるため、プリチャージ動
作を行っている際にビット線103の電位が第1のトランジスタ113を介してリークし
てしまうことを防ぐことができる。
ここで、RFIDは、規格により、読み出し動作に使用できる時間が制約されている。
プリチャージ動作は読み出し動作に使用できる時間内に行う必要があるため、プリチャー
ジ期間が長引くと実際にデータを読み出す時間が足りなくなる恐れがある。
そこで、本実施の形態のように、酸化物半導体をチャネル形成領域に用いた第1のトラ
ンジスタ113を適用する。これにより、第1のトランジスタ113は、オフ電流が十分
小さいトランジスタとなるため、プリチャージ動作中にビット線103の電位が第1のト
ランジスタ113を介してリークしてしまうのを防ぐことができる。その結果、プリチャ
ージ期間後に、十分なデータの読み出し期間を確保できることになり、読み出し精度向上
につなげることができる。
図2において、Tclkはクロック1周期の期間を示し、Taddrはアクセス対象の
メモリセルにアクセスしている期間を示し、Tpreはプリチャージ動作を行う期間を示
し、Tdataはデータが確定するまでの期間(ビット線の電位を確定させるまでの期間
)を示している。
例えば、ISO15693に準拠する場合、1ビットの読み出し動作に使用できる時間
は、Tclk:18.88μs、Taddr:37.76μs、Tpre:9.44μs
、Tdata:28.32μsとなる。また、NFC−Forum−Type3に準拠す
る場合、1ビットの読み出し動作に使用できる時間はISO15693に準拠する場合よ
りも非常に短時間になり、Tclk:2.36μs、Taddr:4.72μs、Tpr
e:1.18μs、Tdata:4.72μsとなる。
上述のように、規格により時間の制約がある場合、個々の構成には些細なリークであっ
ても、半導体メモリ装置全体としては多大な影響を与えかねない。例えば、上述のNFC
−Forum−Type3に準拠する場合は、プリチャージ動作に費やせる時間は非常に
短い。そのため、プリチャージ期間中にビット線の電位がリークしていけば、制限時間内
にプリチャージが完了しない事態となりうる。また、プリチャージ期間が長引くことで、
データの読み出し期間を十分に確保できない恐れもある。
本実施の形態のように、第1のトランジスタ113をオフ電流が十分小さいトランジス
タとすることで、プリチャージ期間中にビット線の電位がリークしていくことを防ぐこと
ができ、プリチャージ期間の短縮に寄与することができる。その結果、データの読み出し
期間を十分確保することができ、読み出し精度を高めることができる。
また、読み出し期間においては、アンチフューズ115の抵抗状態に応じてビット線1
03の電位が放電される。ビット線103の電位は、アンチフューズ115がショートし
ていない(高抵抗状態)場合は維持され、アンチフューズ115がショートしている(低
抵抗状態)場合は低下していく。出力信号は、ビット線103の電位を反映させた電位を
有する。
本実施の形態のように、第2のトランジスタ163をオフ電流が十分小さいトランジス
タとすることで、読み出し期間において第2のトランジスタ163からのリーク電流によ
り、読み出し動作中のビット線の電位が変動する又はビット線の電位の検出が困難になる
ことを防ぐことができる。これにより、リーク電流に起因するデータの誤読み出しを防ぐ
ことができ、データの読み出し精度を高めることができる。
さらに、図3に、図2に示すタイミングチャートに従って半導体メモリ装置を動作させ
た場合の、ビット線103の電位の変化の様子を模式的に示す。図3において、(p)は
、アンチフューズ115をショートさせて十分に抵抗が下がる場合(低抵抗状態)を示す
。(q)は、アンチフューズ115をショートさせない場合(高抵抗状態)を示す。(r
)は、アンチフューズ115が中途半端にショートしてしまい、(p)と比較して十分に
抵抗が下がらない場合を示す。
(p)の場合は、時点B以降でビット線電位が急速に低下していき、時点Cにおけるビ
ット線電位はGND又はほぼGNDに近い値となる。そして、期間CDのビット線電位に
応じて、データ1が出力される。
(q)の場合は、時点B以降でもビット線電位がほとんど低下せず、時点Cでのビット
線電位はほぼVDDに近い値となる。そして、期間CDのビット線電位に応じて、データ
0が出力される。
(r)の場合は、時点B以降のビット線電位の低下していく割合が(p)の場合よりも
遅い。そのため、時点Cの設定が時点Bに近すぎると、ビット線電位が十分に下がりきら
ず、データ1として出力できない恐れがある。
しかし、(r)の場合でも十分な長さの読み出し期間を確保できれば、ビット線電位が
所望の値に低下するまで、時点Cの設定を遅くすることができる。そして、データ1を出
力することができる。したがって、本実施の形態のように、プリチャージ期間の短縮を図
り、その後の読み出し期間の十分な確保を可能とすることで、(r)のような中途半端な
ショートを起こしたアンチフューズを有するメモリセルのデータも読み取ることができ、
読み出し精度を高めることができる。
以上のように、本実施の形態に係る半導体メモリ装置では、メモリセルを構成するトラ
ンジスタ及び読み出し回路内のトランジスタとして、オフ電流が十分小さいトランジスタ
を適用し、プリチャージ動作を含め、読み出し動作に影響するリーク電流を極力排除する
ことで、データの読み出し精度を高めることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み
合わせることができる。
(実施の形態2)
本実施の形態では、上記実施の形態1に示したオフ電流が十分小さいトランジスタとし
て適用できるトランジスタについて説明する。図4(A)乃至(C)に、本実施の形態に
係るトランジスタの断面の模式図を示す。
図4(A)に示すトランジスタ313は、絶縁表面303上に設けられたソース電極又
はドレイン電極として機能する一対の導電層305a及び導電層305bと、導電層30
5a及び導電層305b上に設けられた半導体層307と、半導体層307上に設けられ
たゲート絶縁層309と、ゲート絶縁層309上に設けられたゲート電極311と、で構
成されている。
図4(A)に示すトランジスタ313は、半導体層307上方にゲート電極311が設
けられたトップゲート型の構造である。また、ソース電極又はドレイン電極として機能す
る導電層305a及び導電層305bが半導体層307下に設けられたボトムコンタクト
型の構造である。なお、トランジスタ313は、導電層305a及び導電層305bが半
導体層307上に設けられたトップコンタクト型の構造とすることもできる。
半導体層307は、四元系金属酸化物であるIn−Sn−Ga−Zn−O系や、三元系
金属酸化物であるIn−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−Zn
−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系や
、二元系金属酸化物であるIn−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Z
n−Mg−O系、Sn−Mg−O系、In−Mg−O系、In−Ga−O系や、In−O
系、Sn−O系、Zn−O系などの酸化物半導体を用いて形成する。ここで、例えば、I
n−Ga−Zn−O系酸化物半導体とは、少なくともInとGaとZnとを含む酸化物で
あり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい
。また、上記酸化物半導体はSiOを含んでもよい。
また、半導体層307は、化学式InMO(ZnO)(m>0)で表記される酸化
物半導体を用いて形成することができる。ここで、Mは、Ga、Al、Mn若しくはCo
から選ばれた一の金属元素、又は複数の金属元素を示す。例えばMとして、Ga、Ga及
びAl、Ga及びMn、またはGa及びCoなどがある。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比
に換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=
15:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)
とする。
例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:
Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
半導体層307は、スパッタリング法によって形成することが好ましい。例えば、上述
した系の酸化物ターゲットを用いて、スパッタリング法により半導体層307を形成する
ことができる。
ここで、ターゲットの純度を、99.99%以上とすることで、酸化物半導体でなる半
導体層307に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化
物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体でな
る半導体層307において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を
低減することができる。
また、酸化物半導体でなる半導体層307の形成時に、スパッタリング装置の処理室の圧
力を0.4Pa以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の
不純物の混入を低減することができる。なお、被成膜物に含まれる水素は、水素原子の他
、水素分子、水、水酸基、または水素化物として含まれる場合もある。
また、スパッタリング装置の処理室の排気系として吸着型の真空ポンプ(例えばクライオ
ポンプなど)を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸
基、または水素化物等の不純物の逆流を低減することができる。また、排気手段としては
、ターボポンプにコールドトラップを加えたものであってもよい。
酸化物半導体でなる半導体層307の形成後、必要であれば、水素及び水分をほとんど
含まない雰囲気下(窒素雰囲気、酸素雰囲気、乾燥空気雰囲気(例えば、水分については
露点−40℃以下、好ましくは露点−60℃以下)など)で加熱処理(温度範囲200℃
以上450℃以下)を行ってもよい。この加熱処理は、酸化物半導体でなる半導体層30
7中からH、OHなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰
囲気下で昇温し、途中で切り替え酸素を含む雰囲気下とする加熱処理を行う場合や、酸素
雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
また、半導体層307に適用する酸化物半導体として、n型不純物である水素を酸化物
半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化
することにより、I型(真性)の酸化物半導体、又はI型(真性)に限りなく近い酸化物
半導体を適用することができる。すなわち、不純物を添加してI型化するのでなく、水素
や水等の不純物を極力除去したことにより、高純度化されたI型(真性半導体)又はそれ
に近づける。したがって、トランジスタ313が有する酸化物半導体層を、高純度化及び
電気的にI型(真性)化された酸化物半導体層とすることができる。
なお、高純度化された酸化物半導体中は、キャリアが極めて少なく(ゼロに近い)、キ
ャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに
好ましくは1×1011/cm未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタでは、オフ電流を少なく
することができる。上記実施の形態1の半導体メモリ装置に組み込まれることを考慮する
と、トランジスタ313のオフ電流は少なければ少ないほど好ましい。
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含ま
れていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ
石灰ガラスも使えると指摘されている(神谷、野村、細野、「アモルファス酸化物半導体
の物性とデバイス開発の現状」、固体物理、2009年9月号、Vol.44、pp.6
21−633.)。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体
を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成
する元素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化
物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNa+となる。
また、Naは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を
分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向
にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化
が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジス
タの特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素濃度が十分に低い場合に
おいて顕著に現れる。従って、酸化物半導体膜中の水素濃度が1×1018/cm以下
、より好ましくは1×1017/cm以下である場合には、上記不純物の濃度を低減す
ることが望ましい。具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×1
16/cm以下、好ましくは1×1016/cm以下、更に好ましくは1×10
/cm以下とするとよい。同様に、Li濃度の測定値は、5×1015/cm以下
、好ましくは1×1015/cm以下とするとよい。同様に、K濃度の測定値は、5×
1015/cm以下、好ましくは1×1015/cm以下とするとよい。
具体的には、上述の高純度化された酸化物半導体を有するトランジスタは、オフ状態に
おける電流値(オフ電流値)を10aA/μm(1×10−17A/μm)以下、さらに
は1aA/μm(1×10−18A/μm)以下、さらには10zA/μm(1×10
20A/μm)以下レベルにまで低くすることができる。また、上述の高純度化された酸
化物半導体を有するトランジスタは、オフ状態における電流値(オフ電流値)を100y
A/μm(1×10−22A/μm)以下、好ましくは10yA/μm(1×10−23
A/μm)以下、更に好ましくは1yA/μm(1×10−24A/μm)以下にするこ
とができる。
また、Snなどのp型の導電性を付与する不純物を酸化物半導体でなる半導体層307
にドープすることで、酸化物半導体でなる半導体層307を弱いp型とし、オフ電流の低
減を図ってもよい。
高純度化された酸化物半導体を具備するトランジスタを、上記実施の形態1の第1のト
ランジスタ113及び第2のトランジスタ163として適用することで、オフ電流を極め
て小さくすることができる。したがって、半導体メモリ装置の読み出し精度をさらに高め
ることが可能となる。
絶縁表面303は、例えば基板上に絶縁層が設けられた構造とする。基板は、後の作製
工程に耐えられるものであれば限定されない。例えば、基板として、ガラス基板などの絶
縁性基板、シリコン基板などの半導体基板、金属基板などの導電性基板、プラスチックな
どの可撓性基板などが挙げられる。絶縁層は、基板からの不純物の拡散を防止する下地と
なる。例えば、下地となる絶縁層は、酸化シリコン、酸化窒化シリコン、窒化シリコン、
酸化ハフニウム、酸化アルミニウム、又は酸化タンタルなどの絶縁層を用いて、単層構造
又は2層以上の積層構造で形成する。なお、絶縁層は、極力、水素や水を含まないことが
好ましい。
導電層305a及び導電層305bは、チタン、アルミニウム、タングステン、クロム
、銅、タンタル、若しくはモリブデンなどから選択される金属材料、又は前述した金属材
料を成分とする合金材料などを用いて形成する。また、マンガン、マグネシウム、ジルコ
ニウム、又はベリリウムから選択される材料を用いて形成することができる。また、アル
ミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、若しく
はスカンジウムから選択される一の元素又は複数の元素を添加した材料を用いて形成する
こともできる。例えば、Cu−Mg−Al合金を用いることできる。なお、導電層305
a及び導電層305bは、単層構造又は2層以上の積層構造で形成することができる。例
えば、Cu−Mg−Al合金でなる層とCuでなる層との積層構造で形成することができ
る。
ゲート絶縁層309は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミ
ニウム、窒化アルミニウム、酸化窒化アルミニウム、又は酸化ハフニウムなどの絶縁層を
用いて、単層構造又は2層以上の積層構造で形成する。なお、ゲート絶縁層309は、極
力、水素や水を含まないように形成することが好ましい。
ゲート電極311は、モリブデン、チタン、クロム、タンタル、タングステン、アルミ
ニウム、銅、ネオジム若しくはスカンジウムなどから選択される金属材料、前述した金属
材料を主成分とする合金材料、又は前記金属材料の窒化物(窒化金属)を用いて、単層構
造又は2層以上の積層構造で形成することができる。例えば、Cu−Mg−Al合金を用
いることできる。例えば、Cu−Mg−Al合金でなる層とCuでなる層との積層構造で
形成することができる。ゲート電極311は、ゲート絶縁層309を間に介して、半導体
層307と重畳するように形成する。
図4(B)に示すトランジスタ323は、絶縁表面303上に設けられたゲート電極3
11と、ゲート電極311を覆って設けられたゲート絶縁層309と、ゲート絶縁層30
9上に設けられた半導体層307と、半導体層307上に設けられた一対の導電層305
a及び導電層305bと、で構成されている。また、トランジスタ323上を覆ってパッ
シベーション層315が設けられている。
パッシベーション層315は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハ
フニウム、酸化アルミニウム、又は酸化タンタルなどの材料を用いて形成することができ
る。なお、トランジスタ323上にパッシベーション層などの絶縁層を形成するか否か、
絶縁層の積層数及び絶縁層の厚さなどは、トランジスタの用途などに応じて適宜変更可能
である。
トランジスタ323は、ゲート電極311上に半導体層307が設けられたボトムゲー
ト型の構造である。また、ソース電極又はドレイン電極として機能する導電層305a及
び導電層305bが半導体層307上に設けられたトップコンタクト型の構造である。ま
た、導電層305aと導電層305bとの間において、半導体層307の一部がエッチン
グされたチャネルエッチ構造である。なお、トランジスタ323は、導電層305a及び
導電層305bが半導体層307下に設けられたボトムコンタクト型の構造とすることも
できる。
図4(C)に示すトランジスタ333は、図4(B)に示すトランジスタ323の構成
に加えて、半導体層307上にチャネル保護層317が設けられた構成を有する。絶縁表
面303上に設けられたゲート電極311と、ゲート電極311を覆って設けられたゲー
ト絶縁層309と、ゲート絶縁層309上に設けられた半導体層307と、ゲート電極3
11と重なる位置において半導体層307上に設けられたチャネル保護層317と、半導
体層307上に設けられた一対の導電層305a及び導電層305bと、で構成されてい
る。また、トランジスタ333上を覆ってパッシベーション層315が設けられている。
トランジスタ333は、チャネル保護層317を設けることによって、半導体層307
のチャネル形成領域となる領域に対する、後工程時におけるダメージ(エッチング工程に
おけるプラズマ損傷やエッチング剤による膜減りなど)を防ぐことができる。
図4(A)乃至(C)に示すような、酸化物半導体を用いた半導体層307をチャネル
形成領域とするトランジスタ313、トランジスタ323、トランジスタ333を、上記
実施の形態1に示した構成におけるトランジスタとして用いることができる。本実施の形
態のように、酸化物半導体を用いて半導体層307を形成することで、十分にオフ電流が
小さいトランジスタを提供することが可能となる。その結果、半導体メモリ装置又は半導
体装置の読み出し精度向上につなげることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み
合わせることができる。
(実施の形態3)
本実施の形態では、メモリセルがマトリクス状に配置されたメモリセルアレイと、読み
出し回路と、を備えた半導体メモリ装置について、図5を用いて説明する。なお、上記実
施の形態1における図1と同じ構成については同じ符号を付し、詳細な説明は省略する。
図5に、メモリセルアレイ101及び読み出し回路151の構成を示す。なお、本実施
の形態に係る半導体メモリ装置において、書き込み回路等が適宜設けられていてもよい。
メモリセルアレイ101は、(m×n)個のメモリセルMC(x,y)を有する。各メ
モリセルMC(x,y)は、ビット線BLxとワード線WLyとの交差部に配置される。
なお、mは1以上の整数、nは1以上の整数、xは1以上m以下の整数、yは1以上n以
下の整数とする。
メモリセルMC(x,y)は、図1におけるメモリセル111に相当する。ビット線B
Lxは、図1におけるビット線103に相当する。ワード線WLyは、図1におけるワー
ド線105に相当する。ここでは、メモリセルアレイは、m本のビット線BLxと、n本
のワード線WLyと、を有する。
なお、図5では、アンチフューズ115がショートしている状態(低抵抗状態)をアン
チフューズ115pとし、アンチフューズ115がショートしていない状態(高抵抗状態
)をアンチフューズ115qとして示している。
読み出し回路151は、ビット線BLxと電気的に接続されて配置される。図5では、
m本のビット線BLxが配置されており、m本のビット線BLxそれぞれに読み出し回路
151が配置される。
なお、本実施の形態における読み出し回路151は、図1におけるクロックドインバー
タ173の代わりにラッチ回路191を有する。また、ラッチ回路191は、全ての読み
出し回路151に共通である。
ラッチ回路191は、入力端子が各読み出し回路151のスイッチ181の一方の端子
及び第2のトランジスタ163のソース又はドレインの他方と電気的に接続され、出力端
子が第4の配線175と電気的に接続される。また、ラッチ回路191の他の入力端子が
第5の配線193に電気的に接続される。第5の配線193には、ラッチ信号が入力され
る。そのため、第5の配線193は、ラッチ信号線としての機能を有する。ラッチ信号が
ハイ電位のときに、ラッチ回路191から第4の配線175に出力信号が出力される。
本実施の形態に係る半導体メモリ装置は、パラレル方式でデータを読み出すことが可能
である。パラレル方式のデータ読み出しについて、図5及び図6を用いて説明する。
図6において、半導体メモリ装置内の動作は、図2の説明と同じく、クロック信号(C
LK)の立ち上がり又は立ち下がりに同期して行われる。アクセス対象となるメモリセル
は、アドレス信号(ADDR(row)、ADDR(column))で指定する。
アドレス信号は、ローデコーダを指定するアドレス信号(ADDR(row))と、コ
ラムデコーダを指定するアドレス信号(ADDR(column))と、に分かれる。ロ
ーデコーダは、アドレス信号(ADDR(row))の組み合わせにより、常に1つだけ
指定される。コラムデコーダは、アドレス信号(ADDR(column))の組み合わ
せにより、1つ又は全てが指定される。したがって、シリアル方式でデータを読み出す場
合は1つのコラムデコーダを指定して読み出し動作を行い、パラレル方式でデータを読み
出す場合は全てのコラムデコーダを指定して読み出し動作を行う。
図6において、ローデコーダを指定するアドレス信号(ADDR(row))は複数の
信号で構成され、信号の組み合わせで駆動するローデコーダを1つだけ選択する。例えば
、ワード線WLが32本ある場合(n=32)は5ビットのアドレスとなり、ADDR(
row)=00000でWL[0]を選択し、ADDR(row)=11111でWL[
31]を選択する。なお、WL[y−1]は図5のワード線WLyを示す。つまり、WL
[0]は図5のワード線WL1に相当する。
また、図6において、コラムデコーダを指定するアドレス信号(ADDR(colum
n))は複数の信号で構成され、信号の組み合わせで駆動するコラムデコーダを1つ又は
全て選択する。例えば、ビット線BLが32本ある場合(m=32)は6ビットのアドレ
スとなり、ADDR(column)=000000でBL[0]を選択し、ADDR(
column)=011111でBL[31]を選択し、ADDR(column)=1
XXXXX(Xはそれぞれ任意)で全ビットを選択する。なお、BL[x−1]は図5の
ビット線BLxを示す。つまり、BL[0]は図5のビット線BL1に相当する。
図6では、図5の1行目のメモリセルMC(x,1)を選択してパラレル方式で読み出
し動作を行う例を示している。したがって、期間ADにおいて、ADDR(row)=0
0000、ADDR(column)=1XXXXXがアクティブ(ハイ電位)となって
いる。読み出し動作は、リードイネーブル信号(RE)をハイ電位にすることで行われる
。また、期間AD中はスイッチ181がオンである。
プリチャージ期間である期間ABにおいて、プリチャージ信号(PRE)はロー電位と
なり、図5のプリチャージ回路152におけるNAND回路161の出力端子の電位はハ
イ電位となるため、第2のトランジスタ163はオンする。期間ABにおいてスイッチ1
81はオンしているため、第1の配線153に入力される電位(VDD)によってビット
線BLxが充電される。ここでは、パラレル方式で読み出し動作を行うため、m本のビッ
ト線BLxそれぞれに対応する読み出し回路151により、m本のビット線BLxそれぞ
れがVDDに充電される。なお、期間ABにおいて、1行目のメモリセルMC(x,1)
を含む全メモリセルMC(x,y)の第1のトランジスタ113はオフさせる。そのため
、1行目のワード線WL1を含む全てのワード線WLnの電位はロー電位とする。
読み出し期間である期間BDにおいて、読み出し動作を行い、メモリセルMC(x,1
)に格納されたデータ(アンチフューズ115の抵抗状態)を反映させた電位(ビット線
BLxの電位を反映させた電位)を有する出力信号(OUTPUT)を第4の配線175
に出力する。期間BDにおいて、1行目のメモリセルMC(x,1)それぞれの第1のト
ランジスタ113をオンさせるため、ワード線WL1(WL[0])の電位はハイ電位と
する。このとき、ビット線BLx(BL[0]乃至BL[m−1]それぞれ)の電位は、
アンチフューズ115の抵抗状態に応じて放電される。
図5では、メモリセルMC(2,1)のアンチフューズ115pがショートしており、
メモリセルMC(1,1)のアンチフューズ115及びメモリセルMC(m,1)のアン
チフューズ115qがショートしていない例を示している。したがって、図6のBL[1
]の電位は低下していき、BL[0]及びBL[m−1]の電位は維持される。
なお、時点Bでプリチャージ信号をハイ電位とすることでNAND回路161の出力端
子の電位をロー電位とし、第2のトランジスタ163をオフさせることで、プリチャージ
動作は止められている。
データを確定するまで十分な時間(ビット線BLxの電位を確定するために必要な時間
)が経過したところで、ラッチ信号(LAT)をハイ電位とする。ここでは、時点Cでラ
ッチ信号をハイ電位とし、期間BCはデータを確定させるために必要な期間とする。時点
C(ラッチ信号が立ち上がるタイミング)において、ビット線BLxの電位を確定し、第
4の配線175に出力する出力信号を確定する。全てのビット線BLxの電位は、それぞ
れ、ラッチ回路191の入力端子に入力される。そして、ラッチ回路191の出力端子か
ら第4の配線175に、1行目のアンチフューズ115の抵抗状態が反映された電位(ビ
ット線BLxの電位が反映された電位)を有する出力信号(OUTPUT)が出力される
図5のメモリセルMC(x,y)における第1のトランジスタ113は酸化物半導体を
チャネル形成領域に用いた構成を有する。酸化物半導体をチャネル形成領域に用いて第1
のトランジスタ113のオフ電流を十分に小さくすることで、読み出し期間の際に選択し
ていない行(ワード線WLy)のショートしたアンチフューズ115pによるリークを防
ぐことができる。その結果、選択していない行に起因したビット線電位の低下が起こりに
くく、ある程度長い期間ビット線電位を維持できる。これにより、パラレル方式での読み
出しが可能となる。
また、上記実施の形態1と同様、プリチャージ動作を行っている際にビット線BLxの
電位がリークするのを防ぐことができる。そのため、プリチャージ期間の短縮及び十分な
読み出し期間の確保を図ることができ、読み出し精度の向上につなげることができる。
また、第2のトランジスタ163もオフ電流が十分小さいトランジスタが適用されてい
るため、読み出し期間中の第2のトランジスタ163からのリーク電流により、読み出し
動作中のビット線の電位が変動する又はビット線の電位の検出が困難になることを防ぐこ
とができる。これにより、リーク電流に起因するデータの誤読み出しを防ぐことができ、
データの読み出し精度を高めることができる。
以上のように、本実施の形態に係る半導体メモリ装置では、メモリセルを構成するトラ
ンジスタ及び読み出し回路内のトランジスタとして、オフ電流が十分小さいトランジスタ
を適用し、プリチャージ動作を含め、読み出し動作に影響するリーク電流を極力排除する
ことで、パラレル方式で、且つ高精度なデータの読み出しを行うことができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み
合わせることができる。
(実施の形態4)
本実施の形態では、上記実施の形態1乃至3の構成を適用することで、半導体メモリ装
置の高集積化及び小型化が可能となることについて説明する。
アンチフューズが中途半端にショートした状態では、抵抗が所望の値まで下がりきれず
、データを正確に読み出せない問題がある。そのため、「アシスト容量」と呼ばれる容量
素子をアンチフューズに並列に接続して書き込み時の電力を補うことで、ショート後にア
ンチフューズの抵抗が所望の値まで下がらない不良を防ぎ、書き込み不良を防ぐ構成が知
られている。
しかし、アシスト容量を設ければ、その分メモリセルの面積は大きくなる。したがって
、半導体メモリ装置を占有するメモリセルの面積が増大する又は半導体メモリ装置自体が
大型化するなど、半導体メモリ装置の高集積化又は小型化を妨げることになる。
上記実施の形態1乃至3で説明したように、本実施の形態に係る半導体メモリ装置は、
メモリセルを構成するトランジスタ(第1のトランジスタ113)及び読みだし回路内の
トランジスタ(第2のトランジスタ163)として、オフ電流が十分小さいトランジスタ
を適用する。その結果、プリチャージ動作を含め、読み出し動作に影響するリーク電流を
極力排除することができるため、十分な読み出し期間を確保することができる。
ここで、上記図3の(r)を用いて説明したように、上記実施の形態に係る半導体メモ
リ装置は、十分な長さの読み出し期間を確保することで、アンチフューズが中途半端にシ
ョートした状態であってもデータを読み出すことが可能となる。これにより、アシスト容
量の縮小又はアシスト容量を無くすことが可能となり、メモリセル面積の縮小化及び半導
体メモリ装置の小型化を図ることができる。
上記実施の形態1乃至3では、容量素子117が「アシスト容量」に相当する。したが
って、容量素子117を縮小又は容量素子117を無くすことが可能となる。
また、上記実施の形態3のように、パラレル方式でデータを読み出すことでm本分のビ
ット線BLxの電位を一度に読み出すことができる。そのため、シリアル方式でデータを
読み出す場合よりも、1つのメモリセルにおける読み出し期間を長くとることができる。
その結果、アシスト容量の大幅な縮小又はアシスト容量を完全に無くすことが可能となる
。また、アンチフューズが中途半端にショートした場合における読み出し可能な抵抗値の
範囲を広くすることができ、データの読み出し精度を高めることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み
合わせることができる。
(実施の形態5)
本実施の形態では、上記実施の形態1乃至4に示したメモリセルの構成について説明す
る。
図7(A)乃至(C)に、本実施の形態に係るメモリセルの一部を示す断面の模式図の
例を示す。
図7(A)に示すメモリセルは、アンチフューズ830と、トランジスタ850と、が
設けられている。ここでは、アンチフューズ830の上方にトランジスタ850が設けら
れた例を示している。
アンチフューズ830は、基板801上に第1の絶縁層803及び第2の絶縁層805
を間に介して設けられた第1の導電層833aと、第1の導電層833a上に設けられた
抵抗材料層835と、抵抗材料層835上に設けられた第2の導電層837aと、で構成
される。第1の導電層833a及び第2の絶縁層805上には、第3の絶縁層807が設
けられている。抵抗材料層835は、第3の絶縁層807に設けられた開口部に設けられ
、第1の導電層833aと接している。第1の導電層833aと第2の導電層837aと
の間に抵抗材料層835が挟持され、アンチフューズ830を構成している。
第1の導電層833aは、アンチフューズ830の一方の電極として機能する。抵抗材
料層835は、アンチフューズ830に電圧を印加することで抵抗状態が変化(高抵抗状
態から低抵抗状態に変化)する材料を用いる。具体的には、抵抗材料層835は、半導体
層(例えば、アモルファスシリコン層など)、又は半導体層及び絶縁層(例えば、酸化シ
リコン層など)の積層構造で形成する。第2の導電層837aは、アンチフューズ830
の他方の電極として機能する。
トランジスタ850は、第3の絶縁層807上に設けられた第2の導電層837a及び
第2の導電層837bと、第2の導電層837a及び第2の導電層837b上に設けられ
た酸化物半導体層853aと、酸化物半導体層853a上に第4の絶縁層809を間に介
して設けられた第3の導電層855aと、で構成される。
第3の導電層855aはゲート電極として機能する。第2の導電層837a及び第2の
導電層837bは、ソース電極又はドレイン電極として機能する。なお、第2の導電層8
37aは、トランジスタ850のソース電極又はドレイン電極の一方及びアンチフューズ
830の他方の電極として機能する。トランジスタ850と、アンチフューズ830と、
は、第2の導電層837aを介して電気的に接続される。なお、トランジスタ850のソ
ース電極又はドレイン電極として機能する導電層と、アンチフューズ830を構成する電
極と、は、電気的に接続されていれば、同一層でなくともよい。
トランジスタ850としては、上記実施の形態2で説明したトランジスタの構成を適用
すればよい。ここでは、トランジスタ850の構成は図4(A)のトランジスタ313に
相当する。第2の導電層837a及び第2の導電層837bは、図4(A)の導電層30
5a及び導電層305bに相当する。酸化物半導体層853aは、図4(A)の半導体層
307に相当する。第4の絶縁層809は、図4(A)のゲート絶縁層309に相当する
。第3の導電層855aは、図4(A)のゲート電極311に相当する。
また、アンチフューズ830及びトランジスタ850上に第5の絶縁層811が設けら
れ、第5の絶縁層811上に第4の導電層857aが設けられている。第4の導電層85
7aは、第5の絶縁層811に設けられた開口部に設けられ、第3の導電層855aと接
している。第4の導電層857aは、ゲート電極として機能する第3の導電層855aの
引き出し配線(ゲート引き出し配線)として機能する。
基板801は、後の作製工程に耐えられる基板であれば限定されず、ガラス基板等を用
いればよい。
第1の絶縁層803及び第2の絶縁層805は、基板801からの不純物の拡散を防止
する下地となる。第3の絶縁層807及び第5の絶縁層811は、層間絶縁層として機能
する。第4の絶縁層809は、ゲート絶縁層として機能する。
第1の絶縁層803乃至第5の絶縁層811は、酸化シリコン、酸化窒化シリコン、窒
化シリコン、酸化ハフニウム、酸化アルミニウム、又は酸化タンタルなどの絶縁層を用い
て、単層構造又は2層以上の積層構造で形成する。また、層間絶縁層として機能する絶縁
層は、ポリイミド又はアクリル等の樹脂材料を用いて形成する事も可能である。なお、第
1の絶縁層803乃至第5の絶縁層811としては、極力、水素や水を含まない絶縁層を
用いることが好ましい。
図7(B)に示すメモリセルは、図7(A)に示す構成に加えて容量素子870が設け
られている。容量素子870は、「アシスト容量」に相当する。ここでは、アンチフュー
ズ830の上方にトランジスタ850及び容量素子870が設けられた例を示している。
容量素子870は、第2の導電層837aと、第2の導電層837a上に設けられた酸
化物半導体層853bと、酸化物半導体層853b上に第4の絶縁層809を間に介して
設けられた第3の導電層855bと、で構成される。第2の導電層837aは容量素子8
70の一方の電極として機能し、第3の導電層855bは容量素子870の他方の電極と
して機能する。第2の導電層837aと第3の導電層855bとの間に挟持される第4の
絶縁層809は、誘電体層として機能する。
容量素子870において、酸化物半導体層853bは、トランジスタ850の酸化物半
導体層853aと同一層を加工して設ける例を示している。第3の導電層855bは、ト
ランジスタ850の第3の導電層855aと同一層を加工して設ける例を示している。同
一層を加工して設けることでプロセスの簡略化を図ることができるが、本実施の形態は特
に限定されず、異なる材料層で形成してもよい。
また、容量素子870を構成する第2の導電層837aは、トランジスタ850のソー
ス電極又はドレイン電極の一方及びアンチフューズ830の一方の電極としても機能する
。トランジスタ850、アンチフューズ830、及び容量素子870は、第2の導電層8
37aを介して電気的に接続される。なお、トランジスタ850、アンチフューズ830
、及び容量素子870は、電気的に接続されるのであれば、第2の導電層837aを共通
の同一層で形成しなくともよい。
また、第4の導電層857bが、第5の絶縁層811に設けられた開口部に設けられて
いる。第4の導電層857bは、第3の導電層855bと接している。第4の導電層85
7bは、容量素子870の他方の電極として機能する第3の導電層855bの引き出し配
線(容量引き出し配線)として機能する。
図7(C)は、図7(A)に示す構成に加えて容量素子870が設けられている。また
、図7(C)は、容量素子870の上方にアンチフューズ830が設けられ、アンチフュ
ーズ830の上方にトランジスタ850が設けられた例を示している。
容量素子870は、第5の導電層872aと、第5の導電層872a上に第2の絶縁層
805を間に介して設けられた第1の導電層833と、で構成される。第5の導電層87
2aは容量素子870の一方の電極として機能し、第1の導電層833は容量素子870
の他方の電極として機能する。第5の導電層872aと第1の導電層833との間に挟持
される第2の絶縁層805は、誘電体層として機能する。
容量素子870を構成する第1の導電層833は、アンチフューズ830の一方の電極
としても機能する。また、容量素子870を構成する第5の導電層872aには、第3の
絶縁層807に設けられた開口部を介して、第2の導電層837aが電気的に接続されて
いる。トランジスタ850、アンチフューズ830、及び容量素子870は、第2の導電
層837aを介して電気的に接続される。
図7(A)乃至(C)に示すメモリセルにおいて、アンチフューズと電気的に接続され
るトランジスタとして、酸化物半導体層をチャネル形成領域に用いたトランジスタを適用
することで、リーク電流を防ぐことができ、メモリセルに格納されたデータの読み出し精
度を高めることができる。
また、上述のトランジスタの構成とすることでデータの読み出し期間を長く確保できる
ため、アンチフューズが中途半端にショートして抵抗が下がりきれなくとも、アンチフュ
ーズがショートした状態としてデータを読み出すことが可能である。そのため、書き込み
時の電力を補うためのアシスト容量として機能する容量素子を縮小化する、又は無くして
しまうことが可能となる。したがって、メモリセルの面積を縮小化でき、半導体メモリ装
置の小型化を実現することができる。
また、図8に、本実施の形態に係るメモリセルの一部と、その他の回路の一部と、を示
す断面の模式図の例を示す。図8には、メモリセルを構成するアンチフューズ830、ト
ランジスタ850、及び容量素子870と、その他の回路を構成するトランジスタ890
と、が示されている。ここでは、容量素子870及びトランジスタ890の上方にアンチ
フューズ830及びトランジスタ850が設けられた例を示している。
トランジスタ890は、トランジスタ850と異なり、シリコン等の半導体をチャネル
形成領域に用いて構成する。トランジスタ890は、半導体層891と、半導体層891
上に第2の絶縁層805を間に介して設けられた第1の導電層833bと、半導体層89
1と電気的に接続する第2の導電層837c及び第2の導電層837dと、で構成される
半導体層891は、一対の不純物領域872b及び不純物領域872cと、不純物領域
872bと不純物領域872cとの間に位置するチャネル形成領域893と、を有する。
一対の不純物領域872b及び不純物領域872cは、ソース領域又はドレイン領域とし
て機能する。なお、半導体層891には、適宜、LDD(Light Doped Dr
ain)領域やオフセット領域等を設けてもよい。
第2の導電層837c及び第2の導電層837dは、ソース電極又はドレイン電極とし
て機能する。第2の導電層837c又は第2の導電層837dの一方は、不純物領域87
2b又は不純物領域872cの一方と電気的に接続される。第2の導電層837c又は第
2の導電層837dの他方は、不純物領域872b又は不純物領域872cの他方と電気
的に接続される。
第1の導電層833bは、ゲート電極として機能する。第2の絶縁層805は、ゲート
絶縁層として機能する。また、第2の絶縁層805は、容量素子870においては誘電体
層として機能する。
トランジスタ890において、半導体層891は、容量素子870の第5の導電層87
2aと同一層を加工して設ける例を示している。なお、第5の導電層872aと、不純物
領域872b及び不純物領域872cには、一導電型を付与する不純物元素が添加されて
いる。第1の導電層833bは、アンチフューズ830の第1の導電層833aと同一層
を加工して設ける例を示している。第2の導電層837c及び第2の導電層837dは、
アンチフューズ830及びトランジスタ850の第2の導電層837a、並びにトランジ
スタ850の第2の導電層837bと同一層を加工して設ける例を示している。同一層を
加工して設けることでプロセスの簡略化を図ることができるが、本実施の形態は特に限定
されず、異なる材料層で形成してもよい。
本実施の形態において、メモリセルのアンチフューズ830と電気的に接続されるトラ
ンジスタ850としては、酸化物半導体層をチャネル形成領域に用いたトランジスタを適
用する。その他の回路においては、適宜シリコン等の半導体層をチャネル形成領域に用い
たトランジスタを適用することもできる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み
合わせることができる。
(実施の形態6)
本実施の形態では、上記実施の形態に係る半導体メモリ装置の具体的な構成について説
明する。
図9は、半導体メモリ装置におけるメモリ部の構成をブロック図で示した一例である。
なお、図9に示すブロック図では、半導体メモリ装置内の回路を機能ごとに分類し、互い
に独立したブロックとして示しているが、実際の回路は機能ごとに完全に切り分けること
が難しく、1つの回路が複数の機能に係ることもあり得る。
図9に示すメモリ部3000は、メモリセルアレイ3001、コラムデコーダ3002
、ローデコーダ3003、アドレスセレクタ3004、セレクタ3005、読み出し回路
/書き込み回路3006、及び昇圧回路3007を有する。ここで、メモリセルアレイ3
001は、マトリクス状に配置された複数のメモリセルから構成される。
メモリセルは、図1におけるメモリセル111又は図5におけるメモリセルMC(x,
y)に相当する。また、メモリセルは、ビット線(図1のビット線103又は図5のビッ
ト線BLx)とワード線(図1のワード線105又は図5のワード線WLy)との交差部
に配置される。
次に、メモリ部3000の動作について説明する。メモリ部3000には、動作信号と
してリードイネーブル信号(RE)、ライトイネーブル信号(WE)、アドレス信号(A
DDR)、プリチャージ信号(PRE)、及び昇圧クロック信号(CP_CLK)が入力
される。また、電源として昇圧入力電圧(Vin)が入力される。なお、特に図示してい
ないが、動作電源としてVDD、GNDなど、回路を駆動させるために必要な電源も入力
される。
リードイネーブル信号(RE)、ライトイネーブル信号(WE)はセレクタ3005に
入力され、メモリ部3000の動作を決定する。一例として、REがアクティブで、WE
が非アクティブの場合、読み出し動作が行われる。また、WEがアクティブで、REが非
アクティブの場合、書き込み動作が行われる。WE、REともに非アクティブの場合は、
待機状態となる。
書き込み動作を行う場合は、昇圧イネーブル信号(CPE)が入力されたときにのみ、
昇圧回路3007が動作するようにしてもよい。これにより、不必要な昇圧による消費電
流の増大を抑制することができる。また、書き込み動作又は読み出し動作を行う場合に、
コントロール信号(cont)をアドレスセレクタ3004に入力する構成とすれば、待
機状態のときにデコーダ(コラムデコーダ3002、ローデコーダ3003)が駆動する
ことによる誤動作を防ぐことができる。
アドレス信号(ADDR)は、アドレスセレクタ3004を介して分岐され、コラムデ
コーダ3002及びローデコーダ3003に入力される。コラムデコーダ3002は複数
のデコーダで構成され、アドレス信号(ADDR)の値の組み合わせによって、1つ又は
全て駆動する。ローデコーダ3003は複数のデコーダで構成され、アドレス信号(AD
DR)の値の組み合わせによって、1つだけ駆動する。そして、駆動したコラムデコーダ
3002及びローデコーダ3003の組み合わせによって、メモリセルアレイ3001の
中から書き込み動作又は読み出し動作を行なうメモリセルが決定される。
なお、前述したように、書き込み動作及び読み出し動作の両方とも行なわない状態(待
機状態)のときは、セレクタ3005からアドレスセレクタ3004に入力されるコント
ロール信号(cont)により、デコーダ(コラムデコーダ3002、ローデコーダ30
03)に入る信号を非アクティブにしてデコーダが選択されないようにする。
また、プリチャージ動作時には、ワード線に入力される電位がハイとならないように、
ローデコーダ3003に入るアドレス信号はプリチャージ信号(PRE)とANDをとる
ようにする。そうすれば、プリチャージ動作中、すなわちプリチャージ信号(PRE)が
ロー電位の時にはローデコーダ3003に入るアドレス信号は全てロー電位になるため、
どの列のワード線に入力される電位もハイとならない。
コラムデコーダ3002に電気的に接続された読み出し回路/書き込み回路3006は
、セレクタ3005から入力される選択信号(select)により、読み出し回路又は
書き込み回路のどちらかを駆動する。選択信号が書き込み動作のときには書き込み回路を
駆動させ、読み出し動作のときには読み出し回路を駆動させる。
書き込み回路は、レベルシフタ及びバッファで構成される。コラムデコーダ3002に
よって選択された信号は、レベルシフタによって書き込み電圧に増幅され、バッファを通
してビット線に入力される。メモリセルのアンチフューズは、ビット線に入力される電圧
によってショートさせられるか否かが選択され、書き込みが行なわれる。
読み出し回路は、上記実施の形態1乃至3で説明した構成を有する。読み出し動作に先
立って、プリチャージ信号(PRE)により、ビット線をプリチャージする。そしてアク
セスしたメモリセルに属するビット線電位からデータ「0」もしくはデータ「1」を読み
取り、読み取ったデータを出力信号(OUTPUT)として出力する。
昇圧回路3007は、セレクタ3005から入力されるCPEがアクティブであるとき
に外部からの入力信号であるcp_clkによって動作し、外部から入力される電源電圧
(Vin)を増幅してVoutとしてセレクタ3005に入力する。メモリ部3000が
書き込み動作を行っているときに、セレクタ3005に入力されたVoutは、読み出し
回路/書き込み回路3006の電源電圧(Vcoldec)、及びローデコーダ3003
の電源電圧(Vrowdec)となる。書き込み回路は、レベルシフタを用い、選択した
ビット線に、選択したメモリセルのアンチフューズをショートさせるために充分な電圧を
印加する。昇圧回路3007の構成としては、周知のものを用いることができる。
メモリ部3000の構成に、上記実施の形態1乃至3で説明したメモリセル及び読み出
し回路等を組み込むことで、メモリ部3000における読み出し精度を高めることができ
る。また、上記実施の形態4で説明したように、アシスト容量の面積を縮小又はアシスト
容量を無くすことが可能であるため、メモリ部3000におけるメモリセルアレイ300
1の占有面積を縮小化することができる。また、半導体メモリ装置の高集積化及び小型化
が可能となる。なお、この効果は、メモリセルアレイ3001を構成するメモリセルが多
いほど、すなわちメモリビット数が多いほど顕著なものとなる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み
合わせることができる。
(実施の形態7)
本実施の形態では、半導体メモリ装置を搭載した半導体装置に関して説明する。
本実施の形態に係る半導体装置は、内部にメモリ部を有し、メモリ部に必要な情報を記
憶し、非接触手段(例えば無線通信)を用いて外部と情報のやりとりを行うものである。
このような半導体装置はRFIDタグとも呼ばれ、物品などの個体情報を記憶させておき
、その情報を読み取ることにより物品を認識させる個体認証システムなどの用途に利用す
ることができる。
図10は、本実施の形態に係る半導体装置の構成をブロック図で示した一例である。図
10に示す半導体装置900は、RF回路901、クロック生成回路902、ロジック回
路903、及びアンテナ部918により構成されている。アンテナ部918は、アンテナ
917を有する。
なお、図10には示していないが、半導体装置900は、通信装置(例えば、リーダな
どの無線通信装置)などの外部の回路とアンテナ917を介して無線信号の送受信を行っ
ている。データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う
電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波
方式の3つに大別される。本実施の形態ではいずれの方式でも適用することができる。
RF回路901は、電源回路904と、復調回路905と、変調回路906と、を有す
る。クロック生成回路902は、分周回路907と、カウンタ回路909と、基準クロッ
ク生成回路919と、を有する。ロジック回路903は、演算処理を行う機能を有し、コ
ントローラ913と、CPU910(中央演算装置ともいう)と、Read Only
MemoryであるROM911と、Random Access Memoryである
RAM912と、を有する。
また、コントローラ913は、CPUインターフェース914と、RFインターフェー
ス915と、メモリコントローラ916と、を有する。
RF回路901において、電源回路904は、整流回路と、保持容量と、を有し、受信
した信号から電源電圧を生成し、その他の回路に供給する機能を有する。復調回路905
は、整流回路と、LPF(ローパスフィルタ)と、を有し、通信信号からコマンドやデー
タを抽出する機能を有する。変調回路906は、送信データを変調する機能を有し、変調
したデータは、アンテナ917から送信信号として送信される。
次に、本実施の形態に係る半導体装置の動作について説明する。
まず、外部の通信装置から送信された信号が、半導体装置900で受信される。半導体
装置900に入力された受信信号は、復調回路905で復調された後、コントローラ91
3におけるRFインターフェース915に出力される。RFインターフェース915に入
力された受信信号は、CPUインターフェース914を介してCPU910で演算処理さ
れる。また、RFインターフェース915に入力された受信信号により、メモリコントロ
ーラ916を介してROM911、RAM912に対するアクセスが行われる。
CPU910による演算処理、ROM911及び/又はRAM912におけるデータの
入出力後に送信データが生成される。送信データは、信号として変調回路906で変調さ
れ、アンテナ917から外部の通信装置に送信される。
上記実施の形態で説明した半導体メモリ装置を、本実施の形態に係る半導体装置のRO
M911、RAM912、またはその他のメモリ部として搭載することができる。本実施
の形態に係る半導体装置に、上記実施の形態に係る半導体メモリ装置を搭載することで、
半導体装置を小型化することができる。したがって、RFIDタグなどとして利用するに
あたって、用途が広がり、デザイン性も向上する。
また、本実施の形態に係る半導体装置に関して、上面の模式図を用いて説明する。
図11(A)に示す半導体装置は、基板400と、基板400に設けられた素子部40
1と、素子部401に電気的に接続されたアンテナ402と、を有する。また、図11(
B)には、図11(A)と異なる構成のアンテナ402を有する例を示している。ここで
は、アンテナ402が図10のアンテナ917に相当し、素子部401が図10のアンテ
ナ部918以外の構成(RF回路901、クロック生成回路902、ロジック回路903
)に相当する。
図11(A)、(B)に示すような半導体装置において、上記実施の形態で説明した半
導体メモリ装置を適用することで、素子部401の面積を縮小することができる。したが
って、半導体装置自体の小型化を図ることができる。
次に、本実施の形態に係る半導体メモリ装置を搭載した半導体装置(RFIDタグ)の
使用例について、図12を用いて説明する。図12で示す半導体装置600は、図10及
び図11で示した半導体装置に相当する。
本実施の形態に係る半導体装置の用途は多岐に渡る。例えば、紙幣、硬貨、有価証券類
、無記名債券類、証書類(運転免許証や住民票等、図12(A)参照)、記録媒体(DV
Dソフトやビデオテープ等、図12(B)参照)、包装用容器類(包装紙やボトル等、図
12(C)参照)、乗り物類(自転車等、図12(D)参照)、身の回り品(鞄や眼鏡等
、図12(E)参照)、食品類、植物類、動物類、人体、衣類、生活用品類、または電子
機器(液晶表示装置、EL表示装置、テレビジョン装置、または携帯電話)等の物品、若
しくは各物品に取り付ける荷札(図12(F)参照)等に、本実施の形態に係る半導体装
置600を設けて使用することができる。
半導体装置600は、物品に実装する、物品の表面に貼る、または物品に埋め込む等に
より、物品に固定することができる。例えば、物品が本であれば、半導体装置600を紙
に埋め込むことで、固定することができる。また、物品に有機樹脂からなるパッケージと
して固定されるのであれば、半導体装置600を有機樹脂に埋め込むことで、物品に固定
することができる。
本実施の形態に係る半導体装置600は小型化することができるため、物品に固定した
後も物品自体のデザイン性を損なわずにすむ。また、紙幣、硬貨、有価証券類、無記名債
券類、または証書類等に半導体装置600を設けることにより、認証機能を設けることが
でき、紙幣等の偽造防止に役立てることができる。また、包装用容器類、記録媒体、身の
回り品、食品類、衣類、生活用品類、または電子機器等に半導体装置600を取り付ける
ことにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類に
半導体装置600を取り付けることで、盗難などに対するセキュリティ性を高めることが
できる。
以上のように、本実施の形態に係る半導体メモリ装置を搭載した半導体装置は、多岐に
渡る用途に用いることができる。本実施の形態に係る半導体装置は、高精度なデータの読
み出しを行うことができるため、物品の認証性、セキュリティ性などの信頼性を高めるこ
とにつなげることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み
合わせることができる。
101 メモリセルアレイ
103 ビット線
105 ワード線
111 メモリセル
113 第1のトランジスタ
115 アンチフューズ
117 容量素子
119 接地電位
151 読み出し回路
152 プリチャージ回路
153 第1の配線
155 第2の配線
157 第3の配線
161 NAND回路
163 第2のトランジスタ
173 クロックドインバータ
175 第4の配線
181 スイッチ
191 ラッチ回路
193 配線
303 絶縁表面
307 半導体層
309 ゲート絶縁層
311 ゲート電極
313 トランジスタ
315 パッシベーション層
317 チャネル保護層
323 トランジスタ
333 トランジスタ
400 基板
401 素子部
402 アンテナ
600 半導体装置
801 基板
803 絶縁層
805 絶縁層
807 絶縁層
809 絶縁層
811 絶縁層
830 アンチフューズ
833 導電層
835 抵抗材料層
850 トランジスタ
870 容量素子
890 トランジスタ
891 半導体層
893 チャネル形成領域
900 半導体装置
901 RF回路
902 クロック生成回路
903 ロジック回路
904 電源回路
905 復調回路
906 変調回路
907 分周回路
909 カウンタ回路
910 CPU
911 ROM
912 RAM
913 コントローラ
914 CPUインターフェース
915 RFインターフェース
916 メモリコントローラ
917 アンテナ
918 アンテナ部
919 基準クロック生成回路
115p アンチフューズ
115q アンチフューズ
3000 メモリ部
3001 メモリセルアレイ
3002 コラムデコーダ
3003 ローデコーダ
3004 アドレスセレクタ
3005 セレクタ
3006 回路
3007 昇圧回路
305a 導電層
305b 導電層
833a 導電層
833b 導電層
837a 導電層
837b 導電層
837c 導電層
837d 導電層
853a 酸化物半導体層
853b 酸化物半導体層
855a 導電層
855b 導電層
857a 導電層
857b 導電層
872a 導電層
872b 不純物領域
872c 不純物領域

Claims (2)

  1. 絶縁表面上に第1の導電層を有し、
    前記第1の導電層上に第1の絶縁層を有し、
    前記第1の絶縁層上に第2の導電層を有し、
    前記第2の導電層上に第2の絶縁層を有し、
    前記第2の絶縁層に、前記第2の導電層に達する開口部を有し、
    前記第2の絶縁層上及び前記開口部内に第1の半導体層を有し、
    前記第2の絶縁層上及び前記第1の半導体層上に第3の導電層を有し、
    前記第2の絶縁層上に第4の導電層を有し、
    前記第2の絶縁層上、前記第3の導電層上、及び前記第4の導電層上に第2の半導体層を有し、
    前記第2の半導体層上に第3の絶縁層を有し、
    前記第3の絶縁層上に第5の導電層を有し、
    前記第2の導電層は、前記第1の導電層と重なる領域を有し、
    前記第3の導電層は、前記第1の導電層と電気的に接続されており、
    前記第5の導電層は、前記第2の半導体層と重なる領域を有することを特徴とする半導体装置。
  2. 絶縁表面上に第1の導電層を有し、
    前記絶縁表面上に第3の半導体層を有し、
    前記第1の導電層上及び前記第3の半導体層上に第1の絶縁層を有し、
    前記第1の絶縁層上に第2の導電層を有し、
    前記第1の絶縁層上に第6の導電層を有し、
    前記第2の導電層上及び前記第6の導電層上に第2の絶縁層を有し、
    前記第2の絶縁層に、前記第2の導電層に達する開口部を有し、
    前記第2の絶縁層上及び前記開口部内に第1の半導体層を有し、
    前記第2の絶縁層上及び前記第1の半導体層上に第3の導電層を有し、
    前記第2の絶縁層上に第4の導電層を有し、
    前記第2の絶縁層上に第7の導電層を有し、
    前記第2の絶縁層上に第8の導電層を有し、
    前記第2の絶縁層上、前記第3の導電層上、及び前記第4の導電層上に第2の半導体層を有し、
    前記第2の半導体層上に第3の絶縁層を有し、
    前記第3の絶縁層上に第5の導電層を有し、
    前記第2の導電層は、前記第1の導電層と重なる領域を有し、
    前記第3の導電層は、前記第1の導電層と電気的に接続されており、
    前記第5の導電層は、前記第2の半導体層と重なる領域を有し、
    前記第6の導電層は、前記第3の半導体層の有するチャネル形成領域と重なる領域を有し、
    前記第7の導電層は、前記第3の半導体層の有するソース領域と電気的に接続されており、
    前記第8の導電層は、前記第3の半導体層の有するドレイン領域と電気的に接続されていることを特徴とする半導体装置。
JP2014235403A 2010-04-09 2014-11-20 半導体装置 Expired - Fee Related JP5984902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014235403A JP5984902B2 (ja) 2010-04-09 2014-11-20 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010089968 2010-04-09
JP2010089968 2010-04-09
JP2014235403A JP5984902B2 (ja) 2010-04-09 2014-11-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011056115A Division JP5656328B2 (ja) 2010-04-09 2011-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2015079974A true JP2015079974A (ja) 2015-04-23
JP5984902B2 JP5984902B2 (ja) 2016-09-06

Family

ID=44760817

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011056115A Expired - Fee Related JP5656328B2 (ja) 2010-04-09 2011-03-15 半導体装置
JP2012159305A Expired - Fee Related JP5093935B2 (ja) 2010-04-09 2012-07-18 半導体装置
JP2014235403A Expired - Fee Related JP5984902B2 (ja) 2010-04-09 2014-11-20 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011056115A Expired - Fee Related JP5656328B2 (ja) 2010-04-09 2011-03-15 半導体装置
JP2012159305A Expired - Fee Related JP5093935B2 (ja) 2010-04-09 2012-07-18 半導体装置

Country Status (5)

Country Link
US (1) US8750022B2 (ja)
JP (3) JP5656328B2 (ja)
KR (2) KR101321833B1 (ja)
TW (1) TWI543187B (ja)
WO (1) WO2011125455A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
TWI559683B (zh) 2011-05-20 2016-11-21 半導體能源研究所股份有限公司 半導體積體電路
US8804405B2 (en) * 2011-06-16 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8724364B2 (en) * 2011-09-14 2014-05-13 Semiconductor Components Industries, Llc Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
US9343120B2 (en) 2012-06-01 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. High speed processing unit with non-volatile register
CN104769842B (zh) 2012-11-06 2017-10-31 株式会社半导体能源研究所 半导体装置以及其驱动方法
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6072661B2 (ja) * 2013-09-30 2017-02-01 ルネサスエレクトロニクス株式会社 データ処理装置、マイクロコントローラ、及び半導体装置
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
FR3062937A1 (fr) * 2017-02-14 2018-08-17 Stmicroelectronics (Rousset) Sas Activation d'un dispositif nfc
WO2018220471A1 (ja) * 2017-06-02 2018-12-06 株式会社半導体エネルギー研究所 記憶装置及びその動作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223653A (ja) * 1988-07-12 1990-01-25 Seiko Epson Corp 集積回路
JPH0369253U (ja) * 1989-11-10 1991-07-09
JP2008176262A (ja) * 2006-03-20 2008-07-31 Canon Inc 光制御装置および画像表示装置
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US20100072474A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10007A (en) * 1853-09-13 Gear op variable cut-ofp valves for steau-ehgietes
US3833894A (en) 1973-06-20 1974-09-03 Ibm Organic memory device
US4763183A (en) 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
US5242851A (en) 1991-07-16 1993-09-07 Samsung Semiconductor, Inc. Programmable interconnect device and method of manufacturing same
JP2785540B2 (ja) 1991-09-30 1998-08-13 松下電器産業株式会社 半導体メモリの読み出し回路
JP3501416B2 (ja) 1994-04-28 2004-03-02 忠弘 大見 半導体装置
US5583819A (en) 1995-01-27 1996-12-10 Single Chip Holdings, Inc. Apparatus and method of use of radiofrequency identification tags
JPH08202631A (ja) 1995-01-30 1996-08-09 Mitsubishi Electric Corp 携帯型半導体記憶装置及び携帯型半導体記憶装置用電源制御ic
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5710738A (en) 1996-12-17 1998-01-20 Powerchip Semiconductor Corp. Low power dynamic random access memory
US6160733A (en) 1997-08-29 2000-12-12 Enable Semiconductor, Inc. Low voltage and low power static random access memory (SRAM)
US5828612A (en) 1997-10-27 1998-10-27 Motorola, Inc. Method and circuit for controlling a precharge cycle of a memory device
US6164551A (en) 1997-10-29 2000-12-26 Meto International Gmbh Radio frequency identification transponder having non-encapsulated IC chip
US6239703B1 (en) 1998-01-02 2001-05-29 Intermec Ip Corp Communication pad structure for semiconductor devices
JPH11238381A (ja) 1998-02-19 1999-08-31 Nec Corp メモリ読み出し回路およびsram
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6100804A (en) 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6720866B1 (en) 1999-03-30 2004-04-13 Microchip Technology Incorporated Radio frequency identification tag device with sensor input
JP2000299440A (ja) 1999-04-15 2000-10-24 Hitachi Ltd 電界効果トランジスタ及びそれを用いた集積化電圧発生回路
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6654275B2 (en) 2001-03-15 2003-11-25 Micron Technology, Inc. SRAM cell with horizontal merged devices
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6870461B2 (en) 2001-12-01 2005-03-22 Atmel Germany Gmbh Integrated receiving/backscattering arrangement for contactless data transmission
US6534841B1 (en) 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
KR100406548B1 (ko) 2001-12-31 2003-11-20 주식회사 하이닉스반도체 반도체메모리장치의 비트라인프리차지 회로 및 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100488542B1 (ko) 2002-10-21 2005-05-11 삼성전자주식회사 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치
TWI470607B (zh) 2002-11-29 2015-01-21 Semiconductor Energy Lab A current driving circuit and a display device using the same
CN1754316B (zh) 2003-02-28 2011-07-13 株式会社半导体能源研究所 半导体装置及其驱动方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7130234B2 (en) 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7405665B2 (en) 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7699232B2 (en) 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7504663B2 (en) 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7067868B2 (en) 2004-09-29 2006-06-27 Freescale Semiconductor, Inc. Double gate device having a heterojunction source/drain and strained channel
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US8030643B2 (en) 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7700984B2 (en) 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US7791066B2 (en) 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007055299A1 (en) 2005-11-09 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP2008090895A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体記憶装置
CN102646681B (zh) 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5268292B2 (ja) * 2007-06-19 2013-08-21 ラピスセミコンダクタ株式会社 半導体記憶装置
JP5164745B2 (ja) 2007-09-03 2013-03-21 株式会社半導体エネルギー研究所 記憶装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010028105A (ja) * 2008-06-20 2010-02-04 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶素子の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010038601A1 (en) 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010267368A (ja) 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
KR20230174763A (ko) * 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223653A (ja) * 1988-07-12 1990-01-25 Seiko Epson Corp 集積回路
JPH0369253U (ja) * 1989-11-10 1991-07-09
JP2008176262A (ja) * 2006-03-20 2008-07-31 Canon Inc 光制御装置および画像表示装置
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US20100072474A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device

Also Published As

Publication number Publication date
JP2012195050A (ja) 2012-10-11
KR20130036739A (ko) 2013-04-12
KR20130065738A (ko) 2013-06-19
JP5984902B2 (ja) 2016-09-06
TW201214459A (en) 2012-04-01
TWI543187B (zh) 2016-07-21
JP2011233221A (ja) 2011-11-17
US20110249487A1 (en) 2011-10-13
KR101321833B1 (ko) 2013-10-23
US8750022B2 (en) 2014-06-10
JP5093935B2 (ja) 2012-12-12
WO2011125455A1 (en) 2011-10-13
JP5656328B2 (ja) 2015-01-21

Similar Documents

Publication Publication Date Title
JP5984902B2 (ja) 半導体装置
JP6772327B2 (ja) 半導体記憶装置
JP5919366B2 (ja) 半導体装置
JP5604560B2 (ja) 半導体装置
KR20180071215A (ko) 반도체 장치
JP6293085B2 (ja) 半導体装置
JP2012079400A (ja) 半導体装置の駆動方法
JP5079163B1 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160802

R150 Certificate of patent or registration of utility model

Ref document number: 5984902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees