JP2014531751A - 異なる幅のディジットを有するインターディジタルキャパシタ - Google Patents

異なる幅のディジットを有するインターディジタルキャパシタ Download PDF

Info

Publication number
JP2014531751A
JP2014531751A JP2014529709A JP2014529709A JP2014531751A JP 2014531751 A JP2014531751 A JP 2014531751A JP 2014529709 A JP2014529709 A JP 2014529709A JP 2014529709 A JP2014529709 A JP 2014529709A JP 2014531751 A JP2014531751 A JP 2014531751A
Authority
JP
Japan
Prior art keywords
digits
width
digit
conductive
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014529709A
Other languages
English (en)
Other versions
JP6009567B2 (ja
Inventor
ウー,ジャオイン・ディ
ウパディアヤ,パラグ
ジアン,シューウェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2014531751A publication Critical patent/JP2014531751A/ja
Application granted granted Critical
Publication of JP6009567B2 publication Critical patent/JP6009567B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Abstract

異なる幅のディジットを有するインターディジタルキャパシタが開示される。キャパシタ(100)の一実施形態は、第1の複数の導電ディジット(110)と、インターディジタル構造が形成されるように、第1の複数の導電ディジット(110)とかみ合うように位置決めされる第2の複数の導電ディジット(110)とを含む。第1の複数の導電ディジット(110)および第2の複数の導電ディジット(110)は、全体としてディジットのセットを形成し、ディジット(110)のセットにおける第1のディジットの幅は、ディジットのセットにおける第2のディジットに対して不均一である。

Description

本発明の実施形態は、概して集積回路に関し、特定的には集積回路技術において使用するためのインターディジタルキャパシタに関する。
キャパシタなどの受動電子部品は、集積回路(IC)の用途において使用されることが多い。キャパシタの1つの特定のタイプとしては、インターディジタルキャパシタがある。従来のインターディジタルキャパシタは、複数のインターディジタル層を含み、インターディジタル層の各ペアは、酸化層(酸化領域)によって分離される。各インターディジタル層は、実質的に互いに平行に配置される2つのバー(または相互接続部)を含む。バーの各々からは、複数の「ディジット」(すなわち、長い導体)が延在する。ディジットは、ディジットが全体としてかみ合わされた構造またはインターディジタル構造を形成するように、バーに沿って間隔が空けられる。
従来のインターディジタルキャパシタには、いくつかの欠点がある。たとえば、ディジットの長さが長くなるにつれ、より大きな電流損失がディジットにおいて起こりやすくなる。このため、ディジットの長さは、このような損失を最小化するように通常は選択される。たとえば、短い長さのディジットを有する複数のインターディジタル層は、通常はキャパシタの領域に広がる。これによって損失が効果的に最小化されるが、キャパシタの容量密度が結果として低下する。そして、インターディジタル層の各々は、必要な容量密度を付与するために2つの電極を必要とする。これらの電極は、インターディジタル構造の外に位置し、バーおよび酸化層の領域においてスペースを取る。したがって、キャパシタの領域は、性能を最大化するように利用されない。
異なる幅のディジットを有するインターディジタルキャパシタが開示される。キャパシタの一実施形態は、第1の複数の導電ディジットと、インターディジタル構造が形成されるように、第1の複数の導電ディジットとかみ合うようにして位置決めされる第2の複数の導電ディジットとを含み得る。第1の複数の導電ディジットおよび第2の複数の導電ディジットは、全体としてディジットのセットを形成し、ディジットのセットにおける第1のディジットの幅は、ディジットのセットにおける第2のディジットに対して不均一である。
一部の実施形態において、インターディジタル構造の端部の最も近くに位置決めされるディジットのセットの第1サブセットは、インターディジタル構造の中心の最も近くに位置決めされるディジットのセットの第2サブセットよりも広い幅を有し得る。
一部の実施形態において、インターディジタル構造の端部の最も近くに位置決めされるディジットのセットの第1サブセットは、インターディジタル構造の中心の最も近くに位置決めされるディジットのセットの第2サブセットよりも3倍から5倍広い幅を有し得る。
一部の実施形態において、インターディジタル構造の端部の最も近くに位置決めされるディジットのセットにおける第1所定数のサブセットは、第1の幅を有し得て、ディジットのセットにおけるディジットの残りは、第1の幅よりも狭い第2の幅を有し得る。
一部の実施形態において、ディジットのセットにおける各ディジットの幅は、インターディジタル構造の端部に位置決めされるディジットにおける最も広い幅から、インターディジタル構造の中心に位置決めされるディジットにおける最も狭い幅へ徐々に漸減し得る。
一部の実施形態において、ディジットのセットにおけるディジットの相対幅は、インターディジタル構造における磁界Hの分布に基づいて定められ得る。
一部の実施形態において、ディジットのセットにおける特定の1つの幅は、ディジットのセットにおける特定の1つによって担持される電流の量に比例し得る。
一部の実施形態において、ディジットのセットにおけるディジット間の間隙の大きさは実質的に均一であり得る。
一部の実施形態において、第1の複数の導電ディジットおよび第2の複数の導電ディジットは、銅、ドープポリシリコン、アルミニウム、または窒化チタンのうちの少なくとも1つから形成され得る。
一部の実施形態において、第1の複数の導電ディジットは、第1の材料から形成され得て、第2の複数の導電ディジットは、第1の材料とは異なる第2の材料から形成され得る。
一部の実施形態において、キャパシタはインターディジタル構造に結合される少なくとも1つのバーをさらに含み得て、少なくとも1つのバーは、少なくとも1つの給電点を有し得る。
一部の実施形態において、給電点の最も近くに位置決めされるディジットのセットにおける第1サブセットは、ディジットのセットの残りよりも広い幅を有し得る。
キャパシタを形成する方法の実施形態は、第1の複数の導電ディジットを形成するステップと、インターディジタル構造が形成されるように、第1の複数の導電ディジットとかみ合うようにして位置決めされる第2の複数の導電ディジットを形成するステップとを含み得る。第1の複数の導電ディジットおよび第2の複数の導電ディジットは、全体としてディジットのセットを形成し得て、ディジットのセットにおける第1のディジットの幅は、ディジットのセットにおける第2のディジットに対して不均一であり得る。
一部の実施形態において、インターディジタル構造に結合されるバーの給電点の最も近くに位置決めされるディジットのセットの第1サブセットは、バーの給電点から最も遠くに位置決めされるディジットのセットの第2サブセットよりも広い幅を有し得る。
一部の実施形態において、インターディジタル構造に結合されるバーの給電点の最も近くに位置決めされるディジットのセットの第1サブセットは、バーの給電点から最も遠くに位置決めされるディジットのセットの第2サブセットよりも3倍から5倍広い幅を有し得る。
一部の実施形態において、インターディジタル構造に結合されるバーの給電点の最も近くに位置決めされるディジットのセットにおける第1所定数のサブセットは第1の幅を有し得て、ディジットのセットにおけるディジットの残りは第1の幅より狭い第2の幅を有し得る。
一部の実施形態において、ディジットのセットにおける各ディジットの幅は、インターディジタル構造に結合されるバーの給電点の近くに位置決めされるディジットにおける最も広い幅から、バーの給電点の最も遠くに位置決めされるディジットにおける最も狭い幅へ徐々に漸減し得る。
一部の実施形態において、ディジットのセットにおけるディジットの相対幅は、インターディジタル構造における磁界Hの分布に基づいて定められ得て、ディジットのセットにおける特定の1つの幅は、ディジットのセットにおける特定の1つによって担持される電流の量に比例し得る。
一部の実施形態において、給電点を有する少なくとも1つのバーがインターディジタル構造に結合され得て、給電点の最も近くに位置決めされるディジットのセットの第1サブセットは、ディジットのセットの残りよりも広い幅を有し得る。
キャパシタの他の実施形態は、単一のインターディジタル層を含み得て、単一のインターディジタル層は、連結して位置決めされ得る第1の複数の導電ディジットと第2の複数の導電ディジットとを含み得る。第1の複数の導電ディジットおよび第2の複数の導電ディジットは、インターディジタル構造を形成するように位置決めされ得る。
添付の図面は本開示の1つ以上の局面に基づく例示的な実施形態を示す。しかしながら、添付の図面は、示される実施形態に本開示を限定するよう解釈されるべきでなく、説明および理解のためのみとする。
インターディジタルキャパシタの第1の実施形態を示す平面図である。 従来のインターディジタルキャパシタにおける磁界Hの分布のグラフを示す図である。 インターディジタルキャパシタの第4の実施形態を示す平面図である。 キャパシタを形成する方法の一実施形態を示すフロー図である。 インターディジタルキャパシタの第2の実施形態を示す平面図である。 インターディジタルキャパシタの第3の実施形態を示す平面図である。
異なる幅のディジットを有するインターディジタルキャパシタが開示される。上述のように、インターディジタルキャパシタは、長い導体すなわち「ディジット」を使用してキャパシタのようなハイパス特性をもたらす特定のタイプのキャパシタである。インターディジタルキャパシタの一実施形態は、複数のディジットを含み、インターディジタル構造の端部の近くに配置されるディジットは、インターディジタル構造の中心の近くに配置されるディジットよりも幅が広い。さらなる実施形態において、ディジットの幅は、インターディジタル構造の端部における最も広い点からインターディジタル構造の中心における最も狭い点へ徐々に漸減する。以下でより詳細に記載するように、この配置により、インターディジタルキャパシタの容量密度を増大させながら、ディジットを延ばすことができ、バーおよび酸化層にインターディジタルキャパシタ構造を適用することができる。
図1は、インターディジタルキャパシタ100の第1の実施形態を示す平面図である。具体的に、図1はxおよびzの座標でインターディジタルキャパシタ100を示す。図1は必ずしも縮尺どおりではなく、インターディジタルキャパシタ100は示される座標または量に必ずしも限定されない(主に読み手が容易に理解できることを意図している)。
図示されるように、キャパシタ100は、実質的に互いに平行に位置決めされる第1のバー106と第2のバー108とを含む。第1のバー106および第2のバー108の各々からは複数のディジット110〜110(以下では「ディジット110」と総称する)が延在する。ディジット110は、全体として、かみ合わされた構造またはインターディジタル構造104を形成する。第1のバー106および第2のバー108に配置される少なくとも1つの「給電点」または電極112〜112(以下では「電極112」と総称する)を介してインターディジタル構造に電流が付与される。一実施形態において、第1のバー106および第2のバー108の各々は電流を付与するための電極(概して給電点)112を含む。バー106および108に配置される給電点は、たとえばバーの極端、バーの中心、およびバーの極端と中心との間の他の任意の位置など、バー上の任意の位置に設置することができる。
一実施形態において、ディジット110は、他の利用可能な材料のうち、銅、ドープポリシリコン、アルミニウム、または窒化チタンなどの導電材料から形成される。第1のバー106から延在するディジット110の組成は、第2のバー108から延在するディジットの組成とは異なってもよい。ディジット110とバー106,108との間の間隙は、通常は二酸化ケイ素などの誘電材料を含む。
図示されるように、ディジット110の幅はディジットごとに不均一である(たとえば、少なくとも2つ以上のディジットが異なる幅を有する)。たとえば、一実施形態において、インターディジタル構造104の端部の近くに配置されるディジット110(たとえば、ディジット110,110,110n−1,110)は、インターディジタル構造104の中心の近くに配置されるディジット(たとえば、ディジット110n−m−1および110n−m)よりも幅が広い。特定の一実施形態において、インターディジタル構造104の端部の近くに配置されるディジット110は、インターディジタル構造104の中心の近くに配置されるディジットよりも3倍から5倍幅が広い。
他の実施形態において、インターディジタル構造104の端部の近くに配置される特定数のディジット110は、インターディジタル構造におけるディジット110の残りよりも幅が広い。たとえば、インターディジタル構造104の端部からインターディジタル構造104の中心に向け、第1のx個のディジット110は第1の幅を有し、残りのディジット110は第1の幅よりも狭い第2の幅を有する。
さらに他の実施形態において、ディジット110の幅は、インターディジタル構造104の端部における最も広い幅Wからインターディジタル構造104の中心における最も狭い幅Wへ徐々に漸減し、インターディジタル構造104の中間点(すなわち、端部と中心との間)にあるディジット110の幅がWとWとの間の幅となる。
さらに他の実施形態において、ディジット110の相対幅はインターディジタル構造104における磁界Hの分布に基づいて定められる。たとえば、図2は従来のインターディジタルキャパシタにおける磁界Hの分布のグラフを示す図である。具体的に、図2はインターディジタル構造の給電箇所(すなわち、電流が注入される点)からの距離(マイクロメートル)に対する電流密度の大きさ(キロアンペア/メートル)を描いたものである。図示されるように、インターディジタル構造の端部からインターディジタル構造の中心へ移動するにつれて電流密度が小さくなる。これに比して、インターディジタル構造にわたる電界の分布は比較的均一である。
したがって、一実施形態において、インターディジタル構造104の中心に近いディジット110(すなわち、最小の電流を担持するディジット110)は幅が最も狭くなっている(たとえば、インターディジタルキャパシタ100の機械耐性が許容する限り幅が狭い)。インターディジタル構造104の中心から外側へ向かうにつれ、ディジット110はより大きな電流を担持することから、これに比例して幅が広くなり、最も幅の広いディジット110はインターディジタル構造104の端部の最も近くに位置するディジット110となる。この配置により、インターディジタルキャパシタ100の容量密度が大きくなる。
他の実施形態において、最も幅の広いディジット110は、電極112の最も近くに位置する。たとえば、図1に示される例示的な実施形態において、最も幅の広いディジット110および110は、第1のバー106および第2のバー108の反対の端部にそれぞれ位置する電極112に最も近いディジットである。最も幅の狭いディジットは、電極112から最も遠いディジットである(たとえば、ディジット110n−m−1および110n−m)。したがって、最も幅の広いディジット110および110も、第1のバー106および第2のバー108の反対の端部にそれぞれ位置する。
さらなる例として、図5はインターディジタルキャパシタ500の第2の実施形態を示す平面図であり、図6はインターディジタルキャパシタ600の第3の実施形態を示す平面図である。図5において、電極512〜512(以下、「電極512」と総称する)は、第1のバー506および第2のバー508の同じ側の端部にそれぞれ位置する(すなわち、図の左側)。この場合も、幅の最も広いディジット510および510は電極512に最も近いディジットであり、幅の最も狭いディジットは、電極512から最も遠いディジットである(たとえば、ディジット510)。そして、幅の最も広いディジット510および510は、また、第1のバー506および第2のバー508の同じ側の端部に(すなわち、ディジット510および510が互いに隣り合うように)それぞれ位置決めされる。
図6において、電極612〜612(以下、「電極612」と総称する)は、第1のバー606および第2のバー608のほぼ中心にそれぞれ位置する。この場合も、幅の最も広いディジット610は、電極612に最も近いディジットである(この場合においては、電極612間に延在する単一のディジット610)。幅の最も狭いディジットは、電極612から最も遠いディジットである(たとえば、ディジット610および610)。
上記のいずれの場合においても、ディジット110間の間隙Gは実質的に均一に保たれる。すなわち、ディジット110の幅は異なるが、ディジット間の間隙Gの大きさは実質的に異ならない。
図1に示されるように、インターディジタルキャパシタ100は複数の層で形成され得る。異なる幅のディジット110を含むインターディジタルキャパシタ100の構成により、インターディジタルキャパシタの容量密度を増大させながら、ディジット110を延ばすことができ、キャパシタ100において(たとえば、第1のバー106および第2のバー108の領域において)電極によって取られるスペースが最小化される。最も大きな電流を担持するディジット110(すなわち、インターディジタル構造104の端部に近いディジット)の幅が増大することから、幅の広いディジット110における損失が増大することはない。また、インターディジタル構造104の中心に近いディジット110は、小さな電流を担持している、または電流を担持していないため、ディジット110の長さを増大させることによって著しく大きな損失が起こることはない。したがって、キャパシタ100の品質係数(すなわち「Q値」)(すなわち、キャパシタの容量リアクタンスをキャパシタの等価直列抵抗で割ったもの)を維持することができる。
図3は、インターディジタルキャパシタ300の第2の実施形態を示す平面図である。具体的に、図1はxおよびzの座標でインターディジタルキャパシタ100を示す。図1は必ずしも縮尺どおりではなく、インターディジタルキャパシタ100は示される寸法または量に必ずしも限定されない(主に読み手が容易に理解できることを意図している)。
図示されるように、キャパシタ300は、実質的に互いに平行に位置決めされる第1のバー306と第2のバー308とを含む。第1のバー306および第2のバー308の各々からは複数のディジット310〜310(以下では「ディジット310」と総称する)が延在する。ディジット310は、全体として、かみ合わされた構造またはインターディジタル構造304を形成する。
一実施形態において、ディジット310は、他の利用可能な材料のうち、銅、ドープポリシリコン、アルミニウム、または窒化チタンなどの導電材料から形成される。第1のバー306から延在するディジット310の組成は、第2のバー308から延在するディジットの組成とは異なり得る。ディジット310とバー306,308との間の間隙は、通常は二酸化ケイ素などの誘電材料を含む。
図示されるように、ディジット310の幅はディジットごとに不均一である(たとえば、少なくとも2つ以上のディジットが異なる幅を有する)。一実施形態において、ディジット310の幅は上述のいずれかの態様で異なってもよい。加えて、ディジット310の長さもディジットごとに不均一である(たとえば、少なくとも2つ以上のディジットが異なる長さを有する)。たとえば、ディジット310の長さは最も長い長さLから最も短い長さLへ異なってもよい。ある実施形態において、ディジット310の長さはディジット310の幅を異ならせる上述の基準のうちいずれかに基づいて異なる。
図4は、キャパシタを形成する方法400の一実施形態を示すフロー図である。方法400は、たとえば、図1および図3に示されるキャパシタなどのキャパシタを形成するために実施されてもよい。
方法400は、ステップ402で開始される。ステップ404において、第1の複数の導電ディジットが形成され、ディジットの幅はディジットごとに異なる。選択的に、ディジットの長さもディジットごとに異ならせてもよい。ある実施形態において、ディジットの幅(および選択的に長さ)は、上述の基準のいずれかに基づいて異なる。第1の複数の導電ディジットは、ディジットが間隔を空けて延在する第1のバーによって接続される。ある実施形態において、第1の複数の導電ディジットは、他の利用可能な材料のうち、銅、ドープポリシリコン、アルミニウム、または窒化チタンなどの導電材料から形成される。第1の複数の導電ディジットにおけるディジット間の間隙は、通常は二酸化ケイ素などの誘電材料を含む。
ステップ406において、第2の複数の導電ディジットが形成され、ディジットの幅はディジットごとに異なる。選択的に、ディジットの長さもディジットごとに異なってもよい。ある実施形態において、ディジットの幅(および選択的に長さ)は、上述の基準のいずれかに基づいて異なる。第2の複数の導電ディジットは、ディジットが間隔を空けて延在する第2のバーによって接続される。ある実施形態において、第2の複数の導電ディジットは、他の利用可能な材料のうち、銅、ドープポリシリコン、アルミニウム、または窒化チタンなどの導電材料から形成される。第2の複数の導電ディジットは、必ずしも第1の複数の導電ディジットと同じ導電材料から形成される必要はない。第2の複数の導電ディジットにおけるディジット間の間隙は、通常は二酸化ケイ素などの誘電材料を含む。
ステップ408において、第1の複数の導電ディジットおよび第2の複数の導電ディジットは、インターディジタル構造を形成するように位置決めされる。このインターディジタル構造は、上述のようにインターディジタルキャパシタの主な構造を形成する。当業者は、最終的なインターディジタルキャパシタが電極などの追加の構成部品を含んでも良いことを理解するであろう。
そして、方法400はステップ410で終了する。
本開示の1つ以上の局面に基づく例示的な実施形態について上に記載した一方で、以下の請求項およびその均等物によって定められる範囲から逸脱することなく本開示の1以上の局面に基づく他のさらなる実施形態が考案されてもよい。ステップを示す請求項は、ステップの順序を暗に定義するものではない。商標はそれぞれの所有者によって所有される。

Claims (15)

  1. キャパシタであって、
    第1の複数の導電ディジットと、
    インターディジタル構造が形成されるように、前記第1の複数の導電ディジットとかみ合うようにして位置決めされる第2の複数の導電ディジットとを備え、
    前記第1の複数の導電ディジットおよび前記第2の複数の導電ディジットは、全体としてディジットのセットを形成し、
    前記ディジットのセットにおける第1のディジットの幅は、前記ディジットのセットにおける第2のディジットに対して不均一である、キャパシタ。
  2. 前記インターディジタル構造の端部の最も近くに位置決めされる前記ディジットのセットの第1サブセットは、前記インターディジタル構造の中心の最も近くに位置決めされる前記ディジットのセットの第2サブセットよりも広い幅を有する、請求項1に記載のキャパシタ。
  3. 前記インターディジタル構造の端部の最も近くに位置決めされる前記ディジットのセットの第1サブセットは、前記インターディジタル構造の中心の最も近くに位置決めされる前記ディジットのセットの第2サブセットよりも3倍から5倍広い幅を有する、請求項1に記載のキャパシタ。
  4. 前記インターディジタル構造の端部の最も近くに位置決めされる前記ディジットのセットにおける第1所定数のサブセットは、第1の幅を有し、
    前記ディジットのセットにおけるディジットの残りは、前記第1の幅よりも狭い第2の幅を有する、請求項1に記載のキャパシタ。
  5. 前記ディジットのセットにおける各ディジットの幅は、前記インターディジタル構造の端部に位置決めされるディジットにおける最も広い幅から、前記インターディジタル構造の中心に位置決めされるディジットにおける最も狭い幅へ徐々に漸減する、請求項1から4のいずれか1項に記載のキャパシタ。
  6. 前記ディジットのセットにおけるディジットの相対幅は、前記インターディジタル構造における磁界Hの分布に基づいて定められる、請求項1に記載のキャパシタ。
  7. 前記ディジットのセットにおける特定の1つの幅は、ディジットのセットにおける前記特定の1つによって担持される電流の量に比例する、請求項6に記載のキャパシタ。
  8. 前記第1の複数の導電ディジットおよび前記第2の複数の導電ディジットは、銅、ドープポリシリコン、アルミニウム、または窒化チタンのうちの少なくとも1つから形成される、請求項1から7のいずれか1項に記載のキャパシタ。
  9. 前記第1の複数の導電ディジットは、第1の材料から形成され、
    前記第2の複数の導電ディジットは、前記第1の材料とは異なる第2の材料から形成される、請求項1から7のいずれか1項に記載のキャパシタ。
  10. 前記インターディジタル構造に結合される少なくとも1つのバーをさらに備え、
    前記少なくとも1つのバーは、少なくとも1つの給電点を有する、請求項1から7のいずれか1項に記載のキャパシタ。
  11. 前記少なくとも1つの給電点の最も近くに位置決めされる前記ディジットのセットにおける第1サブセットは、前記ディジットのセットの残りよりも広い幅を有する、請求項10に記載のキャパシタ。
  12. キャパシタを形成する方法であって、前記方法は、
    第1の複数の導電ディジットを形成するステップと、
    インターディジタル構造が形成されるように、前記第1の複数の導電ディジットとかみ合うようにして位置決めされる第2の複数の導電ディジットを形成するステップとを備え、
    前記第1の複数の導電ディジットおよび前記第2の複数の導電ディジットは、全体としてディジットのセットを形成し、
    前記ディジットのセットにおける第1のディジットの幅は、前記ディジットのセットにおける第2のディジットに対して不均一である、方法。
  13. 前記インターディジタル構造に結合されるバーの給電点の最も近くに位置決めされる前記ディジットのセットの第1サブセットは、前記バーの前記給電点から最も遠くに位置決めされる前記ディジットのセットの第2サブセットよりも広い幅を有する、請求項12に記載の方法。
  14. 前記ディジットのセットにおける各ディジットの幅は、前記インターディジタル構造に結合されるバーの給電点の近くに位置決めされるディジットにおける最も広い幅から、前記バーの前記給電点から最も遠くに位置決めされるディジットにおける最も狭い幅へ徐々に漸減する、請求項12に記載の方法。
  15. 前記ディジットのセットにおけるディジットの相対幅は、前記インターディジタル構造における磁界Hの分布に基づいて定められ、
    前記ディジットのセットにおける特定の1つの幅は、前記ディジットのセットにおける前記特定の1つによって担持される電流の量に比例する、請求項12に記載の方法。
JP2014529709A 2011-09-09 2012-05-29 異なる幅のディジットを有するインターディジタルキャパシタ Active JP6009567B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/229,207 2011-09-09
US13/229,207 US8941974B2 (en) 2011-09-09 2011-09-09 Interdigitated capacitor having digits of varying width
PCT/US2012/039898 WO2013036306A1 (en) 2011-09-09 2012-05-29 Interdigitated capacitor having digits of varying width

Publications (2)

Publication Number Publication Date
JP2014531751A true JP2014531751A (ja) 2014-11-27
JP6009567B2 JP6009567B2 (ja) 2016-10-19

Family

ID=46319183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014529709A Active JP6009567B2 (ja) 2011-09-09 2012-05-29 異なる幅のディジットを有するインターディジタルキャパシタ

Country Status (8)

Country Link
US (1) US8941974B2 (ja)
EP (1) EP2754189B1 (ja)
JP (1) JP6009567B2 (ja)
KR (1) KR101871544B1 (ja)
CN (1) CN103988328B (ja)
IN (1) IN2014CN02337A (ja)
TW (1) TWI533340B (ja)
WO (1) WO2013036306A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015031586A1 (en) * 2013-08-29 2015-03-05 Apocell, Inc. Method and apparatus for isolation, capture and molecular analysis of target particles
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
JP6710161B2 (ja) * 2014-12-26 2020-06-17 京セラ株式会社 弾性波装置
US10409426B2 (en) * 2015-04-14 2019-09-10 Ford Global Technologies, Llc Motion based capacitive sensor system
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
US9948313B1 (en) * 2016-12-19 2018-04-17 Silicon Laboratories Inc. Magnetically differential loop filter capacitor elements and methods related to same
US20220270830A1 (en) * 2021-02-19 2022-08-25 Micron Technology, Inc. Supercapacitors and Integrated Assemblies Containing Supercapacitors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03181165A (ja) * 1989-12-11 1991-08-07 Sharp Corp インターデジタルキャパシタ
JPH11274887A (ja) * 1998-03-26 1999-10-08 Masao Takeuchi 弾性表面波変換器
JP2001267503A (ja) * 2000-03-16 2001-09-28 Toshiba Corp キャパシタ及び集積回路
US20040174655A1 (en) * 2003-03-04 2004-09-09 Tse-Lun Tsai Interdigitated capacitor structure for an integrated circuit
JP2008270742A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd キャパシタ構造

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1899176A (en) 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (nl) 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
DE2548563A1 (de) 1975-10-30 1977-05-05 Licentia Gmbh Verfahren zum herstellen eines kondensators
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
JPS5851552Y2 (ja) 1978-10-18 1983-11-24 株式会社日立ホームテック ガス瞬間湯沸器
JPS57106804A (en) 1980-12-25 1982-07-02 Fuji Electric Co Ltd Measuring device for thickness of film
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
JPS5991718U (ja) 1982-12-11 1984-06-21 株式会社村田製作所 コンデンサアレイ
US4571543A (en) 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (de) 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
JPH0682783B2 (ja) 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JPS61259560A (ja) 1985-05-14 1986-11-17 Nec Corp 半導体集積回路
JPS61263251A (ja) 1985-05-17 1986-11-21 Nec Corp 半導体装置
US4827323A (en) 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4831431A (en) 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (ja) 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
JPS6370550U (ja) 1986-10-27 1988-05-12
US4878151A (en) 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
JPH0196943A (ja) 1987-10-09 1989-04-14 Toshiba Corp 半導体集積回路装置
US4994688A (en) 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
JPH01298322A (ja) * 1988-05-27 1989-12-01 Fuji Photo Film Co Ltd 交叉くし形電極対
JPH01313917A (ja) 1988-06-13 1989-12-19 Taiyo Yuden Co Ltd 積層型電子部品
JPH038360Y2 (ja) 1988-10-26 1991-02-28
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02231755A (ja) 1989-03-03 1990-09-13 Mitsubishi Electric Corp Mim容量を備えたモノリシック集積回路
JPH02268439A (ja) 1989-04-10 1990-11-02 Hitachi Ltd 半導体集積回路装置
JPH02307275A (ja) 1989-05-23 1990-12-20 Seiko Epson Corp 半導体装置
US5089878A (en) 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JPH0244129A (ja) 1989-06-21 1990-02-14 Mitsubishi Petrochem Co Ltd 温水式床暖房構造の施工方法
EP0412514A1 (en) 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
US5021920A (en) 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JP2504606B2 (ja) 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
JP2590618B2 (ja) 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5005103A (en) 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
JP2700959B2 (ja) 1991-02-25 1998-01-21 三菱電機株式会社 集積回路のキャパシタ
US5077225A (en) 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH07283076A (ja) 1994-04-15 1995-10-27 Nippon Telegr & Teleph Corp <Ntt> キャパシタ
AUPM596394A0 (en) 1994-05-31 1994-06-23 Dyksterhuis, Francis Henry Games and puzzles
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JPH09199973A (ja) * 1996-01-17 1997-07-31 Kazuhiko Yamanouchi 弾性表面波変換器
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6417556B1 (en) 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6538282B1 (en) * 2000-03-14 2003-03-25 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6747307B1 (en) 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US7259945B2 (en) 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6653681B2 (en) 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
DE10145462B4 (de) 2001-09-14 2006-01-26 Infineon Technologies Ag Schaltungsanordnung zur Verringerung einer Degradation eines Feldeffekt-Transistors
US6661079B1 (en) 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
JP4014432B2 (ja) * 2002-03-28 2007-11-28 ユーディナデバイス株式会社 インタディジタルキャパシタ及びその容量調整方法
GB0207857D0 (en) 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217567A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
DE10217565A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
US7271465B2 (en) 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE10303738B4 (de) 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
GB2398169B (en) 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6765778B1 (en) 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US6949781B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US6972463B2 (en) 2003-10-20 2005-12-06 United Microelectronics Corp. Multi-finger transistor
US7259956B2 (en) 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7205854B2 (en) 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
US7282937B2 (en) 2003-12-31 2007-10-16 Intel Corporation On-chip frequency degradation compensation
US7050290B2 (en) 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US6933869B1 (en) 2004-03-17 2005-08-23 Altera Corporation Integrated circuits with temperature-change and threshold-voltage drift compensation
US6903918B1 (en) 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (fr) 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US7154734B2 (en) 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (ja) 2004-10-26 2009-10-14 Necエレクトロニクス株式会社 半導体装置
US7009832B1 (en) 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
US7202548B2 (en) 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
US7368902B2 (en) 2005-10-28 2008-05-06 International Business Machines Corporation Impedance calibration for source series terminated serial link transmitter
TWI296852B (en) 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
TWI271754B (en) 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
KR100876881B1 (ko) 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
US7274085B1 (en) 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
CN101461060B (zh) 2006-06-02 2010-09-29 肯奈特公司 改良的指状叉合金属-绝缘体-金属电容器和其电容器数组
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
US7838919B2 (en) * 2007-03-29 2010-11-23 Panasonic Corporation Capacitor structure
US7564264B1 (en) 2007-05-14 2009-07-21 Xilinx, Inc. Preventing transistor damage
US20090057826A1 (en) 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US8362589B2 (en) 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7994609B2 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8207592B2 (en) 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7944732B2 (en) 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US7956438B2 (en) 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US8255858B2 (en) * 2008-11-26 2012-08-28 Broadcom Corporation Method for adjusting capacitance of capacitors without affecting die area
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03181165A (ja) * 1989-12-11 1991-08-07 Sharp Corp インターデジタルキャパシタ
JPH11274887A (ja) * 1998-03-26 1999-10-08 Masao Takeuchi 弾性表面波変換器
JP2001267503A (ja) * 2000-03-16 2001-09-28 Toshiba Corp キャパシタ及び集積回路
US20040174655A1 (en) * 2003-03-04 2004-09-09 Tse-Lun Tsai Interdigitated capacitor structure for an integrated circuit
JP2008270742A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd キャパシタ構造

Also Published As

Publication number Publication date
CN103988328B (zh) 2016-12-21
US20130063861A1 (en) 2013-03-14
EP2754189B1 (en) 2020-12-16
JP6009567B2 (ja) 2016-10-19
KR20140062493A (ko) 2014-05-23
US8941974B2 (en) 2015-01-27
CN103988328A (zh) 2014-08-13
WO2013036306A1 (en) 2013-03-14
IN2014CN02337A (ja) 2015-06-19
TWI533340B (zh) 2016-05-11
TW201312613A (zh) 2013-03-16
EP2754189A1 (en) 2014-07-16
KR101871544B1 (ko) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6009567B2 (ja) 異なる幅のディジットを有するインターディジタルキャパシタ
US6765781B2 (en) Multilayer capacitor
US7054134B2 (en) Stacked capacitor
US6995967B2 (en) Stacked capacitor
US9524964B2 (en) Capacitor structure in an integrated circuit
US8014125B2 (en) Chip capacitor
US7061747B2 (en) Stacked capacitor
US8451580B2 (en) Multilayer ceramic capacitor capable of controlling equivalent series resistance
US10026685B2 (en) Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency
JP2008084894A (ja) 積層コンデンサ
US20210329774A1 (en) Structure for delivering power
US8856715B1 (en) Capacitor designs for integrated circuits utilizing self-aligned double patterning (SADP)
JP5726609B2 (ja) 容量素子および半導体装置
US20160126003A1 (en) Multilayer inductor
US7273502B2 (en) Method for manufacturing capacitor
JP3824565B2 (ja) 積層コンデンサ
US20140246754A1 (en) Metal-oxide-metal capacitor
US9620445B1 (en) Chip package structure and method of manufacturing the same
US20240080968A1 (en) Circuit element
TW201001456A (en) Magnetic component
CN107293551B (zh) 半导体结构与其制造方法
CN105826296B (zh) 接垫结构
TWI517362B (zh) 半導體結構
JP2018137557A (ja) 人工誘電体及び人工誘電体共振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250