JP2014515556A - 太陽電池およびその製作方法 - Google Patents

Abstract

リアコンタクト型ヘテロ接合太陽電池(1)およびそのような太陽電池用の製作方法が提案される。太陽電池(1)は、そのフロント面の不動態化層(5)およびそのリア面を覆うイントリンシックアモルファスシリコン層(7)を有するシリコン基板(3)を有する。イントリンシックアモルファスシリコン層(7)の背側では、エミッタ層(13)およびベース層(19)が設けられ、これらの層のそれぞれは、背面の隣接した一部のエリアを覆う。これらのエミッタおよびベース層(13、19)の間には、電気絶縁材料を含む分離層(9)が配置される。この分離層(9)は、ベース層(19)およびエミッタ層(13)と同様に、マスクを通って気相堆積することによって生成されても良い。そのような処理に伴って、エミッタ層(13)および分離層(9)の隣接領域、およびベース層(19)および分離層(9)の隣接領域は、オーバーラップエリア(23、25)の中では分離層(9)の少なくとも一部がエミッタ層(13)およびベース層(19)の内の一方のオーバーラップ部よりも基板(3)の近くに位置するように、部分的に横方向にオーバーラップする。提案された太陽電池の概念および製作方法を用いれば、表面を高品質に不動態化できることに伴って、低い製作コストで高い太陽電池効率が得られることがある。
【選択図】図１

Description

発明の分野
本発明は、リアコンタクト型ヘテロ接合イントリンシック薄層のシリコン太陽電池、およびそのような太陽電池を製作する方法に関する。

技術的背景
光起電力効果を使用して日光を電気に変換するために、太陽電池が使用される。一般的な目的は、生産コストを低減する必要性と釣り合う高変換効率を達成することである。

高効率を得るために、太陽電池用の基板として良質の半導体材料が使用されるべきであり、その基板の表面は、あらゆる再結合損失を最小化するために高度に不動態化されるべきである。さらに、その基板に電気的に接触する接触方式は、抵抗の損失およびわずかな相違を最小化するために最適化されるべきである。

生産コストを低く保つためには、一般的に、できるだけ少ない処理ステップを使用し、さらに、例えば、フォトリソグラフィマスク形成および高温処理ステップのような複雑かつコストがかかる生産ステップを止めるように意図される。

太陽電池の概念は、ＷＯ０３／０８３９５５Ａ１の中で提案された。そこでは、半導体シリコン基板の光入射面の反対側のリア面の上にｐｎ接合と電極が形成されるリア接合タイプの光起電力素子が提案されている。光起電力素子は、そのリア側に０．１ｎｍから５０ｎｍまで変動する厚さを有するイントリンシック半導体膜を有する。イントリンシック半導体膜の背側には、ｐ型の導電性半導体部およびｎ型の導電性半導体部が配置され、その各導電性半導体部は、それぞれの第１または第２の電極に接触する。そのようなヘテロ接合イントリンシック薄膜太陽電池は、ＨＩＴ太陽電池と呼ばれることがある。

この太陽電池の概念およびそのような太陽電池を製作する方法を改良するいくつかの試みが提案された。そこでは、製作方法は、基板表面の不動態化、各半導体電極層および絶縁体層の構造定義、および／または太陽電池基板に対する電気的電極の形成のための異なるアプローチをとりわけ含むいくつかの処理ステップを含む。例えば、基板のリア面の上に半導体層または絶縁体層のエリアを正確に定義するために、高価なフォトリソグラフィ処理ステップを使用することが提案された。さらに、製作された開口部の中に次工程で他の層の材料を堆積させるために、部分的にエッチングすることによって以前に堆積された層を部分的に除去し、それによってリア側の層配置の所望の構造を生み出すことが提案された。

しかしながら、リアコンタクト型ヘテロ接合イントリンシック薄膜太陽電池方式を生み出すための全ての従来のアプローチは、以下の欠点の少なくとも１つを有するように見える。
−安価な大量生産方法の欠如
−電極エリアの不十分な鮮明度に伴う電極エッジの不十分な不動態化
−電極の制限された部分の上方だけを金属化して分路するリスク
−基板に最も近い重要な層の中のイントリンシック薄膜の清浄度および堆積均質性を制御する際の困難さ
−リソグラフィの使用に伴う高価な層構造定義
−＜１００＞配向のシリコンウェハの基板としての使用条件

発明の要旨
本発明の目的は、上記の従来のアプローチの欠点を少なくとも部分的に解消することである。特に、本発明の目的は、リアコンタクト型ヘテロ接合イントリンシック薄層太陽電池、および比較的単純かつコスト効率が良い製作処理手順を使用して、太陽電池効率を高めるような太陽電池を製作する方法を提供することであっても良い。

そのような目的は、独立請求項の主題で果たされても良い。特徴的な実施形態は、従属請求項において定義される。

本発明の第１の形態によれば、提案されたリアコンタクト型ヘテロ接合太陽電池は、シリコン基板と、シリコン基板のフロント面の不動態化層と、基板のリア面を覆うイントリンシックアモルファスシリコン（ｉ−ａＳｉ）薄層と、イントリンシックアモルファスシリコン層の背面の異なるエリアにそれぞれ設けられるエミッタ層、ベース層、および分離層と、を有する。エミッタ層およびベース層は、それぞれの金属および／または導電性酸化層に接触しても良いので、エミッタおよびベース電極の一部を形成しても良い。

シリコン基板は、例えば結晶シリコンウェハであっても良い。シリコン基板は、ｎ型またはｐ型の主不純物を用いて作製されても良い。あるいは、シリコン基板は、イントリンシック半導体材料を含んでも良い。

フロント面の不動態化層は、例えば、シリコン基板のフロント面の不動態化および取捨選択可能な反射防止コーティングの両方に役立つアモルファスシリコンおよび／または誘電材料の１つ以上の層を有しても良い。

イントリンシックアモルファスシリコン薄層は、シリコン基板からの電荷キャリアがこの層を通り抜けると共に、この層がシリコン基板のリア面の不動態化に特徴的に寄与しても良いように、例えば、５０ｎｍ未満、好ましくは１および１０ｎｍの間の非常に薄い厚さを有しなければならない。好ましくは、イントリンシックアモルファスシリコン層は、単一の堆積処理ステップで基板のリア面全体を覆い、このリア面の上に堆積されても良い。

エミッタ層は、第１のドーピング極性の不純物が添加された半導体材料を含む。シリコン基板がｎ型またはｐ型の主不純物を用いて作製される場合、エミッタ層は、シリコン基板の主不純物と反対の不純物を含んでも良い。エミッタ層は、イントリンシックアモルファスシリコン層の背面の一部を単に覆い、以下、「エミッタエリア」または「エミッタ電極エリア」ともいう。

ベース層は、エミッタ層の第１のドーピング極性と反対の第２のドーピング極性の不純物が添加されかつシリコン基板のあらゆる主ドーピング濃度よりも高いドーピング濃度を有する半導体材料を含む。ベース層は、エミッタ層、即ち、エミッタエリアによって覆われた部分に、隣接するが直接隣接しない、即ち、機械的に接触しないイントリンシックアモルファスシリコン層の背面の一部を覆う。この面の一部は、以下、「ベースエリア」または「ベース電極エリア」ともいう。

分離層は、以下、「バリア層」ということもあり、イントリンシックアモルファスシリコンおよび／または誘電材料のような電気絶縁材料を含む。分離層は、エミッタ層およびベース層の隣接した部分の間の横方向にあるリア側のイントリンシックアモルファスシリコン層の背面の一部の上に配置される。言いかえれば、分離層は、エミッタエリアおよびベースエリアの隣接した部分の間の横方向の空間に配置される。その関連付けられた面の一部は、以下、「分離エリア」ともいう。

エミッタ層および分離層の隣接領域ならびにベース層および分離層の隣接領域が、オーバーラップエリアの中では、分離層の少なくとも一部が、エミッタ層およびベース層の内の一方のオーバーラップ部よりも基板の近くに位置するように、少なくとも部分的に横方向にオーバーラップするような特定の構造に、エミッタ層、ベース層、および分離層を配置することは、本発明の基盤となる考えと見なされても良い。

言いかえれば、エミッタ層、ベース層、および分離層のそれぞれは、言うまでもなく、異なるエリアでその下方にあるイントリンシックアモルファスシリコン層の２次元表面に接触すると共に、これらの層は、エミッタ層およびベース層の一部が、これらの２つの層の間の空間に配置された分離層の下方にある部分に少なくとも部分的に横方向にオーバーラップするように３次元配置されても良い。

一実施形態では、分離層の外側に面した表面を起点とする法線は、イントリンシックアモルファスシリコン層に接触していない分離層の表面の全ての位置で、リア側のイントリンシックアモルファスシリコン層から離れる方向に向いた方向成分を有する。

言いかえれば、イントリンシックアモルファスシリコン層に直接接触しない分離層の表面の全ての部分は、多かれ少なかれ、イントリンシックアモルファスシリコン層から離れる方向を向く。さらに言いかえれば、分離層は、垂直方向の壁またはオーバーハングを有しない、即ち、イントリンシックアモルファスシリコン層に接触していない分離層の表面の部分であって、この表面の位置を起点としかつその層から離れる方向に向いた法線が、イントリンシックアモルファスシリコン層の表面に平行な部分どころかこの表面の方向に向けられるような部分も、全く存在しない。

分離層のそのような構造に伴って、分離層は、常に、分離層および隣接したベース層または隣接したエミッタ層がオーバーラップするオーバーラップエリアの中のイントリンシックアモルファスシリコン層に直接接触している。従って、オーバーラップエリアの中では、隣接したベース層またはエミッタ層は、イントリンシックアモルファスシリコン層の表面からわずかに間隔を開けた位置にあり、より詳細に後述されるように、イントリンシックアモルファスシリコン層の表面の電界効果不動態化および化学的不動態化にプラス効果を与えかつその下方にある分離層によってそれから絶縁される。

一実施形態では、分離層の厚さは、その横方向の端で無視できる値まで鋭角エッジなしに滑らかに低減される。言いかえれば、分離層は、その横方向の端に向かって連続的に薄くなるが、分離層の表面には階段どころかオーバーハングも存在しない。鋭角エッジがないことは、分離層の表面の不動態化特性に好影響を与えることがある。

一実施形態では、分離層の少なくとも一部は、イントリンシックアモルファスシリコン層と連続した相を形成する。次に、太陽電池の断面は、イントリンシックアモルファスシリコン層がエミッタ層およびベース層の内の一方に接触した電極の中央部で最も薄く、電極エッジの少なくとも１つの近くおよび分離層の大部分で少なくとも２０％、好ましくは少なくとも５０％厚いことを示す。

言いかえれば、分離層は、必ずしもイントリンシックアモルファスシリコン薄層に対する追加層として設けられなければならない訳ではないが、このイントリンシックアモルファスシリコン層の一部であっても良い。その場合、イントリンシックアモルファスシリコン層は、平面を有しないが、後工程でエミッタエリアをベースエリアから電気的に分離する領域では、イントリンシックアモルファスシリコン層は、より厚いので、これらの２つのエリアの間の絶縁壁のように作用することがある。イントリンシックアモルファスシリコン層の厚くなったエリアの上には、例えば誘電材料で作製され、それによってそのような壁の高さを増加させるさらなる絶縁層があっても良い。

一実施形態では、分離層は、良好な不動態化および電気絶縁特性を有する少なくとも１つの誘電材料の層を有する。例えば、イントリンシックアモルファスシリコン層のエリア全体の上に、イントリンシックアモルファスシリコンを追加せずにシリコンリッチな窒化物を含む分離層は、不動態化および絶縁条件の両方を満たすかもしれない。そのような不動態化した誘電体層の上に、内部反射を目的として、追加の誘電体層が追加されても良い。

別の一実施形態では、分離層は、良好な不動態化特性を備えた１つのイントリンシックアモルファスシリコンの層ならびに良好な光の反射および電気絶縁特性を備えた少なくとも１つの誘電材料の層から成ると共に、イントリンシックアモルファスシリコンのテール部は、隣接したベース層またはエミッタ層の内の一方の下方に延びかつその一方に横方向にオーバーラップする。それによって、イントリンシックアモルファスシリコンの表面の不動態化のプラス効果が保証されることがある。

一実施形態では、基板は、＜１１１＞結晶方向に切断されかつかつリア面が研磨されたシリコンウェハである。言いかえれば、太陽電池用の基板として与えられたシリコンウェハは、＜１１１＞結晶方向にある平坦なリア面を有する。特に、現在の太陽電池の概念は、そのような＜１１１＞シリコン表面を良好に不動態化するので、結果として高い太陽電池効率が得られる。

代替の一実施形態では、シリコン基板のリア面は、ざらざらした表面を有しても良い。そのようなざらざらした表面は、例えば、＜１００＞配向ウェハの上に標準異方性エッチングを使用することによって得られた後、次工程の角を丸くするソフトなエッチングが実行されるのが好ましいことがある。基板フロント面では、そのようなざらざらした表面が、入射光の取り込みをサポートし、それによって太陽電池効率を増加させることがあると共に、本書に示された太陽電池の概念は、シリコン基板のリア側表面の上に設けられたそのようなざらざらした表面とも共存可能である。さらに、例えば、＜１００＞ウェハでは、標準異方性エッチングに起因したざらざらした表面は、全ての面が＜１１１＞配向のピラミッドまたは逆ピラミッドを有し、それによって表面を極めて効率的に不動態化させることがある。

本発明の第２の形態によれば、リアコンタクト型ヘテロ接合太陽電池を製作する方法が提案されている。そこでは、太陽電池のリア側は、示された順序で実行された少なくとも以下のプロセスステップ、即ち、シリコン基板を与えるステップと、シリコン基板のリア面の上、好ましくはその面全体の上に、５０ｎｍ未満、好ましくは１および１０ｎｍの間の厚さでイントリンシックアモルファスシリコンの薄層を堆積するステップと、電気絶縁材料を含む分離層を堆積するステップと、エミッタ層およびベース層の内の一方を堆積するステップと、最後にエミッタ層およびベース層の内の他方を堆積するステップと、によって形成される。

そこでは、シリコン基板は、ｐ型、ｎ型、またはイントリンシックであっても良く、分離層は、イントリンシックアモルファスシリコンのような電気絶縁材料または窒化ケイ素、酸化ケイ素、炭化ケイ素などのような誘電材料を含む。エミッタ層は、第１のドーピング極性の不純物が添加された半導体材料を含み、ベース層は、第１のドーピング極性と反対の第２のドーピング極性の不純物を、シリコン基板の中よりも高いドーピング濃度で添加された半導体材料を含む。

提案された製作方法の１つの重要な特色は、分離層、エミッタ層、およびベース層のそれぞれがシャドウマスクを通って堆積されるということである。

そのようなマスクは、例えば、インバールまたはコバールで作製されたシートを使用して、予め高精度に製作され、その中に微細な開口部がレーザスクライビングおよび／またはエッチングを使用して製作されても良い。クリーニングまたは汚染防止が容易であるため、マスクは、ニッケル層で覆われるかもしれない。マスクは、例えば化学気相堆積法（ＣＶＤ）を使用した堆積プロセス中に、シリコン基板のリア面のエリア全体のｉ−ａＳｉ薄層上に配置されても良い。従って、材料は、マスクの開口部の露出領域内にあるｉ−ａＳｉ層の背面上だけに堆積されるのに対して、他の領域は、マスクによってあらゆる層の堆積物から保護される。

特に適合したマスク構造を使用して、イントリンシックアモルファスシリコン層の背面の特定の一部のエリア、即ち、分離エリアだけを覆うように、分離層を堆積しても良い。

分離層を堆積した後、次に、エミッタ層およびベース層の内の一方は、分離エリアに隣接したイントリンシックアモルファスシリコン層の背面のエミッタエリアまたはベースエリアを覆うように、マスクを通って堆積されても良い。最後に、エミッタ層およびベース層の内の他方は、分離部に隣接したイントリンシックアモルファスシリコン層の背面のエミッタエリアまたはベースエリアの残っている方を覆うように、マスクを通って堆積されても良い。

まず分離層がマスクを通って堆積され、次工程だけでエミッタ層およびベース層がマスクを通って堆積されるという事実に伴って、あらゆる堆積物が理想的影を有していないマスクを通った結果として、その端に階段がない遷移部を有する堆積層が得られるであろうという事実に基づいた特徴を有することがある。言いかえれば、マスクが一般的に基板表面を完全に覆うことができないという事実の結果として、その端にいくつかの「テール部」を有する堆積層が得られる。分離層が最初に堆積されるので、分離層のテール部は、その下方にあるイントリンシックアモルファスシリコン層に直接接触すると共に、次工程で堆積されたエミッタまたはベース層は、分離層のこれらのテール部にオーバーラップするが、その下方にあるイントリンシックアモルファスシリコン層には直接接触しないであろう。分離層ならびに隣接したエミッタおよびベース層のそのような配置は、以下にさらに詳細に説明されるように、これらの層の表面の不動態化特性に特徴的な影響を与えることがある。

一実施形態では、分離層、ベース層、およびエミッタ層の少なくとも１つを堆積するのに使用されるマスクは、底が最も狭い傾斜したエッジを有する。そのようなマスクを配置することによって、そのようなマスクを通って堆積された層の端の鮮明度がよりシャープになることがある。

一実施形態では、分離層を堆積するのに使用されるマスクの中の開口部は、分離層（９）を堆積するために配置された時、ベース層およびエミッタ層の内の一方を堆積するのに使用されるマスクの中の開口部に部分的に横方向にオーバーラップする。言いかえれば、それぞれのマスクが層の堆積用の基板表面の上に配置される場合、基板表面に対するそれぞれのマスクの開口部のエリアは、部分的に横方向にオーバーラップする。さらに、そのような横方向のオーバーラップに伴って、そのようなマスクを使用して製作された分離層、エミッタ層、およびベース層が部分的にオーバーラップした結果として、とりわけ特徴的な表面の不動態化特性が得られる。

分離層の堆積中の堆積温度は、２５０℃よりも低く保たれることがある。そのような低い堆積温度に伴って、マスクを通って堆積された分離層のテール部は、微小に保たれることがある。さらに、マスクおよび基板の間の機械的接触は、テール部を微小に保つために、電気的および／または磁気的力を加えることによって押し付けられるかもしれない。

一実施形態では、分離層、エミッタ層、およびベース層を堆積するのに使用されるマスクの位置合わせプロセスが、技術的に最小位置合わせ精度に制限される場合には、分離領域を堆積するためのマスクの開口部の幅および間隔は、それぞれ最小位置合わせ精度の少なくとも２倍の幅および間隔を有する。言いかえれば、マスクを堆積プロセス中に位置合わせすることができる精度を、技術的理由で例えばｄ０という寸法に制限することができると共に、マスクを設計する場合には、そのような位置合わせ精度を、マスクの開口部のそれぞれの幅ｄｘおよびマスクの隣接した開口部の内の各開口部の間の間隔ｄｙが、この最小位置合わせ精度の少なくとも２倍、即ち、ｄｘ＞２＊ｄ０およびｄｙ＞２＊ｄ０に選定されるように考慮することができる。それによって、位置合わせ不良が最大の場合でさえ、分離層、エミッタ層、およびベース層は、表面が十分に不動態化するように、それらの端が十分にオーバーラップするであろう。

一実施形態では、分離層の堆積、ベース層の堆積、およびエミッタ層の堆積の各堆積に同じマスクが使用される。そこでは、異なるマスクの配置は、最初にパターン形成された層の堆積物の配置に対して全て正確である。そのような配置では、マスクは、基板に対するマスクの小さな制御された動きができかつそれによって位置合わせ手順を単純化できる構造によって、適切な位置に保持されても良い。

一実施形態では、分離層を堆積するマスクは、その中の開口部に隣接したマスクの複数のブリッジ接続部を含み、それによってブリッジの下方に層を堆積できるようにする。ブリッジは、マスクの機械的安定性をサポートする。

一実施形態では、マスクは、シリコン基板と同じまたは近い熱膨張係数を備えた材料で作製される。そのような対応する熱膨張係数を備えたマスクを使用すれば、層の連続形成における堆積プロセスで加熱中の熱膨張に伴う、シリコン基板に対するマスクのあらゆる位置合わせ不良は、最小化されることがある。

留意しても良いのは、リアコンタクト型ヘテロ接合太陽電池の提案に関する、またはそのような太陽電池を製作する方法の提案に関する本発明の実施形態の可能な構成および特徴が、本書に記載されていることである。当業者は、さらに特徴的な実施形態を実施し、相乗効果を発揮するために、異なる構成が任意に組み合わされても良いこと、および太陽電池の構成が製作方法に対応させてはっきりと理解され、その逆も同様でも良いことを認識するであろう。

図面の簡単な説明
以下には、添付された図面に関する本発明の実施形態の構成および特徴が記載されている。そこでは、記載も図面も本発明を限定するものと解釈されるべきではない。

図１は、本発明の一実施形態に従った太陽電池の基本設計の断面を示す。 図２は、図１の太陽電池のリア面の平面図を示す。 図３は、図１の太陽電池のオーバーラップ部を示す図１に示された領域Ａの拡大断面を示す。 図４は、図２に示された領域Ｂの拡大平面図を示す。 図５は、本発明の一実施形態に従った製作方法で使用可能なオーバーラップしたシャドウマスクの平面図を示す。 図６は、図５に示された領域Ｃの拡大平面図を示す。 図７ａ、ｂ、ｃは、本発明の一実施形態に従った製作方法で使用可能なシャドウマスクの断面図を示す。 図８ａ、ｂ、ｃは、図３に示されたａ−ａ、ｂ−ｂ、およびｃ−ｃ断面のバンドダイアグラムを示す。

図は、単に模式的であり、縮尺通りではない。同一または類似の構成物は、図の全体にわたって同一符号で示される。

好ましい実施形態の説明
本発明の実施形態の目的は、背面コンタクト型のシリコンのヘテロ接合イントリンシック薄層太陽電池を製作する、コスト効率が良くかつ産業上利用可能な方法、およびそのような製作方法に適合しかつその結果として得られた詳細な太陽電池設計を提供することである。背面コンタクト型のシリコンのヘテロ接合イントリンシック薄層太陽電池では、イントリンシック層は、トンネル現象を可能にするほど十分に薄いが、隣接したシリコン表面を不動態化するほど十分に厚くなければならない。このことは、欠陥密度の著しい低減および厚さ絶対値の制御の両方が不可欠であることを意味する。従って、イントリンシック層をリア面全体に１回で堆積できるようにするあらゆる方法は、生産における最適化およびプロセス制御の容易さという巨大な利点を有し、最高効率を高める可能性を有すると思われる。

同様の太陽電池を生産する全ての既存の方法は、この層をエッチングで貫通した後部分的に再生すること、またはその層までエッチングで除去することを、汚染、オーバーエッチング、または犠牲層(sacrificial layer)の不動態化特性上の制限付与のリスクと共に含む。

太陽電池の設計は、単位セル、即ち、直列抵抗を避けるためにセル構造がそのセルの横方向に周期的に繰り返す周期性を有し、好ましくは２ｍｍ未満、より好ましくは１ｍｍ未満のセルの必要性を、産業上のハイスループットな方法と共存可能な通常５０μｍの最小位置合わせ精度とバランスさせなければならない。

本発明の実施形態の考えは、いくつかの重要な点の理解次第で定まる。

１）シリコン基板のリア面の上への第１の単層のイントリンシックアモルファスシリコンの堆積は、重要である。提案された製作方法では、この層は、シャドウマスクを形成する前に堆積されると共に、この不動態化層の条件を均一にすることが可能である。エッチングを使用する以前の方法では、第１の単層の異なる電極がシャドウマスクを通って異なる時に少なくとも１回ずつ堆積されることが必要であった。本書に示されたアプローチは、この問題を解消するものである。あらゆるマスクを形成する前に第１のナノメータのアモルファスシリコンを堆積することによって、ウェハ表面の汚染または破損のリスクも低減される。

２）（イントリンシックａＳｉ）−（不純物が添加されたａＳｉ）の電極の積層体は、２つの機能を有する。それは、不動態化および導電性である。さらに、不動態化は、電界効果不動態化および化学的不動態化の両方に依存する。不純物が添加された電極層を例えばＰＥＣＶＤを使用して例えばフォトリソグラフィによって定義されたパターンを通って堆積する場合に、２つのことが問題になることがある。即ち、第１に、薄層は、そのエッジでバンドを不十分に曲げ、それによって電界効果不動態化を不十分にすることがある。第２に、良好に定義されたマスクによって創出されたあらゆる鋭角エッジは、次工程の隣接した膜の堆積中に不十分に化学的不動態化すると思われる。

３）不純物が添加された層の厚さが不十分なエリアとの金属接触は、局所的に異なる内蔵電位を感知すると共に、分路として効果的に作用することがある。このことは、金属を狭い帯状に制限したり、コンダクタンスを制限したり、より厚い金属層の使用を強要したりすることがある。不動態化および絶縁層を電極の周りに設けることによって、より大きなエリアにわたって金属を堆積することできるので、金属をより薄くすることができると共に、蒸着、スパッタリング、またはインクジェット印刷がより魅力的になり、スクリーン印刷の必要性がなくなる。

４）エミッタエリア全体にわたって金属を堆積することができるので、エミッタエリアの中で横方向に電荷キャリアを移動させる必要性はないかもしれない。このことは、エミッタの中のバルクの再結合が著しく低減されるかもしれないことを意味する。

５）一方、過度に厚いイントリンシックアモルファスシリコン層は、表面の不動態化には影響を与えにくいが、直列抵抗を単に増加させることがある。イントリンシックアモルファスシリコン層のエッジ上にテール部を有することによって、効果的なコンタクトエリアが単に縮小されるが、不動態化が低減されることはないであろう。

６）従来のヘテロ接合のセル構造では、電極は、通常、ＩＴＯ（インジウムスズ酸化物）の層も含む。ＩＴＯ−ａＳｉインターフェースは、直列抵抗を増加させていると思われる。本書で提案された設計では、ＩＴＯ層の絶対的な必要性はなく、また、ａＳｉ−金属コンタクトは、より一層良好なコンダクタンスを有すると共に、コンタクトエリアの必要性を低減すると思われる。このことは、電極の間の不動態化積層体がより大きなエリアを覆うことができるほど、それによって得られたより良好な反射率および不動態化をより一層良く利用することができることを意味する。

７）マスクを基板に対して押し付けるプロセスは、基板の破損のリスクを生じると思われる。セルの設計でより不十分なライン鮮明度を許容するようにすれば、必要な押し付け力を縮小することによってこのリスクを低減できる。

８）フロント側およびリア側の不動態化の要求の分離は、フロント側が異なる配向のざらざらした表面であることが可能なのに対して、研磨された背側を備えた＜１１１＞ウェハを使用することが可能になることを意味する。さらに、研磨された背側によって、テール部の形成が縮小されると共に、セル構造を設計する際に可能な最高分解能が改善される。

９）生産プロセスの中で使用される異なるマスクの位置合わせは、努力を必要とすると思われる。オーバーラップした鈍角エッジを有するようにセルを設計することによって位置合わせの要求を低減すると共に、位置合わせ条件が緩和され、例えば約５０μｍ未満の大量生産に好都合な範囲に持ち込まれる。

１０）従来のアプローチでは、ｉ−ａＳｉのエリア全体に絶縁層を形成し、次に不純物が添加された半導体エリアのために開口部をエッチングすることによってセルが作製される場合に、絶縁層の側壁は、オーバーハングを形成するかまたは不純物が添加された半導体でスペースを完全に満たすことを困難にする鋭角エッジを残すことができる。

提案されたセルの設計および製作方法において新たに取り入れたものは、
１）マスクされたＰＥＣＶＤによって十分に細いラインを堆積することができるということをはっきりと理解すること、
２）バリアの鈍角エッジが悪影響どころか好影響も与えないことを保証する各層の堆積手順、
３）エッジ鮮明度および位置合わせの許容誤差を改善するセルの設計のオーバーラップ層、
４）電気絶縁層、不動態化層、反射層として、および後工程で堆積される層のエッジ鮮明度の手助けとして同時に作用しかつＰＥＣＶＤで堆積されたバリア層の使用、
５）エッチングによって開口部が得られた時には、ひょっとするとオーバーハングした壁によって困難になることがあるが、ＰＥＣＶＤで堆積されたバリアによって、不純物が添加された半導体のエミッタおよびベース層領域の均一な堆積が可能になるということをはっきりと理解すること、
６）プロセスを多数のステップに分割するよりむしろこれらの第１のオーバーラップ層を１回で堆積できるようにするマスクの設計、
７）フロント側およびリア側の不動態化の分離によって、このセルの設計で＜１１１＞配向のウェハが効率的に使用できるようになるということをはっきりと理解すること、に関する。

以下では、いくつかの定義が使用されるであろう。
・ウェハの配向(orientation)：ウェハの切断方向に平行なシリコン平面。単結晶の太陽電池で最も一般的な方向は、＜１００＞であるが、ウェハを単に＜１１１＞配向にすることが可能なウェハ形成方法もある。
・ウェハに不純物を添加するタイプ：シリコンウェハは、一般的に、ｐ型（ホウ素、アルミニウム、またはガリウムのような受容体を添加された）またはｎ型（リンまたはヒ素のような供与体を添加された）のいずれかである。
・フロント側：ウェハの光源に面した側。
・リア側：ウェハの光源に背を向けた側。
・リア側のイントリンシック層：ベース、エミッタ、および分離領域によって共有されたイントリンシックアモルファスシリコンの層。
・電極：以下の積層体。
○アモルファスシリコン、微晶質のシリコン、炭化ケイ素、または不純物を効率的に添加されることが可能でありかつ十分なバンドギャップを有する他の半導体材料のいずれか。
○金属コンタクト（拡散バリア、電気的コンタクト、横方向の電気的コンダクタンス、はんだ付け性、および劣化に対する保護を設けたいくつかの異なる金属の層から成ることができる）
○（取捨選択可能な）不動態化、開路電圧および／または反射の改善された透明な導電性酸化物の層
・エミッタ電極：ウェハに添加した不純物と反対のタイプの（供与体または受容体）不純物を添加した電極。ウェハがｐ型であれば、エミッタはｎ型であり、その逆も同様である。
・ベース電極：ウェハに添加した不純物と同じタイプの不純物を添加した電極。ウェハがｐ型であれば、ベース電極もｐ型であるが、不純物の添加におけるドーパント元素は、同じである必要がない。
・リア側のマスクされた堆積物：シャドウマスクの堆積物を使用したリア側の全ての誘電体層の堆積物。
・分離層またはバリア：不動態化および反射材料の層がリア側のイントリンシック層の上に堆積され、エミッタ電極をベース電極から分離するリア側のエリア。
・オーバーラップ領域またはバッファゾーン：バリアおよびエミッタ電極が部分的にオーバーラップするかまたはバリアおよびベース電極が部分的にオーバーラップするエリア。
・フロント側の化学的不動態化層：化学的不動態化によってウェハのフロント側を覆うと共に、ウェハのフロント面での欠陥密度を低減する第１のナノメータの積層体。アモルファスシリコン、シリコンリッチな窒化物、酸化ケイ素、酸化アルミニウム、または他の不動態化材料でも良い。
・フロント側の最上層：セルの電界効果不動態化および反射防止特性に寄与するフロント側の他の積層体。通常、窒化ケイ素、酸化アルミニウム、酸窒化シリコン、炭化ケイ素、またはそれらの積層体。
・メタリゼーション：ＰＶＤ、印刷、またはそのようなプロセスの組み合わせによって電極の金属部分を形成すること。
・クロスコネクタ：いくつかの電極を平行に接続すると共に、あらゆるシングル電極よりも大きなエリアから電流を集める金属部品。従って、クロスコネクタは、常に他の電極のメタリゼーションよりも高い導電性を有し、また、ＰＶＤ、印刷、ハンダ付けなどを含むいくつかの手段の内の１つによって形成されることが可能である。

図１〜４に示された一実施形態に従ったリアコンタクト型太陽電池１は、以下の構成物を有する。
・ｎ型またはｐ型のいずれかの正味不純物が添加されたシリコンウェハ３
・フロント側の化学的不動態化層および１つ以上のフロント側の最上層を有しかつ光をうまく取り込むおよび／または電界効果不動態化する不動態化層５によって覆われたウェハのフロント側
・リア側のイントリンシック層７によって覆われたウェハのリア側
・アモルファスシリコン、窒化ケイ素、炭化ケイ素、酸化アルミニウム、またはそのような材料の積層体のいずれかから成りかつうまく不動態化し、十分に電気絶縁し、光を反射するバリアまたは分離層９によって部分的に覆われたリア側のイントリンシック層７
・エミッタ層１３および金属層１５を有するエミッタ電極１１によって部分的に覆われたリア側のイントリンシック層７
・ベース層１９および金属層２１を有するベース電極１７によって部分的に覆われたリア側のイントリンシック層７
・分離層９をオーバーラップエリア２３の中に部分的にオーバーラップさせたエミッタ電極１１のエッジ
・分離層９をオーバーラップエリア２５の中に部分的にオーバーラップさせたベース電極１７のエッジ
・隣接したベース電極１７および隣接したエミッタ電極１１は、それぞれのクロスコネクタ２７によって相互接続される。

以下には、詳細な製作方法および結果として得られた太陽電池構造が、その基礎となる物理的影響の部分的補足説明と共に記載されるであろう。他の方法が示されない限り、方法のステップは、示された順序で実行されるものとする。処理手順全体は、例えば不動態化をさらに改善するために、本書に示されないさらなる方法のステップを含んでも良い。良好なセル効率を達成するために、ならびにこれらの膜の十分な不動態化およびドーピングを得るために、分離層および電極の積層体の十分に正確な堆積を得ることには課題がある。同時に、厚さ許容値、不動態化およびウェハの品質、エミッタ割合などを決定するために、シミュレーションが必要である。

Ｉ）シリコン基板の準備
例えば、２０μｍおよび４００μｍの間の厚さを有するシリコンウェハは、シリコン基板として使用されても良い。ウェハは、単結晶でも良く、また、＜１１１＞または＜１００＞のような様々な結晶配向の内の１つを有しても良い。あるいは、シリコン薄膜または他の結晶構造や結晶配向のような他のシリコン基板が使用されても良い。

太陽電池は、＜１００＞のウェハに基づいても良い。クリーニングステップおよび切断破損部の除去が実行されても良い。ウェハは、標準異方性エッチングでエッチングされてざらざらした表面になった後、角を丸くする等方性のエッチングの結果、全てのピラミッド状の表面が＜１１１＞配向であるがピラミッドの底がシャープではなく丸くされたピラミッド状のざらざらした表面になっても良い。これは、アモルファスシリコンを急に遷移させるので、アモルファスシリコンの堆積のための理想的な表面である。特に、非常に高い精度を必要とするリア側のイントリンシック層のためには、これは重要であるかもしれない。また、ウェハは、同じ表面配向の逆ピラミッド状のざらざらした表面を残すエッチングによってエッチングされるかもしれない。これは、光学的視点から見てより一層良いであろう。

あるいは、太陽電池は、＜１１１＞のウェハに基づいても良い。この場合、フロント側がプラズマまたはレーザエッチングによってエッチングされると共に、リア側が研磨されることが可能である。研磨されたリア側は、エッジ鮮明度の問題を縮小するには最適であることがあり、不動態化および反射率を良好にする。フロント側は、入射光の光学的経路長を増加させるためにざらざらした表面にされなければならないことがあるが、アモルファスシリコンだけによらずあらゆる方法で不動態化されることが可能であるので、フロント側の表面配向は、重要ではない。

II）基板のフロント側での不動態化層の製作
基板のフロント側は、不動態化する非吸収絶縁体、例えば、ａＳｉ、ＳｉＮ、ＳｉＯｘ、ＡｌＯｘ、または同様の不動態化材料のあらゆる組み合わせで覆われても良い。リア側のｉ−ａＳｉが高温ステップの後に堆積される場合は、必要に応じて、この段階で高温を使用することができる。

フロント側の最上層は、反射防止コーティングを形成しても良い。反射防止コーティング（ＡＲＣ）は、単数層または複数層であるかもしれない。

III）基板のリア側でのイントリンシックアモルファスシリコン層の堆積
イントリンシックアモルファスシリコン（ｉ−ａＳｉ）層は、例えば、ＰＥＣＶＤ（プラズマ化学気相堆積法）のような適切な気相堆積法を使用して、シリコン基板のリア面全体の上方に堆積されても良い。マスクを使用してはならない。

IV）ｉ−ａＳｉ層のリア側での分離層の堆積
絶縁する分離層は、例えば、ＰＥＣＶＤのような適切な気相堆積法を使用して、以前に堆積されたｉ−ａＳｉ層の背面の分離エリアを部分的に覆うように堆積されても良い。

分離層は、電極の不純物が添加された層の前に堆積された少なくとも１つのバリア層および恐らく電極の不純物が添加された層の後に堆積された少なくとも１つのバリア層から成っても良い。この場合、第１の層は、化学的不動態化およびエッジ鮮明化を行なうべきであると共に、第２の層は、電極および恐らく金属のクロスコネクタの間の反射率および電気絶縁の両方を増加させるかもしれない。第１のバリア層および電極に同じマスクを使用し、次に、最上バリア層に異なるマスクを使用することによって、分離層を堆積するシャドウマスクの設計が単純化されるかもしれないし、さらに下記の位置合わせの取捨選択が保留されるかもしれない。

分離層は、複数回堆積されると共に、マスクをより安定させることがある。ラインの厚さを非常に薄くする場合、または、構造が、例えば、クロスコネクタの下方または電極の端部のように単純なラインよりも複雑になる場所にバリアを形成する場合には、このことは、望ましいかもしれない。

Ｖ）ｉ−ａＳｉ層のリア側での電極層の堆積
両方の極性の電極は、以前に堆積されたイントリンシックアモルファスシリコン層のリア側に設けられる。エミッタ電極用のエミッタ層およびベース電極用のベース層を製作するために、分離層の堆積に使用される同様または同一の堆積技術および同様または同一のシャドウマスクが使用されても良い。

ｐ型の不純物が添加された電極は、ＳｉＨ４およびＢ２Ｈ６のようなホウ素含有ガスを使用して形成されても良い。さらに、シリコンのバンドギャップを増加させると共に、構造をより微晶質にし、不純物の添加効率をより一層高くするために、炭素または窒素を追加することができる。アルゴン、水素などのような他のガスを追加して、膜の中にそれらの成分を残さずに堆積条件を改善することができる。

ｎ型の不純物が添加された電極は、ＳｉＨ４およびＰＨ３のようなリン含有ガスを使用して形成されても良い。さらに、シリコンのバンドギャップを増加させると共に、構造をより微晶質にし、不純物の添加効率をより一層高くするために、炭素または窒素を追加することができる。アルゴン、水素などのような他のガスを追加して、膜の中にそれらの成分を残さずに堆積条件を改善することができる。

電極層のそれぞれの半導体層の上には、例えば、気相堆積またはスパッタリング技術を使用して、金属層および／または透明な導電性酸化層を堆積しても良い。あるいは、インクジェット印刷、スクリーン印刷などのような技術を使用しても良い。

フロント面およびリア面の上に各堆積を実行する順序は、温度および汚染の低減条件からの必要性に応じて、必要ならば追加のクリーニングステップと交互にされることが可能である。それは、分離されるべきでない４つの異なる部分に分離されることが可能である。
１．基板リア面上への次のものを含むｉ−ａＳｉ層の堆積
ａ．（リア面の取捨選択可能なプラズマ／化学的クリーニング）
ｂ．エリア全体にリア側のイントリンシック薄層を堆積すること
２．分離層、エミッタ層、およびベース層のマスク層の堆積
ａ．例えば、光学的、機械的、または他の手段によってウェハの位置を特定すること
ｂ．バリア堆積用マスクを配置すると共に、要求された位置合わせを実行すること
ｃ．バリア層を堆積すること
ｄ．（取捨選択可能なステップであり、異なるマスクを用いて最後の３ステップを繰り返すと共に、バリアの異なるセクションを設けること）
ｅ．（取捨選択可能であり、再度ウェハ位置を特定すること）
ｆ．第１の電極用マスクを配置すること
ｇ．第１の電極の不純物が添加された部分を堆積すること
ｈ．（再度ウェハ位置を特定すること）
ｉ．第２の電極用マスクを配置すること
ｊ．第２の電極の不純物が添加された部分を堆積すること
ｋ．（取捨選択可能であり、次の全ての堆積用マスクをきれいにすること）
３．フロント側の化学的不動態化層の堆積
ａ．（フロント面の取捨選択可能なプラズマクリーニング）
ｂ．「フロント側の化学的不動態化層」を堆積すること
４．フロント側の最上層の堆積

全ての堆積は、真空チャンバの中の化学気相堆積プロセスによって実行されると仮定される。そのような堆積方法の実施例は、直接および間接方式のＰＥＣＶＤ、ホットワイヤＣＶＤ、膨張プラズマＣＶＤなどである。

最も適切な手順は、以下の通りであろう。
・フリッピングを２回行なうが、不純物の添加または他のガスからの汚染を最小化する（３、１、２、４）
・フリッピングを１回だけ行なうが、リア側の堆積中にフロント面を汚染するドーパントを生じることがある（１、２、３、４）
・フロント側の堆積にリア側のアモルファスシリコンが許容可能な温度よりも高温を使用し、次に、後工程での堆積の前に冷却を必要とする可能性を生じる（３、４、１、２）。これは、追加のクリーニングを必要とするリア面の汚染に繋がることがある。
・（３、１、２、４）と同じ利点を生じる（１、３、２、４）

電極は、太陽電池から電流を引き出せるようにする導電性の恐らく金属の層を生じる、好ましくはＰＶＤまたはある印刷方法によって完成されても良い。

取捨選択可能であるが、必要ならば、追加のバリア層を電極の上方に加えて、それらをクロスコネクタから保護および絶縁することができる。さらに、セルの相互接続を手助けする金属は、個別のステップとして取捨選択可能に追加されることがある。

完成した太陽電池は、ラインの形状を有しかつ分離層のラインによって分離されたエミッタおよびベース電極を有しても良い。セルの側方エリアでは、電極は、電極構造全体または相互嵌合された構造を生じる帯状の金属のいずれかによって接続されることが可能である。

エミッタ電極、バリア、ベース電極、およびバリア、即ち単位セルの結合された幅は、抵抗効果を避けるために２ｍｍ未満、好ましくはさらに１ｍｍ未満であるべきである。ウェハの不純物の添加が少ない場合には、抵抗値が増加するので、最大の単位セル幅も縮小されなければならない。ウェハのあらゆる部分からエミッタ電極までの最大距離は、損失を避けるために、ウェハの中の少数キャリアの拡散長さ未満、通常３００μｍ未満であるべきであるが、セルは、最大距離が長いほどより低い効率で機能するであろう。あらゆるラインの最小幅は、位置合わせの許容誤差およびエッジ鮮明度によって単に決定され、考えられるところでは＜１００μｍであるかもしれない。

使用しても良いウェハは、太陽電池が低い注入量でいつも動作しているレベルまで不純物が添加されたウェハ、即ち、光生成キャリア濃度が主ドーピング濃度よりも小さいので、抵抗値が不純物の添加によって決定されるウェハである。そのようなセルでは、ベース電極への最大距離は、ウェハの抵抗値によって決定され、エミッタ電極の面積割合は、ベース電極の面積割合よりもはるかに大きくなければならない。これは、ウェハの不純物の添加が約ｌｅ１５以上である場合であろう。

あるいは、使用しても良いウェハは、セルが高い注入量で動作しているレベルまで不純物が添加されたウェハ、即ち、光生成キャリア濃度が主ドーピング濃度よりも大きいウェハである。そのようなセルでは、エミッタおよびベースのコンタクトの面積割合は、全く類似していなければならない。これは、ベースおよびエミッタのコンタクト用金属ラインの厚さがより類似して作製されると共に、金属厚さをより最適化し、より広いエリアを覆い、結果的に金属消費量をより低くするかもしれないという特徴を有するかもしれない。

マスクは、インバール、コバール、ＦｅＮｉ４２、アルミナ、または意図された堆積およびクリーニング手順と共存可能なあらゆる他の材料で製作されても良い。導電性または絶縁性のマスクの使用は、堆積に差を生じることがあり、両方が可能である。

図５および６は、可能な設計のシャドウマスクの平面図を示す。３つのタイプのマスク、即ち、分離層堆積用マスク３１、ベース層堆積用マスク３３、およびエミッタ層堆積用マスク３５がある。マスク３１、３３、３５は、異なるハッチングを付けて示される。全てのマスク３１、３３、３５の開口部の合計は、シリコン基板のリア面のエリア全体を覆う。異なるマスク３１、３３、３５の中の開口部は、領域３７の中で部分的にオーバーラップする。従って、そのようなマスク３１、３３、３５を通って堆積された層９、１３、１９も同様に、オーバーラップ領域２３および２５の中で部分的にオーバーラップする。

図７ｂ、７ｃに示されるように、開口部の下部が上部よりも狭いマスク開口部を使用することは、堆積が起こるエリアへのガス流を増加させることがあり、堆積速度および均質性を増加させることがある。これは、レーザを使用してエッジに沿ってアルミナを部分的深さまで、および堆積が意図された場所を貫通するまで掘ることによって実行されることが可能である。

マスク厚さは、安定させかつロバストにする厚いマスクの必要性に対して、開口部の高さ／幅比率を低減し、温度の安定化時間を短縮し、堆積速度を増加させる薄いマスクの要求の間で、バランスが保たれなければならない。

第１のマスクは、「ブリッジ」を含んでも良い。「ブリッジ」は、ガスが拡散しそれによって「ブリッジ」の下方で堆積できるようにするために、マスクをウェハから持ち上げ、マスクの異なる部分を一緒に保持するセクションを意味する。これは、あるエリアをバリアで完全に取り囲むために２つの堆積物を作製しなければならない代わりに、シングルステップで電極の周りにバリアを堆積できるようにする。さらに、それは、最も薄いマスクセクションをより頑丈なセクションによって安定化できるようにする。

運搬用ボートの中の窪みのような固定位置の中にウェハを物理的に嵌め込み、これに対する所定の位置にマスクを配置することによって位置合わせが実行されても良く、または、光学的方法によってウェハの位置を特定し、次に、それに応じてマスクを配置することによって位置合わせが実行されても良い。

バリア、エミッタ電極、およびベース電極用マスクは、同じでも良いので、マスクされた堆積の開始時に位置合わせし、次に、各ステップで絶対的な位置合わせを実行する代わりに、固定量でのマスクの相対的な移動によって次工程の位置合わせが実行されることが可能である。これは、ウェハエッジに対する位置合わせの許容誤差を増加できるようにすると共に、セルの内部のラインエッジに対する位置合わせの許容誤差を小さく保つであろう。電極の幅がバリアよりも広くなるように意図される場合には、以前の堆積物に部分的にオーバーラップする位置にマスクを移動し、次に、堆積を繰り返すことができる。

マスクは、各堆積後または多数の堆積後のいずれかに、例えば、プラズマクリーニングによってまたは化学的クリーニングによってきれいにされても良い。１つの選択肢は、マスクが位置合わせ／堆積／除去／クリーニングの全サイクルにおいて真空を保つ必要がないように、プラズマクリーニングチャンバとプラズマ堆積チャンバを併用することである。マスクは、クリーニングに耐える材料で作製されなければならないか、または、１つの材料によって作製され、次に、耐クリーニング材料の薄層によって覆われるかもしれない。

マスクは、シリコンと同じ熱膨張係数を有する材料で作製されても良い。

マスクは、位置合わせ不良および変形が避けられるように、マスクのより柔軟な部分を引き伸ばすフレームによってぴんと張った状態に保たれても良い。

各堆積プロセスを実行するために、堆積チャンバは、１つのチャンバの中を真空に保つことができると共に、隣接したチャンバがガスで満たされるように、気密ゲートによって分離された一連のチャンバとして設けられても良い。ウェハは、運搬のため、ならびに位置合わせおよびマスク配置のためのサポートとして、チャックまたは「ボート」の上に配置されることが可能である。ボートは、ウェハに続いていくつかのチャンバを通って移動するか、または、１つのチャンバのみで使用されることが可能である。さらに、ボートは、ウェハの下側への堆積からウェハを保護するであろう。次に、チャンバは、堆積チャンバ、マスク配置チャンバ、エッチングチャンバ、マスク除去チャンバ、またはフリッピングステーションのいずれかとして、異なる機能を果たすことができる。エッチングチャンバは、マスク、ウェハ、および「ボート」のために存在しても良い。マスクは、マスク除去チャンバでウェハから持ち上げられ、次に、マスククリーニングチャンバを通ってマスク位置合わせチャンバまで運搬されることが可能である。ウェハおよびマスクは、位置合わせチャンバから堆積チャンバを通ってマスク除去チャンバまで運搬されることが可能である。

同じタイプの電極を接続する金属は、電極の中で使用される金属と異なっても良い。その後、クロスコネクタとも呼ばれるこの接続用金属は、ハンダ付け、スクリーン印刷、または便利そうなあらゆる手段によって形成されるかもしれない。この特徴は、他のセルへの金属消費を追加せずに、セルの最大電流を流す部分の導電性を増加させることができるということである。

実験結果
ａ）シャドウマスクによるアモルファスシリコンのラインの堆積
マスクは、２００μｍの厚さのアルミナシートを貫通するレーザ切断によって作製された。ラインは、１００、２００、３００、４００、および５００μｍの幅で切り抜かれた。

マスクは、研磨されたきれいな疎水性の＜１００＞配向のシリコンウェハ表面の上に、重力以外の力が加えられないように支持され、ウェハは、１３．５６ＭＨｚの周波数を備えた直接方式のＰＥＣＶＤチャンバの中に挿入された。

チャンバは、アモルファスシリコンを比較的良好に不動態化することが知られていたパラメータに従って堆積するように、以下のパラメータでセットアップされた。
・堆積温度：２００Ｃ
・ＳｉＨ４流量、２５ｓｃｃｍ
・電力、２０Ｗから８Ｗまで減少（直径約２５ｃｍの円形電極の上方）
・圧力３００ｍｔｏｒｒ
・堆積時間１５分

実施例は、集束楕円偏光解析法、アルファステッププロファイリング法、および光学顕微鏡法を使用することを特徴とし、これらの方法は、一貫した結果を示した。厚さの最大値は、＞３０μｍであると共に、堆積速度がマスクのない場合になったであろう速度よりも多少低いことを示すが、桁数は同じである。堆積されたラインのライン幅は、マスク開口部の幅に非常に近いが、ライン外形は、３００μｍよりも細いラインではわずかに丸くされる。ラインの外側、即ち、ラインエッジから２００μｍの位置には、あるテール形成物、即ち、１ｎｍ未満のアモルファスシリコンがある。集束楕円偏光解析法は、十分な分解能を有しておらず、ＴＥＭをまだ実行していないので、１００μｍまでのテール部の可能性を否定するのは難しい。とにかく、ライン鮮明度は、３００μｍのライン幅での設計では十分であり、２００μｍどころか１００μｍのライン幅も許容することができるかもしれない。

２００℃での堆積は、２３０℃での堆積よりもエッジ鮮明度をシャープにするように見える。４００℃でのＳｉＮの堆積のように、より高温で堆積する場合には、テール部は、激増し、ラインの中央部よりもシリコンリッチになる。これは、表面に沿って拡散させるシリコンの低い付着係数によって引き起こされると思われる。

ｂ）傾斜した側壁を備えたシャドウマスクによるアモルファスシリコンのラインの堆積
以下の手順は、上記の通りであったが、この場合には、１つのマスクは、垂直方向のエッジを有したものであり（図７ａ）、１つは、４５度に傾斜し、マスクの下部が最も狭くかつ上部が最も広いエッジを有したものであり（図７ｂ）、別のマスクは、ほぼＵ字状になるように丸くされたものであり（図７ｃ）、その後者２つは、ウェハ表面へのガスの拡散が直線の壁を備えたマスクよりも良好である。

この場合、ラインの堆積された厚さが均質であるほど、厚さにおけるエッジ鮮明度は良好になったが、開口部を作製する場合のスポットサイズのレーザビームによる凸凹によって、堆積されたラインのエッジが認識可能になった。この場合、堆積速度が速くなるので、必要な堆積時間は短縮される。さらに、レーザによって引き起こされた凸凹によって、オーバーラップ領域を備えた設計の必要性が強調される。

ｃ）「ブリッジ」を備えたシャドウマスクによるアモルファスシリコンのラインの堆積
さらに、マスクがウェハ側から単に部分的に取り出された場所にあるブリッジを用いて、ラインが生産され、次に、上記と同じ方法で使用された。ブリッジは、２００μｍの厚さのマスクを使用して、５０または１００μｍの厚さになるように製作されると共に、マスクとウェハの間に１５０μｍまたは１００μｍの開口部を残すように製作された。「ブリッジ」が２００μｍの厚さであり、ライン幅が＞３００μｍであった場合には、「ブリッジ」の下方に拡散するガスに伴って、「ブリッジ」の下方で堆積が明らかに生じた。

シミュレーション
シミュレーションは、ＳＩＬＶＡＣＯからの２ＤシミュレーションパッケージＡＴＬＡＳで実行されると共に、イントリンシックアモルファスシリコン層を約５ｎｍに保つことができ、アモルファスシリコンの不純物の添加が十分である（＞ｌｅ１８／ｃｍ＾３）限り、接触抵抗がセル能力を制限しないと思われることを示す。設計は、ウェハ品質および不動態化品質に応じて、寸法の大きな柔軟性を許容する。一般に、バリアラインが狭くなるほど、それは良好になるように見える。従って、電極を理想的に堆積することができれば、バリア自体は、単に、デバイスの中に否定的機能を有するように見える。従って、バリアの機能は、単に、生産の容易さに関するものである。

バリアが電極よりも良好な内部反射率を有することができると仮定すれば、これは変化し、バリアの幅を広げることはさらなる特徴を有することがある。本書で多数の材料を仮定しなければならないので、一般的な構造通知は困難になる。

ウェハの中のあらゆるポイントからエミッタ電極までの最大許容距離は、少数キャリアの実効拡散長さによって、または他の用語ではフロント側およびバリアの不動態化品質を含むウェハの実効寿命によって制限される。

あらゆるポイントからベース電極までの最大距離は、ウェハの抵抗値によって制限される。ウェハへの不純物の添加が十分に高い場合には、エミッタの幅は、ベースの幅よりも広くするべきである。不純物の添加が非常に低いウェハでは、堆積精度が許容するのと同じくらい狭くエミッタを作製することは、さらなる利点を有するかもしれない。

入力として得られた最良のライン幅を使用し、５０μｍの位置合わせ精度を達成できると仮定すれば、シミュレーションは、不動態化（３〜１００ｃｍ／ｓ）およびウェハ品質（０．３〜３ｍｓ）、ならびに達成した光の取り込み量（３６〜４６ｍＡの利用可能な光電流）に応じて、１８〜２６％のセル効率を得ることができることを示す。

最終所見
本発明は、背面コンタクト型ヘテロ接合イントリンシック薄層のシリコンセルのための生産方法に関する。本発明の形態は、電極および電極の間のバリアの両方を堆積するのにシャドウマスクを使用することである。これは、同様のセル設計で公知の他の公表された生産方法で行なわれるように、極めて重要なイントリンシック薄層を一回だけ堆積することができ、積層体の後工程の処理の中で破損されないことを意味する。

提案された方法およびセルの主な特徴は、以下の通りである。
１）マスクによる堆積を部分的に使用し、第１のアモルファスシリコン（ａＳｉ）の不動態化後のエッチングステップを避け、それによって生産速度を増加させ、位置合わせ問題の増加という代償を払って、インターフェースクリーニングおよびイントリンシックａＳｉ堆積に関する課題を低減する堆積手順および方法
２）実際の大量生産で生じる位置合わせ不良に対して必要な誤差を許容するセルの設計
３）少なくとも良好な化学的不動態化または良好な電界効果不動態化がリア側の至る所に常にあるように、セルのリア側の異なる素子の間の境界領域がオーバーラップした構造を有するセルの設計
４）重要な局面、具体的にはイントリンシック薄層の堆積を十分に制御できるようにすると共に、結晶シリコンとのインターフェースからさらに遠くに離れた、堆積のあまり重要でない局面における制御を減少させるプロセス

創造性保有に寄与するものの内のいくつかは、以下に依拠する。
１）いくつかのプロセスパラメータおよびマスク要求が満たされる（実験およびシミュレーションによって確認される）場合に、十分に正確にマスクされた堆積が可能であることをはっきりと理解すること
２）その部分が正しい順序に配置される場合に、マスクされた堆積に伴う不十分なライン鮮明度は、バンド曲げにおける必然的低減によって不動態化品質（理論的評価）が低下する前に、徐々に直列抵抗および不動態化を増加させるので、問題ではなくむしろ特徴であることをはっきりと理解すること
３）電極の間に十分に広いバッファ領域を設けることによって、セル効率（シミュレーションにサポートされた）をあまり犠牲にせずに、位置合わせ不良に必要な誤差を許容することができることをはっきりと理解すること

不純物が添加されたａＳｉおよび他のリア側の不動態化材料は、（ＰＥ）ＣＶＤを使用してマスク、即ち、通常、位置合わせ、マスク厚さ、および金属堆積パラメータによって決定された少なくとも１００μｍの開口部を備えた金属（例えば、Ｎｉ／コバール）または絶縁（例えば、アルミナ）マスクを通って堆積される。

マスクおよびウェハ（ｄ０）の間の位置合わせ精度は、重要な設計課題であり、図１に示された最小距離ｄ１、ｄ２、ｄ３、ｄ４、およびｄ５を決定する。それらは、全て＞２＊ｄ０でなければならない。位置合わせ精度を５０μｍと仮定すれば、それらは、全て１００μｍであるか、または、それらは、全て１００μｍよりも高い異なる値であるかもしれない。

図の中に示されるように、これらの材料は、全てオーバーラップする必要があるので、位置合わせ不良が最大の場合でも不動態化されないエリアが残されることはない。このオーバーラップは、本発明のキーポイントである。

第１の堆積されたバリアが理想的な鮮明度を有していなくても、電極を形成しかつ不純物が添加されたａＳｉ（またはａＳｉＣ、μｃＳｉなど）によって覆われた場合でさえ、このマスク層のあらゆるエッジ／テール部は、不動態化を単に改善するであろう。良好な電気的コンタクトを形成するために、またエミッタの場合にはエミッタによって実行されたバンド曲げを破壊しないように、十分なエリアを単に残さなければならない。

具体的には、ａＳｉがマスクに使用される場合には、コンタクトは、そのような問題を確実に有しないであろう。ざらざらした表面にすることによってテール部のエッジが不規則になる場合には、ピラミッド／ざらざらした表面の頂上が十分なコンタクトエリアを与えてさえいれば、これは同様に問題ではない。

本書のはっきりと理解すべき重要なことの内の１つは、まず、トンネル抵抗が、もはや電界効果不動態化に依存しないレベルまで増加し（図８ｂ）、次に、バンド曲げが、電界効果不動態化が除去されるレベルまで落下する（図８ｃ）であろうということであるが、今回はトンネルバリアが非常に大きいので、インターフェースのキャリアが多いことは、もはや重要ではない。鋭角の遷移部を備えた設計では、化学的不動態化が得られる前に電界効果損失が発生すると共に、再結合を高めることに繋がるかもしれない。

ヘテロ接合セルのコンタクトの不動態化は、非常に良好なので（図８ａ）、直列抵抗は、コンタクトエリアサイズを選定する際の制限要因になると思われる。本書では、２つの直列抵抗が競合している。リア側の大きなピッチは、バルク抵抗を高めるであろう。小さなピッチは、接触した面積割合がより小さい（位置合わせ制限に伴って）ので、接触抵抗がより高く、問題になることがあることを意味するであろう。

エミッタのコンタクト割合は、少数キャリアの必要な拡散長さを短縮するために、また、抵抗値を高めると思われるので、恐らくベースコンタクトよりも大きくなければならない。

また、電極の間の絶縁バリアは、蒸着またはスパッタリングによって実行されることが可能な金属コンタクト堆積の位置合わせおよび制限問題を縮小する。さらに、いくつかが不動態化のため、他のものが反射および／または電気絶縁のために最適化された多数の材料の積層体として作製されることも可能である。

最後に、留意すべきは、「有する」という用語が、他の構成要素またはステップを除外するものではないということ、および「ａ」または「ａｎ」という不定冠詞が、複数を除外するものではないということである。また、異なる実施形態に関連付けられて記載された構成要素は、組み合わせられても良い。さらに留意すべきは、クレームの中の符号が、クレームの範囲を限定するものとして解釈されるべきでないということである。

Claims (15)

1. フロント面およびリア面を備えたシリコン基板（３）と、
   前記シリコン基板（３）のフロント面にある不動態化層（５）と、
   前記基板（３）のリア面を覆い、前記シリコン基板（３）のリア面に隣接した前面と、この前面の反対側の背面とを有する薄いイントリンシックアモルファスシリコン層（７）と、
   第１ドーピング極性のドープされた半導体材料を含み、前記イントリンシックアモルファスシリコン層（７）の背面の１つ以上の部分を覆うエミッタ層（１３）と、
   前記第１のドーピング極性と反対の第２のドーピング極性の、前記シリコン基板（３）よりも高いドーピング濃度でドープされた半導体材料を有し、前記エミッタ層（１３）によって覆われた部分に隣接した前記イントリンシックアモルファスシリコン層（７）の背面の１つ以上の部分を覆うベース層（１９）と、
   電気絶縁材料を含み、隣接する前記エミッタ層（１３）の部分と前記ベース層（１９）の部分との間に横方向にリア側のイントリンシックアモルファスシリコン層（７）の背面の１つ以上の部分上に配置された分離層（９）と、を有するリアコンタクト型ヘテロ接合イントリンシック薄層太陽電池（１）であって、
   前記エミッタ層（１３）および前記分離層（９）の隣接領域、ならびに前記ベース層（１９）および前記分離層（９）の隣接領域は、オーバーラップエリア（２３、２５）において、前記分離層（９）の少なくとも一つの部分が前記エミッタ層（１３）および前記ベース層（１９）の内の一方のオーバーラップ部よりも前記基板（３）の近くに位置するように、部分的に横方向にオーバーラップすることを特徴とする太陽電池。
2. 前記分離層（９）の外側の表面を起点とする法線は、前記イントリンシックアモルファスシリコン層（７）に接触していない前記分離層（９）の前記表面の全ての位置で、前記リア側のイントリンシックアモルファスシリコン層から離れる方向に向いた方向成分を持つ請求項１に記載の太陽電池。
3. 前記分離層（９）の厚さは、その横方向の端が無視できる値まで鋭角エッジなしに滑らかに低減される請求項１または２に記載の太陽電池。
4. 前記分離層（９）の少なくとも一部は、前記イントリンシックアモルファスシリコン層（７）と連続した相を形成し、前記太陽電池の断面は、前記イントリンシックアモルファスシリコン層（７）が前記エミッタ層（１３）および前記ベース層（１９）の内の一方に接触する電極（１５、２１）の中央部の下で最も薄く、かつ電極エッジの少なくとも一方のに向かって、かつ前記分離層（９）の大部分で、少なくとも２０％厚い請求項１〜３のいずれか１項に記載の太陽電池。
5. 前記分離層（９）は、良好な不動態化および電気絶縁特性を備えた少なくとも１つの誘電体層を有する請求項１〜４のいずれか１項に記載の太陽電池。
6. 前記分離層（９）は、良好な不動態化特性を備えた１つのイントリンシックアモルファスシリコンの層および良好な光の反射および電気絶縁特性を備えた少なくとも１つの誘電体層より成り、前記イントリンシックアモルファスシリコンのテール部は、隣接する前記ベース層（１９）または前記エミッタ層（１３）の内の一方の下に延び、かつこの一方と横方向にオーバーラップする請求項１〜４のいずれか１項に記載の太陽電池。
7. 前記基板（３）は、＜１１１＞結晶配向に切断され、かつ前記リア面が研磨されたシリコンウェハである請求項１〜６のいずれか１項に記載の太陽電池。
8. 前記シリコン基板（３）のリア面は、テクスチャを持つ請求項１〜６のいずれか１項に記載の太陽電池。
9. リアコンタクト型ヘテロ接合イントリンシック薄層太陽電池（１）を製造する方法であって、
   リア側は、少なくとも、
   フロント面およびリア面を備えたシリコン基板（３）を準備し、
   前記シリコン基板（３）のリア面に隣接した前面と、この前面の反対側の背面とを有するイントリンシックアモルファスシリコンの薄層（７）を前記シリコン基板（３）のリア面の上に堆積し、
   電気絶縁材料を含む分離層（９）を堆積し、
   第１のドーピング極性のドープされた半導体材料を含むエミッタ層（１３）を堆積し、
   前記第１のドーピング極性と反対の第２のドーピング極性のドープされ、かつ前記シリコン基板（３）よりも高いドーピング濃度を持つ半導体材料を含むベース層（１９）を堆積することによって形成され、
   前記分離層（９）は前記イントリンシックアモルファスシリコン層（７）の背面の分離部分を覆うようにマスク（３１）を通して堆積されるものであり、
   前記エミッタ層（１３）は、前記分離部分に隣接する前記イントリンシックアモルファスシリコン層（７）の背面のエミッタ部分を覆うマスク（３３）を通して堆積されるものであり、
   前記ベース層（１９）は、前記分離部分に隣接する前記イントリンシックアモルファスシリコン層（７）の背面のベース部分を覆うようにマスク（３５）を通して堆積されるものである太陽電池の製造方法。
10. 前記分離層、前記ベース層及び前記エミッタ層の少なくとも１つを堆積するために使用される前記マスク（３１、３３、３５）は、、底で最も狭い傾斜したエッジを持つ請求項９に記載の方法。
11. 前記分離層（９）を堆積するために位置決めされた時に前記分離層（９）を堆積するために使用されるマスク（３１）の開口部は、それぞれの前記層（１３、１９）を堆積するために位置決めされた時に前記ベース層（１３）および前記エミッタ層（１９）の内の一方を堆積するために使用されるマスク（３３、３５）の開口部に部分的に横方向にオーバーラップする請求項９または１０に記載の方法。
12. 前記分離層（９）、前記エミッタ層（１３）および前記ベース層（１９）を堆積するために使用される前記マスク（３１、３３、３５）の位置合わせプロセスは、最小位置合わせ精度（ｄ０）に技術的に制限され、分離領域を堆積するための前記マスク（３１、３３、３５）の開口部の幅および間隔（ｄ１、ｄ２、ｄ３、ｄ４、ｄ５）の各々は、最小位置合わせ精度（ｄ０）の少なくとも２倍の幅および間隔を持つ請求項９〜１１のいずれか１項に記載の方法。
13. 同一のマスクが、前記分離層の堆積、前記ベース層の堆積、および前記エミッタ層の堆積の各堆積のために使用され、異なるマスクの位置合わせは、第１のパターン形成された層の堆積の位置合わせに対して全て正確である請求項９〜１２のいずれか１項に記載の方法。
14. 前記分離層（９）を堆積するための前記マスク（３１）は、１つのブリッジの下に層堆積ができるようにする複数のブリッジを含み、一方では、これらのブリッジは、前記マスク（３１）の機械的安定性をサポートする請求項９〜１３のいずれか１項に記載の方法。
15. 前記マスク（３１、３３、３５）は、前記シリコン基板（３）と同じまたは近い熱膨張係数を持つ材料で作製される請求項９〜１４のいずれか１項に記載の方法。

Images