JP5496479B2

JP5496479B2 - 太陽電池の製造方法

Info

Publication number: JP5496479B2
Application number: JP2008192717A
Authority: JP
Inventors: 浩石丸
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2008-07-25
Filing date: 2008-07-25
Publication date: 2014-05-21
Anticipated expiration: 2028-07-25
Also published as: JP2010034162A

Description

本発明は、結晶系半導体基板を含む太陽電池の製造方法に関する。

従来、半導体接合特性を改善することによって光電変換効率の向上を可能とする、いわゆるＨＩＴ（Heterojunction with Intrinsic Thin-Layer）型の太陽電池が知られている。ＨＩＴ型の太陽電池では、一導電型（例えば、ｎ型）の結晶系半導体基板と他導電型（例えば、ｐ型）の非晶質系半導体層とによって形成される半導体接合の間に、実質的に真性の非晶質系半導体層が介挿される。

一般的に、実質的に真性の非晶質系半導体層と他導電型の非晶質系半導体層とは、CVD（Chemical Vapor Deposition）法によって、結晶系半導体基板上に順次形成される（例えば、特許文献１参照）。

ここで、結晶系半導体基板は、基板トレー上に載置された状態で反応容器内に格納される（例えば、特許文献２参照）。このような基板トレーは、通常、複数回繰り返し使用された後、載置面上に堆積された半導体層を除去するために洗浄される。
特開２００３−３２４２０９号公報特開２００５−３２７９９５号公報

しかしながら、結晶系半導体基板上に実質的に真性の非晶質系半導体層を形成する際、基板トレーの載置面上に堆積された半導体層に含まれる不純物（ドーパント）が実質的に真性の非晶質系半導体層に混入してしまう。

具体的には、ＣＶＤ法に複数回使用された基板トレーの載置面上には、他導電型の非晶質系半導体層が最表面を構成する半導体層が堆積されている。このような載置面上に結晶系半導体基板を載置して、実質的に真性の非晶質系半導体層を形成すると、実質的に真性の非晶質系半導体層に他導電型の非晶質系半導体層に添加された不純物が混入してしまう。そのため、実質的に真性の非晶質系半導体層の形成工程において、精度よく価電子制御を行うことは困難であった。

一方で、このような不純物の混入を抑制するために基板トレーの洗浄回数を増やせば、太陽電池の生産性が低下してしまう。

本発明は、上述した状況に鑑みてなされたものであり、実質的に真性の非晶質系半導体層への不純物の混入、及び太陽電池の生産性の低下を抑制可能とする太陽電池の製造方法を提供することを目的とする。

本発明の特徴に係る太陽電池の製造方法は、一導電型を有する結晶系半導体基板を基板トレーの一載置面上に載置する工程と、結晶系半導体基板が載置された一載置面上に、ＣＶＤ法によって、実質的に真性の非晶質系半導体層を形成する工程と、結晶系半導体基板が載置された一載置面上に、ＣＶＤ法によって、他導電型を有する非晶質系半導体層を形成する工程とを備え、結晶系半導体基板を一載置面上に載置する工程において、一載置面は、実質的に真性の非晶質系半導体層によって覆われていることを要旨とする。

本発明の特徴に係る太陽電池の製造方法によれば、ＣＶＤ法によって、一載置面上に実質的に真性の非晶質系半導体層を形成する際に、一載置面上に不純物を含む半導体層が堆積されていたとしても、当該半導体層から不純物が叩き出されることを抑制することができる。そのため、実質的に真性の非晶質系半導体層の特性の低下を抑制することができるとともに、実質的に真性の非晶質系半導体層の形成工程において精度よく価電子制御を行うことが可能となる。また、基板トレーの洗浄回数を少なくすることができるため、太陽電池の生産性を向上することができる。

本発明の特徴において、基板トレーの一載置面の反対側に設けられる他載置面上に、ＣＶＤ法によって、実質的に真性の非晶質系半導体層を形成する工程を備えていてもよい。

本発明の特徴において、結晶系半導体基板と異なる他の結晶系半導体基板を他載置面上に載置する工程と、他の結晶系半導体基板が載置された他載置面上に、ＣＶＤ法によって、実質的に真性の非晶質系半導体層を形成する工程と、他の結晶系半導体基板が載置された他載置面上に、ＣＶＤ法によって、他導電型を有する非晶質系半導体層を形成する工程とを備えていてもよい。

本発明によれば、実質的に真性の非晶質系半導体層への不純物の混入、及び太陽電池の生産性の低下を抑制可能とする太陽電池の製造方法を提供することができる。

以下において、本発明の実施形態に係る触媒ＣＶＤ装置について、図面を参照しながら説明する。なお、以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。

ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。従って、具体的な寸法などは以下の説明を参酌して判断すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

（太陽電池の構成）
以下において、本発明の実施形態に係る太陽電池の構成について、図面を参照しながら説明する。図１は、本発明の実施形態に係る太陽電池１０の平面図である。図２は、図１のＡ−Ａ線における断面図である。

図１に示すように、太陽電池１０は、光電変換部２０と、複数本の細線電極３０と、接続用電極４０とを備える。

光電変換部２０は、半導体基板を用いて形成される半導体ｐｎ接合又は半導体ｐｉｎ接合を有しており、受光によって光生成キャリアを生成する。光生成キャリアとは、太陽光が光電変換部２０に吸収されて生成される正孔と電子とをいう。光電変換部２０は、単結晶Ｓｉ、多結晶Ｓｉ等の結晶系半導体材料により構成される半導体基板を備える。本実施形態では、光電変換部２０は、単結晶シリコンウェハと非晶質シリコン層との間に実質的に真性の非晶質シリコン層を挟むことによって、その界面での欠陥を低減し、ヘテロ結合界面の特性を改善した構造、いわゆるＨＩＴ構造を有する。具体的には、図２に示すように、光電変換部２０は、ｎ型単結晶シリコンウェハ２１の一主面上に順次形成されたｉ型非晶質シリコン層２２、ｐ型非晶質シリコン層２３及びＩＴＯ層２４と、ｎ型単結晶シリコンウェハ２１の他主面上に順次形成されたｉ型非晶質シリコン層２５、ｎ型非晶質シリコン層２６及びＩＴＯ層２７とを備える。各非晶質シリコン層は、ＣＶＤ法によって形成することができる。

複数本の細線電極３０は、光電変換部２０から光生成キャリアを収集する電極である。複数本の細線電極３０は、図１に示すように、光電変換部２０の受光面略全域にわたって形成される。複数本の細線電極３０は、樹脂材料をバインダーとし、銀粒子等の導電性粒子をフィラーとした樹脂型導電性ペーストや、焼結型導電性ペースト（いわゆる、セラミックペースト）などで形成することができる。各細線電極３０の寸法、形状及び本数は、光電変換部２０のサイズや物性などを考慮して適当な本数に設定することができる。例えば、約１００ｍｍ角の光電変換部２０上には約５０本の細線電極３０を形成することができる。

接続用電極４０は、太陽電池１０どうしを互いに電気的に接続するための配線材（不図示）が接続される電極である。図２に示すように、接続用電極４０は所定の方向に沿って形成される。接続用電極４０は、複数本の細線電極３０と同様の材料を用いて形成できる。なお、接続用電極４０の寸法、形状及び本数は、光電変換部２０のサイズや物性などを考慮して適当な本数に設定することができる。

（太陽電池の製造方法）
次に、本発明の実施形態に係る太陽電池の製造方法について、図面を参照しながら説明する。以下の説明では、各半導体基板（ｎ型単結晶シリコンウェハ２１）について、ＨＩＴ構造を形成した後に、ＢＳＦ構造を形成するものとする。

１．ＨＩＴ構造の形成
〈１回目〉
図３は、ｎ型単結晶シリコンウェハ２１を固定するための第１基板トレー５０の斜視図である。図４は、図３のＢ−Ｂ線における断面図である。

まず、図３に示すように、アルミニウム板やステンレス板によって構成される第１基板トレー５０に複数のｎ型単結晶シリコンウェハ２１を載置する。具体的には、図４に示すように、第１基板トレー５０は、第１載置面５０Ａと、第２載置面５０Ｂと、複数の凹部５０Ｃとを有しており、各ｎ型単結晶シリコンウェハ２１は、第１載置面５０Ａに形成された凹部５０Ｃ内に固定される。なお、ｎ型単結晶シリコンウェハ２１は、固定具によって、或いは静電吸着によって固定されていてもよい。

次に、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法によって、ｎ型単結晶シリコンウェハ２１の一主面上に、ｉ型非晶質シリコン層２２を形成する。具体的には、図５に示すように、真空チャンバー６０内に設けられた２つの電極７０と２つの第１基板トレー５０とを対向させる。続いて、真空チャンバー６０内にシランガス（ＳｉＨ₄）及び希釈ガスとしての水素ガス（Ｈ₂）を導入し、実質的に発電に寄与しない程度の厚み（数ｎｍ〜約２５ｎｍ）を有する実質的に真性のｉ型非晶質シリコン層２２を形成する。ここで、図５に示すように、処理空間Ｒにプラズマが生成されるため、ｉ型非晶質シリコン層２２は、第１基板トレー５０の第１載置面５０Ａ略全面に形成される。

次に、ＰＥＣＶＤ法によって、ｉ型非晶質シリコン層２２上に、ｐ型非晶質シリコン層２３を形成する。具体的には、図６に示すように、真空チャンバー６１内に設けられた２つの電極７１と２つの第１基板トレー５０とを対向させる。続いて、真空チャンバー６１内にシランガス、水素ガス及びドーパントガスとしてのジボランガス（Ｂ₂Ｈ₆）を導入し、約１０ｎｍ厚のｐ型非晶質シリコン層２３を形成する。これにより、ｎ型単結晶シリコンウェハ２１とｐ型非晶質シリコン層２３との間に実質的に真性のｉ型非晶質シリコン層２２が介挿されたＨＩＴ構造が形成される。ここで、図６に示すように、処理空間Ｒにプラズマが形成されるため、ｐ型非晶質シリコン層２３は、第１基板トレー５０の第１載置面５０Ａ略全面に形成される。なお、当該工程では、図６に示す触媒線８０は使用しない。

続いて、ｉ型非晶質シリコン層２２及びｐ型非晶質シリコン層２３が形成されたｎ型単結晶シリコンウェハ２１（以下、「ＨＩＴウェハＷ１」という。）を第１基板トレー５０から取り外し、後述するＢＳＦ構造の形成工程に移す。

〈２回目〉
次に、第１基板トレー５０を表裏反転させるとともに、図７に示すように、新たな複数のｎ型単結晶シリコンウェハ２１を第２載置面５０Ｂに形成された凹部５０Ｃ内に載置する。なお、第１基板トレー５０の第１載置面５０Ａのうち凹部５０Ｃ以外には、ｉ型非晶質シリコン層２２及びｐ型非晶質シリコン層２３が順次堆積されている。

次に、上述した形成方法に従って、各ｎ型単結晶シリコンウェハ２１の一主面上にｉ型非晶質シリコン層２２を形成する。

続いて、上述した形成方法に従って、ｉ型非晶質シリコン層２２上にｐ型非晶質シリコン層２３を形成する。ここで、本実施形態では、当該ｐ型非晶質シリコン層２３を形成する工程と並行して、触媒ＣＶＤ法によって、第１基板トレー５０の第１載置面５０Ａ上に、ｉ型非晶質シリコン層を形成する。

具体的には、図６に示すように、２つの第１基板トレー５０の間に設けられた触媒線８０に通電することにより昇温（約１７００℃）させるとともに、シランガス及び水素ガスを導入する。これにより、処理空間Ｓにおいて原料ガスは熱分解され、第１基板トレー５０の第１載置面５０Ａ上に、ｉ型非晶質シリコン層２８が形成される。すなわち、第１基板トレー５０の第１載置面５０Ａ上に堆積されたｉ型非晶質シリコン層２２及びｐ型非晶質シリコン層２３は、ｉ型非晶質シリコン層２８によって覆われる。

続いて、ＨＩＴウェハＷ１を第１基板トレー５０から取り外し、後述するＢＳＦ構造の形成工程に移す。

〈３回目〉
次に、第１基板トレー５０を表裏反転させるとともに、図８に示すように、新たな複数のｎ型単結晶シリコンウェハ２１を第１載置面５０Ａに形成された凹部５０Ｃ内に載置する。

なお、上述の通り、第１基板トレー５０の第１載置面５０Ａは、ｉ型非晶質シリコン層２８によって覆われている。従って、ｎ型単結晶シリコンウェハ２１は、ｉ型非晶質シリコン層２８上に載置される。一方、第１基板トレー５０の第２載置面５０Ｂのうち凹部５０Ｃ以外には、ｉ型非晶質シリコン層２２及びｐ型非晶質シリコン層２３が順次堆積されている。

続いて、上述した形成方法に従って、ｉ型非晶質シリコン層２２上にｐ型非晶質シリコン層２３を形成する。ここで、当該ｐ型非晶質シリコン層２３を形成する工程と並行して、上述した形成方法に従って、第１基板トレー５０の第２載置面５０Ｂ上に、ｉ型非晶質シリコン層２８を形成する。これにより、第１基板トレー５０の第２載置面５０Ｂ上に堆積されたｉ型非晶質シリコン層２２及びｐ型非晶質シリコン層２３は、ｉ型非晶質シリコン層２８によって覆われる。

〈４回目以降〉
４回目以降は、上述した３回目のＨＩＴ構造の形成工程と同様に行うことができる。すなわち、第１基板トレー５０を表裏反転させるとともに、図９に示すように、新たなｎ型単結晶シリコンウェハ２１をｉ型非晶質シリコン層２８上に載置する。続いて、ｉ型非晶質シリコン層２２、ｐ型非晶質シリコン層２３、及びｉ型非晶質シリコン層２８の形成を行う。

なお、ＨＩＴ構造の形成を所定数回繰り返し行った後、第１基板トレー５０を洗浄することが望ましい。

２．ＢＳＦ構造の形成
〈１回目〉
まず、図１０に示すように、第２基板トレー５１の第１載置面５１Ａ上に、ｎ型単結晶シリコンウェハ２１の他主面を上にした状態でＨＩＴウェハＷ１を載置する。なお、第２基板トレー５１は、第１基板トレー５０と同様の構成を有しており、ＨＩＴウェハＷ１は、第１載置面５１Ａに形成された凹部５１Ｃ内に固定される。

次に、上述したｉ型非晶質シリコン層２２と同様の形成方法によって、ｎ型単結晶シリコンウェハ２１の他主面上にｉ型非晶質シリコン層２５を形成する。

次に、ＰＥＣＶＤ法によって、ｉ型非晶質シリコン層２５上に、ｎ型非晶質シリコン層２６を形成する。具体的には、図１１に示すように、真空チャンバー６２内に設けられた２つの電極７２と２つの第２基板トレー５１とを対向させる。続いて、真空チャンバー６２内にシランガス、水素ガス及びドーパントガスとしてのフォスフィンガス（ＰＨ₃）を導入し、約１０ｎｍの厚のｎ型非晶質シリコン層２６を形成する。これにより、実質的に真性のｉ型非晶質シリコン層２５とｎ型非晶質シリコン層２６とがｎ型単結晶シリコンウェハ２１上に順次形成されたＢＳＦ構造が形成される。ここで、図１１に示すように、処理空間Ｒにプラズマが形成されるため、ｎ型非晶質シリコン層２６は、第２基板トレー５１の第１載置面５１Ａ略全面に形成される。なお、当該工程では、図１１に示す触媒線８１は使用しない。

続いて、ｉ型非晶質シリコン層２５及びｎ型非晶質シリコン層２６が形成されたＨＩＴウェハＷ１（以下、「ＢＳＦウェハＷ２」という。）を第２基板トレー５１から取り外し、後述するＩＴＯ層の形成工程に移す。

〈２回目〉
次に、第２基板トレー５１を表裏反転させるとともに、図１２に示すように、新たな複数のｎ型単結晶シリコンウェハ２１を第２載置面５１Ｂに形成された凹部５１Ｃ内に載置する。なお、第２基板トレー５１の第１載置面５１Ａのうち凹部５１Ｃ以外には、ｉ型非晶質シリコン層２５及びｎ型非晶質シリコン層２６が順次堆積されている。

次に、上述した形成方法に従って、各ｎ型単結晶シリコンウェハ２１の一主面上にｉ型非晶質シリコン層２５を形成する。

続いて、上述した形成方法に従って、ｉ型非晶質シリコン層２５上にｎ型非晶質シリコン層２６を形成する。ここで、本実施形態では、当該ｎ型非晶質シリコン層２６を形成する工程と並行して、触媒ＣＶＤ法によって、第２基板トレー５１の第１載置面５１Ａ上に、ｉ型非晶質シリコン層を形成する。

具体的には、図１１に示すように、２つの第２基板トレー５１の間に設けられた触媒線８０に通電することにより昇温（約１７００℃）させるとともに、シランガス及び水素ガスを導入する。これにより、処理空間Ｓにおいて原料ガスは熱分解され、第２基板トレー５１の第１載置面５１Ａ上に、ｉ型非晶質シリコン層２９が形成される。すなわち、第２基板トレー５１の第１載置面５１Ａ上に堆積されたｉ型非晶質シリコン層２５及びｎ型非晶質シリコン層２６は、ｉ型非晶質シリコン層２９によって覆われる。

続いて、ＢＳＦウェハＷ２を第２基板トレー５１から取り外し、後述するＩＴＯ層の形成工程に移す。

〈３回目〉
次に、第２基板トレー５１を表裏反転させるとともに、図１３に示すように、新たな複数のｎ型単結晶シリコンウェハ２１を第１載置面５１Ａに形成された凹部５１Ｃ内に載置する。

なお、上述の通り、第２基板トレー５１の第１載置面５１Ａは、ｉ型非晶質シリコン層２９によって覆われている。従って、ＨＩＴウェハＷ１は、ｉ型非晶質シリコン層２９上に載置される。一方、第２基板トレー５１の第２載置面５１Ｂのうち凹部５１Ｃ以外には、ｉ型非晶質シリコン層２５及びｎ型非晶質シリコン層２６が順次堆積されている。

次に、上述した形成方法に従って、各ｎ型単結晶シリコンウェハ２１の他主面上にｉ型非晶質シリコン層２５を形成する。

続いて、上述した形成方法に従って、ｉ型非晶質シリコン層２５上にｎ型非晶質シリコン層２６を形成する。ここで、当該ｎ型非晶質シリコン層２６を形成する工程と並行して、上述した形成方法に従って、第２基板トレー５１の第２載置面５１Ｂ上に、ｉ型非晶質シリコン層２９を形成する。これにより、第２基板トレー５１の第２載置面５１Ｂ上に堆積されたｉ型非晶質シリコン層２５及びｎ型非晶質シリコン層２６は、ｉ型非晶質シリコン層２９によって覆われる。

〈４回目以降〉
４回目以降は、上述した３回目のＨＩＴ構造の形成工程と同様に行うことができる。すなわち、第２基板トレー５１を表裏反転させるとともに、図１４に示すように、新たなＨＩＴウェハＷ１をｉ型非晶質シリコン層２９上に載置する。続いて、ｉ型非晶質シリコン層２５、ｎ型非晶質シリコン層２６、及びｉ型非晶質シリコン層２９の形成を行う。

なお、ＢＳＦ構造の形成を所定数回繰り返し行った後、第２基板トレー５１を洗浄することが望ましい。

３．ＩＴＯ層の形成
次に、スパッタ法などによって、各ＢＳＦウェハＷ２上に、約１００ｎｍ厚のＩＴＯ層２４及びＩＴＯ層２７を形成する。以上により、本実施形態に係る太陽電池１０が作製される。

（作用及び効果）
本実施形態に係る太陽電池の製造方法では、ＨＩＴ構造の３回目以降の形成において、ｎ型単結晶シリコンウェハ２１は、ｉ型非晶質シリコン層２８によって覆われた第１基板トレー５０の第１載置面５０Ａ上に載置される。

従って、ＣＶＤ法によって、第１載置面５０Ａ（ｎ型単結晶シリコンウェハ２１の一主面）上にｉ型非晶質シリコン層２２を形成する際に、第１載置面５０Ａ上に堆積されたｐ型非晶質シリコン層２３からドーパントが叩き出されることを抑制することができる。そのため、ｉ型非晶質シリコン層２２の特性の低下を抑制することができるとともに、ｉ型非晶質シリコン層２２の形成工程において精度よく価電子制御を行うことが可能となる。

ここで、従来は、ドーパントの混入を抑制するために第１基板トレー５０を頻繁に洗浄する必要があった。一方で、本実施形態に係る太陽電池の製造方法によれば、ｐ型非晶質シリコン層２３からドーパントが叩き出されることを抑制できるため、第１基板トレー５０の洗浄回数を少なくすることができる。その結果、太陽電池１０の生産性を向上することができる。

また、本実施形態に係る太陽電池の製造方法では、ＢＳＦ構造の３回目以降の形成において、ＨＩＴウェハＷ１は、ｉ型非晶質シリコン層２９によって覆われた第２基板トレー５１の第１載置面５１Ａ上に載置される。

従って、ＣＶＤ法によって、第１載置面５１Ａ（ｎ型単結晶シリコンウェハ２１の他主面）上にｉ型非晶質シリコン層２５を形成する際に、第１載置面５１Ａ上に堆積されたｎ型非晶質シリコン層２６からドーパントが叩き出されることを抑制することができる。そのため、ｉ型非晶質シリコン層２５の特性の低下を抑制することができるとともに、ｉ型非晶質シリコン層２５の形成工程において精度よく価電子制御を行うことが可能となる。

また、上述の通り、第２基板トレー５１の洗浄回数を低減することができるため、太陽電池の生産性を向上することができる。

（その他の実施形態）
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、上述した実施形態では、触媒ＣＶＤ法によってｉ型非晶質シリコン層２８及びｉ型非晶質シリコン層２９を形成することとしたが、これに限られるものではない。例えば、ＰＥＣＶＤ法によってｉ型非晶質シリコン層２８及びｉ型非晶質シリコン層２９を形成してもよい。

また、上述した実施形態では、ｐ型非晶質シリコン層２３を形成する工程と並行してｉ型非晶質シリコン層２８を形成することとしたが、これに限られるものではない。例えば、ｉ型非晶質シリコン層２２を形成する工程と並行して、或いは、ｐ型非晶質シリコン層２３を形成する工程後にｉ型非晶質シリコン層２８を形成してもよい。

また、上述した実施形態では、ｎ型非晶質シリコン層２６を形成する工程と並行してｉ型非晶質シリコン層２９を形成することとしたが、これに限られるものではない。例えば、ｉ型非晶質シリコン層２５を形成する工程と並行して、或いは、ｎ型非晶質シリコン層２６を形成する工程後にｉ型非晶質シリコン層２９を形成してもよい。

また、上述した実施形態では、ＨＩＴ構造とＢＳＦ構造の両方の形成工程において、ｉ型非晶質シリコン層によって覆われた載置面上にウェハを載置することとしたが、いずれかの形成工程においてウェハをｉ型非晶質シリコン層によって覆われた載置面上に載置すればよい。

また、上述した実施形態では、各非晶質シリコン層を別々の真空チャンバーにおいて形成することとしたが、一の真空チャンバーにおいて各非晶質シリコン層を形成してもよい。

また、上述した実施形態では、複数本の細線電極３０と接続用電極４０とを櫛型状に形成することとしたが、これに限られるものではない。本発明は、光電変換部２０上に形成される電極の形状などを限定するものではない。

本発明の実施形態に係る太陽電池１０の平面図である。図１のＡ−Ａ線における断面図である。本発明の実施形態に係る第１基板トレー５０の斜視図である。図３のＢ−Ｂ線における断面図である。本発明の実施形態に係る真空チャンバー６０の構成を示す図である。本発明の実施形態に係る真空チャンバー６１の構成を示す図である。本発明の実施形態に係るＨＩＴ構造の形成方法を説明するための図である（その１）。本発明の実施形態に係るＨＩＴ構造の形成方法を説明するための図である（その２）。本発明の実施形態に係るＨＩＴ構造の形成方法を説明するための図である（その３）。本発明の実施形態に係るＢＳＦ構造の形成方法を説明するための図である（その１）。本発明の実施形態に係る真空チャンバー６２の構成を示す図である。本発明の実施形態に係るＢＳＦ構造の形成方法を説明するための図である（その２）。本発明の実施形態に係るＢＳＦ構造の形成方法を説明するための図である（その３）。本発明の実施形態に係るＢＳＦ構造の形成方法を説明するための図である（その４）。

符号の説明

１０…太陽電池、２０…光電変換部、２１…ｎ型単結晶シリコンウェハ、２２…ｉ型非晶質シリコン層、２３…ｐ型非晶質シリコン層、２４…ＩＴＯ層、２５…ｉ型非晶質シリコン層、２６…ｎ型非晶質シリコン層、２７…ＩＴＯ層、２８,２９…ｉ型非晶質シリコン層、３０…細線電極、４０…接続用電極、５０…第１基板トレー、５０Ａ…第１載置面、５０Ｂ…第２載置面、５０Ｃ…凹部、５１…第２基板トレー、５１Ａ…第１載置面、５１Ｂ…第２載置面、５１Ｃ…凹部、６０〜６２…真空チャンバー、７０〜７２…電極、８０,８１…触媒線

Claims

第１の載置面と、前記第１の載置面とは反対側の第２の載置面とを有する基板トレーの前記第１の載置面側に、ＣＶＤ法により、実質的に真性の第１の非晶質系半導体層を形成する工程と、
前記基板トレーを反転させ、前記第１の非晶質系半導体層上に、一導電型を有する第１の結晶系半導体基板を載置する工程と、
前記第１の非晶質系半導体層上及び前記第１の結晶系半導体基板上に、ＣＶＤ法によって、実質的に真性の第２の非晶質系半導体層を形成する工程と、
前記第２の非晶質系半導体層上に、ＣＶＤ法によって、他導電型の第３の非晶質系半導体層を形成する工程と、
前記第２の載置面側に、ＣＶＤ法により、実質的に真性の第４の非晶質系半導体層を形成する工程と、
前記基板トレーを反転させ、前記第１の結晶系半導体基板とは異なる一導電型を有する第２の結晶系半導体基板を前記第４の非晶質系半導体層上に載置する工程と、
前記第４の非晶質系半導体層上及び前記第２の結晶系半導体基板上に、ＣＶＤ法によって、実質的に真性の第５の非晶質系半導体層を形成する工程と、
前記第５の非晶質系半導体層上に、ＣＶＤ法によって、他導電型の第６の非晶質系半導体層を形成する工程と、を含むことを特徴とする太陽電池の製造方法。
前記第１の非晶質系半導体層を形成する工程と、前記第５の非晶質系半導体層を形成する工程とを並行して行うことを特徴とする請求項１に記載の太陽電池の製造方法。
前記第１の非晶質系半導体層を形成する工程と、前記第６の非晶質系半導体層を形成する工程とを並行して行うことを特徴とする請求項１に記載の太陽電池の製造方法。