WO2015115360A1 - 太陽電池 - Google Patents

太陽電池 Download PDF

Info

Publication number
WO2015115360A1
WO2015115360A1 PCT/JP2015/052006 JP2015052006W WO2015115360A1 WO 2015115360 A1 WO2015115360 A1 WO 2015115360A1 JP 2015052006 W JP2015052006 W JP 2015052006W WO 2015115360 A1 WO2015115360 A1 WO 2015115360A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
electrode
conductivity type
solar cell
Prior art date
Application number
PCT/JP2015/052006
Other languages
English (en)
French (fr)
Inventor
正人 重松
尚史 林
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to DE112015000559.5T priority Critical patent/DE112015000559T5/de
Priority to JP2015559928A priority patent/JP6447927B2/ja
Publication of WO2015115360A1 publication Critical patent/WO2015115360A1/ja
Priority to US15/220,394 priority patent/US10014420B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell.
  • a so-called back junction solar cell in which an n-type semiconductor layer and a p-type semiconductor layer are formed on the back surface of a semiconductor substrate is known (eg, Patent Document 1).
  • an insulating layer is generally provided in a boundary region between an n-type semiconductor layer and a p-type semiconductor layer.
  • the n-side electrode connected to the n-type semiconductor layer and the p-side electrode connected to the p-type semiconductor layer are also formed above the insulating layer.
  • n-side electrode or the p-side electrode is formed by a sputtering method, a CVD method, or the like, there is a problem that cutting or peeling occurs at a step portion due to the side surface of the insulating layer.
  • An object of the present invention is to provide a solar cell that can prevent the electrode from being cut or peeled off by an insulating layer.
  • the present invention is formed on a first conductive type or second conductive type semiconductor substrate having a light receiving surface and a back surface, a first semiconductor layer having a first conductivity type formed on the back surface, and the back surface.
  • a second semiconductor layer having a second conductivity type, a first electrode electrically connected to the first semiconductor layer, a second electrode electrically connected to the second semiconductor layer, and the first electrode A solar cell comprising a first conductivity type region in which a semiconductor layer is provided and an insulating layer provided in a boundary region of the second conductivity type region in which the second semiconductor layer is provided, wherein the second conductivity type of the insulation layer
  • the side surface on the region side has an inclined surface that is inclined so that the thickness decreases as it approaches the second conductivity type region, and the inclined surface in a direction perpendicular to the thickness direction and toward the second conductivity type region In the portion where the inclined surface is not formed Serial is in the range of 10 to 300 times the thickness of the insulating layer.
  • the electrode can be prevented from being cut or peeled off by the insulating layer.
  • FIG. 1 is a top view which looked at the solar cell of an embodiment from the back side.
  • FIG. 2 is a cross-sectional view showing the solar cell of the embodiment, and is a cross-sectional view taken along the line A-A ′ of FIG.
  • FIG. 3 is a flowchart showing a manufacturing process of the solar cell of the embodiment.
  • FIG. 4 is a cross-sectional view for explaining the method for manufacturing the solar cell of the embodiment.
  • FIG. 5 is a cross-sectional view for explaining the method for manufacturing the solar cell of the embodiment.
  • FIG. 6 is a cross-sectional view for explaining the method for manufacturing the solar cell of the embodiment.
  • Drawing 7 is a sectional view for explaining the manufacturing method of the solar cell of an embodiment.
  • FIG. 1 is a top view which looked at the solar cell of an embodiment from the back side.
  • FIG. 2 is a cross-sectional view showing the solar cell of the embodiment, and is a cross-sectional view taken along the line A-A ′ of FIG
  • FIG. 8 is a cross-sectional view for explaining the method for manufacturing the solar cell of the embodiment.
  • FIG. 9 is a cross-sectional view for explaining the method for manufacturing the solar cell of the embodiment.
  • FIG. 10 is a cross-sectional view for explaining the method for manufacturing the solar cell of the embodiment.
  • FIG. 1 is a plan view of the solar cell of the embodiment as viewed from the back side.
  • FIG. 2 is a cross-sectional view showing the solar cell of the embodiment, and is a cross-sectional view taken along the line A-A ′ of FIG.
  • the solar cell 1 includes a semiconductor substrate 10n, a first semiconductor layer 20n, a second semiconductor layer 30p, an insulating layer 40, a first electrode 50n, a second electrode 50p, a connection electrode 70n, A connection electrode 70p is provided.
  • the semiconductor substrate 10n has a light receiving surface for receiving light and a back surface 12 provided on the side opposite to the light receiving surface.
  • the semiconductor substrate 10n generates carriers (electrons and holes) by receiving light on the light receiving surface.
  • the semiconductor substrate 10n may be formed of a general semiconductor material including a crystalline semiconductor material such as single crystal Si or polycrystalline Si having n-type or p-type conductivity, or a compound semiconductor material such as GaAs or InP. it can. Minute irregularities may be formed on the light receiving surface and the back surface 12 of the semiconductor substrate 10n.
  • a structure for example, an electrode
  • the semiconductor substrate 10n can receive light over the entire light receiving surface.
  • the light receiving surface may be covered with a passivation layer.
  • the passivation layer has a passivation property that suppresses carrier recombination.
  • the passivation layer can include, for example, a substantially intrinsic amorphous semiconductor layer formed by adding no dopant or adding a small amount of dopant.
  • the semiconductor substrate 10n is of the first conductivity type or the second conductivity type.
  • the semiconductor substrate 10n has the first conductivity type will be described. Further, description will be made assuming that the semiconductor substrate 10n is an n-type single crystal silicon substrate. Therefore, in the present embodiment, the first conductivity type is n-type.
  • the first semiconductor layer 20n is formed on the back surface 12 of the semiconductor substrate 10n.
  • the first semiconductor layer 20n is formed to have a longitudinal direction. This longitudinal direction is defined as a longitudinal direction y.
  • the first semiconductor layer 20n has the same first conductivity type as the semiconductor substrate 10n.
  • the first semiconductor layer 20n is composed of an n-type amorphous semiconductor layer. According to such a configuration, recombination of carriers at the interface between the back surface 12 of the semiconductor substrate 10n and the first semiconductor layer 20n can be suppressed.
  • the second semiconductor layer 30p is formed on the back surface 12 of the semiconductor substrate 10n.
  • the second semiconductor layer 30p is formed to have the longitudinal direction y.
  • the second semiconductor layer 30p has a second conductivity type different from that of the semiconductor substrate 10n.
  • the second semiconductor layer 30p is configured by a p-type amorphous semiconductor layer. For this reason, the junction between the semiconductor substrate 10n and the second semiconductor layer 30p is a pn junction.
  • the second semiconductor layer 30p is also formed on the insulating layer 40.
  • the first semiconductor layer 20n includes an i-type amorphous semiconductor layer 22i and an n-type amorphous semiconductor layer 25n.
  • the i-type amorphous semiconductor layer 22i is formed on the back surface 12 of the semiconductor substrate 10n.
  • the n-type amorphous semiconductor layer 25n is formed on the i-type amorphous semiconductor layer 22i. According to such a configuration of the n-type semiconductor substrate 10n, the i-type amorphous semiconductor layer 22i, and the n-type amorphous semiconductor layer 25n, carrier recombination on the back surface of the semiconductor substrate 10n can be further suppressed. it can.
  • the second semiconductor layer 30p includes an i-type amorphous semiconductor layer 32i and a p-type amorphous semiconductor layer 35p.
  • the i-type amorphous semiconductor layer 32i is formed on the back surface 12 of the semiconductor substrate 10n.
  • the p-type amorphous semiconductor layer 35p is formed on the i-type amorphous semiconductor layer 32i. According to such a configuration of the n-type semiconductor substrate 10n, the i-type amorphous semiconductor layer 32i, and the p-type amorphous semiconductor layer 35p, the pn junction characteristics can be improved.
  • Each of the i-type amorphous semiconductor layer 22i, the i-type amorphous semiconductor layer 32i, the n-type amorphous semiconductor layer 25n, and the p-type amorphous semiconductor layer 35p may be composed of an amorphous semiconductor containing hydrogen. it can.
  • Examples of such an amorphous semiconductor include amorphous silicon, amorphous silicon carbide, and amorphous silicon germanium.
  • the amorphous semiconductor layer is not limited to this, and other amorphous semiconductors may be used.
  • the i-type amorphous semiconductor layer 22i, the i-type amorphous semiconductor layer 32i, the n-type amorphous semiconductor layer 25n, and the p-type amorphous semiconductor layer 35p are each composed of one kind of amorphous semiconductor. Also good.
  • the i-type amorphous semiconductor layer 22i, the i-type amorphous semiconductor layer 32i, the n-type amorphous semiconductor layer 25n, and the p-type amorphous semiconductor layer 35p each include a combination of two or more types of amorphous semiconductors. May be.
  • the first semiconductor layers 20n and the second semiconductor layers 30p are alternately arranged.
  • This arrangement direction is defined as an arrangement direction x.
  • the arrangement direction x and the longitudinal direction y are orthogonal to each other.
  • a first conductivity type region Rn in which the first semiconductor layer 20n is provided and a second conductivity type region Rp in which the second semiconductor layer 30p is provided are formed.
  • a boundary region R is provided between the first conductivity type region Rn and the second conductivity type region Rp.
  • the insulating layer 40 is provided between the end portion 27 of the first semiconductor layer 20n and the end portion 37 of the second semiconductor layer 30p.
  • the insulating layer 40 can be formed from aluminum nitride, silicon nitride, silicon oxide, or the like.
  • the first electrode 50n is electrically connected to the first semiconductor layer 20n. As shown in FIG. 1, the first electrode 50 n is formed along the longitudinal direction y.
  • the first electrode 50n includes a first transparent electrode layer 52n and a first collection electrode 55n.
  • the first transparent electrode layer 52n is formed on the first semiconductor layer 20n. Further, it is also formed on the second semiconductor layer 30p formed on the insulating layer 40.
  • the first transparent electrode layer 52n is formed of a light-transmitting conductive material.
  • ITO indium tin oxide
  • tin oxide tin oxide
  • zinc oxide zinc oxide
  • the first collecting electrode 55n is formed on the first transparent electrode layer 52n.
  • the first collecting electrode 55n may be formed by vapor-depositing a resin-type conductive paste using a resin material as a binder and using conductive particles such as silver particles as a filler, or silver by sputtering.
  • the second electrode 50p is electrically connected to the second semiconductor layer 30p. As shown in FIG. 1, the second electrode 50 p is formed along the longitudinal direction y.
  • the second electrode 50p includes a second transparent electrode layer 52p and a second collection electrode 55p.
  • the second transparent electrode layer 52p is formed on the second semiconductor layer 30p.
  • the second transparent electrode layer 52p is also formed on the second semiconductor layer 30p formed on the insulating layer 40.
  • the second collection electrode 55p is formed on the second transparent electrode layer 52p.
  • the second transparent electrode layer 52p and the second collection electrode 55p can be made of the same material as the first transparent electrode layer 52n and the first collection electrode 55n, respectively.
  • first transparent electrode layer 52n and the second transparent electrode layer 52p in the first electrode 50n and the second electrode 50p are not necessarily transparent, and may be formed of a material that is not transparent.
  • the first electrode 50n and the second electrode 50p collect carriers.
  • the first electrode 50n and the second electrode 50p are separated by a separation groove 60 for preventing a short circuit.
  • the separation groove 60 is formed along the longitudinal direction y.
  • connection electrode 70n is electrically connected to the ends of the plurality of first electrodes 50n.
  • the connection electrode 70p is electrically connected to the ends of the plurality of second electrodes 50p.
  • the connection electrode 70n and the connection electrode 70p further collect carriers collected by the plurality of first electrodes 50n and the plurality of second electrodes 50p.
  • the side surface of the insulating layer 40 on the second conductivity type region Rp side has an inclined surface 40a that is inclined so that the thickness becomes thinner as it approaches the second conductivity type region Rp. ing. Further, the width W of the inclined surface 40a in the direction perpendicular to the thickness direction z and toward the second conductivity type region Rp (arrangement direction x) is 10 of the thickness T of the insulating layer 40 in the portion where the inclined surface 40a is not formed. It is in the range of up to 300 times.
  • the second transparent electrode layer 52p is formed thereon by a sputtering method, a CVD method, or the like. When it does, it can suppress that a cutting
  • the width W of the inclined surface 40a is in the range of 10 to 300 times the thickness T of the insulating layer 40, preferably in the range of 50 to 200 times, and more preferably in the range of 100 to 200 times. Is within the range. If the width W of the inclined surface 40a is too small, the second transparent electrode layer 52p may be easily cut or peeled off. Further, if the width W of the inclined surface 40a is too large, the insulation resistance may be reduced.
  • FIG. 3 is a flowchart for explaining a method for manufacturing the solar cell 1 of the present embodiment.
  • 4-10 is a figure for demonstrating the manufacturing method of the solar cell 1 of this embodiment.
  • the method for manufacturing the solar cell 1 includes steps S1 to S4.
  • Step S1 is a step of forming the first semiconductor layer 20n having the first conductivity type on the back surface 12 of the first conductivity type semiconductor substrate 10n.
  • the semiconductor substrate 10n is prepared. In order to remove dirt on the surface of the semiconductor substrate 10n, the semiconductor substrate 10n is etched with an acid or an alkali solution. A texture structure for reducing light reflection is formed on the light receiving surface of the semiconductor substrate 10n. The back surface 12 of the semiconductor substrate 10n is flatter than the light receiving surface.
  • An i-type amorphous semiconductor layer 22i is formed on the back surface 12 of the prepared semiconductor substrate 10n.
  • An n-type amorphous semiconductor layer 25n is formed on the formed i-type amorphous semiconductor layer 22i.
  • the i-type amorphous semiconductor layer 22i and the n-type amorphous semiconductor layer 25n are formed by, for example, chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • Step S2 is a step of forming an insulating layer 40 having insulating properties.
  • the insulating layer 40 is formed on the formed first semiconductor layer 20n. Specifically, as shown in FIG. 4, the insulating layer 40 is formed on the n-type amorphous semiconductor layer 25n.
  • the insulating layer 40 is formed by, for example, a CVD method.
  • Step S3 is a step of forming the second semiconductor layer 30p having the second conductivity type on the back surface 12 of the first conductivity type semiconductor substrate 10n.
  • Step S3 includes steps S31 to S33.
  • Step S31 is a step of removing the insulating layer 40 formed on the first semiconductor layer 20n.
  • an etching paste 41 is applied to a region where the insulating layer 40 is to be removed.
  • the etching paste 41 is inclined so that the thickness gradually decreases.
  • the insulating layer 40 is removed using the etching paste 41 and the inclined surface 40a is formed on the insulating layer 40, but the present invention is not limited to this.
  • the insulating layer 40 may be removed and the inclined surface 40 a may be formed on the insulating layer 40 by a pattern formation method using a resist. Further, the inclined surface 40a may be formed on the insulating layer 40 by other methods.
  • Step S32 is a step of removing the first semiconductor layer 20n exposed by removing the insulating layer 40.
  • the exposed first semiconductor layer 20n is washed with alkali.
  • the semiconductor substrate 10n is exposed as shown in FIG.
  • step S32 the insulating layer 40 remaining without being removed serves as a protective layer for protecting the first semiconductor layer 20n.
  • Step S33 is a step of forming the second semiconductor layer 30p on the semiconductor substrate 10n exposed by removing the first semiconductor layer 20n.
  • An i-type amorphous semiconductor layer 32i is formed on the back surface 12 of the semiconductor substrate 10n.
  • a p-type amorphous semiconductor layer 35p is formed on the formed i-type amorphous semiconductor layer 32i.
  • the i-type amorphous semiconductor layer 32i and the p-type amorphous semiconductor layer 35p are formed by, for example, a CVD method.
  • the second semiconductor layer 30p is formed on the back surface 12. As shown in FIG. 7, in the solar cell 1, the second semiconductor layer 30p is formed over the entire surface. Therefore, the second semiconductor layer 30p is formed not only on the back surface 12 but also on the insulating layer 40.
  • Step S4 is a step of forming the first electrode 50n and the second electrode 50p.
  • Step S4 includes steps S41 to S44.
  • Process S41 is a process of removing the second semiconductor layer 30p and the insulating layer 40.
  • a resist is applied to a portion where the second semiconductor layer 30p is to be left by using a photolithography method or a screen printing method.
  • the second semiconductor layer 30p portion and the insulating layer 40 portion to which the resist is applied remain.
  • the second semiconductor layer 30p portion and the insulating layer 40 portion where the resist is not applied are removed.
  • cleaning is performed using hydrogen fluoride (HF).
  • HF hydrogen fluoride
  • the first semiconductor layer 20n is exposed.
  • the second semiconductor layer 30p and the insulating layer 40 may be removed separately.
  • the second semiconductor layer 30p and the insulating layer 40 may be removed by a method other than the method using a resist.
  • Step S42 is a step of forming the transparent electrode layer 52.
  • the transparent electrode layer 52 is formed on the first semiconductor layer 20n and the second semiconductor layer 30p by using a physical vapor deposition method (PVD method). Since the inclined surface 40a is formed in the insulating layer 40, the inclined surface corresponding to the inclined surface 40a is also formed in the second semiconductor layer 30p formed thereon. For this reason, the transparent electrode layer 52 formed on the second semiconductor layer 30p is formed along the inclined surface of the second semiconductor layer 30p. For this reason, it is possible to prevent the transparent electrode layer 52 from being cut or peeled by the side surface of the insulating layer 40.
  • PVD method physical vapor deposition method
  • a base metal layer serving as a base for the first collection electrode 55n and the second collection electrode 55p is formed using the PVD method.
  • Ti and Cu are used as the base metal.
  • Step S43 is a step of forming a separation groove 60 for preventing a short circuit.
  • the separation groove 60 is formed using a laser. As shown in FIG. 10, by forming the separation groove 60, the transparent electrode layer 52 is separated, and the first transparent electrode layer 52n and the second transparent electrode layer 52p are formed.
  • the separation groove 60 is formed using a laser, but the separation groove 60 may be formed using a resist and an etching solution, for example.
  • Step S44 is a step of forming the first collection electrode 55n and the second collection electrode 55p.
  • the first collection electrode 55n is formed on the first transparent electrode layer 52n and the second collection electrode 55p is formed on the second transparent electrode layer 52p by plating.
  • the first collecting electrode 55n and the second collecting electrode 55p may be formed by applying a conductive paste by screen printing and then baking the conductive paste.
  • the solar cell 1 shown in FIG. 2 can be manufactured as described above.
  • the semiconductor substrate 10n has the first conductivity type, that is, the n-type has been described, but the semiconductor substrate 10n may have the second conductivity type, that is, the p-type.
  • the first semiconductor layer 20n is composed of the i-type amorphous semiconductor layer 22i and the n-type amorphous semiconductor layer 25n, but is composed only of the n-type amorphous semiconductor layer 25n. May be.
  • the second semiconductor layer 30p may be composed of only the p-type amorphous semiconductor layer 35p.

Abstract

受光面と裏面１２とを有する第１導電型または第２導電型の半導体基板１０ｎと、裏面１２上に形成される第１導電型を有する第１半導体層２０ｎと、裏面１２上に形成される第２導電型を有する第２半導体層３０ｐと、第１半導体層２０ｎと電気的に接続された第１電極５０ｎと、第２半導体層３０ｐと電気的に接続された第２電極５０ｐと、第１半導体層２０ｎが設けられる第１導電型領域Ｒｎと第２半導体層３０ｐが設けられる第２導電型領域Ｒｐの境界領域Ｒに設けられる絶縁層４０とを備える太陽電池１であって、絶縁層４０の第２導電型領域Ｒｐ側の側面が、第２導電型領域Ｒｐに近づくにつれて厚みが薄くなるように傾斜した傾斜面４０ａを有しており、厚み方向に垂直でかつ第２導電型領域Ｒｐに向かう方向における傾斜面４０ａの幅Ｗが、傾斜面４０ａが形成されていない部分における絶縁層４０の厚みＴの１０～３００倍の範囲内である。

Description

太陽電池
　本発明は、太陽電池に関する。
　ｎ型半導体層及びｐ型半導体層が半導体基板の裏面上に形成された、いわゆる裏面接合型の太陽電池が知られている（例えば、特許文献１）。裏面接合型の太陽電池では、一般にｎ型半導体層とｐ型半導体層の境界領域に、絶縁層が設けられる。また、ｎ型半導体層と接続されるｎ側電極及びｐ型半導体層と接続されるｐ側電極は、絶縁層の上方にも形成される場合がある。
特開２０１２－２８７１８号公報
　しかしながら、ｎ側電極またはｐ側電極の少なくとも一部をスパッタリング法やＣＶＤ法などで形成する場合、絶縁層の側面による段差部分で、切断や剥離が生じるという問題があった。
　本発明の目的は、絶縁層により電極に切断や剥離が生じるのを抑制することができる太陽電池を提供することにある。
　本発明は、受光面と裏面とを有する第１導電型または第２導電型の半導体基板と、前記裏面上に形成される第１導電型を有する第１半導体層と、前記裏面上に形成される第２導電型を有する第２半導体層と、前記第１半導体層と電気的に接続された第１電極と、前記第２半導体層と電気的に接続された第２電極と、前記第１半導体層が設けられる第１導電型領域と前記第２半導体層が設けられる第２導電型領域の境界領域に設けられる絶縁層とを備える太陽電池であって、前記絶縁層の前記第２導電型領域側の側面が、前記第２導電型領域に近づくにつれて厚みが薄くなるように傾斜した傾斜面を有しており、厚み方向に垂直でかつ前記第２導電型領域に向かう方向における前記傾斜面の幅が、前記傾斜面が形成されていない部分における前記絶縁層の厚みの１０～３００倍の範囲内である。
　本発明によれば、絶縁層により電極に切断や剥離が生じるのを抑制することができる。
図１は、実施形態の太陽電池を裏面側から見た平面図である。 図２は、実施形態の太陽電池を示す断面図であり、図１のＡ－Ａ’線に沿う断面図である。 図３は、実施形態の太陽電池の製造工程を示すフローチャートである。 図４は、実施形態の太陽電池の製造方法を説明するための断面図である。 図５は、実施形態の太陽電池の製造方法を説明するための断面図である。 図６は、実施形態の太陽電池の製造方法を説明するための断面図である。 図７は、実施形態の太陽電池の製造方法を説明するための断面図である。 図８は、実施形態の太陽電池の製造方法を説明するための断面図である。 図９は、実施形態の太陽電池の製造方法を説明するための断面図である。 図１０は、実施形態の太陽電池の製造方法を説明するための断面図である。
　以下、好ましい実施形態について説明する。但し、以下の実施形態は単なる例示であり、本発明は以下の実施形態に限定されるものではない。また、各図面において、実質的に同一の機能を有する部材は同一の符号で参照する場合がある。
　図１は、実施形態の太陽電池を裏面側から見た平面図である。図２は、実施形態の太陽電池を示す断面図であり、図１のＡ－Ａ’線に沿う断面図である。図１及び図２に示すように、太陽電池１は、半導体基板１０ｎ、第１半導体層２０ｎ、第２半導体層３０ｐ、絶縁層４０、第１電極５０ｎ、第２電極５０ｐ、接続電極７０ｎ及び、接続電極７０ｐを備える。
　半導体基板１０ｎは、光を受ける受光面と、受光面とは反対側に設けられる裏面１２とを有する。半導体基板１０ｎは、受光面における受光によってキャリア（電子と正孔）を生成する。
　半導体基板１０ｎは、ｎ型またはｐ型の導電型を有する単結晶Ｓｉ、多結晶Ｓｉなどの結晶系半導体材料や、ＧａＡｓ、ＩｎＰなどの化合物半導体材料を含む一般的な半導体材料によって構成することができる。半導体基板１０ｎの受光面及び裏面１２には、微小な凹凸が形成されていてもよい。図示しないが、半導体基板１０ｎの受光面には光の入射を遮る構造体（例えば、電極など）は形成されていない。半導体基板１０ｎは、受光面全面での受光が可能である。受光面は、パッシベーション層に覆われていても良い。パッシベーション層は、キャリアの再結合を抑制するパッシベーション性を有する。パッシベーション層は、例えば、ドーパントを添加せず、あるいは微量のドーパントを添加することによって形成される実質的に真正な非晶質半導体層を含むことができる。
　半導体基板１０ｎは、第１導電型または第２導電型である。本実施形態では、半導体基板１０ｎが、第１導電型を有する場合について説明する。また、半導体基板１０ｎがｎ型単結晶シリコン基板であるものとして説明する。従って、本実施形態では、第１導電型は、ｎ型となる。
　第１半導体層２０ｎは、半導体基板１０ｎの裏面１２上に形成される。第１半導体層２０ｎは、長手方向を有するように形成される。この長手方向を長手方向ｙとする。第１半導体層２０ｎは、半導体基板１０ｎと同一の第１導電型を有する。第１半導体層２０ｎは、ｎ型非晶質半導体層によって構成されている。このような構成によれば、半導体基板１０ｎの裏面１２と第１半導体層２０ｎとの界面におけるキャリアの再結合を抑制することができる。
　第２半導体層３０ｐは、半導体基板１０ｎの裏面１２上に形成される。第２半導体層３０ｐは、長手方向ｙを有するように形成される。第２半導体層３０ｐは、半導体基板１０ｎと異なる第２導電型を有する。第２半導体層３０ｐは、ｐ型非晶質半導体層によって構成されている。このため、半導体基板１０ｎと第２半導体層３０ｐとの接合は、ｐｎ接合となる。第２半導体層３０ｐは、絶縁層４０上にも形成される。
　本実施形態では、図２に示されるように、第１半導体層２０ｎは、ｉ型非晶質半導体層２２ｉとｎ型非晶質半導体層２５ｎとからなる。ｉ型非晶質半導体層２２ｉは、半導体基板１０ｎの裏面１２上に形成される。ｎ型非晶質半導体層２５ｎは、ｉ型非晶質半導体層２２ｉ上に形成される。このような、ｎ型の半導体基板１０ｎ、ｉ型非晶質半導体層２２ｉ、ｎ型非晶質半導体層２５ｎという構成によれば、半導体基板１０ｎの裏面におけるキャリアの再結合をさらに抑制することができる。
　本実施形態では、図２に示されるように、第２半導体層３０ｐは、ｉ型非晶質半導体層３２ｉとｐ型非晶質半導体層３５ｐとからなる。ｉ型非晶質半導体層３２ｉは、半導体基板１０ｎの裏面１２上に形成される。ｐ型非晶質半導体層３５ｐは、ｉ型非晶質半導体層３２ｉ上に形成される。このような、ｎ型の半導体基板１０ｎ、ｉ型非晶質半導体層３２ｉ、ｐ型非晶質半導体層３５ｐという構成によれば、ｐｎ接合特性を向上することができる。
　ｉ型非晶質半導体層２２ｉ、ｉ型非晶質半導体層３２ｉ、ｎ型非晶質半導体層２５ｎ及びｐ型非晶質半導体層３５ｐそれぞれは、水素を含む非晶質半導体によって構成することができる。このような非晶質半導体としては、非晶質シリコン、非晶質シリコンカーバイド、或いは非晶質シリコンゲルマニウムなどが挙げられる。非晶質半導体層には、これに限らず他の非晶質半導体を用いてもよい。ｉ型非晶質半導体層２２ｉ、ｉ型非晶質半導体層３２ｉ、ｎ型非晶質半導体層２５ｎ及びｐ型非晶質半導体層３５ｐは、それぞれ１種の非晶質半導体によって構成されていてもよい。ｉ型非晶質半導体層２２ｉ、ｉ型非晶質半導体層３２ｉ、ｎ型非晶質半導体層２５ｎ及びｐ型非晶質半導体層３５ｐは、それぞれ２種以上の非晶質半導体が組み合わされていてもよい。
　図１及び図２に示されるように、第１半導体層２０ｎと第２半導体層３０ｐとは、交互に配列される。この配列方向を配列方向ｘとする。太陽電池１において、配列方向ｘと長手方向ｙとは、直交している。図２に示されるように、太陽電池１においては、第１半導体層２０ｎが設けられる第１導電型領域Ｒｎと第２半導体層３０ｐが設けられる第２導電型領域Ｒｐが形成されている。
　第１導電型領域Ｒｎと第２導電型領域Ｒｐの間には、境界領域Ｒが設けられている。配列方向ｘにおける第１半導体層２０ｎの端部２７と、第１半導体層２０ｎと隣り合う第２半導体層３０ｐの配列方向ｘにおける端部３７とは、境界領域Ｒにおいて重なっている。境界領域Ｒにおいて、第１半導体層２０ｎの端部２７と第２半導体層３０ｐの端部３７との間には、絶縁層４０が設けられている。絶縁層４０は、窒化アルミニウム、窒化ケイ素、酸化ケイ素などから形成することができる。
　第１電極５０ｎは、第１半導体層２０ｎと電気的に接続されている。図１に示されるように、第１電極５０ｎは、長手方向ｙに沿って形成される。第１電極５０ｎは、第１透明電極層５２ｎと第１収集電極５５ｎとを有する。第１透明電極層５２ｎは、第１半導体層２０ｎ上に形成される。また、絶縁層４０上に形成された第２半導体層３０ｐ上にも形成される。第１透明電極層５２ｎは、透光性を有する導電性材料によって形成される。第１透明電極層５２ｎとしては、ＩＴＯ（酸化インジウム錫）、酸化錫、酸化亜鉛などを用いることができる。第１収集電極５５ｎは、第１透明電極層５２ｎ上に形成される。第１透明電極層５２ｎ上に下地金属を形成した後、メッキ法を用いて形成することができる。また、第１収集電極５５ｎは、樹脂材料をバインダーとし、銀粒子等の導電性粒子をフィラーとする樹脂型導電性ペーストや、スパッタリング法による銀などを蒸着して形成してもよい。
　第２電極５０ｐは、第２半導体層３０ｐと電気的に接続されている。図１に示されるように、第２電極５０ｐは、長手方向ｙに沿って形成される。第２電極５０ｐは、第２透明電極層５２ｐと第２収集電極５５ｐとを有する。第２透明電極層５２ｐは、第２半導体層３０ｐ上に形成される。また、第２透明電極層５２ｐは、絶縁層４０上に形成された第２半導体層３０ｐ上にも形成される。第２収集電極５５ｐは、第２透明電極層５２ｐ上に形成される。第２透明電極層５２ｐ及び第２収集電極５５ｐは、それぞれ第１透明電極層５２ｎ、第１収集電極５５ｎと同一の材料を用いることができる。
　なお、第１電極５０ｎ及び第２電極５０ｐにおける第１透明電極層５２ｎ及び第２透明電極層５２ｐは、必ずしも透明である必要はなく、透明でない材料から形成されていてもよい。
　第１電極５０ｎ及び第２電極５０ｐは、キャリアを収集する。第１電極５０ｎ及び第２電極５０ｐは、短絡を防ぐための分離溝６０によって分離されている。分離溝６０は、長手方向ｙに沿って形成される。
　図１に示されるように、接続電極７０ｎは、複数の第１電極５０ｎの端部と電気的に接続される。接続電極７０ｐは、複数の第２電極５０ｐの端部と電気的に接続される。接続電極７０ｎ及び接続電極７０ｐは、複数の第１電極５０ｎ及び複数の第２電極５０ｐに収集されたキャリアをさらに収集する。
　図２に示すように、本実施形態では、絶縁層４０の第２導電型領域Ｒｐ側の側面が、第２導電型領域Ｒｐに近づくにつれて厚みが薄くなるように傾斜した傾斜面４０ａを有している。また、厚み方向ｚに垂直でかつ第２導電型領域Ｒｐに向かう方向（配列方向ｘ）における傾斜面４０ａの幅Ｗは、傾斜面４０ａが形成されていない部分における絶縁層４０の厚みＴの１０～３００倍の範囲内である。本実施形態によれば、絶縁層４０の第２導電型領域Ｒｐ側の側面が、傾斜面４０ａを有しているので、その上に第２透明電極層５２ｐをスパッタリング法やＣＶＤ法などで形成した際、第２透明電極層５２ｐに切断や剥離が生じるのを抑制することができる。
　本発明において、傾斜面４０ａの幅Ｗは、絶縁層４０の厚みＴの１０～３００倍の範囲内であり、好ましくは、５０～２００倍の範囲内であり、さらに好ましくは、１００～２００倍の範囲内である。傾斜面４０ａの幅Ｗが小さすぎると、第２透明電極層５２ｐに切断や剥離が生じやすくなる場合がある。また、傾斜面４０ａの幅Ｗが大きすぎると、絶縁耐性が低下する場合がある。
　本実施形態の太陽電池１の製造方法について、図３から図１０を参照しながら説明する。図３は、本実施形態の太陽電池１の製造方法を説明するためのフローチャートである。図４から図１０は、本実施形態の太陽電池１の製造方法を説明するための図である。
　図３に示されるように、太陽電池１の製造方法は、工程Ｓ１から工程Ｓ４を有する。
　工程Ｓ１は、第１導電型の半導体基板１０ｎの裏面１２上に、第１導電型を有する第１半導体層２０ｎを形成する工程である。まず、半導体基板１０ｎが準備される。半導体基板１０ｎ表面の汚れを除去するため、半導体基板１０ｎには、酸又はアルカリ溶液でエッチングがなされている。半導体基板１０ｎの受光面には光反射低減用のテクスチャ構造が形成されている。半導体基板１０ｎの裏面１２は、受光面に比べ平坦にされている。準備された半導体基板１０ｎの裏面１２上に、ｉ型非晶質半導体層２２ｉが形成される。形成されたｉ型非晶質半導体層２２ｉ上に、ｎ型非晶質半導体層２５ｎが形成される。ｉ型非晶質半導体層２２ｉ及びｎ型非晶質半導体層２５ｎは、例えば、化学気相蒸着法（ＣＶＤ法）によって、形成される。この工程Ｓ１によって、裏面１２上に第１半導体層２０ｎが形成される。
　工程Ｓ２は、絶縁性を有する絶縁層４０を形成する工程である。工程Ｓ１により、形成された第１半導体層２０ｎ上に、絶縁層４０が形成される。具体的には、図４に示されるように、ｎ型非晶質半導体層２５ｎ上に、絶縁層４０が形成される。絶縁層４０は、例えば、ＣＶＤ法によって、形成される。
　工程Ｓ３は、第１導電型の半導体基板１０ｎの裏面１２上に、第２導電型を有する第２半導体層３０ｐを形成する工程である。工程Ｓ３は、工程Ｓ３１から工程Ｓ３３を有する。
　工程Ｓ３１は、第１半導体層２０ｎ上に形成された絶縁層４０を除去する工程である。図４に示すように、絶縁層４０を除去したい領域に、エッチングペースト４１を塗布する。このとき、エッチングペースト４１の端部４１ａの領域において、エッチングペースト４１の厚みが徐々に薄くなるように傾斜させておく。エッチングペースト４１の端部４１ａの領域を傾斜させておくことにより、図５に示すように、絶縁層４０に傾斜面４０ａを形成することができる。
　本実施形態では、エッチングペースト４１を用いて、絶縁層４０を除去し、絶縁層４０に傾斜面４０ａを形成しているが、これに限定されるものではない。例えば、レジストによるパターン形成の方法で、絶縁層４０を除去し、絶縁層４０に傾斜面４０ａを形成してもよい。また、その他の方法で、絶縁層４０に傾斜面４０ａを形成してもよい。
　工程Ｓ３２は、絶縁層４０が除去されることにより露出した第１半導体層２０ｎを除去する工程である。露出した第１半導体層２０ｎをアルカリ洗浄する。これにより、図６に示されるように、半導体基板１０ｎが露出する。
　工程Ｓ３２では、除去されずに残った絶縁層４０が第１半導体層２０ｎを保護する保護層として働く。
　工程Ｓ３３は、第１半導体層２０ｎが除去されることにより露出した半導体基板１０ｎ上に第２半導体層３０ｐを形成する工程である。半導体基板１０ｎの裏面１２上に、ｉ型非晶質半導体層３２ｉが形成される。形成されたｉ型非晶質半導体層３２ｉ上に、ｐ型非晶質半導体層３５ｐが形成される。ｉ型非晶質半導体層３２ｉ及びｐ型非晶質半導体層３５ｐは、例えば、ＣＶＤ法によって、形成される。この工程Ｓ３３によって、裏面１２上に第２半導体層３０ｐが形成される。図７に示されるように、太陽電池１において、第２半導体層３０ｐは、全面に渡って形成される。従って、第２半導体層３０ｐは、裏面１２上だけでなく、絶縁層４０上にも形成される。
　工程Ｓ４は、第１電極５０ｎ及び第２電極５０ｐを形成する工程である。工程Ｓ４は、工程Ｓ４１から工程Ｓ４４を有する。
　工程Ｓ４１は、第２半導体層３０ｐ及び絶縁層４０を除去する工程である。絶縁層４０上に形成された第２半導体層３０ｐ上に、フォトリソ法やスクリーン印刷法を用いて、第２半導体層３０ｐを残したい部分にレジストを塗布する。その後、エッチング液を用いて処理を行うことにより、図８に示されるように、レジストが塗布された第２半導体層３０ｐ部分及び絶縁層４０部分が残る。レジストが塗布されなかった第２半導体層３０ｐ部分及び絶縁層４０部分は、除去される。絶縁層４０が完全に除去されずに残る場合は、フッ化水素（ＨＦ）を用いて洗浄を行う。これにより、第１半導体層２０ｎが露出する。第２半導体層３０ｐ及び絶縁層４０を別々に除去してもよい。また、工程Ｓ３１と同様に、レジストを用いた方法以外の方法によって、第２半導体層３０ｐ及び絶縁層４０を除去してもよい。
　工程Ｓ４２は、透明電極層５２を形成する工程である。図９に示されるように、第１半導体層２０ｎ上及び第２半導体層３０ｐ上に、物理蒸着法（ＰＶＤ法）を用いて、透明電極層５２を形成する。絶縁層４０には、傾斜面４０ａが形成されているので、その上に形成される第２半導体層３０ｐにも、傾斜面４０ａに対応する傾斜面が形成されている。このため、第２半導体層３０ｐの上に形成される透明電極層５２は、第２半導体層３０ｐの傾斜面に沿って形成される。このため、絶縁層４０の側面によって、透明電極層５２に切断や剥離が生じるのを抑制することができる。
　その後、本実施形態では、ＰＶＤ法を用いて、第１収集電極５５ｎ及び第２収集電極５５ｐの下地となる下地金属層を形成する。下地金属には、例えば、Ｔｉ及びＣｕが用いられる。
　工程Ｓ４３は、短絡を防ぐための分離溝６０を形成する工程である。レーザーを用いて、分離溝６０を形成する。図１０に示すように、分離溝６０を形成することにより、透明電極層５２を分離して、第１透明電極層５２ｎと第２透明電極層５２ｐを形成する。本実施形態では、レーザーを用いて分離溝６０を形成しているが、例えば、レジストとエッチング液とを用いて分離溝６０を形成してもよい。
　工程Ｓ４４は、第１収集電極５５ｎ及び第２収集電極５５ｐを形成する工程である。メッキ法により、第１透明電極層５２ｎの上に第１収集電極５５ｎを形成し、第２透明電極層５２ｐの上に第２収集電極５５ｐを形成する。なお、スクリーン印刷法により、導電性ペーストを塗布し、その後、導電性ペーストを焼成することによって第１収集電極５５ｎ及び第２収集電極５５ｐを形成してもよい。
　以上のようにして、図２に示される太陽電池１を製造することができる。
　上記実施形態では、半導体基板１０ｎが、第１導電型、すなわちｎ型を有する場合について説明したが、半導体基板１０ｎは、第２導電型、すなわちｐ型を有していてもよい。
　上記実施形態において、第１半導体層２０ｎは、ｉ型非晶質半導体層２２ｉとｎ型非晶質半導体層２５ｎとから構成されているが、ｎ型非晶質半導体層２５ｎのみから構成されていてもよい。同様に、第２半導体層３０ｐも、ｐ型非晶質半導体層３５ｐのみから構成されていてもよい。
１…太陽電池
１０ｎ…半導体基板
１２…裏面
２０ｎ…第１半導体層
２２ｉ…ｉ型非晶質半導体層
２５ｎ…ｎ型非晶質半導体層
２７…第１半導体層の端部
３０ｐ…第２半導体層
３２ｉ…ｉ型非晶質半導体層
３５ｐ…ｐ型非晶質半導体層
３７…第２半導体層の端部
４０…絶縁層
４０ａ…絶縁層の傾斜面
４１…エッチングペースト
４１ａ…端部
５０ｎ…第１電極
５０ｐ…第２電極
５２…透明電極層
５２ｎ…第１透明電極層
５２ｐ…第２透明電極層
５５ｎ…第１収集電極
５５ｐ…第２収集電極
６０…分離溝
７０ｎ，７０ｐ…接続電極
Ｒ…境界領域
Ｒｎ…第１導電型領域
Ｒｐ…第２導電型領域

Claims (4)

  1. 　受光面と裏面とを有する第１導電型または第２導電型の半導体基板と、
    　前記裏面上に形成される第１導電型を有する第１半導体層と、
    　前記裏面上に形成される第２導電型を有する第２半導体層と、
    　前記第１半導体層と電気的に接続された第１電極と、
    　前記第２半導体層と電気的に接続された第２電極と、
    　前記第１半導体層が設けられる第１導電型領域と前記第２半導体層が設けられる第２導電型領域の境界領域に設けられる絶縁層とを備える太陽電池であって、
    　前記絶縁層の前記第２導電型領域側の側面が、前記第２導電型領域に近づくにつれて厚みが薄くなるように傾斜した傾斜面を有しており、厚み方向に垂直でかつ前記第２導電型領域に向かう方向における前記傾斜面の幅が、前記傾斜面が形成されていない部分における前記絶縁層の厚みの１０～３００倍の範囲内である、太陽電池。
  2. 　前記第１電極が、第１透明電極層と、前記第１透明電極層の上に形成される第１収集電極層とを有し、前記第２電極が、第２透明電極層と、前記第２透明電極層の上に形成される第２収集電極層とを有する、請求項１に記載の太陽電池。
  3. 　前記境界領域において、前記絶縁層は、前記第１半導体層の上に設けられており、前記絶縁層の上に前記第２半導体層が設けられている、請求項１または２に記載の太陽電池。
  4. 　前記境界領域において、前記第２透明電極層は、前記第２半導体層の上に設けられている、請求項３に記載の太陽電池。
PCT/JP2015/052006 2014-01-29 2015-01-26 太陽電池 WO2015115360A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112015000559.5T DE112015000559T5 (de) 2014-01-29 2015-01-26 Solarzelle
JP2015559928A JP6447927B2 (ja) 2014-01-29 2015-01-26 太陽電池
US15/220,394 US10014420B2 (en) 2014-01-29 2016-07-27 Solar cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-014603 2014-01-29
JP2014014603 2014-01-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/220,394 Continuation US10014420B2 (en) 2014-01-29 2016-07-27 Solar cell

Publications (1)

Publication Number Publication Date
WO2015115360A1 true WO2015115360A1 (ja) 2015-08-06

Family

ID=53756934

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/052006 WO2015115360A1 (ja) 2014-01-29 2015-01-26 太陽電池

Country Status (4)

Country Link
US (1) US10014420B2 (ja)
JP (1) JP6447927B2 (ja)
DE (1) DE112015000559T5 (ja)
WO (1) WO2015115360A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230227A1 (ja) * 2020-05-13 2021-11-18 株式会社カネカ 太陽電池および太陽電池製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298078A (ja) * 2002-03-29 2003-10-17 Ebara Corp 光起電力素子
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
WO2012163517A2 (en) * 2011-05-27 2012-12-06 Renewable Energy Corporation Asa Solar cell and method for producing same
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
JP2013197555A (ja) * 2012-03-23 2013-09-30 Sharp Corp 光電変換素子およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5485060B2 (ja) 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
JP2015133341A (ja) * 2012-04-27 2015-07-23 パナソニック株式会社 裏面接合型太陽電池及びその製造方法
GB2503515A (en) * 2012-06-29 2014-01-01 Rec Cells Pte Ltd A rear contact heterojunction solar cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298078A (ja) * 2002-03-29 2003-10-17 Ebara Corp 光起電力素子
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
WO2012163517A2 (en) * 2011-05-27 2012-12-06 Renewable Energy Corporation Asa Solar cell and method for producing same
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
JP2013197555A (ja) * 2012-03-23 2013-09-30 Sharp Corp 光電変換素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230227A1 (ja) * 2020-05-13 2021-11-18 株式会社カネカ 太陽電池および太陽電池製造方法

Also Published As

Publication number Publication date
JP6447927B2 (ja) 2019-01-09
JPWO2015115360A1 (ja) 2017-03-23
US20160336464A1 (en) 2016-11-17
US10014420B2 (en) 2018-07-03
DE112015000559T5 (de) 2016-12-15

Similar Documents

Publication Publication Date Title
JP5906393B2 (ja) 太陽電池及び太陽電池の製造方法
JP5845445B2 (ja) 太陽電池及びその製造方法
JP6350858B2 (ja) 太陽電池の製造方法及び太陽電池
JP6179900B2 (ja) 太陽電池及びその製造方法
JP5891382B2 (ja) 光電変換素子の製造方法
JP2013219065A (ja) 太陽電池及び太陽電池の製造方法
JP5820989B2 (ja) 光電変換素子の製造方法
JP6447927B2 (ja) 太陽電池
JP6311968B2 (ja) 太陽電池
CN114365294B (zh) 太阳能电池和太阳能电池的制造方法
JP6425143B2 (ja) 太陽電池及びその製造方法
JP6583753B2 (ja) 太陽電池
WO2012132834A1 (ja) 太陽電池及び太陽電池の製造方法
JPWO2015145886A1 (ja) 電極パターンの形成方法及び太陽電池の製造方法
JP6906195B2 (ja) 太陽電池
WO2012132932A1 (ja) 太陽電池及び太陽電池の製造方法
WO2015118740A1 (ja) 太陽電池
JPWO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15743268

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015559928

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015000559

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15743268

Country of ref document: EP

Kind code of ref document: A1