WO2015118740A1 - 太陽電池 - Google Patents

太陽電池 Download PDF

Info

Publication number
WO2015118740A1
WO2015118740A1 PCT/JP2014/079474 JP2014079474W WO2015118740A1 WO 2015118740 A1 WO2015118740 A1 WO 2015118740A1 JP 2014079474 W JP2014079474 W JP 2014079474W WO 2015118740 A1 WO2015118740 A1 WO 2015118740A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
seed layer
side electrode
solar cell
type surface
Prior art date
Application number
PCT/JP2014/079474
Other languages
English (en)
French (fr)
Inventor
三島　孝博
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2015561160A priority Critical patent/JP6418558B2/ja
Publication of WO2015118740A1 publication Critical patent/WO2015118740A1/ja
Priority to US15/227,968 priority patent/US20160343889A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Definitions

  • the present invention relates to a back junction solar cell.
  • a back junction solar cell is known as a solar cell that can realize improved photoelectric conversion efficiency (see, for example, Patent Document 1).
  • An object of the present invention is to provide a solar cell capable of increasing current collection efficiency.
  • the solar cell of the present invention includes a photoelectric conversion portion having a p-type surface and an n-type surface on one main surface, a p-side electrode provided on the p-type surface and formed from a plating film, and the n-type An n-side electrode provided on the surface and formed from a plating film; a p-side seed layer provided between the p-type surface and the p-side electrode; the n-type surface and the n-side electrode; And an interval W 1 between the adjacent p-side electrode and the n-side electrode that are closest to each other is located between the end of the p-side seed layer and the n-side seed layer. wider than the spacing W 2 between the ends of the seed layer.
  • the current collection efficiency can be increased.
  • FIG. 1 is a schematic plan view showing the solar cell of the first embodiment.
  • FIG. 2 is a schematic cross-sectional view showing the solar cell of the first embodiment.
  • FIG. 3 is an enlarged schematic cross-sectional view showing the vicinity of the insulating layer in the solar cell of the first embodiment.
  • FIG. 4 is an enlarged schematic cross-sectional view showing the vicinity of the insulating layer in the solar cell of the second embodiment.
  • FIG. 5 is an enlarged schematic cross-sectional view showing the vicinity of the insulating layer in the solar cell of the third embodiment.
  • the solar cell 1 a includes a photoelectric conversion unit 10.
  • the substrate 11 of the photoelectric conversion unit 10 has a first main surface 11a and a second main surface 11b.
  • the first main surface 11a forms a light receiving surface
  • the second main surface 11b forms a back surface.
  • the “light receiving surface” is a surface that mainly receives light.
  • the photoelectric conversion unit 10 is a member that generates carriers such as holes and electrons when receiving light.
  • the photoelectric conversion unit 10 may generate carriers only when light is received on the first main surface 11a constituting the light receiving surface, and constitutes not only the first main surface 11a but also the back surface.
  • the carrier may also be generated when light is received on the second main surface 11b.
  • the photoelectric conversion unit 10 has a p-type surface 10bp and an n-type surface 10bn on the second main surface 11b.
  • a p-side electrode 21p is disposed on the p-type surface 10bp.
  • An n-side electrode 22n is arranged on the n-type surface 10bn.
  • the p-side electrode 21p and the n-side electrode 22n are each provided in a comb-like shape, and are provided so that the p-side electrode 21p and the n-side electrode 22n enter each other.
  • the p-side electrode 21p and the n-side electrode 22n each have a plurality of finger portions and a bus bar portion to which the plurality of finger portions are electrically connected.
  • the configuration of the electrode is not particularly limited.
  • the electrode may be composed of only a plurality of finger portions, for example.
  • the photoelectric conversion unit 10 includes, for example, a substrate made of a semiconductor material, a p-type semiconductor layer that is disposed on one main surface of the substrate, and forms a p-type surface 10 bp, and one main surface of the substrate. And an n-type semiconductor layer constituting the n-type surface 10bn.
  • the p-type surface 10bp may be constituted by a p-type dopant diffusion region provided on the substrate.
  • the n-type surface 10bn may be constituted by an n-type dopant diffusion region provided on the substrate.
  • the uneven structure may be a texture structure.
  • the “texture structure” refers to a concavo-convex structure formed to suppress surface reflection and increase the light absorption amount of the photoelectric conversion unit.
  • Specific examples of the texture structure include a pyramidal (quadrangular pyramid or quadrangular frustum-shaped) uneven structure obtained by performing anisotropic etching on the surface of a single crystal silicon substrate having a (100) plane. .
  • the solar cell 1a includes a photoelectric conversion unit 10 having a light receiving surface 10a and a back surface 10b.
  • the photoelectric conversion unit 10 includes a substrate 11.
  • the substrate 11 is made of a semiconductor material.
  • the substrate 11 can be made of, for example, a crystalline semiconductor such as crystalline silicon.
  • the substrate 11 has one conductivity type. Specifically, in this embodiment, an example in which the conductivity type of the substrate 11 is n-type will be described.
  • a semiconductor layer 12 n made of an n-type semiconductor having the same conductivity type as the substrate 11 is provided on the first main surface 11 a located on the light receiving surface 10 a side of the substrate 11.
  • the semiconductor layer 12n substantially covers the entire first main surface 11a.
  • the semiconductor layer 12n can be composed of n-type amorphous silicon or the like.
  • the thickness of the semiconductor layer 12n can be, for example, about 1 nm to 10 nm.
  • the reflection suppressing layer 13 On the surface of the semiconductor layer 12n opposite to the substrate 11, a reflection suppressing layer 13 having both a function of suppressing reflection and a function as a protective film is provided.
  • the reflection suppressing layer 13 constitutes the light receiving surface 10 a of the photoelectric conversion unit 10.
  • the reflection suppressing layer 13 can be made of, for example, silicon nitride.
  • the thickness of the reflection suppression layer 13 can be suitably set according to the wavelength of the light etc. which are going to suppress reflection.
  • the thickness of the reflection suppressing layer 13 can be set to, for example, about 50 nm to 200 nm.
  • a semiconductor layer 14 p made of a p-type semiconductor having a conductivity type different from that of the substrate 11 is provided on a part of the second main surface 11 b of the substrate 11.
  • a semiconductor layer 15n made of an n-type semiconductor having the same conductivity type as that of the substrate 11 is provided on at least a part of the second main surface 11b of the substrate 11 where the semiconductor layer 14p is not provided. ing. In the present embodiment, the entire second main surface 11b is substantially covered with the semiconductor layer 14p and the semiconductor layer 15n.
  • the semiconductor layer 14p and the semiconductor layer 15n can be made of p-type and n-type amorphous silicon, respectively.
  • the back surface 10b of the photoelectric conversion unit 10 is configured by the semiconductor layer 14p and the semiconductor layer 15n.
  • the semiconductor layer 14p constitutes a p-type surface 10bp.
  • the semiconductor layer 15n constitutes the n-type surface 10bn.
  • the thickness of the semiconductor layer 14p can be, for example, about 2 nm to 20 nm.
  • the thickness of the semiconductor layer 15n can be, for example, about 5 nm to 50 nm.
  • a semiconductor layer made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 inches, is provided between the semiconductor layer 14p and the second main surface 11b. It may be done.
  • there is a semiconductor layer made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation for example, about several to 250 inches. It may be provided.
  • the semiconductor layer made of a substantially intrinsic i-type semiconductor can be made of amorphous silicon or the like.
  • the end of the semiconductor layer 14p in the x-axis direction overlaps the semiconductor layer 15n in the thickness direction z.
  • An insulating layer 16 is provided between the end of the semiconductor layer 14p and the semiconductor layer 15n.
  • the insulating layer 16 can be made of, for example, silicon nitride or silicon oxide.
  • a p-side seed layer 17 is provided on the semiconductor layer 14p.
  • the p-side seed layer 17 is a layer having a function as a seed for forming the p-side electrode 21p by plating.
  • an n-side seed layer 18 is provided on the semiconductor layer 15n.
  • the n-side seed layer 18 is a layer having a function as a seed for forming the n-side electrode 22n by plating.
  • a p-side electrode 21p that collects holes is provided on the p-side seed layer 17 provided on the p-type surface 10bp.
  • the p-side electrode 21p is electrically connected to the p-type surface 10bp through the p-side seed layer 17.
  • an n-side electrode 22n that collects electrons is provided on the n-side seed layer 18 provided on the n-type surface 10bn.
  • the n-side electrode 22n is electrically connected to the n-type surface 10bn through the n-side seed layer 18. Therefore, the p-side seed layer 17 and the n-side seed layer 18 have conductivity.
  • Each of the p-side electrode 21p and the n-side electrode 22n is formed of a plating film.
  • Each of the p-side electrode 21p and the n-side electrode 22n may be constituted by a stacked body of a plurality of plating films, for example.
  • each of the p-side electrode 21p and the n-side electrode 22n may be configured by a laminate of a first plating film made of Cu and a second plating film made of Sn, for example.
  • the thicknesses of the p-side electrode 21p and the n-side electrode 22n can be about 20 ⁇ m to 50 ⁇ m, respectively.
  • an insulating layer 23 is provided between the end of the adjacent p-side seed layer 17 and the end of the n-side seed layer 18. .
  • FIG. 3 is a schematic cross-sectional view showing an enlarged vicinity of the insulating layer in the solar cell of the first embodiment.
  • the p-side seed layer 17 is composed of a laminated body of a transparent conductive layer 17a and a metal layer 17b.
  • the n-side seed layer 18 is composed of a laminate of a transparent conductive layer 18a and a metal layer 18b.
  • each of the p-side seed layer 17 and the n-side seed layer 18 includes transparent conductive layers 17a and 18a provided on the p-type surface 10bp or the n-type surface 10bn (see FIG. 2), the transparent conductive layers 17a, And metal layers 17b and 18b provided on 18a.
  • the transparent conductive layer 17a and the metal layer 17b are formed so that the position of the end portion 17d of the metal layer 17b is substantially the same as the position of the end portion 17c of the transparent conductive layer 17a.
  • the transparent conductive layer 18a and the metal layer 18b are formed so that the position of the end 18d of the metal layer 18b is substantially the same as the position of the end 18c of the transparent conductive layer 18a.
  • the p-side seed layer 17 is composed of a laminated film (a transparent conductive layer and a metal layer) of two different materials.
  • the metal layer and the transparent conductive layer Each etching amount can be adjusted by selecting an etching solution, changing an etching time, or the like.
  • the etching amount of the metal layer is larger than that of the transparent conductive layer, the width of the transparent conductive layer can be made wider than that of the metal layer.
  • the width of the metal layer and the transparent conductive layer can be made substantially the same, or the width of the transparent conductive layer can be made narrower than the metal layer.
  • the position of the end portion of the p-side seed layer 17 is the position of the end portion 17c of the transparent conductive layer 17a. Further, the position of the end of the n-side seed layer 18 is the position of the end 18c of the transparent conductive layer 18a. Therefore, the interval W 2 between end portions of the n-side seed layer 18 of p-side seed layer 17 is the distance between points in closest proximity to each other in the p-side seed layer 17 and the n-side seed layer 18 adjacent .
  • the transparent conductive layers 17a and 18a can be formed of a transparent conductive oxide such as indium tin oxide (ITO), for example.
  • the metal layers 17b and 18b can be formed of at least one metal such as Cu and Ag, for example.
  • the thickness of the transparent conductive layers 17a and 18a can be about 0.1 ⁇ m to 1.0 ⁇ m.
  • the thickness of the metal layers 17b and 18b can be about 0.1 ⁇ m to 1.0 ⁇ m.
  • the p-side seed layer 17 and the n-side seed layer 18 are composed of a laminate of a transparent conductive layer and a metal layer, but may be composed of only a transparent conductive layer or only a metal layer. It may be configured.
  • the front end portion 23 a of the insulating layer 23 is a surface on the back surface side of the insulating layer 23 so as to cover the end portion 17 d of the p-side seed layer 17 and the end portion 18 d of the n-side seed layer 18. It has spread to.
  • a p-side electrode 21p is provided on the p-side seed layer 17.
  • an n-side electrode 22n is provided on the n-side seed layer 18.
  • the p-side electrode 21p is formed so as to cover a part of the distal end portion 23a of the insulating layer 23.
  • the n-side electrode 22n is also formed so as to cover a part of the tip portion 23a of the insulating layer 23. Therefore, the tip 23a of the insulating layer 23 enters between the p-side seed layer 17 and the p-side electrode 21p and between the n-side seed layer 18 and the n-side electrode 22n.
  • the insulating layer 23 is preferably formed of, for example, an inorganic insulating material such as silicon oxide or silicon nitride, and an organic insulating material such as an epoxy resin, an acrylic resin, or a urethane resin. In particular, it is preferably formed from a resist material containing an epoxy resin.
  • the p-side electrode 21p and the n-side electrode 22n have n-side electrodes 22p and n adjacent to each other in the cross section (zx plane) perpendicular to the longitudinal direction (y-axis direction) of the finger electrodes.
  • the distance W 1 between the locations closest to each other in the side electrode 22 n is wider than the distance W 2 between the end of the p-side seed layer 17 and the end of the n-side seed layer 18. Therefore, the distance W 2, may be relatively narrow than the interval W 1. For this reason, the areas of the p-side seed layer 17 and the n-side seed layer 18 in the solar cell 1a can be relatively increased, and the current collection efficiency can be increased.
  • the interval W 1 is preferably in the range of 10 to 1000 ⁇ m, and more preferably in the range of 30 to 300 ⁇ m.
  • Distance W 2 is preferably in the range of 1 ⁇ 100 [mu] m, and even more preferably to a range of 1 ⁇ 20 [mu] m.
  • Width W 3 in the spread direction of the distal end portion 23a of the insulating layer 23 (x-axis direction), and 2 times the width of the p-side electrode 21p or n-side electrode 22n thickness than the interval W 1, the distance W 1, was added on the order it was, is preferably at least twice the spacing W 2, more preferably 10 times or more.
  • p-side electrodes 21p and the n-side electrode 22n is an area that covers the solar cell is reduced.
  • p-side electrode 21p when increasing the width W 3 without changing the thickness of the n-side electrode 22n may p-side electrode 21p, the electrical resistance of the n-side electrode 22n increases.
  • the photoelectric conversion unit 10 is prepared.
  • the p-side seed layer 17 is formed on the p-type surface 10 bp
  • the n-side seed layer 18 is formed on the n-type surface 10 bn.
  • Each of the p-side and n-side seed layers 17 and 18, for example, a p-side and n-side seed layers 17 and 18 are continuously formed by a sputtering method or a CVD (Chemical Vapor Deposition) method, the area spacing W 2 Can be separated by a method such as photolithography.
  • the insulating layer 23 is formed. Specifically, a portion where the p-type surface 10 bp is exposed and a portion where the n-type surface 10 bn is exposed on the boundary portion between the p-type surface 10 bp and the n-type surface 10 bn of the back surface 10 b of the photoelectric conversion unit 10.
  • An insulating layer 23 is formed so as to be partitioned.
  • the method for forming the insulating layer 23 is not particularly limited.
  • the insulating layer 23 can be formed by, for example, a screen printing method, an inkjet method, a dispenser method, a photolithography method, or the like.
  • the p-side electrode 21p is formed on the p-type surface 10bp by a plating method such as electrolytic plating, and the n-side electrode 22n is formed on the n-type surface 10bn.
  • the insulating layer 23 is preferably formed of a photoresist or the like with high formation accuracy.
  • FIG. 4 is an enlarged schematic cross-sectional view showing the vicinity of the insulating layer in the solar cell of the second embodiment.
  • the metal layer 17b, the distance W 5 between the end portions 17d and 18d of the 18b, the transparent conductive layer 17a, to be wider than the distance W 2 between the end portions 17c and 18c of the 18a, the transparent conductive layer 17a, 18a and metal layers 17b, 18b are formed. Therefore, the metal layer 17b in the p-side seed layer 17 and the n-side seed layer 18 adjacent the interval W 5 between 18b, the transparent conductive layer 17a of the p-side seed layer 17 adjacent the n-side seed layer 18, between 18a It is wider than the distance W 2.
  • the end portions 17d and 18d of the metal layers 17b and 18b are formed at positions retreated from the positions of the end portions 17c and 18c of the transparent conductive layers 17a and 18a.
  • Such metal layers 17b and 18b are formed, for example, in the same manner as in the first embodiment, after forming the transparent conductive layers 17a and 18a and the metal layers 17b and 18b, the respective end portions of the metal layers 17b and 18b are formed. It can be formed by selective etching and removal.
  • the tip 23 a of the insulating layer 23 extends so as to cover the end 17 c of the transparent conductive layer 17 a of the p-side seed layer 17 and the end 18 c of the transparent conductive layer 18 a of the n-side seed layer 18.
  • a p-side electrode 21p is provided on the p-side seed layer 17.
  • an n-side electrode 22n is provided on the n-side seed layer 18.
  • the p-side electrode 21p is formed so as to cover the distal end portion 23a of the insulating layer 23.
  • the n-side electrode 22n is also formed so as to cover the tip 23a of the insulating layer 23.
  • the tip 23a of the insulating layer 23 enters between the transparent conductive layer 17a and the p-side electrode 21p and between the transparent conductive layer 18a and the n-side electrode 22n.
  • both end portions in the x direction of the distal end portion 23a of the insulating layer 23 may be formed so as to cover the end portions 17d and 18d of the metal layers 17b and 18b, respectively.
  • Each of the p-side and n-side seed layers 17 and 18 of the second embodiment can be formed by the following method, for example. First, the p-side and n-side seed layers 17 and 18 are continuously formed by sputtering or CVD. Then separated metal layer 17b, the region of the spacing W 5 of 18b by a method such as etching. Finally, to separate the transparent conductive layer 17a, the area of the spacing W 2 of 18a by a method such as etching.
  • the insulating layer 23 is made of a transparent insulating material.
  • the transparent insulating material include a transparent organic insulating material and a transparent resist material.
  • the distance W 1 between locations closest to each other of the p-side electrode 21p and the n-side electrode 22n adjacent the spacing between the end portions of the n-side seed layer 18 of p-side seed layer 17 It is wider than W 2. Therefore, the distance W 2, may be relatively narrow than the interval W 1. For this reason, the areas of the p-side seed layer 17 and the n-side seed layer 18 in the solar cell can be relatively increased, and the current collection efficiency can be increased.
  • the insulating layer 23 is formed from a transparent insulating material. Therefore, it is possible to capture light from the region of the spacing W 2. Further, in the region W 4, transparent on the transparent electrode layer 17a or 18a insulating layer 23 is formed. Therefore, it is possible to capture light from region W 4. Therefore, in this embodiment, it can also light from a back surface and can raise electric power generation amount.
  • FIG. 5 is an enlarged schematic cross-sectional view showing the vicinity of the insulating layer in the solar cell of the third embodiment.
  • the metal layer 17b, the distance W 5 between the end portions 17d and 18d of the 18b, the transparent conductive layer 17a, to be wider than the distance W 2 between the end portions 17c and 18c of the 18a, the transparent conductive layer 17a, 18a and metal layers 17b, 18b are formed.
  • Relationship spacing W 2 and spacing W 5 is common to the second embodiment.
  • the insulating layer 23 is not provided.
  • the solar cell of this embodiment can be manufactured as follows. Similar to the first and second embodiments, the p-side and n-side seed layers 17 and 18 are continuously formed by sputtering, CVD, or the like. Next, in the present embodiment, a plating film is formed on the entire surface of the continuously formed p-side and n-side seed layers 17 and 18 by a plating method such as an electrolytic plating method. Thereafter, the region other than the interval W 1 shown in FIG. 5, a resist mask. Then, the opening area of the resist mask, i.e. plating film formed on the entire surface in the region of the spacing W 1, and is removed etching the metal layer 17b and 18b. As the etching solution used at this time, an etching solution (for example, iron chloride) having a slower etching rate than the transparent electrode layers 17a and 18a is used.
  • a plating solution for example, iron chloride
  • a metal layer 17b and 18b in the region of the spacing W 1. was then exposed by removal of the metal layer 17b and 18b, in a region other than the spacing W 2 in the transparent electrode layer 17a and 18a, a resist mask is formed, the transparent electrode is etched by a distance W 2 region using hydrochloric acid Layers 17a and 18a are removed.
  • the metal layers 17 b and 18 b and the transparent electrode layers 17 a and 18 a formed as described above are formed without providing the insulating layer 23.
  • the solar cell of this embodiment can be manufactured.
  • the interval W 1 since wider than the spacing W 2, the distance W 2, can be relatively narrow than the interval W 1, it is possible to increase current collection efficiency.
  • the insulating layer 23 is not formed. Therefore, as in the second embodiment, it is possible to capture light from the region of the spacing W 2. Furthermore, it is possible to capture light from region W 4. Therefore, in this embodiment, similarly to the second embodiment, it is possible to perform daylighting from the back surface, and the power generation amount can be increased.
  • the configuration in which the insulating layer 23 is not provided has been described, but a configuration in which the insulating layer 23 is provided may be employed.
  • a function as a protective film can be imparted to portions where the p-side and n-side seed layers 17 and 18 are not present (intervals W 1 and W 2 ).
  • the insulating layer 23 can protect the power generation region (the photoelectric conversion unit 10 including the semiconductor layer 14p and the semiconductor layer 15n) from the surrounding environment of the solar cell and further increase the reliability.
  • p-side electrodes 21p the electrode layer such as the n-side electrode 22n is sometimes internal stress occurs after formation, or to generate warpage in the substrate, around the interval W 1 as the separation region of the electrode, cracks in the substrate Etc. may occur.
  • this problem can be suppressed.
  • the insulating layer 23 has substantially the same contraction or expansion polarity as the p-side electrode 21p and the n-side electrode 22n and has the same magnitude of internal stress, the stress is locally concentrated on the substrate. Can be relaxed, and the mechanical reliability of the solar cell can be further enhanced.
  • the conductivity type of the substrate 11 is n-type has been described, but the conductivity type of the substrate 11 may be p-type.

Abstract

　集電効率を高めることができる太陽電池を提供する。　一主面にｐ型表面１０ｂｐとｎ型表面１０ｂｎとを有する光電変換部１０と、ｐ型表面１０ｂｐの上に設けられ、めっき膜から形成されたｐ側電極２１ｐと、ｎ型表面１０ｂｎの上に設けられ、めっき膜から形成されたｎ側電極２２ｎと、ｐ型表面１０ｂｐとｐ側電極２１ｐとの間に設けられたｐ側シード層１７と、ｎ型表面１０ｂｎとｎ側電極２２ｎとの間に設けられたｎ側シード層１８とを備え、隣り合うｐ側電極２１ｐとｎ側電極２２ｎにおいて互いに最も近接した箇所間の間隔Ｗ１が、ｐ側シード層１７の端部とｎ側シード層１８の端部間の間隔Ｗ２より広い。

Description

太陽電池
　本発明は、裏面接合型の太陽電池に関する。
　従来、改善された光電変換効率を実現し得る太陽電池として、裏面接合型の太陽電池が知られている（例えば特許文献１を参照）。
国際公開第２０１３／０８１１０４号パンフレット
　裏面接合型の太陽電池において、集電効率を高めることが望まれている。
　本発明の目的は、集電効率を高めることができる太陽電池を提供することにある。
　本発明の太陽電池は、一主面にｐ型表面とｎ型表面とを有する光電変換部と、前記ｐ型表面の上に設けられ、めっき膜から形成されたｐ側電極と、前記ｎ型表面の上に設けられ、めっき膜から形成されたｎ側電極と、前記ｐ型表面と前記ｐ側電極との間に設けられたｐ側シード層と、前記ｎ型表面と前記ｎ側電極との間に設けられたｎ側シード層とを備え、隣り合う前記ｐ側電極と前記ｎ側電極において互いに最も近接した箇所間の間隔Ｗ１が、前記ｐ側シード層の端部と前記ｎ側シード層の端部間の間隔Ｗ２より広い。
　本発明によれば、集電効率を高めることができる。
図１は、第１の実施形態の太陽電池を示す模式的平面図である。 図２は、第１の実施形態の太陽電池を示す模式的断面図である。 図３は、第１の実施形態の太陽電池における絶縁層の近傍を拡大して示す模式的断面図である。 図４は、第２の実施形態の太陽電池における絶縁層の近傍を拡大して示す模式的断面図である。 図５は、第３の実施形態の太陽電池における絶縁層の近傍を拡大して示す模式的断面図である。
　以下、好ましい実施形態について説明する。但し、以下の実施形態は単なる例示であり、本発明は以下の実施形態に限定されるものではない。また、各図面において、実質的に同一の機能を有する部材は同一の符号で参照する場合がある。
　（第１の実施形態）
　（太陽電池１ａの構成）
　図１及び図２に示されるように、太陽電池１ａは、光電変換部１０を有する。光電変換部１０の基板１１は、第１の主面１１ａと、第２の主面１１ｂとを有する。第１及び第２の主面１１ａ，１１ｂのうち、第１の主面１１ａが受光面を構成しており、第２の主面１１ｂが裏面を構成している。ここで、「受光面」とは、主として受光する面である。
　光電変換部１０は、受光した際に正孔や電子などのキャリアを生成させる部材である。光電変換部１０は、受光面を構成している第１の主面１１ａにおいて受光した際にのみキャリアを生成させるものであってもよいし、第１の主面１１ａのみならず、裏面を構成している第２の主面１１ｂにおいて受光した際にもキャリアを生成させるものであってもよい。
　光電変換部１０は、第２の主面１１ｂに、ｐ型表面１０ｂｐと、ｎ型表面１０ｂｎとを有する。ｐ型表面１０ｂｐの上には、ｐ側電極２１ｐが配されている。ｎ型表面１０ｂｎの上には、ｎ側電極２２ｎが配されている。ｐ側電極２１ｐ、ｎ側電極２２ｎは、それぞれ、くし歯状に設けられていて、ｐ側電極２１ｐとｎ側電極２２ｎとが互いに入り込むように設けられている。具体的には、ｐ側電極２１ｐ、ｎ側電極２２ｎは、それぞれ、複数のフィンガー部と、複数のフィンガー部が電気的に接続されたバスバー部とを有する。もっとも、本発明において、電極の構成は、特に限定されない。電極は、例えば、複数のフィンガー部のみによって構成されていてもよい。
　光電変換部１０は、例えば、半導体材料からなる基板と、基板の一主面の上に配されており、ｐ型表面１０ｂｐを構成しているｐ型半導体層と、基板の一主面の上に配されており、ｎ型表面１０ｂｎを構成しているｎ型半導体層とを有していてもよい。ｐ型表面１０ｂｐは、基板に設けられたｐ型ドーパント拡散領域により構成されていてもよい。ｎ型表面１０ｂｎは、基板に設けられたｎ型ドーパント拡散領域により構成されていてもよい。
　受光面を構成している第１の主面１０ａには、凹凸構造が設けられている。この凹凸構造は、テクスチャ構造であってもよい。ここで、「テクスチャ構造」とは、表面反射を抑制し、光電変換部の光吸収量を増大させるために形成されている凹凸構造のことをいう。テクスチャ構造の具体例としては、（１００）面を有する単結晶シリコン基板の表面に異方性エッチングを施すことによって得られるピラミッド状（四角錐状や、四角錐台状）の凹凸構造が挙げられる。
　図２に示されるように、太陽電池１ａは、受光面１０ａ及び裏面１０ｂを有する光電変換部１０を有する。光電変換部１０は、基板１１を備えている。基板１１は、半導体材料からなる。基板１１は、例えば、結晶シリコンなどの結晶半導体等により構成することができる。基板１１は、一の導電型を有する。具体的には、本実施形態では、基板１１の導電型がｎ型である例について説明する。
　基板１１の受光面１０ａ側に位置する第１の主面１１ａの上には、基板１１と同じ導電型であるｎ型の半導体により構成された半導体層１２ｎが設けられている。この半導体層１２ｎにより、第１の主面１１ａの全体が実質的に覆われている。半導体層１２ｎは、ｎ型のアモルファスシリコンなどにより構成することができる。半導体層１２ｎの厚みは、例えば、１ｎｍ～１０ｎｍ程度とすることができる。
　なお、半導体層１２ｎと第１の主面１１ａとの間に、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層が設けられていてもよい。
　半導体層１２ｎの基板１１とは反対側の表面の上には、反射を抑制する機能と、保護膜としての機能とを併せ持つ反射抑制層１３が設けられている。この反射抑制層１３によって光電変換部１０の受光面１０ａが構成されている。反射抑制層１３は、例えば窒化ケイ素等により構成することができる。なお、反射抑制層１３の厚みは、反射を抑制しようとする光の波長等に応じて適宜設定することができる。反射抑制層１３の厚みは、例えば、５０ｎｍ～２００ｎｍ程度とすることができる。
　基板１１の第２の主面１１ｂの一部分の上には、基板１１とは異なる導電型であるｐ型の半導体により構成された半導体層１４ｐが設けられている。基板１１の第２の主面１１ｂの半導体層１４ｐが設けられていない部分の少なくとも一部の上には、基板１１と同じ導電型であるｎ型の半導体により構成された半導体層１５ｎが設けられている。本実施形態では、半導体層１４ｐと半導体層１５ｎとによって第２の主面１１ｂの全体が実質的に覆われている。半導体層１４ｐ及び半導体層１５ｎは、それぞれｐ型及びｎ型のアモルファスシリコンなどにより構成することができる。
　これら半導体層１４ｐと半導体層１５ｎとによって光電変換部１０の裏面１０ｂが構成されている。半導体層１４ｐは、ｐ型表面１０ｂｐを構成している。半導体層１５ｎは、ｎ型表面１０ｂｎを構成している。
　半導体層１４ｐの厚みは、例えば、２ｎｍ～２０ｎｍ程度とすることができる。半導体層１５ｎの厚みは、例えば、５ｎｍ～５０ｎｍ程度とすることができる。なお、半導体層１４ｐと第２の主面１１ｂとの間に、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層が設けられていてもよい。同様に、半導体層１５ｎと第２の主面１１ｂとの間に、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層が設けられていてもよい。実質的に真性なｉ型半導体からなる半導体層は、アモルファスシリコンなどにより構成することができる。
　半導体層１４ｐのｘ軸方向における端部は、半導体層１５ｎと厚み方向ｚにおいて重畳している。半導体層１４ｐの端部と半導体層１５ｎとの間には、絶縁層１６が設けられている。絶縁層１６は、例えば、窒化ケイ素や酸化ケイ素等により構成することができる。
　半導体層１４ｐの上には、ｐ側シード層１７が設けられている。このｐ側シード層１７は、ｐ側電極２１ｐをめっき法により形成するためのシードとしての機能を有する層である。一方、半導体層１５ｎの上には、ｎ側シード層１８が設けられている。このｎ側シード層１８は、ｎ側電極２２ｎをめっき法により形成するためのシードとしての機能を有する層である。
　ｐ型表面１０ｂｐの上に設けられたｐ側シード層１７の上には、正孔を収集するｐ側電極２１ｐが設けられている。ｐ側電極２１ｐは、ｐ側シード層１７を介してｐ型表面１０ｂｐに電気的に接続されている。一方、ｎ型表面１０ｂｎの上に設けられたｎ側シード層１８の上には、電子を収集するｎ側電極２２ｎが設けられている。ｎ側電極２２ｎは、ｎ側シード層１８を介してｎ型表面１０ｂｎに電気的に接続されている。したがって、ｐ側シード層１７及びｎ側シード層１８は、導電性を有している。
　ｐ側電極２１ｐ及びｎ側電極２２ｎのそれぞれは、めっき膜から形成されている。ｐ側電極２１ｐ及びｎ側電極２２ｎのそれぞれは、例えば、複数のめっき膜の積層体により構成されていてもよい。具体的には、ｐ側電極２１ｐ及びｎ側電極２２ｎのそれぞれは、例えば、Ｃｕからなる第１のめっき膜と、Ｓｎからなる第２のめっき膜の積層体により構成されていてもよい。
　ｐ側電極２１ｐ及びｎ側電極２２ｎの厚みは、それぞれ、２０μｍ～５０μｍ程度とすることができる。
　光電変換部１０の裏面１０ｂの面方向（ｘ軸方向）において、隣り合うｐ側シード層１７の端部とｎ側シード層１８の端部との間には、絶縁層２３が設けられている。
　図３は、第１の実施形態の太陽電池における絶縁層の近傍を拡大して示す模式的断面図である。図３に示すように、本実施形態において、ｐ側シード層１７は、透明導電層１７ａと金属層１７ｂの積層体から構成されている。同様に、ｎ側シード層１８は、透明導電層１８ａと金属層１８ｂの積層体から構成されている。したがって、ｐ側シード層１７及びｎ側シード層１８のそれぞれは、ｐ型表面１０ｂｐまたはｎ型表面１０ｂｎ（図２を参照）の上に設けられる透明導電層１７ａ，１８ａと、透明導電層１７ａ，１８ａの上に設けられる金属層１７ｂ，１８ｂとを有している。
　本実施形態において、金属層１７ｂの端部１７ｄの位置は、透明導電層１７ａの端部１７ｃの位置と概ね同じになるように、透明導電層１７ａ及び金属層１７ｂが形成されている。同様に、金属層１８ｂの端部１８ｄの位置は、透明導電層１８ａの端部１８ｃの位置と概ね同じになるように、透明導電層１８ａ及び金属層１８ｂが形成されている。
　本実施形態では、ｐ側シード層１７は、２つの異なる材質の積層膜（透明導電層、金属層）により構成されている。透明導電層と金属層とを積層したｐ側シード層１７を形成した後に、レジスト膜を利用したエッチングを適用してｐ側シード層１７のパターンを形成する場合は、金属層と透明導電層の各々のエッチング量を、エッチング液の選択やエッチング時間の変更等により調整することが可能である。金属層のエッチング量を透明導電層よりも多くした場合、金属層よりも透明導電層の幅を広くすることができる。一方、別のエッチングの条件を用いることで、金属層と透明導電層の幅を概ね同一にしたり、金属層よりも透明導電層の幅を狭くする事が可能である。
　本実施形態において、ｐ側シード層１７の端部の位置は、透明導電層１７ａの端部１７ｃの位置である。また、ｎ側シード層１８の端部の位置は、透明導電層１８ａの端部１８ｃの位置の位置である。したがって、ｐ側シード層１７の端部とｎ側シード層１８の端部間の間隔Ｗ２は、隣り合うｐ側シード層１７とｎ側シード層１８において互いに最も近接した箇所間の間隔である。
　透明導電層１７ａ、１８ａは、例えば、インジウムスズ酸化物（ＩＴＯ）等の透明導電性酸化物から形成することができる。金属層１７ｂ，１８ｂは、例えば、Ｃｕ、Ａｇなどの少なくとも一種の金属により形成することができる。透明導電層１７ａ，１８ａの厚みは、０．１μｍ～１．０μｍ程度とすることができる。金属層１７ｂ、１８ｂの厚みは、０．１μｍ～１．０μｍ程度とすることができる。本実施形態において、ｐ側シード層１７及びｎ側シード層１８は、透明導電層と金属層の積層体から構成されているが、透明導電層のみから構成してもよいし、金属層のみから構成してもよい。
　本実施形態において、絶縁層２３の先端部２３ａは、絶縁層２３の裏面側の表面であって、ｐ側シード層１７の端部１７ｄ及びｎ側シード層１８の端部１８ｄの上を覆うように拡がっている。ｐ側シード層１７の上には、ｐ側電極２１ｐが設けられている。ｎ側シード層１８の上には、ｎ側電極２２ｎが設けられている。ｐ側電極２１ｐは、絶縁層２３の先端部２３ａの一部を覆うように形成されている。ｎ側電極２２ｎも、絶縁層２３の先端部２３ａの一部を覆うように形成されている。したがって、絶縁層２３の先端部２３ａは、ｐ側シード層１７とｐ側電極２１ｐとの間と、ｎ側シード層１８とｎ側電極２２ｎとの間とのそれぞれに入り込んでいる。
　絶縁層２３は、例えば、酸化ケイ素や窒化ケイ素などの無機絶縁材料、及びエポキシ樹脂、アクリル樹脂、ウレタン樹脂などの有機絶縁材料から形成することが好ましい。特に、エポキシ樹脂を含むレジスト材料から形成することが好ましい。
　図３に示すように、本実施形態では、ｐ側電極２１ｐ、ｎ側電極２２ｎのフィンガー電極の長手方向（ｙ軸方向）に垂直な断面（ｚｘ平面）において、隣り合うｐ側電極２１ｐとｎ側電極２２ｎにおいて互いに最も近接した箇所間の間隔Ｗ１は、ｐ側シード層１７の端部とｎ側シード層１８の端部間の間隔Ｗ２より広くなっている。したがって、間隔Ｗ２を、間隔Ｗ１より相対的に狭くすることができる。このため、太陽電池１ａにおけるｐ側シード層１７及びｎ側シード層１８の面積を相対的に大きくすることができ、集電効率を高めることができる。
　間隔Ｗ１は、１０～１０００μｍの範囲とすることが好ましく、３０～３００μｍの範囲とすることがさらに好ましい。間隔Ｗ２は、１～１００μｍの範囲とすることが好ましく、１～２０μｍの範囲とすることがさらに好ましい。
　絶縁層２３の先端部２３ａの拡がり方向（ｘ軸方向）における幅Ｗ３は、間隔Ｗ１よりｐ側電極２１ｐまたはｎ側電極２２ｎの厚みの２倍の幅と、間隔Ｗ１と、を加えた程度であり、間隔Ｗ２の２倍以上であることが好ましく、さらには１０倍以上であることが好ましい。幅Ｗ３を大きくすることにより、ｐ側電極２１ｐとｎ側電極２２ｎ間の間隔Ｗ１を広くすることができる。したがって、幅Ｗ３を大きくすることにより、ｐ側電極２１ｐとｎ側電極２２ｎ間の短絡をより確実に防止することができる。ただし、幅Ｗ３が大きくなりすぎると、間隔Ｗ１が広くなりすぎて、ｐ側電極２１ｐ及びｎ側電極２２ｎが太陽電池を覆う面積が小さくなる。ｐ側電極２１ｐ、ｎ側電極２２ｎの厚さを変更せずに幅Ｗ３を大きくする場合には、ｐ側電極２１ｐ、ｎ側電極２２ｎの電気抵抗が高くなる場合がある。
　（太陽電池１ａの製造方法）
　次に、太陽電池１ａの製造方法の一例について説明する。
　まず、光電変換部１０を用意する。次に、ｐ型表面１０ｂｐの上にｐ側シード層１７を形成すると共に、ｎ型表面１０ｂｎの上にｎ側シード層１８を形成する。ｐ側及びｎ側シード層１７，１８のそれぞれは、例えば、スパッタリング法やＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等によりｐ側及びｎ側シード層１７，１８を連続的に形成し、間隔Ｗ２の領域をフォトリソグラフィ等の方法によって分離して形成することができる。
　次に、絶縁層２３を形成する。具体的には、光電変換部１０の裏面１０ｂのｐ型表面１０ｂｐとｎ型表面１０ｂｎとの境界部の上に、ｐ型表面１０ｂｐが露出した部分と、ｎ型表面１０ｂｎが露出した部分とが区画されるように、絶縁層２３を形成する。絶縁層２３の形成方法は、特に限定されない。例えば絶縁層２３が有機絶縁材料からなる場合は、絶縁層２３は、例えば、スクリーン印刷法、インクジェット法、ディスペンサ法、フォトリソグラフィー法などにより形成することができる。
　次に、電解めっき法などのめっき法によりｐ型表面１０ｂｐの上にｐ側電極２１ｐを形成すると共に、ｎ型表面１０ｂｎの上にｎ側電極２２ｎを形成する。ここで、ｐ側電極２１ｐとｎ側電極２２ｎとが絶縁層２３上において接触することを抑制するために、絶縁層２３は、形成精度が高いフォトレジスト等により形成しておくことが好ましい。
　（第２の実施形態）
　図４は、第２の実施形態の太陽電池における絶縁層の近傍を拡大して示す模式的断面図である。本実施形態では、金属層１７ｂ，１８ｂの端部１７ｄ及び１８ｄ間の間隔Ｗ５が、透明導電層１７ａ，１８ａの端部１７ｃ及び１８ｃ間の間隔Ｗ２よりも広くなるように、透明導電層１７ａ，１８ａ及び金属層１７ｂ，１８ｂが形成されている。したがって、隣り合うｐ側シード層１７とｎ側シード層１８における金属層１７ｂ，１８ｂ間の間隔Ｗ５が、隣り合うｐ側シード層１７とｎ側シード層１８における透明導電層１７ａ，１８ａ間の間隔Ｗ２よりも広くなっている。
　本実施形態では、金属層１７ｂ，１８ｂの端部１７ｄ及び１８ｄが、透明導電層１７ａ，１８ａの端部１７ｃ及び１８ｃの位置より後退した位置に形成されている。このような金属層１７ｂ，１８ｂは、例えば、第１の実施形態と同様にして、透明導電層１７ａ，１８ａ及び金属層１７ｂ，１８ｂを形成した後、金属層１７ｂ，１８ｂのそれぞれの端部を選択的にエッチングして除去することにより形成することができる。
　絶縁層２３の先端部２３ａは、ｐ側シード層１７の透明導電層１７ａの端部１７ｃ及びｎ側シード層１８の透明導電層１８ａの端部１８ｃの上を覆うように拡がっている。ｐ側シード層１７の上には、ｐ側電極２１ｐが設けられている。ｎ側シード層１８の上には、ｎ側電極２２ｎが設けられている。ｐ側電極２１ｐは、絶縁層２３の先端部２３ａを覆うように形成されている。ｎ側電極２２ｎも、絶縁層２３の先端部２３ａを覆うように形成されている。したがって、絶縁層２３の先端部２３ａは、透明導電層１７ａとｐ側電極２１ｐとの間と、透明導電層１８ａとｎ側電極２２ｎとの間とのそれぞれに入り込んでいる。なお、絶縁層２３の先端部２３ａのｘ方向の両側端部は、金属層１７ｂ，１８ｂの端部１７ｄ及び１８ｄをそれぞれ覆うように形成されていてもよい。
　第２の実施形態のｐ側及びｎ側シード層１７，１８のそれぞれは、例えば、次のような方法で形成することができる。ます、スパッタリング法やＣＶＤ法等によりｐ側及びｎ側シード層１７，１８を連続的に形成する。次に、金属層１７ｂ，１８ｂの間隔Ｗ５の領域をエッチング等の方法によって分離する。最後に、透明導電層１７ａ，１８ａの間隔Ｗ２の領域をエッチング等の方法によって分離する。
　本実施形態において、絶縁層２３は、透明な絶縁材料から形成されている。透明な絶縁材料としては、透明な有機絶縁材料、透明なレジスト材料などが挙げられる。
　本実施形態においても、隣り合うｐ側電極２１ｐとｎ側電極２２ｎの互いに最も近接した箇所間の間隔Ｗ１は、ｐ側シード層１７の端部とｎ側シード層１８の端部間の間隔Ｗ２より広くなっている。したがって、間隔Ｗ２を、間隔Ｗ１より相対的に狭くすることができる。このため、太陽電池におけるｐ側シード層１７及びｎ側シード層１８の面積を相対的に大きくすることができ、集電効率を高めることができる。
　本実施形態では、絶縁層２３を透明な絶縁材料から形成している。このため、間隔Ｗ２の領域から光を取り込むことができる。さらに、領域Ｗ４においては、透明電極層１７ａまたは１８ａの上に透明な絶縁層２３が形成されている。このため、領域Ｗ４からも光を取り込むことができる。したがって、本実施形態では、裏面からも採光することができ、発電量を高めることができる。
　（第３の実施形態）
　図５は、第３の実施形態の太陽電池における絶縁層の近傍を拡大して示す模式的断面図である。本実施形態では、金属層１７ｂ，１８ｂの端部１７ｄ及び１８ｄ間の間隔Ｗ５が、透明導電層１７ａ，１８ａの端部１７ｃ及び１８ｃ間の間隔Ｗ２よりも広くなるように、透明導電層１７ａ、１８ａ及び金属層１７ｂ、１８ｂが形成されている。間隔Ｗ２と間隔Ｗ５の関係は、第２の実施形態と共通している。
　本実施形態では、絶縁層２３が設けられていない。本実施形態の太陽電池は、以下のようにして製造することができる。第１の実施形態及び第２の実施形態と同様に、スパッタリング法やＣＶＤ法等によりｐ側及びｎ側シード層１７，１８を連続的に形成する。次に、本実施形態では、連続的に形成されたｐ側及びｎ側シード層１７，１８の上に、電解めっき法などのめっき法により、全面にめっき膜を形成する。その後、図５に示す間隔Ｗ１以外の領域に、レジストマスクを形成する。次に、レジストマスクの開口領域、すなわち間隔Ｗ１の領域における全面に形成されためっき膜、金属層１７ｂ及び１８ｂをエッチングし除去する。このときに用いるエッチング液は、透明電極層１７ａ及び１８ａに対してエッチング速度が遅いエッチング液（例えば、塩化鉄）を用いる。
　以上のようにして、間隔Ｗ１の領域におけるめっき膜、金属層１７ｂ及び１８ｂを除去する。次に、金属層１７ｂ及び１８ｂの除去によって露出した、透明電極層１７ａ及び１８ａにおける間隔Ｗ２以外の領域に、レジストマスクを形成し、塩酸等を用いたエッチングにより間隔Ｗ２の領域の透明電極層１７ａ及び１８ａを除去する。
　以上のよう形成された金属層１７ｂ及び１８ｂ、透明電極層１７ａ及び１８ａは、絶縁層２３を設けることなく、形成されている。
　以上のようにして、本実施形態の太陽電池を製造することができる。
　本実施形態においても、間隔Ｗ１は、間隔Ｗ２より広くなっているので、間隔Ｗ２を、間隔Ｗ１より相対的に狭くすることができ、集電効率を高めることができる。
　また、本実施形態では、絶縁層２３が形成されていない。このため、第２の実施形態と同様に、間隔Ｗ２の領域から光を取り込むことができる。さらに、領域Ｗ４からも光を取り込むことができる。従って、本実施形態では、第２の実施形態と同様に、裏面からも採光することができ、発電量を高めることができる。
　なお、第３の実施形態においては絶縁層２３を設けない構成を説明したが、絶縁層２３を設ける構成としてもよい。絶縁層２３を形成した場合、ｐ側及びｎ側シード層１７，１８が無い部分（間隔Ｗ１、Ｗ２）の保護膜としての機能が付与できる。絶縁層２３により、太陽電池の周辺環境から発電領域（半導体層１４ｐ、半導体層１５ｎを含む光電変換部１０）を保護し信頼性を更に高めることができる。また、ｐ側電極２１ｐ、ｎ側電極２２ｎ等の電極層は形成後に内部ストレスが発生する場合があり、基板に反りを発生させたり、電極の分離領域となる間隔Ｗ１付近で、基板にクラック等を生じさせることがある。絶縁層２３を形成することによって、この問題を抑制することができる。特に、絶縁層２３に実質的にｐ側電極２１ｐ、ｎ側電極２２ｎと収縮または膨張の極性が同じで、大きさが同程度の内部応力を持たせることによって、基板に対する応力の局所的な集中が緩和されて、太陽電池の機械的な信頼性を更に高めることができる。
　上記各実施形態では、基板１１の導電型がｎ型である例について説明したが、基板１１の導電型はｐ型であってもよい。
１ａ…太陽電池
１０…光電変換部
１０ａ…受光面
１０ｂ…裏面
１０ｂｎ…ｎ型表面
１０ｂｐ…ｐ型表面
１１…基板
１１ａ…第１の主面
１１ｂ…第２の主面
１２ｎ…半導体層
１３…反射抑制層
１４ｐ…半導体層
１５ｎ…半導体層
１７…ｐ側シード層
１７ａ…透明導電層
１７ｂ…金属層
１７ｃ…透明導電層の端部
１７ｄ…金属層の端部
１８…ｎ側シード層
１８ａ…透明導電層
１８ｂ…金属層
１８ｃ…透明導電層の端部
１８ｄ…金属層の端部
２１ｐ…ｐ側電極
２２ｎ…ｎ側電極
２３…絶縁層
２３ａ…絶縁層の先端部

Claims (10)

  1. 　一主面にｐ型表面とｎ型表面とを有する光電変換部と、
    　前記ｐ型表面の上に設けられ、めっき膜から形成されたｐ側電極と、
    　前記ｎ型表面の上に設けられ、めっき膜から形成されたｎ側電極と、
    　前記ｐ型表面と前記ｐ側電極との間に設けられたｐ側シード層と、
    　前記ｎ型表面と前記ｎ側電極との間に設けられたｎ側シード層とを備え、
    　隣り合う前記ｐ側電極と前記ｎ側電極において互いに最も近接した箇所間の間隔Ｗ１が、前記ｐ側シード層の端部と前記ｎ側シード層の端部間の間隔Ｗ２より広い、太陽電池。
  2. 　前記ｐ側電極と前記ｎ側電極とは、それぞれ、複数のフィンガー電極を備え、
    　前記ｐ側電極の複数の前記フィンガー電極と、前記ｎ側電極の前記フィンガー電極とは、互いに入り込むように設けられる、請求項１に記載の太陽電池。
  3. 　隣り合う前記ｐ側シード層の端部と前記ｎ側シード層の端部との間に設けられ、その先端部が前記ｐ側シード層の前記端部及び前記ｎ側シード層の前記端部の上を覆うように拡がっている絶縁層と、を更に備える、請求項２に記載の太陽電池。
  4. 　前記絶縁層の前記先端部の前記拡がり方向における幅Ｗ３が、前記間隔Ｗ２の２倍以上である、請求項３に記載の太陽電池。
  5. 　前記ｐ側シード層及び前記ｎ側シード層のそれぞれが、前記ｐ型表面または前記ｎ型表面の上に設けられる透明導電層と、前記透明導電層の上に設けられる金属層とを有している、請求項１～４のいずれか一項に記載の太陽電池。
  6. 　隣り合う前記ｐ側シード層と前記ｎ側シード層における前記金属層間の間隔が、隣り合う前記ｐ側シード層と前記ｎ側シード層における前記透明導電層間の間隔よりも広く、
    　隣り合う前記ｐ側シード層と前記ｎ側シード層における前記金属層間の間隔が前記間隔Ｗ２より広い、請求項５に記載の太陽電池。
  7. 　前記絶縁層が、透明の絶縁層である、請求項３～６のいずれか一項に記載の太陽電池。
  8. 　前記絶縁層が、レジスト材料から形成されている、請求項３～７のいずれか一項に記載の太陽電池。
  9. 　前記光電変換部は、
    　半導体材料からなる基板と、
    　前記基板の一主面の上に設けられており、前記ｐ型表面を構成しているｐ型アモルファスシリコン層と、
    　前記基板の一主面の上に設けられており、前記ｎ型表面を構成しているｎ型アモルファスシリコン層とを有する、請求項１～８のいずれか一項に記載の太陽電池。
  10. 　前記絶縁層が持つ内部応力が、実質的にシード層と電極層が持つ内部応力と、極性が同じで大きさが同程度となっている、請求項３～６のいずれか一項に記載の太陽電池。
PCT/JP2014/079474 2014-02-06 2014-11-06 太陽電池 WO2015118740A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015561160A JP6418558B2 (ja) 2014-02-06 2014-11-06 太陽電池
US15/227,968 US20160343889A1 (en) 2014-02-06 2016-08-04 Solar cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014021070 2014-02-06
JP2014-021070 2014-02-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/227,968 Continuation US20160343889A1 (en) 2014-02-06 2016-08-04 Solar cell

Publications (1)

Publication Number Publication Date
WO2015118740A1 true WO2015118740A1 (ja) 2015-08-13

Family

ID=53777559

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/079474 WO2015118740A1 (ja) 2014-02-06 2014-11-06 太陽電池

Country Status (3)

Country Link
US (1) US20160343889A1 (ja)
JP (1) JP6418558B2 (ja)
WO (1) WO2015118740A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930810B2 (en) 2018-01-29 2021-02-23 Panasonic Corporation Solar cell and method of manufacturing solar cell

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218980A (ja) * 1990-04-27 1992-08-10 Sanyo Electric Co Ltd 光起電力装置の製造方法
WO2012132838A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置の製造方法
WO2013081104A1 (ja) * 2011-12-02 2013-06-06 三洋電機株式会社 太陽電池、太陽電池モジュール及び太陽電池の製造方法
JP2013125964A (ja) * 2011-12-13 2013-06-24 Samsung Sdi Co Ltd 光起電力素子及びその製造方法
JP2013131631A (ja) * 2011-12-21 2013-07-04 Sanyo Electric Co Ltd 太陽電池の製造方法
WO2014002975A1 (ja) * 2012-06-25 2014-01-03 三洋電機株式会社 太陽電池モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
JP4197637B2 (ja) * 2003-09-29 2008-12-17 株式会社東芝 光増感型太陽電池及びその製造方法
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
CN102725858B (zh) * 2010-01-26 2015-12-09 三洋电机株式会社 太阳能电池及其制造方法
KR101863294B1 (ko) * 2011-11-25 2018-05-31 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양전지 및 그 제조 방법
IN2015DN00029A (ja) * 2012-06-29 2015-05-22 Ecole Polytech
US9089049B2 (en) * 2013-06-28 2015-07-21 Rosemount Inc. Process transmitter housing assembly with viewing area and method of assembling same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218980A (ja) * 1990-04-27 1992-08-10 Sanyo Electric Co Ltd 光起電力装置の製造方法
WO2012132838A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置の製造方法
WO2013081104A1 (ja) * 2011-12-02 2013-06-06 三洋電機株式会社 太陽電池、太陽電池モジュール及び太陽電池の製造方法
JP2013125964A (ja) * 2011-12-13 2013-06-24 Samsung Sdi Co Ltd 光起電力素子及びその製造方法
JP2013131631A (ja) * 2011-12-21 2013-07-04 Sanyo Electric Co Ltd 太陽電池の製造方法
WO2014002975A1 (ja) * 2012-06-25 2014-01-03 三洋電機株式会社 太陽電池モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930810B2 (en) 2018-01-29 2021-02-23 Panasonic Corporation Solar cell and method of manufacturing solar cell

Also Published As

Publication number Publication date
JPWO2015118740A1 (ja) 2017-03-23
US20160343889A1 (en) 2016-11-24
JP6418558B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
JP5820988B2 (ja) 光電変換装置及びその製造方法
JP5879538B2 (ja) 光電変換装置及びその製造方法
JP5705968B2 (ja) 光電変換装置及びその製造方法
JP5334926B2 (ja) 太陽電池の製造方法
JP2013219065A (ja) 太陽電池及び太陽電池の製造方法
CN108352417B (zh) 晶体硅系太阳能电池的制造方法和晶体硅系太阳能电池模块的制造方法
US9818897B2 (en) Device for generating solar power and method for manufacturing same
JP6656225B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
US20140024168A1 (en) Method for producing photoelectric conversion device
CN107408599B (zh) 太阳能电池单元的制造方法
WO2012132835A1 (ja) 太陽電池
JP6418558B2 (ja) 太陽電池
US9780241B2 (en) Solar cell
WO2018168180A1 (ja) 太陽電池およびその製造方法
JP2016066709A (ja) 太陽電池
WO2012132613A1 (ja) 光電変換素子の製造方法
JP2013168605A (ja) 太陽電池の製造方法
WO2012124464A1 (ja) 太陽電池
WO2015145886A1 (ja) 電極パターンの形成方法及び太陽電池の製造方法
JP6906195B2 (ja) 太陽電池
WO2013046376A1 (ja) 太陽電池
JP5923735B2 (ja) 太陽電池の製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JPWO2012132834A1 (ja) 太陽電池及び太陽電池の製造方法
JP5957102B2 (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14881723

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015561160

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14881723

Country of ref document: EP

Kind code of ref document: A1