WO2021230227A1 - 太陽電池および太陽電池製造方法 - Google Patents

太陽電池および太陽電池製造方法 Download PDF

Info

Publication number
WO2021230227A1
WO2021230227A1 PCT/JP2021/017823 JP2021017823W WO2021230227A1 WO 2021230227 A1 WO2021230227 A1 WO 2021230227A1 JP 2021017823 W JP2021017823 W JP 2021017823W WO 2021230227 A1 WO2021230227 A1 WO 2021230227A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
back surface
laminated
solar cell
layer
Prior art date
Application number
PCT/JP2021/017823
Other languages
English (en)
French (fr)
Inventor
克典 小西
訓太 吉河
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2022521923A priority Critical patent/JPWO2021230227A1/ja
Priority to CN202180034489.2A priority patent/CN115552637A/zh
Publication of WO2021230227A1 publication Critical patent/WO2021230227A1/ja
Priority to US18/054,405 priority patent/US20230074032A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • H01L31/1816—Special manufacturing methods for microcrystalline layers, e.g. uc-SiGe, uc-SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H01L31/1888—Manufacture of transparent electrodes, e.g. TCO, ITO methods for etching transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell and a method for manufacturing a solar cell.
  • a back-contact type solar cell in which strip-shaped p-type semiconductor layers and n-type semiconductor layers are alternately formed on the back surface side of a semiconductor substrate via an intrinsic semiconductor layer, and electrodes are laminated on the p-type semiconductor layer and the n-type semiconductor layer, respectively. It has been known.
  • a back-contact type solar cell in order to prevent leakage between the electrode on the p-type semiconductor layer and the electrode on the n-type semiconductor layer, a band-shaped insulating material is provided on the back surface side of one of the semiconductor layers. The configuration to place is known.
  • Patent Document 1 describes "a step of forming a genuine first amorphous semiconductor film on one surface on the back surface of a one-conductive semiconductor substrate having a light receiving surface and a back surface, and the first non-conformity".
  • the first etching mask layer, the third amorphous semiconductor film, and the second etching mask layer so that a part of the overlap with the fourth amorphous semiconductor film remains in a comb shape.
  • the step of etching the first etching mask layer and the third and fourth amorphous semiconductor films, and the first etching mask on the second amorphous semiconductor layer is characterized by comprising a step of forming a first electrode in a region without a layer and a step of forming a second electrode in the region without overlap on the fourth amorphous semiconductor layer.
  • a part of the first etching mask layer is used as an insulating layer for preventing leakage between electrodes, so that the step of forming the insulating layer is omitted and the solar cell is manufactured. The cost is reduced.
  • An object of the present invention is to provide a solar cell and a method for manufacturing a solar cell, which can prevent leakage between electrodes while suppressing deterioration of solar cell characteristics in a boundary region between a first semiconductor layer and a second semiconductor layer.
  • the solar cell according to one aspect of the present invention is laminated on the semiconductor substrate, a plurality of strip-shaped first semiconductor layers and a plurality of second semiconductor layers alternately provided on the back surface side of the semiconductor substrate, and the first semiconductor layer.
  • the band-shaped first electrode and the band-shaped second electrode laminated on the second semiconductor layer are separated from the edge of the back surface of the first semiconductor layer on the second semiconductor layer side and the first electrode. It is provided with a strip-shaped or linear insulator laminated on the region to be formed.
  • the second semiconductor layer may be laminated on the back surface side of the insulator.
  • the solar cell according to the embodiment of the present invention may further include an intrinsic semiconductor layer interposed between the insulator and the second semiconductor layer.
  • the intrinsic semiconductor layer is the semiconductor substrate, the first semiconductor layer, and the second semiconductor layer, and the first semiconductor layer and the second semiconductor layer are provided.
  • the second semiconductor layer is laminated so as to extend to the back surface side of the insulator via the space and the back surface side of the first semiconductor layer, and the second semiconductor layer is laminated on the back surface side of the first semiconductor layer of the intrinsic semiconductor layer. It may be laminated so as to cover substantially the entire area.
  • the second electrode may be laminated so as to cover at least a part of the region laminated on the back surface side of the first semiconductor layer of the second semiconductor layer.
  • the second semiconductor layer is continuously laminated up to the back surface side of the first semiconductor layer, and the second electrode has a planar shape substantially equal to that of the second semiconductor layer. You may have.
  • a solar cell manufacturing method includes a step of laminating a first semiconductor layer on the back surface side of a semiconductor substrate, a step of laminating a lift-off layer on the back surface side of the first semiconductor layer, and the lift-off layer.
  • the second semiconductor layer is removed from the central portion of the lift-off layer and the second semiconductor layer laminated therein, under the condition that the widthwise end portion of the lift-off layer is left in a band shape or a linear shape.
  • the step includes a step of laminating a first electrode on the back surface of the first semiconductor layer and a step of laminating a second electrode on the back surface of the second semiconductor layer.
  • the present invention it is possible to provide a solar cell and a method for manufacturing a solar cell that can prevent leakage between electrodes.
  • FIG. 1 is a cross-sectional view showing the configuration of the solar cell 1 according to the first embodiment of the present invention.
  • the solar cell 1 includes a semiconductor substrate 11, a plurality of intrinsic semiconductor layers 12 laminated on the back surface of the semiconductor substrate 11, a plurality of first semiconductor layers 13 alternately provided on the back surface side of the semiconductor substrate via the intrinsic semiconductor layer 12, and a plurality of first semiconductor layers 13.
  • a band-shaped or linear insulator 17 laminated on an edge on the second semiconductor layer side and a region separated from the first electrode is provided on the back surface of the above.
  • the semiconductor substrate 11 can be formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon. It may also be formed from other semiconductor materials such as gallium arsenide (GaAs).
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant. Examples of the n-type dopant include phosphorus (P).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side to generate optical carriers (electrons and holes). By using crystalline silicon as the material of the semiconductor substrate 11, relatively high output (stable output regardless of illuminance) can be obtained even when the dark current is relatively small and the intensity of the incident light is low.
  • the intrinsic semiconductor layer 12 forms a depletion layer and suppresses carrier recombination.
  • the intrinsic semiconductor layer 12 can be formed of so-called i-type amorphous silicon having a sufficiently small impurity content.
  • the intrinsic semiconductor layer 12 is formed between the semiconductor substrate 11 and the first semiconductor layer 13 and the second semiconductor layer 14, between the first semiconductor layer 13 and the second semiconductor layer 14, and on the back surface side of the first semiconductor layer 13. It is laminated so as to extend to the back surface side of the insulator 17 via. That is, the intrinsic semiconductor layer 12 branches between the first semiconductor layer 13 and the second semiconductor layer 14 and extends to the back surface side of the first semiconductor layer 13, and is higher than the insulator 17 of the first semiconductor layer 13. 2 It has an extending portion 121 laminated on the back surface of the region protruding toward the semiconductor layer 14 side and the back surface of the insulator 17.
  • the extending portion 121 of the intrinsic semiconductor layer 12 insulates between the first semiconductor layer 13 and the second semiconductor layer 14, and improves the characteristics of the end portion of the first semiconductor layer 13. More specifically, in the manufacturing process of the solar cell 1 described later, the surface of the end portion of the first semiconductor layer 13 is exposed to the etching solution by side etching at the time of etching defining the edge of the first semiconductor layer 13. The damage can be recovered when the extension portion 121 is formed. At the time of etching, the surface of the first semiconductor layer 13 in the portion where the insulator 17 is laminated may also be damaged by the side etching, but the damage in this portion remains even if the extending portion 121 is formed. obtain.
  • the first semiconductor layer 13 has undamaged portions on both sides of the portion where the insulator 17 is laminated, the carriers to be recovered in the damaged portion are dispersed and recovered in the undamaged portions on both sides. Can be made to. Therefore, by laminating the extending portion 121 on the back surface of the end portion of the first semiconductor layer 13, the performance deterioration due to the etching damage is suppressed in the entire first semiconductor layer 13.
  • the first semiconductor layer 13 and the second semiconductor layer 14 are each formed in a band shape extending in the same direction.
  • the second semiconductor layer 14 is laminated so as to cover a region laminated on the back surface side of the first semiconductor layer 13 of the intrinsic semiconductor layer 12, that is, substantially the entire surface of the extending portion 121. Therefore, the second semiconductor layer 14 is also laminated on the back surface side of the insulator 17, and the intrinsic semiconductor layer 12 is interposed between the insulator 17 and the second semiconductor layer.
  • the ends of the plurality of first semiconductor layers 13 and the plurality of second semiconductor layers 14 may be connected to each other so as to form a comb shape. Further, in FIG. 1, since the thickness of each component is greatly exaggerated, the laminated portion looks like a staircase, but in reality, the thickness of each component is very small, and each component is formed in a plane. obtain.
  • the first semiconductor layer 13 and the second semiconductor layer 14 have different conductive types from each other.
  • the first semiconductor layer 13 and the second semiconductor layer 14 form an electric field that attracts the carriers generated in the semiconductor substrate 11 by generating many carriers different from each other.
  • the first semiconductor layer 13 may be formed of a p-type semiconductor
  • the second semiconductor layer 14 may be formed of an n-type semiconductor.
  • the first semiconductor layer 13 and the second semiconductor layer 14 can be formed of, for example, an amorphous silicon material containing a dopant that imparts a desired conductive type.
  • Examples of the p-type dopant include boron (B), and examples of the n-type dopant include phosphorus (P) described above.
  • the first electrode 15 and the second electrode 16 are provided for extracting electric charges from the first semiconductor layer 13 and the second semiconductor layer 14.
  • the first electrode 15 and the second electrode 16 may also be formed in a comb shape in the same manner as the first semiconductor layer 13 and the second semiconductor layer 14.
  • the first electrode 15 and the second electrode 16 can be formed from a conductive paste containing conductive particles and a binder.
  • a silver paste can be mentioned as a typical example.
  • the insulator 17 is a case where the solar cell 1 is sealed with a sealing material containing, for example, ethylene vinyl acetate copolymer (EVA) as a main component to form a solar cell module, and the sealing material and the first semiconductor layer are formed. It prevents leaks caused by the movement of electric charges along the interface between the 13 and the second semiconductor layer 14. Specifically, when water penetrates into the encapsulant, the moisture permeated into the interface between the encapsulant, which is a different material (inorganic material and organic material), and the first semiconductor layer 13 and the second semiconductor layer 14 accumulates. It is easy for the charge to move through this layer of water. However, since the encapsulant and the insulator 17, which are the same type of material (both are organic materials), have high adhesion and do not easily accumulate water at the interface, they can be a barrier to prevent the transfer of electric charges.
  • EVA ethylene vinyl acetate copolymer
  • the lower limit of the distance between the insulator 17 and the edge of the first semiconductor layer 13, that is, the extension length of the first semiconductor layer 13 from the insulator 17, is preferably 10 ⁇ m, more preferably 20 ⁇ m for damage recovery. preferable.
  • the upper limit of the distance between the insulator 17 and the edge of the first semiconductor layer 13 is preferably 300 ⁇ m, more preferably 200 ⁇ m, in order to facilitate the arrangement of the insulator 17.
  • the upper limit of the width of the insulator 17 is preferably 100 ⁇ m, more preferably 50 ⁇ m in order to make the widths of the first semiconductor layer 13, the second semiconductor layer 14, the first electrode 15 and the second electrode 16 appropriate. ..
  • the lower limit of the distance between the insulator 17 and the first electrode 15 is preferably 50 ⁇ m, more preferably 100 ⁇ m, in order to prevent a short circuit between the first electrode 15 and the second semiconductor layer 14.
  • the upper limit of the distance between the insulator 17 and the first electrode 15 is 300 ⁇ m in order to make the widths of the first semiconductor layer 13, the second semiconductor layer 14, the first electrode 15 and the second electrode 16 appropriate.
  • 200 ⁇ m is more preferable.
  • the solar cell 1 can be manufactured by the solar cell manufacturing method shown in FIG.
  • the solar cell manufacturing method of FIG. 2 is an embodiment of the solar cell manufacturing method according to the present invention.
  • the solar cell manufacturing method includes a primary semiconductor layer laminating step (step S1), a first semiconductor layer laminating step (step S2), a lift-off layer laminating step (step S3), and an etching step (step S4). ), A secondary semiconductor layer laminating step (step S5), a second semiconductor layer laminating step (step S6), a lift-off step (step S7), and an electrode laminating step (step S8).
  • the intrinsic semiconductor layer 12 is laminated on the entire back surface of the semiconductor substrate 11.
  • the intrinsic semiconductor layer 12 can be laminated by, for example, plasma CVD.
  • the first semiconductor layer 13 is laminated on the back surface side of the semiconductor substrate 11 on which the intrinsic semiconductor layer 12 is laminated, that is, the entire back surface side of the intrinsic semiconductor layer 12.
  • the first semiconductor layer 13 can be laminated by, for example, plasma CVD, in the same manner as the intrinsic semiconductor layer 12.
  • the lift-off layer L is laminated on the entire back surface side of the first semiconductor layer 13.
  • the lift-off layer L partially remains to form the insulator 17.
  • the lift-off layer L can be formed of, for example, a material such as silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiON), or a material containing a plurality of them.
  • the lift-off layer L can be laminated by, for example, CVD.
  • the etching step of step S4 the intrinsic semiconductor layer 12, the first semiconductor layer 13, and the lift-off layer L are removed in stripes by etching to form a striped etching mask M on the back surface side of the lift-off layer L. More specifically, the etching step includes a step of forming an etching mask, a step of removing the intrinsic semiconductor layer 12, the first semiconductor layer 13 and the lift-off layer L with an etching solution, and a step of removing the etching mask with a mask stripping solution. , Have.
  • the etching mask M is formed into a planar shape that matches the shape of the desired first semiconductor layer 13 by using, for example, printing technology, photolithography technology, or the like.
  • a mixed solution of hydrofluoric acid (HF) and nitric acid (HNO 3) can be used.
  • HF hydrofluoric acid
  • HNO 3 nitric acid
  • an organic solvent such as acetone can be used.
  • the intrinsic semiconductor layer 12 is laminated on the entire back surface of the laminate of the semiconductor substrate 11, the intrinsic semiconductor layer 12, the first semiconductor layer 13, and the lift-off layer L. do.
  • the lamination of the intrinsic semiconductor layer 12 in the secondary intrinsic semiconductor layer lamination step can also be laminated by plasma CVD, for example, in the same manner as in the primary intrinsic semiconductor layer lamination step.
  • this secondary intrinsic semiconductor layer laminating step the same material as the first semiconductor layer 13 is laminated except that a trace amount of dopant is not contained in the same process as the first semiconductor layer laminating step. Therefore, by filling the scratches formed on the surface of the first semiconductor layer 13 in the etching step with the same kind of material, it is possible to recover the damage caused by etching of the end region of the first semiconductor layer 13 without the lift-off layer L. can. Damage may remain in the first semiconductor layer 13 directly below the end of the lift-off layer L, but if the area of the damaged region is the same, it is more internal than the end of the first semiconductor layer 13 is damaged. The more damaged the first semiconductor layer 13, the smaller the deterioration in performance.
  • the second semiconductor layer 14 is laminated on the back surface of the semiconductor layer 12.
  • the second semiconductor layer 14 can be laminated by, for example, plasma CVD.
  • the central portion of the lift-off layer M and the intrinsic semiconductor layer 12 laminated therein are provided under the condition that the widthwise end portion of the lift-off layer L is left in a band shape or a linear shape.
  • the second semiconductor layer 14 is removed.
  • the intrinsic semiconductor layer 12 and the second semiconductor layer 14 laminated in the central portion in the width direction of the lift-off layer L form a region in which a solution for dissolving the lift-off layer easily permeates, for example, by providing scratches or openings.
  • the lift-off layer M can be removed in order from the central portion in the width direction.
  • the insulator 17 can be formed by leaving the widthwise end portion of the lift-off layer L.
  • an acidic solution such as hydrofluoric acid can be used as the solution for dissolving the lift-off layer L.
  • the first electrode 15 is laminated on the back surface of the first semiconductor layer 13, and the second electrode 16 is laminated on the back surface of the second semiconductor layer 14.
  • the first electrode 15 and the second electrode 16 can be formed by printing and firing a conductive paste.
  • a printing method of the conductive paste for example, screen printing can be used.
  • the leak between the first electrode 15 and the second electrode 16 is caused by forming the insulator 17 by leaving the end portion of the lift-off layer M.
  • the preventable solar cell 1 can be manufactured at a relatively low cost.
  • FIG. 7 is a cross-sectional view showing the configuration of the solar cell 1A according to the second embodiment of the present invention.
  • the solar cell 1A includes a semiconductor substrate 11, a plurality of intrinsic semiconductor layers 12A laminated on the back surface of the semiconductor substrate 11, and a plurality of first semiconductor layers 13 alternately provided on the back surface side of the semiconductor substrate via the intrinsic semiconductor layer 12A.
  • a band-shaped or linear insulator 17 laminated on the edge of the second semiconductor layer 14A side and a region separated from the first electrode 15 is provided on the back surface of the semiconductor layer.
  • the intrinsic semiconductor layer 12A and the second semiconductor layer 14A do not extend to the back surface side of the first semiconductor layer 13. That is, the intrinsic semiconductor layer 12A is a single layer laminated on the back surface of the semiconductor substrate 11, and the second semiconductor layer 14A is laminated only in the non-laminated region of the first semiconductor layer 13. Therefore, the back surface side of the insulator 17 is not covered with other components.
  • the solar cell 1A of FIG. 7 can be manufactured by forming a dedicated resist pattern and patterning the first semiconductor layer 13, the second semiconductor layer 14A, and the insulator 17.
  • the second semiconductor layer 14A is particularly far from the insulator 17, it is possible to suppress the generation of leakage current between the first electrode 15 and the second semiconductor layer 14A.
  • FIG. 8 is a cross-sectional view showing the configuration of the solar cell 1B according to the third embodiment of the present invention.
  • the solar cell 1B includes a semiconductor substrate 11, a plurality of intrinsic semiconductor layers 12A laminated on the back surface of the semiconductor substrate 11, and a plurality of first semiconductor layers 13 alternately provided on the back surface side of the semiconductor substrate via the intrinsic semiconductor layer 12A.
  • a second semiconductor cap portion 19 laminated on the back surface of the intrinsic semiconductor cap portion 18 is provided.
  • a lift-off layer that opens a region forming the insulator 17 is formed, and a material for forming the insulator 17 is formed.
  • the material forming the intrinsic semiconductor cap portion 18 and the material forming the second semiconductor cap portion 19 are laminated in order, and the lift-off layer is melted and removed together with the material laminated on the back surface side thereof. Can be done.
  • FIG. 9 is a cross-sectional view showing the configuration of the solar cell 1C according to the fourth embodiment of the present invention.
  • the solar cell 1C includes a semiconductor substrate 11, a plurality of intrinsic semiconductor layers 12 laminated on the back surface of the semiconductor substrate 11, and a plurality of first semiconductor layers 13 alternately provided on the back surface side of the semiconductor substrate via the intrinsic semiconductor layer 12.
  • a band-shaped or linear insulator 17 laminated on the edge of the second semiconductor layer 14 side and a region separated from the first electrode 15 is provided on the back surface of the above.
  • the second electrode 16C is laminated so as to cover at least a part of the region laminated on the back surface side of the first semiconductor layer 13 of the second semiconductor layer 14.
  • FIG. 10 is a cross-sectional view showing the configuration of the solar cell 1D according to the fifth embodiment of the present invention.
  • the solar cell 1D includes a semiconductor substrate 11, a plurality of intrinsic semiconductor layers 12D laminated on the back surface of the semiconductor substrate 11, and a plurality of first semiconductor layers 13 alternately provided on the back surface side of the semiconductor substrate via the intrinsic semiconductor layer 12D.
  • a band-shaped or linear insulator 17 laminated on the edge of the second semiconductor layer 14D side and a region separated from the first electrode 15 is provided on the back surface of the semiconductor layer.
  • the intrinsic semiconductor layer 12D branches between the first semiconductor layer 13 and the second semiconductor layer 14D, extends to the back surface side of the first semiconductor layer 13, and separates from the insulator 17. It has an extension 121D that terminates at a position.
  • the second semiconductor layer 14D is terminated at the same position as the extending portion 121D of the intrinsic semiconductor layer 12D. That is, the second semiconductor layer 14D is continuously laminated to the back surface side of the first semiconductor layer 13 via the intrinsic semiconductor layer 12D.
  • the portion of the solar cell 1C of FIG. 9 exposed from the second electrode 16C of the intrinsic semiconductor layer 12 and the second semiconductor layer 14 is removed by etching with the second electrode 16C as a mask. Can be manufactured with. Therefore, in the solar cell 1D of the present embodiment, the second electrode 16C has a planar shape substantially equal to that of the intrinsic semiconductor layer 12D and the second semiconductor layer 14D.
  • the solar cell according to the present invention may not be provided with the intrinsic semiconductor layer, and may be provided with further components such as a passivation layer, an antireflection film, and a protective film in addition to the above-mentioned components.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

電極間のリークを防止できる太陽電池を提供すること。本発明の一態様に係る太陽電池は、半導体基板１１と、前記半導体基板１１の裏面側に交互に設けられる複数の帯状の第１半導体層１３および複数の第２半導体層１４と、前記第１半導体層１３に積層される帯状の第１電極１５および前記第２半導体層１４に積層される帯状の第２電極１６と、前記第１半導体層１３の裏面のうち、前記第２半導体層１４側の端縁および前記第１電極１５から離間する領域に積層される帯状または線状の絶縁体１７と、を備える。

Description

太陽電池および太陽電池製造方法
　本発明は、太陽電池および太陽電池製造方法に関する。
　半導体基板の裏面側に真性半導体層を介して帯状のｐ型半導体層およびｎ型半導体層を交互に形成し、ｐ型半導体層およびｎ型半導体層にそれぞれ電極を積層したバックコンタクト型の太陽電池が知られている。このようなバックコンタクト型の太陽電池において、ｐ型半導体層上の電極とｎ型半導体層上の電極との間のリークを防止するために、一方の半導体層の裏面側に帯状に絶縁材を配置する構成が知られている。
　一例として、特許文献１には、「受光面および裏面を有する一導電型の半導体基板の裏面上の一面に真性の第１の非晶質系半導体膜を形成する工程と、前記第１の非晶質系半導体膜上の一面に導電型を示す不純物を含む第２の非晶質系半導体膜を形成する工程と、前記第２の非晶質系半導体膜上に、前記第１および第２の非晶質系半導体膜が櫛形状に残るように電気的絶縁性を有する第１のエッチングマスク層を形成した後、前記第１および第２の非晶質系半導体膜をエッチングする工程と、エッチングにより露出した前記半導体基板の裏面上および前記第１のエッチングマスク層上に真性の第３の非晶質系半導体膜を形成する工程と、前記第３の非晶質系半導体膜上の一面に前記第２の非晶質系半導体層の導電型と異なる導電型を示す不純物を含む第４の非晶質系半導体膜を形成する工程と、前記第１のエッチングマスク層の端から短手方向に、前記第１のエッチングマスク層、前記第３の非晶質系半導体膜および前記第４の非晶質系半導体膜と一部オーバーラップが櫛形状に残るように第２のエッチングマスク層を形成した後、前記第１のエッチングマスク層および前記第３および第４の非晶質系半導体膜をエッチングする工程と、前記第２の非晶質系半導体層上で前記第１のエッチングマスク層が無い領域に第１の電極を形成する工程と、前記第４の非晶質系半導体層上で、前記オーバーラップのない領域に第２の電極を形成する工程とを備えたことを特徴とする太陽電池の製造方法」が記載されている。
　特許文献１に記載の製造方法では、第１のエッチングマスク層の一部を電極間のリークを防止する絶縁層として利用することにより、絶縁層を形成する工程を省略して、太陽電池の製造コストを低減している。
特開２０１８－１６４０５７号公報
　しかしながら、特許文献１に記載される太陽電池の製造方法を検討した結果、プロセス中に第一半導体層（第１の非晶質系半導体膜）の第二半導体層（第２の非晶質系半導体膜）との境界領域にダメージが生じてしまい、太陽電池特性を低下させることが判明した。本発明は、第一半導体層と第二半導体層の境界領域における太陽電池特性の低下を抑制しつつ、電極間のリークを防止できる太陽電池および太陽電池製造方法を提供することを課題とする。
　本発明の一態様に係る太陽電池は、半導体基板と、前記半導体基板の裏面側に交互に設けられる複数の帯状の第１半導体層および複数の第２半導体層と、前記第１半導体層に積層される帯状の第１電極および前記第２半導体層に積層される帯状の第２電極と、前記第１半導体層の裏面のうち、前記第２半導体層側の端縁および前記第１電極から離間する領域に積層される帯状または線状の絶縁体と、を備える。
　本発明の前記態様に係る太陽電池において、前記絶縁体の裏面側に前記第２半導体層が積層されてもよい。
　本発明の前記態様に係る太陽電池は、前記絶縁体と前記第２半導体層との間に介在する真性半導体層をさらに備えてもよい。
　本発明の前記態様に係る太陽電池において、前記真性半導体層は、前記半導体基板と前記第１半導体層および前記第２半導体層との間から、前記第１半導体層と前記第２半導体層との間および前記第１半導体層の裏面側を経由して前記絶縁体の裏面側に延びるよう積層され、前記第２半導体層は、前記真性半導体層の前記第１半導体層の裏面側に積層される領域の略全面を覆うよう積層されてもよい。
　本発明の前記態様に係る太陽電池において、前記第２電極は、前記第２半導体層の前記第１半導体層の裏面側に積層される領域の少なくとも一部分を覆うよう積層されてもよい。
　本発明の前記態様に係る太陽電池において、前記第２半導体層は、前記第１半導体層の裏面側まで連続して積層され、前記第２電極は、前記第２半導体層と略等しい平面形状を有してもよい。
　本発明の別の態様に係る太陽電池製造方法は、半導体基板の裏面側に第１半導体層を積層する工程と、前記第１半導体層の裏面側にリフトオフ層を積層する工程と、前記リフトオフ層の裏面側に縞状のエッチングマスクを形成するエッチングにより、前記第１半導体層および前記リフトオフ層を縞状に除去する工程と、半導体基板、前記第１半導体層および前記リフトオフ層の積層体の裏面に第２半導体層を積層する工程と、前記リフトオフ層の幅方向端部を帯状または線状に残すような条件で前記リフトオフ層の中央部およびそこに積層される前記第２半導体層を除去する工程と、前記第１半導体層の裏面に第１電極を、前記第２半導体層の裏面に第２電極をそれぞれ積層する工程と、を備える。
　本発明によれば、電極間のリークを防止できる太陽電池および太陽電池製造方法を提供することができる。
本発明の第１実施形態に係る太陽電池の構成を示す断面図である。 図１の太陽電池の製造方法の手順を示すフローチャートである。 図２の太陽電池製造方法における一工程を示す断面図である。 図２の太陽電池製造方法における図３の後の一工程を示す断面図である。 図２の太陽電池製造方法における図４の後の一工程を示す断面図である。 図２の太陽電池製造方法における図５の後の一工程を示す断面図である。 本発明の第２実施形態に係る太陽電池の構成を示す断面図である。 本発明の第３実施形態に係る太陽電池の構成を示す断面図である。 本発明の第４実施形態に係る太陽電池の構成を示す断面図である。 本発明の第５実施形態に係る太陽電池の構成を示す断面図である。
　以下、本発明の各実施形態について、図面を参照しながら説明する。なお、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。また、図面における種々部材の寸法は、便宜上、見やすいように調整されている。さらに、以下の説明において、後から説明する実施形態について、先に説明した実施形態と同様の構成要素には同じ符号を付して重複する説明を省略する。
＜第１実施形態＞
　図１は、本発明の第１実施形態に係る太陽電池１の構成を示す断面図である。太陽電池１は、半導体基板１１と、半導体基板１１の裏面に積層される真性半導体層１２と、真性半導体層１２を介して半導体基板の裏面側に交互に設けられる複数の第１半導体層１３および複数の第２半導体層１４と、第１半導体層１３の裏面側に積層される帯状の第１電極１５および第２半導体層１４に積層される帯状の第２電極１６と、第１半導体層１３の裏面のうち、第２半導体層側の端縁および第１電極から離間する領域に積層される帯状乃至線状の絶縁体１７と、を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成することができる。また、ガリウムヒ素（ＧａＡｓ）等の他の半導体材料から形成されてもよい。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。半導体基板１１の材料として結晶シリコンが用いられる
ことにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　真性半導体層１２は、空乏層を形成してキャリアの再結合を抑制する。真性半導体層１２は、不純物の含有量が十分に小さい、いわゆるｉ型のアモルファスシリコンによって形成することができる。
　真性半導体層１２は、半導体基板１１と第１半導体層１３および第２半導体層１４との間から、第１半導体層１３と第２半導体層１４との間および第１半導体層１３の裏面側を経由して絶縁体１７の裏面側に延びるよう積層されている。つまり、真性半導体層１２は、第１半導体層１３と第２半導体層１４との間で分岐して第１半導体層１３の裏面側に延出し、第１半導体層１３の絶縁体１７よりも第２半導体層１４側に突出する領域の裏面と絶縁体１７の裏面とに積層される延出部１２１を有する。
　真性半導体層１２の延出部１２１は、第１半導体層１３と第２半導体層１４との間を絶縁すると共に、第１半導体層１３の端部の特性を向上する。より詳しくは、後述する太陽電池１の製造工程において、第１半導体層１３の端縁を画定するエッチングの際にサイドエッチによりエッチング液に暴露されて第１半導体層１３の端部の表面が受けたダメージを、延出部１２１の形成時に回復することができる。なお、エッチングの際には絶縁体１７が積層されている部分の第１半導体層１３の表面にもサイドエッチによるダメージを受け得るが、この部分のダメージは延出部１２１を形成しても残り得る。しかしながら、第１半導体層１３は、絶縁体１７が積層されている部分の両側にダメージのない部分を有するため、ダメージがある部分で回収すべきキャリアを両側のダメージのない部分に分散して回収させることができる。このため、第１半導体層１３の端部の裏面に延出部１２１が積層されることで、第１半導体層１３の全体ではエッチングのダメージに起因する性能低下が抑制される。
　第１半導体層１３および第２半導体層１４は、それぞれ同じ方向に延びる帯状に形成される。第２半導体層１４は、真性半導体層１２の第１半導体層１３の裏面側に積層される領域、つまり延出部１２１の略全面を覆うよう積層されている。したがって、第２半導体層１４は、絶縁体１７の裏面側にも積層されており、絶縁体１７と第２半導体層との間には真性半導体層１２が介在する。なお、複数の第１半導体層１３および複数の第２半導体層１４は、それぞれ櫛型をなすよう端部が接続されていてもよい。また、図１では、各構成要素の厚みが大きく誇張されているため、積層部分が階段状に見えるが、実際には各構成要素の厚みは非常に小さく、各構成要素は平面的に形成され得る。
　第１半導体層１３および第２半導体層１４は、互いに異なる導電型を有する。第１半導体層１３および第２半導体層１４は、互いに異なるキャリアを多く生成することにより、半導体基板１１において生成されたキャリアを引き寄せる電界を形成する。
　具体的には、第１半導体層１３はｐ型半導体から形成され、第２半導体層１４はｎ型半導体から形成され得る。第１半導体層１３および第２半導体層１４は、例えば所望の導電型を付与するドーパントを含有するアモルファスシリコン材料で形成することができる。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられ、ｎ型ドーパントとしては、例えば上述したリン（Ｐ）が挙げられる。
　第１電極１５および第２電極１６は、第１半導体層１３および第２半導体層１４から電荷を取り出すために設けられる。第１電極１５および第２電極１６も、第１半導体層１３および第２半導体層１４と同様に櫛型に成形されていてもよい。第１電極１５および第２電極１６は、導電性粒子とバインダーとを含む導電性ペーストから形成することができる。具体例な導電性ペーストとしては、代表的には銀ペーストを挙げることができる。導電性ペーストを用いることによって、電気抵抗を小さくできるような十分な厚みを有する第１電極１５および第２電極１６を比較的安価に形成することができる。
　絶縁体１７は、太陽電池１を例えばエチレン酢酸ビニル共重合体（ＥＶＡ）等を主成分とする封止材で封止して太陽電池モジュールを形成した場合に、封止材と第１半導体層１３および第２半導体層１４との界面に沿って電荷が移動することで発生するリークを防止する。具体的には、封止材に水分が浸入すると、異種材料（無機材料と有機材料）である封止材と第１半導体層１３および第２半導体層１４との界面に浸入した水分が蓄積しやすく、この水分の層を通して電荷が移動し得る。しかしながら、同種材料（ともに有機材料）である封止材と絶縁体１７とは密着性が高く、界面に水分が蓄積しにくいため、電荷の移動を阻止する障壁となり得る。
　絶縁体１７と第１半導体層１３の端縁との間隔、つまり第１半導体層１３の絶縁体１７からの延出長さの下限としては、ダメージ回復のために、１０μｍが好ましく、２０μｍがより好ましい。一方、絶縁体１７と第１半導体層１３の端縁との間隔の上限としては、絶縁体１７の配設を容易にするために、３００μｍが好ましく、２００μｍがより好ましい。
　絶縁体１７の幅の下限としては、良好なリーク防止効果を得るために、５μｍが好ましく、８μｍがより好ましい。一方、絶縁体１７の幅の上限としては、第１半導体層１３、第２半導体層１４、第１電極１５および第２電極１６の幅を適切にするために、１００μｍが好ましく、５０μｍがより好ましい。
　絶縁体１７と第１電極１５との間隔の下限としては、第１電極１５と第２半導体層１４との短絡を防止するために、５０μｍが好ましく、１００μｍがより好ましい。一方、絶縁体１７と第１電極１５との間隔の上限としては、第１半導体層１３、第２半導体層１４、第１電極１５および第２電極１６の幅を適切にするために、３００μｍが好ましく、２００μｍがより好ましい。
＜太陽電池製造方法＞
　太陽電池１は、図２に示す太陽電池製造方法によって製造することができる。図２の太陽電池製造方法は、本発明に係る太陽電池製造方法の一つの実施形態である。
　本実施形態に係る太陽電池製造方法は、一次真性半導体層積層工程（ステップＳ１）と、第１半導体層積層工程（ステップＳ２）と、リフトオフ層積層工程（ステップＳ３）と、エッチング工程（ステップＳ４）と、二次真性半導体層積層工程（ステップＳ５）と、第２半導体層積層工程（ステップＳ６）と、リフトオフ工程（ステップＳ７）と、電極積層工程（ステップＳ８）と、を備える。
　ステップＳ１の一次真性半導体層積層工程では、半導体基板１１の裏面全体に真性半導体層１２を積層する。真性半導体層１２は、例えばプラズマＣＶＤによって積層することができる。
　ステップＳ２の第１半導体層積層工程では、真性半導体層１２を積層した半導体基板１１の裏面側、つまり真性半導体層１２の裏面側の全面に第１半導体層１３を積層する。第１半導体層１３は、真性半導体層１２と同様に、例えばプラズマＣＶＤによって積層することができる。
　ステップＳ３のリフトオフ層積層工程では、図３に示すように、第１半導体層１３の層の裏面側全面にリフトオフ層Ｌを積層する。リフトオフ層Ｌは、部分的に残留させることで、絶縁体１７を構成する。リフトオフ層Ｌは、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸窒化珪素（ＳｉＯＮ）等の材料またはそれらの複数を含む材料によって形成することができる。リフトオフ層Ｌは、例えばＣＶＤによって積層することができる。
　ステップＳ４のエッチング工程ではリフトオフ層Ｌの裏面側に縞状のエッチングマスクＭを形成するエッチングにより、真性半導体層１２、第１半導体層１３およびリフトオフ層Ｌを縞状に除去する。より詳しくは、エッチング工程は、エッチングマスクを形成する工程と、エッチング液により真性半導体層１２、第１半導体層１３およびリフトオフ層Ｌを除去する工程と、マスク剥離液によりエッチングマスクを除去する工程と、を有する。
　エッチングマスクＭは、例えば印刷技術、フォトリソグラフィ技術等を用いて、所望の第１半導体層１３の形状に合致する平面形状に形成される。エッチング液としては、例えばフッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液を用いることができる。マスク剥離液としては、例えばアセトン等の有機溶媒を用いることができる。
　真性半導体層１２および第１半導体層１３と比べてリフトオフ層Ｌのエッチング液に対する溶解性を大きくすることにより、図４に示すように、サイドエッチによりリフトオフ層Ｌの端縁だけをエッチングマスクＭの端縁から後退させる。これにより、絶縁体１７を第１半導体層１３の端縁から離間させられる。このとき、リフトオフ層Ｌが後退した部分の第１半導体層１３および完全に除去されていないがエッチング液が染み込んだ残留するリフトオフ層Ｌの端部の直下の第１半導体層１３は、比較的短時間ではあるがエッチング液に晒される。このため、第１半導体層１３の端部の表面は、エッチング液によってダメージを受ける。
　ステップＳ５の二次真性半導体層積層工程では、図５に示すように、半導体基板１１、真性半導体層１２、第１半導体層１３およびリフトオフ層Ｌの積層体の裏面全体に真性半導体層１２を積層する。二次真性半導体層積層工程における真性半導体層１２の積層も、一次真性半導体層積層工程と同様に例えばプラズマＣＶＤによって積層することができる。
　この二次真性半導体層積層工程では、第１半導体層積層工程と同様のプロセスで、微量のドーパントを含まない以外は第１半導体層１３と同様の材料を積層する。このため、エッチング工程で第１半導体層１３の表面に形成された傷を同種の材料で埋めることによって、第１半導体層１３のリフトオフ層Ｌがない端部領域のエッチングによるダメージを回復することができる。リフトオフ層Ｌの端部の直下の第１半導体層１３にはダメージが残り得るが、ダメージを有する領域の面積が同じであれば、第１半導体層１３の端部にダメージを有するよりも内部にダメージを有する方が第１半導体層１３の性能低下が小さくなる。
　ステップＳ６の第２半導体層積層工程では、半導体基板１１、真性半導体層１２、第１半導体層１３およびリフトオフ層Ｌの積層体の裏面全体に、つまり二次真性半導体層積層工程で積層された真性半導体層１２の裏面に、第２半導体層１４を積層する。第２半導体層１４は、例えばプラズマＣＶＤによって積層することができる。
　ステップＳ７のリフトオフ工程では、図６に示すように、リフトオフ層Ｌの幅方向端部を帯状または線状に残すような条件でリフトオフ層Ｍの中央部およびそこに積層される真性半導体層１２および第２半導体層１４を除去する。例として、リフトオフ層Ｌの幅方向中央部に積層されている真性半導体層１２および第２半導体層１４に、例えば傷または開口を設ける等によりリフトオフ層を溶解する溶解液が染み込みやすい領域を形成することで、リフトオフ層Ｍを幅方向中央部から順に除去することができる。溶解液への浸漬時間を調節すれば、リフトオフ層Ｌの幅方向端部を残して絶縁体１７を形成することができる。リフトオフ層Ｌを溶解する溶解液としては、例えばフッ酸等の酸性溶液を用いることができる。
　ステップＳ８の電極積層工程では、第１半導体層１３の裏面に第１電極１５を、第２半導体層１４の裏面に第２電極１６をそれぞれ積層する。第１電極１５および第２電極１６は、導電性ペーストの印刷および焼成によって形成することができる。導電性ペーストの印刷方法としては、例えばスクリーン印刷を利用することができる。
　以上のように、本実施形態に係る太陽電池製造方法では、リフトオフ層Ｍの端部を残留させることにより絶縁体１７を形成することによって、第１電極１５および第２電極１６の間のリークを防止できる太陽電池１を、比較的安価に製造することができる。
＜第２実施形態＞
　図７は、本発明の第２実施形態に係る太陽電池１Ａの構成を示す断面図である。太陽電池１Ａは、半導体基板１１と、半導体基板１１の裏面に積層される真性半導体層１２Ａと、真性半導体層１２Ａを介して半導体基板の裏面側に交互に設けられる複数の第１半導体層１３および複数の第２半導体層１４Ａと、第１半導体層１３の裏面側に積層される帯状の第１電極１５および第２半導体層１４Ａに積層される帯状の第２電極１６と、第１半導体層１３の裏面のうち、第２半導体層１４Ａ側の端縁および第１電極１５から離間する領域に積層される帯状乃至線状の絶縁体１７と、を備える。
　図７の太陽電池１Ａにおいて、真性半導体層１２Ａおよび第２半導体層１４Ａは、第１半導体層１３の裏面側には延出しない。つまり、真性半導体層１２Ａは、半導体基板１１の裏面に積層される単一の層であり、第２半導体層１４Ａは、第１半導体層１３の非積層領域のみに積層されている。このため、絶縁体１７は、裏面側が他の構成要素によって覆われていない。
　図７の太陽電池１Ａは、第１半導体層１３、第２半導体層１４Ａおよび絶縁体１７を、それぞれ専用のレジストパターンを形成してパターニングすることによって製造することができる。
　図７の太陽電池１Ａは、特に第２半導体層１４Ａが絶縁体１７から離れているため、第１電極１５と第２半導体層１４Ａとの間のリーク電流の発生を抑制することができる。
＜第３実施形態＞
　図８は、本発明の第３実施形態に係る太陽電池１Ｂの構成を示す断面図である。太陽電池１Ｂは、半導体基板１１と、半導体基板１１の裏面に積層される真性半導体層１２Ａと、真性半導体層１２Ａを介して半導体基板の裏面側に交互に設けられる複数の第１半導体層１３および複数の第２半導体層１４Ａと、第１半導体層１３の裏面側に積層される帯状の第１電極１５および第２半導体層１４Ａに積層される帯状の第２電極１６と、第１半導体層１３の裏面のうち、第２半導体層１４Ａ側の端縁および第１電極１５から離間する領域に積層される帯状乃至線状の絶縁体１７と、絶縁体１７の裏面に積層される真性半導体キャップ部１８と、真性半導体キャップ部１８の裏面に積層される第２半導体キャップ部１９と、を備える。
　図８の太陽電池１Ｂは、例として、第１半導体層１３および第２半導体層１４Ａを形成した後、絶縁体１７を形成する領域を開口するリフトオフ層を形成し、絶縁体１７を形成する材料、真性半導体キャップ部１８を形成する材料および第２半導体キャップ部１９を形成する材料を順番に積層し、リフトオフ層を溶解してその裏面側に積層されている材料と共に除去することで製造することができる。
＜第４実施形態＞
　図９は、本発明の第４実施形態に係る太陽電池１Ｃの構成を示す断面図である。太陽電池１Ｃは、半導体基板１１と、半導体基板１１の裏面に積層される真性半導体層１２と、真性半導体層１２を介して半導体基板の裏面側に交互に設けられる複数の第１半導体層１３および複数の第２半導体層１４と、第１半導体層１３の裏面側に積層される帯状の第１電極１５および第２半導体層１４に積層される帯状の第２電極１６Ｃと、第１半導体層１３の裏面のうち、第２半導体層１４側の端縁および第１電極１５から離間する領域に積層される帯状乃至線状の絶縁体１７と、を備える。
　図９の太陽電池１Ｃにおいて、第２電極１６Ｃは、第２半導体層１４の第１半導体層１３の裏面側に積層される領域の少なくとも一部分を覆うよう積層されている。このように、第２電極１６Ｃの幅を大きくすることによって、第２半導体層１４からの集電の効率を向上することができる。
＜第５実施形態＞
　図１０は、本発明の第５実施形態に係る太陽電池１Ｄの構成を示す断面図である。太陽電池１Ｄは、半導体基板１１と、半導体基板１１の裏面に積層される真性半導体層１２Ｄと、真性半導体層１２Ｄを介して半導体基板の裏面側に交互に設けられる複数の第１半導体層１３および複数の第２半導体層１４Ｄと、第１半導体層１３の裏面側に積層される帯状の第１電極１５および第２半導体層１４Ｄに積層される帯状の第２電極１６Ｃと、第１半導体層１３の裏面のうち、第２半導体層１４Ｄ側の端縁および第１電極１５から離間する領域に積層される帯状乃至線状の絶縁体１７と、を備える。
　図１０の太陽電池１Ｄにおいて、真性半導体層１２Ｄは、第１半導体層１３と第２半導体層１４Ｄとの間で分岐して第１半導体層１３の裏面側に延出し、絶縁体１７から離間する位置で終端する延出部１２１Ｄを有する。第２半導体層１４Ｄは、真性半導体層１２Ｄの延出部１２１Ｄと同じ位置で終端している。つまり、第２半導体層１４Ｄは、真性半導体層１２Ｄを介して第１半導体層１３の裏面側まで連続して積層されている。
　図１０の太陽電池１Ｄは、図９の太陽電池１Ｃを、第２電極１６Ｃをマスクとするエッチングにより、真性半導体層１２および第２半導体層１４の第２電極１６Ｃから露出する部分を除去することで製造できる。したがって、本実施形態の太陽電池１Ｄにおいて、第２電極１６Ｃは、真性半導体層１２Ｄおよび第２半導体層１４Ｄと略等しい平面形状を有する。
　このように、真性半導体層１２および第２半導体層１４の第２電極１６Ｃから露出する部分を除去したことによって、第１電極１５と第２半導体層１４Ｄとの間のリーク電流をより確実に抑制することができる。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例として、本発明に係る太陽電池は、真性半導体層を備えていなくてもよく、上述した構成要素以外に、パッシベーション層、反射防止膜、保護フィルム等のさらなる構成要素を備えてもよい。
　１，１Ａ，１Ｂ，１Ｃ，１Ｄ　太陽電池
　１１　半導体基板
　１２，１２Ａ，１２Ｄ　真性半導体層
　１３　第１半導体層
　１４，１４Ａ，１４Ｄ　第２半導体層
　１５　第１電極
　１６，１６Ｃ　第２電極
　１７　絶縁体
　１８　真性半導体キャップ部
　１９　第２半導体キャップ部
　１２１，１２１Ｄ　延出部
　Ｌ　リフトオフ層
　Ｍ　エッチングマスク

Claims (7)

  1. 　半導体基板と、
    　前記半導体基板の裏面側に交互に設けられる複数の帯状の第１半導体層および複数の第２半導体層と、
    　前記第１半導体層に積層される帯状の第１電極および前記第２半導体層に積層される帯状の第２電極と、
    　前記第１半導体層の裏面のうち、前記第２半導体層側の端縁および前記第１電極から離間する領域に積層される帯状または線状の絶縁体と、
    を備える太陽電池。
  2. 　前記絶縁体の裏面側に前記第２半導体層が積層される、請求項１に記載の太陽電池。
  3. 　前記絶縁体と前記第２半導体層との間に介在する真性半導体層をさらに備える、請求項２に記載の太陽電池。
  4. 　前記真性半導体層は、前記半導体基板と前記第１半導体層および前記第２半導体層との間から、前記第１半導体層と前記第２半導体層との間および前記第１半導体層の裏面側を経由して前記絶縁体の裏面側に延びるよう積層され、
    　前記第２半導体層は、前記真性半導体層の前記第１半導体層の裏面側に積層される領域の略全面を覆うよう積層される、請求項３に記載の太陽電池。
  5. 　前記第２電極は、前記第２半導体層の前記第１半導体層の裏面側に積層される領域の少なくとも一部分を覆うよう積層される、請求項４に記載の太陽電池。
  6. 　前記第２半導体層は、前記第１半導体層の裏面側まで連続して積層され、
    　前記第２電極は、前記第２半導体層と略等しい平面形状を有する、請求項１に記載の太陽電池。
  7. 　半導体基板の裏面側に第１半導体層を積層する工程と、
    　前記第１半導体層の裏面側にリフトオフ層を積層する工程と、
    　前記リフトオフ層の裏面側に縞状のエッチングマスクを形成するエッチングにより、前記第１半導体層および前記リフトオフ層を縞状に除去する工程と、
    　半導体基板、前記第１半導体層および前記リフトオフ層の積層体の裏面に第２半導体層を積層する工程と、
    　前記リフトオフ層の幅方向端部を帯状または線状に残すような条件で前記リフトオフ層の中央部およびそこに積層される前記第２半導体層を除去する工程と、
    　前記第１半導体層の裏面に第１電極を、前記第２半導体層の裏面に第２電極をそれぞれ積層する工程と、
    を備える、太陽電池製造方法。
PCT/JP2021/017823 2020-05-13 2021-05-11 太陽電池および太陽電池製造方法 WO2021230227A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022521923A JPWO2021230227A1 (ja) 2020-05-13 2021-05-11
CN202180034489.2A CN115552637A (zh) 2020-05-13 2021-05-11 太阳能电池以及太阳能电池制造方法
US18/054,405 US20230074032A1 (en) 2020-05-13 2022-11-10 Solar cell and method for manufacturing solar cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020084411 2020-05-13
JP2020-084411 2020-05-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/054,405 Continuation US20230074032A1 (en) 2020-05-13 2022-11-10 Solar cell and method for manufacturing solar cell

Publications (1)

Publication Number Publication Date
WO2021230227A1 true WO2021230227A1 (ja) 2021-11-18

Family

ID=78525897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/017823 WO2021230227A1 (ja) 2020-05-13 2021-05-11 太陽電池および太陽電池製造方法

Country Status (4)

Country Link
US (1) US20230074032A1 (ja)
JP (1) JPWO2021230227A1 (ja)
CN (1) CN115552637A (ja)
WO (1) WO2021230227A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065219A (ja) * 2013-09-24 2015-04-09 三洋電機株式会社 太陽電池
WO2015115360A1 (ja) * 2014-01-29 2015-08-06 パナソニックＩｐマネジメント株式会社 太陽電池
US20160284924A1 (en) * 2013-03-21 2016-09-29 Stichting Energieonderzoek Centrum Nederland Solar cell and method for manufacturing such a solar cell
WO2016158226A1 (ja) * 2015-03-31 2016-10-06 株式会社カネカ 太陽電池及びその製造方法
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
JP2018050006A (ja) * 2016-09-23 2018-03-29 株式会社カネカ 太陽電池セル、及び太陽電池セルの製造方法
JP2018164057A (ja) * 2017-03-27 2018-10-18 国立大学法人福島大学 太陽電池の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160284924A1 (en) * 2013-03-21 2016-09-29 Stichting Energieonderzoek Centrum Nederland Solar cell and method for manufacturing such a solar cell
JP2015065219A (ja) * 2013-09-24 2015-04-09 三洋電機株式会社 太陽電池
WO2015115360A1 (ja) * 2014-01-29 2015-08-06 パナソニックＩｐマネジメント株式会社 太陽電池
WO2016158226A1 (ja) * 2015-03-31 2016-10-06 株式会社カネカ 太陽電池及びその製造方法
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
JP2018050006A (ja) * 2016-09-23 2018-03-29 株式会社カネカ 太陽電池セル、及び太陽電池セルの製造方法
JP2018164057A (ja) * 2017-03-27 2018-10-18 国立大学法人福島大学 太陽電池の製造方法

Also Published As

Publication number Publication date
CN115552637A (zh) 2022-12-30
US20230074032A1 (en) 2023-03-09
JPWO2021230227A1 (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
US10680122B2 (en) Solar cell and method for manufacturing the same
US9293614B2 (en) Solar cell
EP2590233A2 (en) Photovoltaic device and method of manufacturing the same
EP3098860A1 (en) Solar cell and method of manufacturing the same
AU2022209227B2 (en) Solar Cell and Photovoltaic Module
JP7356445B2 (ja) 太陽電池の製造方法、太陽電池、および太陽電池モジュール
TW201210045A (en) Semiconductor device module package structure and series connection method thereof
US20120060914A1 (en) Coplanar type photovoltaic cell and method for fabricating the same
CN114127961A (zh) 太阳能电池及其制造方法
US20110100432A1 (en) Thin film solar cell and manufacturing method thereof
WO2021230227A1 (ja) 太陽電池および太陽電池製造方法
CN107851672B (zh) 光电转换元件
EP3131123A1 (en) Solar cell and method for manufacturing the same
WO2016042842A1 (ja) ヘテロ接合型バックコンタクトセルおよび光電変換装置
KR102457928B1 (ko) 태양 전지 패널 및 이의 제조 방법
KR101755624B1 (ko) 태양 전지의 제조 방법
WO2015189878A1 (ja) 太陽電池及びその製造方法
EP2597685A2 (en) Photovoltaic device and method of manufacturing the same
US10529882B2 (en) Method for manufacturing multijunction photoelectric conversion device
KR20130068962A (ko) 태양 전지 및 이의 제조 방법
CN107482074B (zh) 电池片内置二极管结构及其制造工艺、太阳能组件
KR20120019042A (ko) 태양전지 및 그 제조방법
JP5487295B2 (ja) 太陽電池
WO2023190303A1 (ja) 太陽電池及び太陽電池製造方法
JP5885677B2 (ja) 太陽電池モジュール及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21803392

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022521923

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21803392

Country of ref document: EP

Kind code of ref document: A1