WO2023190303A1 - 太陽電池及び太陽電池製造方法 - Google Patents

太陽電池及び太陽電池製造方法 Download PDF

Info

Publication number
WO2023190303A1
WO2023190303A1 PCT/JP2023/012134 JP2023012134W WO2023190303A1 WO 2023190303 A1 WO2023190303 A1 WO 2023190303A1 JP 2023012134 W JP2023012134 W JP 2023012134W WO 2023190303 A1 WO2023190303 A1 WO 2023190303A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor substrate
semiconductor
solar cell
laminated
Prior art date
Application number
PCT/JP2023/012134
Other languages
English (en)
French (fr)
Inventor
克典 小西
英敏 和田
航 吉田
大輔 足立
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Publication of WO2023190303A1 publication Critical patent/WO2023190303A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer

Definitions

  • the present invention relates to a solar cell and a solar cell manufacturing method.
  • a back-contact solar cell in which belt-shaped p-type semiconductor layers and n-type semiconductor layers are alternately formed on the back side of a semiconductor substrate with an intrinsic semiconductor layer interposed therebetween, and electrodes are laminated on each of the p-type semiconductor layer and the n-type semiconductor layer. It has been known. Such solar cells are manufactured by performing etching multiple times using an etching mask to pattern each layer (see, for example, Patent Document 1).
  • Patent Document 1 discloses that in order to improve the photoelectric conversion efficiency of solar cells, an intrinsic amorphous semiconductor layer is provided on the light-receiving surface of a semiconductor substrate to suppress carrier recombination, and a layer that suppresses light reflection due to a difference in refractive index. It is also described that an antireflection layer made of silicon nitride or the like is laminated to suppress the reflection. When the antireflection layer absorbs light, the amount of light incident on the semiconductor substrate is reduced, so it is desirable that the antireflection layer be formed of a material with low light absorption.
  • a solar cell includes a semiconductor substrate, a surface protective layer made of silicon carbonitride that is laminated on the outermost surface of the front side of the semiconductor substrate, and a surface protective layer that is laminated complementary to the back side of the semiconductor substrate. , a first semiconductor layer and a second semiconductor layer having mutually different conductivities.
  • the solar cell described above may further include an antireflection layer made of silicon nitride and laminated adjacent to the back side of the surface protective layer.
  • the solar cell described above may further include a surface passivation layer made of intrinsic semiconductor silicon or silicon oxide, which is laminated adjacent to the back side of the antireflection layer.
  • the surface protective layer may cover an end surface of the semiconductor substrate.
  • the solar cell described above further includes a back passivation layer laminated on the back side of the semiconductor substrate and made of intrinsic semiconductor silicon or silicon oxide, and the back passivation layer further covers the surface protective layer on the end face of the semiconductor substrate. You may.
  • a solar cell manufacturing method includes the steps of: laminating a surface protective layer made of silicon carbonitride on the outermost surface of one main surface side of a semiconductor substrate; The method includes a step of stacking a first semiconductor layer and a second semiconductor layer having mutually different conductivities in a complementary planar shape on the back surface side.
  • the surface passivation layer 12 forms a depletion layer to suppress carrier recombination on the surface of the semiconductor substrate 11.
  • the surface passivation layer 12 is formed from intrinsic semiconductor silicon (i-type amorphous silicon) or silicon oxide (SiO).
  • the surface passivation layer 12 covers the end surface of the semiconductor substrate 11. Thereby, recombination of carriers at the end face of the semiconductor substrate 11 can be suppressed, so that the photoelectric conversion efficiency of the solar cell 1 can be improved.
  • the lower limit of the thickness of the surface passivation layer 12 on the surface of the semiconductor substrate 11 is preferably 0.5 nm, more preferably 1.0 nm.
  • the upper limit of the thickness of the surface passivation layer 12 is preferably 50 nm, more preferably 30 nm.
  • the first semiconductor layer 16 and the second semiconductor layer 17 have different conductivity types.
  • the first semiconductor layer 16 and the second semiconductor layer 17 form an electric field that attracts carriers generated in the semiconductor substrate 11 by generating many carriers that are different from each other.
  • the surface passivation layer 12 is laminated on the surface of the semiconductor substrate 11.
  • the surface passivation layer 12 can be laminated by a well-known film forming technique such as plasma CVD or thermal oxidation.
  • the surface passivation layer 12 is formed while the semiconductor substrate 11 is placed on a support that is in close contact with the back surface of the semiconductor substrate 11, the surface passivation layer 12 is formed not only on the surface of the semiconductor substrate 11 but also on the end surface of the semiconductor substrate 11.
  • the semiconductor substrate 11 can also be laminated so as to wrap around the outer edge of the back surface of the semiconductor substrate 11.
  • the antireflection layer 13 is laminated on the surface of the surface passivation layer 12.
  • the antireflection layer 13 can also be laminated by a well-known film forming technique such as plasma CVD. If the antireflection layer 13 is formed using the same film forming apparatus following the surface passivation layer lamination step, the antireflection layer will be formed on the entire front surface, the entire end surface, and the outer edge of the back surface of the semiconductor substrate 11 so as to cover the entire surface passivation layer 12. 13 may be stacked.
  • the surface protective layer 14 is laminated on the surface of the antireflection layer 13, that is, on the outermost surface on one main surface side of the semiconductor substrate 11.
  • the surface protective layer 14 can also be laminated by a well-known film forming technique such as plasma CVD, and can be performed continuously with the surface passivation layer laminating process and the antireflection layer laminating process using the same film forming apparatus. Thereby, the surface protection layer 14 can be laminated to cover the entire front surface, the entire end surface, and the outer edge of the back surface of the semiconductor substrate 11 via the surface passivation layer 12 and the antireflection layer 13 .
  • a mixed gas of silane (SiH 4 ), methane (CH 4 ), and ammonia (NH 3 ) can be used as the film-forming gas that supplies the raw material for the surface protection layer 14 .
  • the content of methane in the film-forming gas can be 2.5 times or more and 5.0 times or less the volume of silane.
  • the content of ammonia in the film forming gas can be set to 1.0 times or more and 2.0 times or less the volume of silane.
  • the film-forming gas may contain, for example, a small amount of hydrogen.
  • the back passivation layer 15 is laminated on the entire back surface of the semiconductor substrate 11.
  • the back passivation layer 15, like the front passivation layer 12, can be laminated by, for example, a film forming technique such as plasma CVD. Therefore, the surface passivation layer 12 can be laminated to further cover the surface protective layer 14 that covers the entire end surface and the outer edge of the back surface of the semiconductor substrate 11 (see FIG. 3; FIG. 3 shows the state at the time of manufacture). (Illustrated with the light-receiving surface facing down).
  • the first semiconductor layer 16 is laminated on the entire back surface of the back passivation layer 15.
  • the first semiconductor layer 16 can be laminated by, for example, a film forming technique such as plasma CVD. Therefore, the first semiconductor layer 16 can be stacked to further cover the back surface passivation layer 15 that covers the end surface and the outer edge of the back surface of the semiconductor substrate 11.
  • the lift-off layer L is laminated on the entire back surface side of the first semiconductor layer 16.
  • the lift-off layer L can be formed of, for example, a material such as silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiON), or a material containing a plurality of these materials.
  • the lift-off layer L can be stacked, for example, by a film forming technique such as CVD.
  • an etching mask M is formed on the back surface of the lift-off layer L to selectively cover the region where the first semiconductor layer 16 is to be left (see FIG. 4).
  • the etching mask M can be formed of, for example, an epoxy resin composition. For example, it can be formed by screen printing, and if necessary, heating for curing or the like may be performed. Further, the etching mask M can also be formed by photolithography.
  • step S08 the back surface passivation layer 15, the first semiconductor layer 16, and the lift-off layer L in the regions exposed from the etching mask M are removed by etching using the etching mask M as a mask.
  • the back passivation layer 15 and the first semiconductor layer 16 on the end face and light-receiving surface side where the etching mask M is not laminated are also removed, but the surface protective layer 14 is not eroded because it has etching resistance (Fig. 5 reference).
  • etching solution for example, an acidic solution such as a mixed solution of hydrofluoric acid (HF) and nitric acid (HNO 3 ) can be used. Further, in the etching process, since the surface protective layer 14 has hydrophilic properties, particles of hydrophobic materials forming each layer to be removed by etching are difficult to adhere to. Therefore, it is possible to suppress foreign matter from remaining on the light-receiving surface side of the solar cell 1 finally obtained, and to suppress a decrease in the photoelectric conversion efficiency of the solar cell 1.
  • HF hydrofluoric acid
  • HNO 3 nitric acid
  • the etching mask M is removed using a mask stripping solution that dissolves the etching mask M.
  • a mask stripping solution for example, an organic solvent such as acetone can be used.
  • the surface protective layer 14 also suppresses adhesion of the material forming the etching mask M, and here also suppresses a decrease in the photoelectric conversion efficiency of the solar cell 1.
  • the back passivation layer 15 is laminated on the entire back surface of the stack of the semiconductor substrate 11, the back passivation layer 15, the first semiconductor layer 16, and the lift-off layer L.
  • the back passivation layer 15 in the second back passivation layer stacking process can also be stacked by a film forming technique such as plasma CVD, as in the first back passivation layer stacking process. Therefore, the surface protection layer 14 covering the end surface of the semiconductor substrate 11 can be covered again with the back surface passivation layer 15.
  • the end face of the semiconductor substrate 11 is covered with the surface passivation layer 12, the antireflection layer 13, and the surface protection layer 14, even if it is further covered with the second semiconductor layer 17, the end face of the semiconductor substrate 11 is Problems such as short circuits at the end faces do not occur.
  • the lift-off layer L and the regions of the back surface passivation layer 15 and the second semiconductor layer 17 where the lift-off layer L is laminated are removed.
  • the solution for dissolving the lift-off layer L for example, an acidic solution such as hydrofluoric acid can be used.
  • the surface protective layer 14 suppresses the materials forming the lift-off layer L, the back surface passivation layer 15 and the second semiconductor layer 17 from adhering to the light-receiving surface side of the solar cell 1, and Suppresses the decline in conversion efficiency.
  • the solar cell manufacturing method according to the present invention may not include a lift-off step and may pattern the second semiconductor layer by etching. In this case, the surface protective layer covering the end face of the semiconductor substrate may be exposed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

光電変換効率が高い本発明の一態様に係る太陽電池（１）は、半導体基板（１１）と、前記半導体基板（１１）の表面側の最表面に積層される炭窒化シリコンからなる表面保護層（１４）と、前記半導体基板（１１）の裏面側に相補的に積層され、互いに異なる導電性を有する第１半導体層（１６）及び第２半導体層（１７）と、を備える。

Description

太陽電池及び太陽電池製造方法
　本発明は、太陽電池及び太陽電池製造方法に関する。
　半導体基板の裏面側に真性半導体層を介して帯状のｐ型半導体層及びｎ型半導体層を交互に形成し、ｐ型半導体層及びｎ型半導体層にそれぞれ電極を積層したバックコンタクト型の太陽電池が知られている。このような太陽電池は、各層をパターニングするために、エッチングマスクを用いるエッチングを複数回行うことにより製造される（例えば特許文献１参照）。
　特許文献１には、太陽電池の光電変換効率を向上するために、半導体基板の受光面にキャリアの再結合を抑制する真性の非晶質系半導体層と、屈折率の違いによって光の反射を抑制する窒化シリコン等からなる反射防止層とを積層することも記載されている。反射防止層が光を吸収すると半導体基板に入射する光量が低減されるため、反射防止層は光の吸収率が低い材料によって形成されることが望まれる。
特開２０１８－１６４０５７号公報
　上述のように、太陽電池の光電変換効率を向上するための提案なされているが、さらに光電変換効率を向上することが望まれる。そこで、本発明は、光電変換効率が高い太陽電池を提供することを課題とする。
　本発明の一態様に係る太陽電池は、半導体基板と、前記半導体基板の表面側の最表面に積層される炭窒化シリンコンからなる表面保護層と、前記半導体基板の裏面側に相補的に積層され、互いに異なる導電性を有する第１半導体層及び第２半導体層と、を備える。
　上述の太陽電池は、前記表面保護層の裏面側に隣接して積層され、窒化シリコンからなる反射防止層をさらに備えてもよい。
　上述の太陽電池は、前記反射防止層の裏面側に隣接して積層され、真性半導体シリコン又は酸化シリコンからなる表面パッシベーション層をさらに備えてもよい。
　上述の太陽電池において、前記表面保護層は、前記半導体基板の端面を被覆してもよい。
　上述の太陽電池は、前記半導体基板の裏面側に積層され、真性半導体シリコン又は酸化シリコンからなる裏面パッシベーション層をさらに備え、前記裏面パッシベーション層は、前記半導体基板の端面において前記表面保護層をさらに被覆してもよい。
　本発明の一態様に係る太陽電池製造方法は、半導体基板の一方の主面側の最表面に炭窒化シリコンからなる表面保護層を積層する工程と、前記表面保護層を積層した前記半導体基板の裏面側に、互いに異なる導電性を有する第１半導体層及び第２半導体層を相補的な平面形状に積層する工程と、を備える。
　本発明によれば、光電変換効率が高い太陽電池を提供できる。
本発明の一実施形態に係る太陽電池の構成を示す模式断面図である。 図１の太陽電池の製造手順を示すフローチャートである。 図２の第１裏面パッシベーション層積層工程を説明する模式断面図である。 図２のエッチングマスク形成工程を説明する模式断面図である。 図２のエッチング工程を説明する模式断面図である。
　以下、本発明の各実施形態について、図面を参照しながら説明する。なお、図面における種々部材の寸法は、便宜上、見やすいように調整されている。
　図１は、本発明の一実施形態に係る太陽電池１の構成を示す断面図である。太陽電池１は、半導体基板１１と、半導体基板１１の表面（受光側の主面）に積層される表面パッシベーション層１２と、表面パッシベーション層１２の表面に積層される反射防止層１３と、反射防止層１３の表面に積層される表面保護層１４と、半導体基板１１の裏面（受光面と反対側の面）に積層される裏面パッシベーション層１５と、裏面パッシベーション層１５を介して半導体基板１１の裏面側に、互いに相補的な平面形状に積層される第１半導体層１６及び第２半導体層１７と、第１半導体層１６の裏面側に積層される第１電極１８及び第２半導体層１７に積層される第２電極１９と、を備える。
　半導体基板１１は、単結晶シリコン又は多結晶シリコン等の結晶シリコン材料で形成することができる。また、ガリウムヒ素（ＧａＡｓ）等の他の半導体材料から形成されてもよい。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子及び正孔）を生成する光電変換基板として機能する。半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　表面パッシベーション層１２は、空乏層を形成して半導体基板１１の表面におけるキャリアの再結合を抑制する。表面パッシベーション層１２は、真性半導体シリコン（ｉ型のアモルファスシリコン）又は酸化シリコン（ＳｉＯ）から形成される。表面パッシベーション層１２は、半導体基板１１の端面を被覆することが好ましい。これにより、半導体基板１１の端面におけるキャリアの再結合の抑制できるので、太陽電池１の光電変換効率を向上できる。
　半導体基板１１の表面における表面パッシベーション層１２の厚みの下限としては０．５ｎｍが好ましく、１．０ｎｍがより好ましい。一方、表面パッシベーション層１２の厚みの上限としては５０ｎｍが好ましく、３０ｎｍがより好ましい。表面パッシベーション層１２の厚みを前記下限以上とすることにより、表面パッシベーション層１２のピンホールを防止して、キャリアの再結合を効果的に抑制できる。また、表面パッシベーション層１２の厚みを前記上限以下とすることにより、表面パッシベーション層１２の内部抵抗を低減して太陽電池１の光電変換効率を向上できる。
　反射防止層１３は、裏面側に隣接する表面パッシベーション層１２との屈折率の違いを利用して、太陽電池１の反射を抑制する。反射防止層１３は、表面パッシベーション層１２と同様に、半導体基板１１の端面を被覆してもよい。これにより、反射防止層１３を表面パッシベーション層１２に続けて成膜できる。半導体基板１１の表面側における反射防止層１３は、窒化シリコン（ＳｉＮ）から形成される。反射防止層１３の厚みとしては、例えば５０ｎｍ以上５００ｎｍ以下とすることができる。
　表面保護層１４は炭窒化シリコン（ＳｉＣＮ）から形成され、太陽電池１の表面を保護する。特に、表面保護層１４は、親水性を有するため、太陽電池１の裏面側の構成要素を形成する際に、レジスト材料等の異物が付着することを抑制できる。表面保護層１４は、屈折率が裏面側に隣接する反射防止層１３と略等しく、反射防止層１３と一体となって反射防止膜としての機能を果たすことが好ましい。つまり、透明性に劣る炭窒化シリコンだけで反射防止膜を構成すると太陽電池１の光電変換効率が低下するため、反射防止膜の表層だけを炭窒化シリコンで形成することによって、太陽電池１の光電変換効率の低下を抑制できる。
　表面保護層１４は、表面パッシベーション層１２及び反射防止層１３と同様に、半導体基板１１の端面を被覆することが好ましい。これにより、特に太陽電池１の製造工程において、特にエッチング液等による浸食から、半導体基板１１、表面パッシベーション層１２及び反射防止層１３を保護できる。
　表面保護層１４における窒素（Ｎ）の含有率の下限としては、１０ａｔｏｍ％が好ましく、１５ａｔｏｍ％がより好ましい。一方、表面保護層１４における窒素の含有率の上限としては、４０ａｔｏｍ％が好ましく、３５ａｔｏｍ％がより好ましい。表面保護層１４における窒素の含有率を前記下限以上とすることによって、レジスト材料等の異物の付着を効果的に抑制できる。また、表面保護層１４における窒素の含有率を前記上限以下とすることによって表面保護層１４の耐食性の低下を抑制できる。
　表面保護層１４における炭素（Ｃ）の含有率の下限としては、１５ａｔｏｍ％が好ましく、２０ａｔｏｍ％がより好ましい。一方、表面保護層１４における炭素の含有率の上限としては、６０ａｔｏｍ％が好ましく、５０ａｔｏｍ％がより好ましい。表面保護層１４における炭素の含有率を前記下限以上とすることによって、表面保護層１４の耐食性の低下を抑制できる。また、表面保護層１４における炭素の含有率を前記上限以下とすることによって、表面保護層１４の透明性の低下を抑制できる。
　半導体基板１１の表面側における表面保護層１４の厚みの下限としては、０．５ｎｍが好ましく、１．０ｎｍがより好ましく、３．０ｎｍがさらに好ましい。一方、表面保護層１４の厚みの上限としては、３０ｎｍが好ましく、１５ｎｍがより好ましく、１０ｎｍがさらに好ましい。表面保護層１４の厚みを前記下限以上とすることによって、ピンホールのない表面保護層１４を形成することができる。また、表面保護層１４の厚みを前記上限以下とすることによって、表面保護層１４における光の吸収を抑制して太陽電池１の光電変換効率を向上できる。
　裏面パッシベーション層１５は、空乏層を形成してキャリアの再結合を抑制する。裏面パッシベーション層１５は、真性半導体シリコンによって形成することができる。裏面パッシベーション層１５は、第１半導体層１６と第２半導体層１７との隙間から第１半導体層１６の外縁部の裏面側に延出する。これにより、裏面パッシベーション層１５は、第１半導体層１６と第２半導体層１７と短絡を防止する。また、裏面パッシベーション層１５は、半導体基板１１の端面において、表面保護層１４をさらに被覆してもよい。裏面パッシベーション層１５の厚みは、表面パッシベーション層１２の厚みと同様とすることができる。
　第１半導体層１６及び第２半導体層１７は、互いに異なる導電型を有する。第１半導体層１６及び第２半導体層１７は、互いに異なるキャリアを多く生成することにより、半導体基板１１において生成されたキャリアを引き寄せる電界を形成する。
　具体的には、第１半導体層１６はｐ型半導体から形成され、第２半導体層１７はｎ型半導体から形成され得る。第１半導体層１６及び第２半導体層１７は、例えば所望の導電型を付与するドーパントを含有するアモルファスシリコン材料で形成することができる。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられ、ｎ型ドーパントとしては、例えば上述したリン（Ｐ）が挙げられる。
　第１半導体層１６及び第２半導体層１７は、互いに相補的に積層されるが、例として、それぞれ同じ方向に延びる帯状に形成され、交互に配置される帯状部分を有する構成とされ得る。また、帯状部分を互いに反対側の端部で接続した櫛型の平面形状を有してもよい。第１半導体層１６と第２半導体層１７とは、裏面パッシベーション層１５の延出部を介して互いに重なり合ってもよい。
　第１半導体層１６及び第２半導体層１７の厚みの下限としては、０．５ｎｍが好ましく、１．０ｎｍがより好ましい。一方、第１半導体層１６及び第２半導体層１７の厚みの上限としては、５０ｎｍが好ましく、３０ｎｍがより好ましい。第１半導体層１６及び第２半導体層１７の厚みを前記下限以上とすることによって、半導体基板１１で生成されたキャリアを適切に回収することができる。また、第１半導体層１６及び第２半導体層１７の厚みを前記上限以下とすることによって、第１半導体層１６及び第２半導体層１７の内部抵抗を低減して太陽電池１の光電変換効率を向上できる。
　第１電極１８及び第２電極１９は、第１半導体層１６及び第２半導体層１７から電荷を取り出すために設けられる。第１電極１８及び第２電極１９も、第１半導体層１６及び第２半導体層１７と同様に帯状又は櫛型に成形されていてもよい。第１電極１８及び第２電極１９は、例えば銀ペースト等の、導電性粒子とバインダーとを含む導電性ペーストから形成することができる。また、第１電極１８及び第２電極１９は、金属のメッキ層によって形成されてもよい。さらに、第１電極１８及び第２電極１９は、接合性を担保するＩＴＯ等の接合層と、導電性を担保する金属又は導電性ペーストからなる主導電層とを有する多層構造を有してもよい。
　以上のように、太陽電池１は、受光側の最表面に炭窒化シリコンからなる表面保護層１４を有することによって表面性状が維持されるので、光電変換効率が高い。
　太陽電池１は、図２に示す太陽電池製造方法によって製造することができる。図２の太陽電池製造方法は、本発明に係る太陽電池製造方法の一つの実施形態である。
　本実施形態に係る太陽電池製造方法は、表面パッシベーション層積層工程（ステップＳ０１）と、反射防止層積層工程（ステップＳ０２）と、表面保護層積層工程（ステップＳ０３）と、第１裏面パッシベーション層積層工程（ステップＳ０４）と、第１半導体層積層工程（ステップＳ０５）と、リフトオフ層積層工程（ステップＳ０６）と、エッチングマスク形成工程（ステップＳ０７）と、エッチング工程（ステップＳ０８）と、エッチングマスク剥離工程（ステップＳ０９）と、第２裏面パッシベーション層積層工程（ステップＳ１０）と、第２半導体層積層工程（ステップＳ１１）と、リフトオフ工程（ステップＳ１２）と、電極積層工程（ステップＳ１３）と、を備える。
　ステップＳ０１の表面パッシベーション層積層工程では、半導体基板１１の表面に、表面パッシベーション層１２を積層する。表面パッシベーション層１２は、例えばプラズマＣＶＤや熱酸化等の周知の成膜技術によって積層することができる。半導体基板１１をその裏面に密接する支持体の上に載置した状態で表面パッシベーション層１２の成膜を行うと、表面パッシベーション層１２は、半導体基板１１の表面だけでなく半導体基板１１の端面にも積層され、半導体基板１１の裏面の外縁部にも回り込むよう積層され得る。
　ステップＳ０２の反射防止層積層工程では、表面パッシベーション層１２の表面に反射防止層１３を積層する。反射防止層１３も、例えばプラズマＣＶＤ等の周知の成膜技術によって積層することができる。表面パッシベーション層積層工程に続けて同じ成膜装置で反射防止層１３を成膜すれば、表面パッシベーション層１２の全体を覆うよう、半導体基板１１の表面全体、端面全体及び裏面外縁部に反射防止層１３が積層され得る。
　ステップＳ０３の表面保護層積層工程では、反射防止層１３の表面、つまり半導体基板１１の一方の主面側の最表面に表面保護層１４を積層する。表面保護層１４も、例えばプラズマＣＶＤ等の周知の成膜技術によって積層することができ、表面パッシベーション層積層工程及び反射防止層積層工程と連続して同じ成膜装置で続けて行うことができる。これにより、表面保護層１４は、表面パッシベーション層１２及び反射防止層１３を介して、半導体基板１１の表面全体、端面全体及び裏面外縁部を被覆するよう積層され得る。
　表面保護層１４の原料を供給する成膜ガスは、例として、シラン（ＳｉＨ４）、メタン（ＣＨ４）及びアンモニア（ＮＨ３）の混合ガスを用いることができる。成膜ガスにおけるメタンの含有量としては、シランの体積の２．５倍以上５．０倍以下とすることができる。また、成膜ガスにおけるアンモニアの含有量としては、シランの体積の１．０倍以上２．０倍以下とすることができる。また、成膜ガスは、例えば少量の水素等を含んでもよい。成膜ガスに水素を含有させることで、表面保護層１４に光キャリア再結合抑制効果（パッシベーション機能）を付与できる。
　ステップＳ０４の第１裏面パッシベーション層積層工程では、半導体基板１１の裏面全体に裏面パッシベーション層１５を積層する。裏面パッシベーション層１５は、表面パッシベーション層１２と同様に、例えばプラズマＣＶＤ等の成膜技術によって積層することができる。このため、表面パッシベーション層１２は、半導体基板１１の端面全体及び裏面外縁部を被覆する表面保護層１４をさらに被覆するよう積層され得る（図３参照、なお、図３は、製造時の状態を想定し、受光面側を下にして図示する）。
　ステップＳ０５の第１半導体層積層工程では、裏面パッシベーション層１５の裏面全面に第１半導体層１６を積層する。第１半導体層１６は、裏面パッシベーション層１５と同様に、例えばプラズマＣＶＤ等の成膜技術によって積層することができる。このため、第１半導体層１６は、半導体基板１１の端面及び裏面外縁部を被覆する裏面パッシベーション層１５をさらに被覆するよう積層され得る。
　ステップＳ０６のリフトオフ層積層工程では、第１半導体層１６の層の裏面側全面にリフトオフ層Ｌを積層する。リフトオフ層Ｌは、例えば酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等の材料又はそれらの複数を含む材料によって形成することができる。リフトオフ層Ｌは、例えばＣＶＤ等の成膜技術によって積層することができる。
　ステップＳ０７のエッチングマスク形成工程では、リフトオフ層Ｌの裏面に、第１半導体層１６を残すべき領域を選択的に覆うエッチングマスクＭを形成する（図４参照）。エッチングマスクＭは、例えばエポキシ系樹脂組成物等によって形成することができる。例えばスクリーン印刷によって形成することができ、必要に応じて硬化のための加熱等を行ってもよい。また、エッチングマスクＭは、フォトリソグラフィによっても形成し得る。
　ステップＳ０８のエッチング工程では、エッチングマスクＭをマスクとするエッチングにより、エッチングマスクＭから露出する領域の裏面パッシベーション層１５、第１半導体層１６及びリフトオフ層Ｌを除去する。このとき、エッチングマスクＭが積層されてい　ない端面及び受光面側の裏面パッシベーション層１５及び第１半導体層１６も除去されるが、表面保護層１４は、エッチング耐性を有するため、浸食されない（図５参照）。
　エッチング液としては、例えばフッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液等の酸性溶液を用いることができる。また、エッチング工程において、表面保護層１４は親水性を有するため、エッチングにより除去される各層を形成する疎水性の材料の粒子等が付着しにくい。このため、最終的に得られる太陽電池１の受光面側に異物が残留することを抑制し、太陽電池１の光電変換効率の低下を抑制できる。
　ステップＳ０９のエッチングマスク剥離工程では、エッチングマスクＭを溶解するマスク剥離液によりエッチングマスクＭを除去する。マスク剥離液としては、例えばアセトン等の有機溶媒を用いることができる。表面保護層１４は、エッチングマスクＭを形成する材料の付着も抑制し、ここでも太陽電池１の光電変換効率の低下を抑制する。
　ステップＳ１０の第２裏面パッシベーション層積層工程では、半導体基板１１、裏面パッシベーション層１５、第１半導体層１６及びリフトオフ層Ｌの積層体の裏面全体に裏面パッシベーション層１５を積層する。第２裏面パッシベーション層積層工程における裏面パッシベーション層１５の積層も、第１裏面パッシベーション層積層工程と同様に例えばプラズマＣＶＤ等の成膜技術によって積層することができる。このため、半導体基板１１の端面を被覆する表面保護層１４を裏面パッシベーション層１５で再度被覆し得る。
　ステップＳ１１の第２半導体層積層工程では、半導体基板１１の裏面側全面に、つまり第２裏面パッシベーション層積層工程で積層された裏面パッシベーション層１５の裏面に、第２半導体層１７を積層する。第２半導体層１７は、例えばプラズマＣＶＤ等の成膜技術によって積層することができる。このため、半導体基板１１の端面を被覆する表面保護層１４を第２半導体層１７で再度被覆し得る。これにより、他の物体との接触により比較的傷つきやすい太陽電池１の外縁部をさらに保護することができる。また、半導体基板１１の端面を表面保護層１４によって完全に被覆できていない場合には、次のリフトオフ工程において表面パッシベーション層１２及び反射防止層１３を保護できる。なお、太陽電池１では、半導体基板１１の端面を表面パッシベーション層１２、反射防止層１３及び表面保護層１４で被覆しているため、さらに第２半導体層１７で被覆しても、半導体基板１１の端面における短絡等の問題は生じさせない。
　ステップＳ１２のリフトオフ工程では、リフトオフ層Ｌ並びに裏面パッシベーション層１５及び第２半導体層１７のリフトオフ層Ｌ積層されている領域を除去する。リフトオフ層Ｌを溶解する溶解液としては、例えばフッ酸等の酸性溶液を用いることができる。ここでも、表面保護層１４は、リフトオフ層Ｌ、裏面パッシベーション層１５及び第２半導体層１７を形成する材料が太陽電池１の受光面側に付着することを抑制し、得られる太陽電池１の光電変換効率の低下を抑制する。
　ステップＳ１３の電極積層工程では、第１半導体層１６の裏面に第１電極１８を、第２半導体層１７の裏面に第２電極１９をそれぞれ積層する。第１電極１８及び第２電極１９は、導電性ペーストの印刷及び焼成によって形成することができる。導電性ペーストの印刷方法としては、例えばスクリーン印刷を利用することができる。
　以上のように、本実施形態に係る太陽電池製造方法では、半導体基板１１の表面側に最表面の表面保護層１４を含む層構造を形成してから、表面保護層１４を形成した半導体基板１１の裏面側に第１半導体層１６及び第２半導体層１７を相補的な平面形状に積層することを含む集電構造の形成を行うことによって、集電構造形成時に表面保護層１４によって表面側の層構造を保護することができると共に、表面側に異物が付着しにくいので、高い光電変換効率を有する太陽電池１を製造できる。さらに、本実施形態に係る太陽電池製造方法は、特にリフトオフ工程のように異物を発生させやすい工程において表面保護層１４が異物の付着を抑制することにより、外観性に優れた太陽電池１を製造することができる。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更及び変形が可能である。
　例として、本発明に係る太陽電池において、反射防止層、パッシベーション層等は省略又は他の構成と置換することができる。また、本発明に係る太陽電池において、表面保護層は、半導体基板の表面側のみを被覆してもよい。例えば大判の半導体基板に各層を積層してからダイシングにより複数の太陽電池セルに分割する場合には、半導体基板の端面が露出する構成となり得る。
　また、本発明に係る太陽電池製造方法は、リフトオフ工程を含まず、エッチングによって第２半導体層をパターニングするものであってもよい。この場合、半導体基板の端面において覆う表面保護層が露出する構成とされ得る。
　１　太陽電池
　１１　半導体基板
　１２　表面パッシベーション層
　１３　反射防止層
　１４　表面保護層
　１５　裏面パッシベーション層
　１６　第１半導体層
　１７　第２半導体層
　１８　第１電極
　１９　第２電極
　Ｌ　リフトオフ層
　Ｍ　エッチングマスク

Claims (6)

  1. 　半導体基板と、
    　前記半導体基板の表面側の最表面に積層される炭窒化シリコンからなる表面保護層と、
    　前記半導体基板の裏面側に相補的に積層され、互いに異なる導電性を有する第１半導体層及び第２半導体層と、
    を備える、太陽電池。
  2. 　前記表面保護層の裏面側に隣接して積層され、窒化シリコンからなる反射防止層をさらに備える、請求項１に記載の太陽電池。
  3. 　前記反射防止層の裏面側に隣接して積層され、真性半導体シリコン又は酸化シリコンからなる表面パッシベーション層をさらに備える、請求項２に記載の太陽電池。
  4. 　前記表面保護層は、前記半導体基板の端面を被覆する、請求項１から３のいずれかに記載の太陽電池。
  5. 　前記半導体基板の裏面側に積層され、真性半導体シリコン又は酸化シリコンからなる裏面パッシベーション層をさらに備え、
    　前記裏面パッシベーション層は、前記半導体基板の端面において前記表面保護層をさらに被覆する、請求項４に記載の太陽電池。
  6. 　半導体基板の一方の主面側の最表面に炭窒化シリコンからなる表面保護層を積層する工程と、
    　前記表面保護層を積層した前記半導体基板の裏面側に、互いに異なる導電性を有する第１半導体層及び第２半導体層を相補的な平面形状に積層する工程と、
    を備える、太陽電池製造方法。
PCT/JP2023/012134 2022-03-29 2023-03-27 太陽電池及び太陽電池製造方法 WO2023190303A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-054599 2022-03-29
JP2022054599 2022-03-29

Publications (1)

Publication Number Publication Date
WO2023190303A1 true WO2023190303A1 (ja) 2023-10-05

Family

ID=88201700

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/012134 WO2023190303A1 (ja) 2022-03-29 2023-03-27 太陽電池及び太陽電池製造方法

Country Status (1)

Country Link
WO (1) WO2023190303A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130298984A1 (en) * 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer
JP2016039246A (ja) * 2014-08-07 2016-03-22 シャープ株式会社 光電変換素子
KR20160122467A (ko) * 2015-04-14 2016-10-24 엘지전자 주식회사 태양 전지의 제조 방법
JP2017135385A (ja) * 2016-01-27 2017-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池
WO2018021546A1 (ja) * 2016-07-28 2018-02-01 京セラ株式会社 太陽電池素子および太陽電池素子の製造方法
US20190288130A1 (en) * 2016-04-11 2019-09-19 Meyer Burger (Germany) Ag Method for producing a solar cell, solar cell produced by this method and substrate carrier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130298984A1 (en) * 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer
JP2016039246A (ja) * 2014-08-07 2016-03-22 シャープ株式会社 光電変換素子
KR20160122467A (ko) * 2015-04-14 2016-10-24 엘지전자 주식회사 태양 전지의 제조 방법
JP2017135385A (ja) * 2016-01-27 2017-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池
US20190288130A1 (en) * 2016-04-11 2019-09-19 Meyer Burger (Germany) Ag Method for producing a solar cell, solar cell produced by this method and substrate carrier
WO2018021546A1 (ja) * 2016-07-28 2018-02-01 京セラ株式会社 太陽電池素子および太陽電池素子の製造方法

Similar Documents

Publication Publication Date Title
US20180233621A1 (en) Solar cell and method for manufacturing the same
JP5383792B2 (ja) 太陽電池
US10680122B2 (en) Solar cell and method for manufacturing the same
CN111668317B (zh) 一种光伏组件、太阳能电池及其制备方法
JP2012243797A (ja) 太陽電池の製造方法
JP2016006869A (ja) 太陽電池素子および太陽電池モジュール
KR20110037984A (ko) 태양 전지 및 그 제조 방법
TWI424582B (zh) 太陽能電池的製造方法
JP7356445B2 (ja) 太陽電池の製造方法、太陽電池、および太陽電池モジュール
KR20120032238A (ko) 양면 수광형 태양전지 모듈
CN116741850A (zh) 一种太阳能电池及光伏组件
JP6042679B2 (ja) 光電変換素子および光電変換素子の製造方法
WO2023190303A1 (ja) 太陽電池及び太陽電池製造方法
JP2014072209A (ja) 光電変換素子および光電変換素子の製造方法
US20230067444A1 (en) Solar cell
JP5645734B2 (ja) 太陽電池素子
CN111566825A (zh) 太阳能电池的制造方法
WO2012090650A1 (ja) 太陽電池
CN114365294B (zh) 太阳能电池和太阳能电池的制造方法
WO2017163506A1 (ja) 太陽電池セル
JP7202456B2 (ja) 太陽電池および太陽電池の製造方法
US20140020741A1 (en) Solar cell and method for producing solar cell
JP7053851B2 (ja) 光電変換素子および光電変換素子の製造方法
US20230074032A1 (en) Solar cell and method for manufacturing solar cell
WO2019053957A1 (ja) 太陽電池、太陽電池の製造方法、および太陽電池モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23780313

Country of ref document: EP

Kind code of ref document: A1