WO2019053957A1 - 太陽電池、太陽電池の製造方法、および太陽電池モジュール - Google Patents

太陽電池、太陽電池の製造方法、および太陽電池モジュール Download PDF

Info

Publication number
WO2019053957A1
WO2019053957A1 PCT/JP2018/020586 JP2018020586W WO2019053957A1 WO 2019053957 A1 WO2019053957 A1 WO 2019053957A1 JP 2018020586 W JP2018020586 W JP 2018020586W WO 2019053957 A1 WO2019053957 A1 WO 2019053957A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
type semiconductor
layer
solar cell
type
Prior art date
Application number
PCT/JP2018/020586
Other languages
English (en)
French (fr)
Inventor
訓太 吉河
恒 宇津
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to EP18855885.2A priority Critical patent/EP3664153A4/en
Priority to CN201880059014.7A priority patent/CN111095573A/zh
Priority to JP2019541644A priority patent/JPWO2019053957A1/ja
Publication of WO2019053957A1 publication Critical patent/WO2019053957A1/ja
Priority to US16/808,150 priority patent/US11621358B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Definitions

  • the present invention relates to a back electrode type (back contact type) solar cell, a method of manufacturing the solar cell, and a solar cell module including the solar cell.
  • Patent Document 1 discloses a back electrode type solar cell.
  • the solar cell described in Patent Document 1 includes a first conductive type (n-type) semiconductor layer and a first electrode layer sequentially stacked on a part of the back surface side of the semiconductor substrate, and another part of the back surface side of the semiconductor substrate. And a second conductive (p-type) semiconductor layer and a second electrode layer, which are sequentially stacked.
  • the first conductivity type (n type) is interposed via the first conductivity type (n type) semiconductor layer.
  • a leak current may occur to the first electrode layer formed on the n-type semiconductor layer, and the photoelectric conversion efficiency may be reduced.
  • the first electrode layer is separated from the second conductive (p-type) semiconductor layer.
  • the second electrode layer formed on the second conductivity type (p type) semiconductor layer is also in the overlapping region of the first conductivity type (n type) semiconductor layer and the second conductivity type (p type) semiconductor layer. If formed, a leakage current from the first conductivity type (n-type) semiconductor layer to the second electrode layer via the second conductivity type (p-type) semiconductor layer is generated, and the photoelectric conversion efficiency is lowered.
  • the second electrode layer formed on the second conductivity type (p type) semiconductor layer is shorter than the second conductivity type (p type) semiconductor layer. Thereby, the leak current from the first conductivity type (n-type) semiconductor layer to the second electrode layer via the second conductivity type (p-type) semiconductor layer is reduced, and a decrease in photoelectric conversion efficiency is suppressed.
  • the stacking relationship between the p-type semiconductor layer and the n-type semiconductor layer may be reversed. That is, a part of the second conductivity type (n-type) semiconductor layer may overlap on a part of the adjacent first conductivity type (p-type) semiconductor layer.
  • the second conductivity type (n type) in order to reduce the leakage current, in the overlapping region of the first conductivity type (p type) semiconductor layer and the second conductivity type (n type) semiconductor layer, the second conductivity type (n type) The second electrode layer formed on the semiconductor layer is shorter than the second conductive (n-type) semiconductor layer. That is, in the overlapping region of the first conductive type (p type) semiconductor layer and the second conductive type (n type) semiconductor layer, the second conductive type (n type) semiconductor layer is not covered with the second electrode layer. There is a part.
  • the n-type semiconductor layer has low alkali resistance as compared with the electrode layer (transparent electrode layer and / or metal electrode layer) and the p-type semiconductor layer. Therefore, when an alkaline component intrudes into the module after modularization, the exposed portion of the second conductivity type (n-type) semiconductor layer is melted by the alkali component, and the residue of the second conductivity type (n-type) semiconductor layer melted is It will contain hydrogen and silane. Hydrogen and silane attack or reduce the first conductivity type (p-type) semiconductor layer, the first electrode layer, and the second electrode layer. This degrades the performance of the solar cell. For example, when the semiconductor layer is eroded or reduced, the carrier lifetime is reduced and the photoelectric conversion efficiency is reduced.
  • the electrode layer in particular, the transparent electrode layer
  • the optical characteristics reflection characteristics, absorption characteristics
  • the conductivity is decreased (resistance value is increased)
  • photoelectric Conversion efficiency is reduced.
  • An object of this invention is to provide the solar cell which suppresses the performance fall resulting from an alkaline component, the manufacturing method of a solar cell, and a solar cell module.
  • the solar cell according to the present invention includes a semiconductor substrate, a p-type semiconductor layer sequentially stacked on a part of the back surface side of the semiconductor substrate, a corresponding first electrode layer, and another part of the back surface side of the semiconductor substrate.
  • a back electrode type solar cell comprising an n-type semiconductor layer and a second electrode layer corresponding to the n-type semiconductor layer sequentially stacked, wherein a part of the n-type semiconductor layer is formed on a part of the adjacent p-type semiconductor layer Directly or indirectly, the first electrode layer is separated from the n-type semiconductor layer to cover the p-type semiconductor layer, and the second electrode layer is an n-type semiconductor layer overlapping the p-type semiconductor layer Cover all of the overlap.
  • a method of manufacturing a solar cell according to the present invention includes a semiconductor substrate, a p-type semiconductor layer sequentially stacked on a part of the back surface side of the semiconductor substrate, a corresponding first electrode layer, and another surface side of the semiconductor substrate.
  • a method of manufacturing a back electrode type solar cell comprising an n-type semiconductor layer and a second electrode layer corresponding to the n-type semiconductor layer sequentially stacked in part, the p-type semiconductor layer being formed on a part of the back side of the semiconductor substrate.
  • a solar cell module according to the present invention comprises the above-described solar cell.
  • the solar cell which suppresses the performance fall resulting from an alkaline component the manufacturing method of a solar cell, and a solar cell module can be provided.
  • FIG. 3 is a cross-sectional view of the solar cell of FIG. 2 taken along line III-III. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 2nd semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the electrode layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the removal process in the manufacturing method of the solar cell which concerns on this embodiment.
  • FIG. 7 is a partial cross-sectional view (corresponding to a cross-sectional view taken along line III-III in FIG. 2) of the solar cell of the conventional example. It is a figure for demonstrating the problem of the solar cell of a prior art example. It is a figure for demonstrating the problem of the solar cell of a prior art example.
  • FIG. 6 is a partial cross-sectional view (corresponding to a cross-sectional view along the line III-III in FIG. 2) in a solar cell according to a modification of the present embodiment.
  • FIG. 6 is a partial cross-sectional view (corresponding to a cross-sectional view along the line III-III in FIG. 2) in a solar cell according to a modification of the present embodiment.
  • FIG. 1 is a side view showing an example of a solar cell module according to the present embodiment. As shown in FIG. 1, the solar cell module 100 includes a plurality of solar cells 1 arranged in a two-dimensional manner.
  • the solar cells 1 are connected in series and / or in parallel by the wiring member 2.
  • the wiring member 2 is connected to a bus bar portion (described later) in the electrode layer of the solar battery cell 1.
  • the wiring member 2 is, for example, a known interconnector such as a tab.
  • the solar battery cell 1 and the wiring member 2 are sandwiched by the light receiving surface protection member 3 and the back surface protection member 4.
  • a liquid or solid sealing material 5 is filled between the light receiving surface protection member 3 and the back surface protection member 4, whereby the solar battery cell 1 and the wiring member 2 are sealed.
  • the light receiving surface protection member 3 is, for example, a glass substrate
  • the back surface protection member 4 is a glass substrate or a metal plate.
  • the sealing material 5 is, for example, a transparent resin.
  • the solar battery cell (hereinafter referred to as a solar battery) 1 will be described in detail.
  • FIG. 2 is a view of the solar cell according to the present embodiment as viewed from the back side.
  • the solar cell 1 shown in FIG. 2 is a back electrode type solar cell.
  • the solar cell 1 includes an n-type (second conductivity type) semiconductor substrate 11 having two main surfaces, and a p-type (first conductivity type) region 7 and an n-type (second conductivity type) in the main surface of the semiconductor substrate 11 And 8).
  • the p-type region 7 has a so-called comb shape, and has a plurality of finger portions 7 f corresponding to the comb teeth and a bus bar portion 7 b corresponding to the support portions of the comb teeth.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f intersects the first direction (X direction) from the bus bar portion 7b. It extends in the direction (Y direction).
  • the n-type region 8 has a so-called comb shape, and includes a plurality of finger portions 8 f corresponding to the comb teeth and a bus bar portion 8 b corresponding to the support portions of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing the one side portion of the semiconductor substrate 11, and the finger portion 8f is formed in the second direction (Y) from the bus bar portion 8b.
  • the finger portions 7 f and the finger portions 8 f are alternately provided in the first direction (X direction).
  • the p-type region 7 and the n-type region 8 may be formed in a stripe shape.
  • the p-type region 7 and the n-type region 8 are separated via the boundary region R.
  • the boundary region R includes an overlapping region R1 in which a p-type semiconductor layer and an n-type semiconductor layer to be described later overlap and a separation region R2 between the first electrode layer 27 and the second electrode layer 37.
  • FIG. 3 is a sectional view taken along line III-III in the solar cell of FIG.
  • the solar cell 1 includes a passivation layer 13 laminated on the light receiving surface side which is one of the main surfaces of the semiconductor substrate 11 on the light receiving side.
  • the solar cell 1 is a passivation layer 23 sequentially stacked on a part (mainly the p-type region 7) of the back surface which is the other main surface opposite to the light receiving surface of the main surface of the semiconductor substrate 11.
  • a p-type (first conductivity type) semiconductor layer 25 and a first electrode layer 27 are examples of the solar cell 1 and the solar cell 1 a passivation layer 23 sequentially stacked on a part (mainly the p-type region 7) of the back surface which is the other main surface opposite to the light receiving surface of the main surface of the semiconductor substrate 11.
  • the solar cell 1 includes a passivation layer 33, an n-type (second conductivity type) semiconductor layer 35, and a passivation layer 33 sequentially stacked on another part (mainly the n-type region 8) of the back surface side of the semiconductor substrate 11.
  • a two-electrode layer 37 is provided.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant. Examples of n-type dopants include phosphorus (P).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side to generate photocarriers (electrons and holes). By using crystalline silicon as the material of the semiconductor substrate 11, relatively high output (stable output regardless of illuminance) can be obtained even when the dark current is relatively small and the intensity of incident light is low.
  • the passivation layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the passivation layer 23 is formed in the p-type region 7 and the boundary region R on the back surface side of the semiconductor substrate 11.
  • Passivation layer 33 is formed on n-type region 8 and a part of boundary region R on the back surface side of semiconductor substrate 11.
  • the passivation layers 13, 23, 33 are formed of, for example, an intrinsic (i-type) amorphous silicon material. Passivation layers 13, 23, 33 suppress the recombination of carriers generated in semiconductor substrate 11, and enhance the carrier collection efficiency.
  • an antireflection layer formed of a material such as SiO, SiN, or SiON may be provided on the passivation layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the p-type semiconductor layer 25 is formed on the passivation layer 23, that is, in the p-type region 7 and the boundary region R on the back surface side of the semiconductor substrate 11.
  • the p-type semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the p-type semiconductor layer 25 is, for example, a p-type semiconductor layer in which an amorphous silicon material is doped with a p-type dopant. Examples of the p-type dopant include boron (B).
  • the n-type semiconductor layer 35 is formed on the passivation layer 33, that is, in the n-type region 8 and the boundary region R on the back surface side of the semiconductor substrate 11.
  • the n-type semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the n-type semiconductor layer 35 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, the above-described phosphorus (P)).
  • the n-type semiconductor layer 35 and a part of the passivation layer 33 directly overlap on the adjacent p-type semiconductor layer 25 and a part of the passivation layer 23.
  • the first electrode layer 27 is formed on the p-type semiconductor layer 25, more specifically, in the p-type region 7 on the back surface side of the semiconductor substrate 11.
  • the second electrode layer 37 is formed on the n-type semiconductor layer 35, more specifically, in a part of the n-type region 8 and the boundary region R on the back surface side of the semiconductor substrate 11.
  • the first electrode layer 27 and the second electrode layer 37 may be composed of a transparent electrode layer and a metal electrode layer, or may be composed only of a metal electrode layer.
  • the transparent electrode layer is formed of a transparent conductive material. As a transparent conductive material, ITO (Indium Tin Oxide: complex oxide of indium oxide and tin oxide) etc. are mentioned.
  • the metal electrode layer is formed of a conductive paste material containing metal powder such as silver.
  • the first electrode layer 27 is separated from the n-type semiconductor layer 35 and the passivation layer 33 to cover the p-type semiconductor layer 25.
  • the second electrode layer 37 covers the p-type semiconductor layer 25. That is, the second electrode layer 37 covers the entire overlapping portion R1 of the n-type semiconductor layer 35 overlapping the p-type semiconductor layer 25. In the present embodiment, the second electrode layer 37 extends toward the first electrode layer 27 side beyond the side end of the overlapping portion R1 of the n-type semiconductor layer 35. In other words, the separation region R2 between the first electrode layer 27 and the second electrode layer 37 does not overlap the overlapping region R1 between the p-type semiconductor layer 25 and the n-type semiconductor layer 35.
  • FIGS. 4A to 4D are views showing a first semiconductor layer forming step, a second semiconductor layer forming step, an electrode layer forming step, and a removing step, respectively, in the method of manufacturing a solar cell according to the present embodiment.
  • the passivation layer 23 and the p-type semiconductor layer 25 are formed in a part of the back surface side of the semiconductor substrate 11, specifically in the p-type region 7 and the boundary region R (first semiconductor Layer formation process).
  • the passivation layer 23 and the p-type semiconductor layer 25 are formed by the etching method. May be formed.
  • an etching solution for the precursor of the p-type semiconductor layer for example, an acidic solution such as hydrofluoric acid may be mentioned.
  • the passivation layer 23 and the p-type semiconductor layer 25 may be formed using a mask.
  • the precursor 33X of the passivation layer and the n-type semiconductor are formed on the other part of the back surface side of the semiconductor substrate 11, specifically on the n-type region 8 and part of the boundary region R.
  • the layer precursor 35X is formed (second semiconductor layer forming step).
  • the passivation layer precursor is made such that a part of the passivation layer precursor 33X and a part of the n-type semiconductor layer precursor 35X directly overlap on a part of the adjacent passivation layer 23 and the p-type semiconductor layer 25.
  • the body 33X and the precursor 35X of the n-type semiconductor layer are formed.
  • the passivation layer is formed using the etching method (first etching process)
  • the precursor 33X and the precursor 35X of the n-type semiconductor layer may be formed.
  • an etching solution for the precursor of the n-type semiconductor layer for example, an alkaline solution such as potassium hydroxide may be mentioned.
  • an alkaline solution such as potassium hydroxide may be mentioned.
  • the precursor 33X of the passivation layer and the precursor 35X of the n-type semiconductor layer are formed You may
  • the first electrode layer 27 is formed on the p-type semiconductor layer 25, and the second electrode layer 37 is formed on the precursor 35X of the n-type semiconductor layer (electrode layer forming step) .
  • the first electrode layer 27 is formed so as to cover the p-type semiconductor layer 25 by separating the first electrode layer 27 from the precursor 33X of the passivation layer and the precursor 35X of the n-type semiconductor layer.
  • the second electrode layer 37 is formed so that the second electrode layer 37 covers a portion R12 of the overlapping portion R11 of the precursor 35X of the n-type semiconductor layer overlapping the p-type semiconductor layer 25.
  • the first electrode layer 27 and the second electrode layer 37 may be formed using an etching method.
  • the first electrode layer 27 and the second electrode layer 37 may be formed using a mask.
  • the lamination of the transparent electrode layer in the first electrode layer 27 and the second electrode layer 37 may use a sputtering method.
  • the metal electrode layers in the first electrode layer 27 and the second electrode layer 37 may be stacked using a printing method or a vapor deposition method.
  • the second electrode layer 37 covers the entire overlapping portion R1 of the passivation layer 33 and the n-type semiconductor layer 35. For example, even if the overlapping portion R11 of the overlapping portion R11 of the precursor 33X of the passivation layer and the precursor 35X of the n-type semiconductor layer is removed by the etching method (second etching process) using the second electrode layer 37 as a mask Good. In the etching shown in FIG.
  • FIG. 5A is a partial cross-sectional view (corresponding to the cross-sectional view along the line III-III in FIG. 2) of the solar cell of the conventional example.
  • the solar cell 1X of the conventional example shown to FIG. 5A is a solar cell manufactured without performing the removal process in the manufacturing method of the solar cell 1 of this embodiment mentioned above. Therefore, as described above, the solar cell 1X is formed on the n-type semiconductor layer 35X in the overlapping region R1 of the p-type semiconductor layer 25 and the passivation layer 23, and the n-type semiconductor layer 35X and the passivation layer 33X.
  • the two-electrode layer 37 is shorter than the n-type semiconductor layer 35X and the passivation layer 33X. That is, in the overlapping region R1, there is an exposed portion in which the n-type semiconductor layer 35X and the passivation layer 33X are not covered by the second electrode layer 37. In other words, the separation region R2 between the first electrode layer 27 and the second electrode layer 37 overlaps the overlapping region R1 between the p-type semiconductor layer 25 and the passivation layer 23, and the n-type semiconductor layer 35X and the passivation layer 33X. .
  • the solar cell 1X of the modification as well, like the solar cell 1 of the present embodiment, a part of the n-type semiconductor layer 35X and the passivation layer 33X is one of the p-type semiconductor layer 25 and the passivation layer 23 adjacent to each other. Overlapping the department. As a result, there is no region in which the semiconductor layer is not formed even in consideration of the manufacturing error, and a decrease in photoelectric conversion efficiency is suppressed.
  • the leakage current from the n-type semiconductor layer 35X overlapped on a part of the p-type semiconductor layer 25 to the first electrode layer 27 formed on the p-type semiconductor layer 25 via the p-type semiconductor layer 25 is As a result, the photoelectric conversion efficiency may be reduced.
  • the first electrode layer 27 is separated from the n-type semiconductor layer 35X and the passivation layer 33X. Thereby, the leak current from the n-type semiconductor layer 35X to the first electrode layer 27 via the p-type semiconductor layer 25 is reduced, and the decrease in photoelectric conversion efficiency is suppressed.
  • the second electrode layer 37 formed on the n-type semiconductor layer 35X is also formed in the overlapping region R1 of the p-type semiconductor layer 25 and the passivation layer 23, and the n-type semiconductor layer 35X and the passivation layer 33X, A leakage current is generated from the p-type semiconductor layer 25 to the second electrode layer 37 via the n-type semiconductor layer 35X, and the photoelectric conversion efficiency is reduced.
  • the second electrode layer 37 formed on the n-type semiconductor layer 35X is shorter than the n-type semiconductor layer 35X and the passivation layer 33X.
  • the n-type semiconductor layer has low alkali resistance as compared with the electrode layer and the p-type semiconductor layer. Therefore, when the alkaline component intrudes into the module after modularization, as shown in FIG. 5B, the exposed portions of the n-type semiconductor layer 35X and the passivation layer 33X are melted by the alkaline component and the melted n-type semiconductor layer 35X and the passivation layer
  • the 33X residue 35Z will contain hydrogen and silane. Hydrogen and silane contained in the residue 35Z of the n-type semiconductor layer 35X and the passivation layer 33X are, as shown in FIG. 5C, a portion 25Z of the p-type semiconductor layer 25 and the passivation layer 23 and a portion 27Z of the first electrode layer 27.
  • the performance of the solar cell 1X is reduced.
  • the p-type semiconductor layer 25 and the portion 25Z of the passivation layer 23 are eroded or reduced, the carrier lifetime decreases and the photoelectric conversion efficiency decreases.
  • a portion 27Z of the first electrode layer 27 and a portion 37Z (especially the transparent electrode layer) of the second electrode layer 37 are eroded or reduced, the optical characteristics (reflection characteristics, absorption characteristics) deteriorate.
  • the conductivity decreases (resistance increases), and the photoelectric conversion efficiency decreases.
  • the leak current preventing function and the diffusion preventing function of the dopant doped in the conductive semiconductor layer or the like are deteriorated.
  • the second electrode layer 37 is the entire overlapping portion R1 of the n-type semiconductor layer 35 and the passivation layer 33 overlapping the p-type semiconductor layer 25 and the passivation layer 23. Because it is covered, the overlapping portion R1 of the n-type semiconductor layer 35 and the passivation layer 33 is protected from the alkali component by the second electrode layer 37 (improved chemical resistance). As a result, even if an alkaline component intrudes into the module after modularization, the n-type semiconductor layer 35 and the passivation layer 33 are not separated by the alkaline component.
  • the coverage of the second electrode layer 37 in all the overlapping regions R1 is substantially the same as the coverage of the second electrode layer 37 in the p-type region 7 and the n-type region 8, and intentional in all the overlapping regions R1.
  • the second electrode layer 37 is not formed so as to provide an air gap such as an aperture.
  • the second electrode layer 37 extends beyond the side end of the overlapping portion R1 of the n-type semiconductor layer 35 and the passivation layer 33 toward the first electrode layer 27 side. As it exists, the overlapping portion R1 of the n-type semiconductor layer 35 and the passivation layer 33 is more protected from the alkali component by the second electrode layer 37 (improved chemical resistance).
  • the first electrode layer 27 is formed of the precursor 35X of the n-type semiconductor layer and the precursor 33X of the passivation layer. Since the precursor 35X of the n-type semiconductor layer, the precursor 33X of the passivation layer, and the first electrode layer 27 are formed to be separated, in the region R14 (FIG. 4) near the first electrode layer 27, the second semiconductor The removal process of the n-type semiconductor layer 35 and the passivation layer 33 is performed twice in combination of the layer forming step and the electrode layer forming step and the removing step.
  • the etching process of the n-type semiconductor layer 35 and the passivation layer 33 is performed twice (see FIGS. 4B and 4D).
  • the residue (undissolved) of the n-type semiconductor layer 35 and the passivation layer 33 is reduced, and as a result, the n-type semiconductor layer 35, the passivation layer 33 and the first electrode layer
  • the leakage current from the n-type semiconductor layer 35 to the first electrode layer 27 due to the residue of the n-type semiconductor layer 35 and the passivation layer 33 remaining undissolved between them is reduced. Thereby, the decrease in photoelectric conversion efficiency is suppressed, and the output current is improved.
  • the solar cell 1 is exemplified in which the passivation layer 33 and a part of the n-type semiconductor layer 35 directly overlap on the adjacent passivation layer 23 and a part of the p-type semiconductor layer 25.
  • the passivation layer 33 and a part of the n-type semiconductor layer 35 indirectly overlap the adjacent passivation layer 23 and a part of the p-type semiconductor layer 25 through an insulating layer. It is also good.
  • FIG. 6A is a partial cross-sectional view (corresponding to a cross-sectional view along the line III-III in FIG. 2) of a solar cell according to a modification of the present embodiment.
  • the solar cell 1A according to the modification shown in FIG. 6A has the passivation layer 23, the p-type semiconductor layer 25 and the passivation layer in the overlapping portion R1 of the passivation layer 23 and the p-type semiconductor layer 25 with the passivation layer 33 and the n-type semiconductor layer 35.
  • the solar cell 1 is different from the solar cell 1 of FIG.
  • the insulating layer 40 extends toward the first electrode layer 27 beyond the side end of the overlapping portion R1 of the n-type semiconductor layer 35.
  • FIGS. 7A to 7D are diagrams showing a first semiconductor layer forming step, a second semiconductor layer forming step, an electrode layer forming step, and a removing step, respectively, in the method of manufacturing a solar cell according to the present modification.
  • the passivation layer 23, the p-type semiconductor layer 25, and the precursor of the insulating layer are formed on a part of the back surface side of the semiconductor substrate 11, specifically to the p-type region 7 and the boundary region R. 40X is formed (first semiconductor layer forming step).
  • the first electrode layer 27 is formed on the p-type semiconductor layer 25, and the second electrode layer 37 is formed on the precursor 35X of the n-type semiconductor layer 35 (electrode layer forming step ).
  • the first electrode layer 27 is formed so as to cover the p-type semiconductor layer 25 by separating the first electrode layer 27 from the precursor 33X of the passivation layer and the precursor 35X of the n-type semiconductor layer.
  • the second electrode layer 37 is formed so that the second electrode layer 37 covers a portion R12 of the overlapping portion R11 of the precursor 35X of the n-type semiconductor layer overlapping the p-type semiconductor layer 25.
  • the other portion R13 of the overlapping portion R11 of the precursor 33X of the passivation layer not covered by the second electrode layer 37 and the precursor 35X of the n-type semiconductor layer is removed, and the passivation layer 33 is removed. And forming the n-type semiconductor layer 35 (removal step).
  • the second electrode layer 37 covers the entire overlapping portion R1 of the passivation layer 33 and the n-type semiconductor layer 35.
  • the manufacturing method of the solar cell 1A and the solar cell 1A of this modification can also obtain the same advantages as the manufacturing method of the solar cell 1 and the solar cell 1 of the present embodiment described above.
  • p-type semiconductor layer 25 and passivation layer 23 and n in overlapping portion R1 of p-type semiconductor layer 25 and passivation layer 23 with n-type semiconductor layer 35 and passivation layer 33 Since the insulating layer 40 is provided between the semiconductor layer 35 and the passivation layer 33, the leak current from the p-type semiconductor layer 25 to the second electrode layer 37 via the n-type semiconductor layer 35 is reduced. Thereby, the decrease in photoelectric conversion efficiency is suppressed, and the decrease in output current is suppressed.
  • the insulating layer 40 extends toward the first electrode layer 27 beyond the side end of the overlapping portion R1 of the n-type semiconductor layer 35 and the passivation layer 33. Therefore, the p-type semiconductor layer 25 and the passivation layer 23 in the vicinity of the overlapping portion R1 of the n-type semiconductor layer 35 and the passivation layer 33 are protected by the insulating layer 40.
  • the insulating layer 40 And the p-type semiconductor layer 25 and the passivation layer 23 are not eroded or reduced. Therefore, the decrease in carrier lifetime due to the alkali component is reduced.
  • the first electrode layer 27 may be adjacent to the insulating layer 40.
  • the first electrode layer 27 extends, recombination of carriers (electrons and holes) is reduced, and a decrease in photoelectric conversion efficiency is suppressed.
  • this invention can be variously deformed without being limited to above-described this embodiment.
  • the heterojunction solar cell 1 is illustrated as shown in FIG. 3 in the present embodiment, the feature of the present invention is not limited to the heterojunction solar cell, and various features such as a homojunction solar cell etc. Is applicable to solar cells.
  • an n-type semiconductor substrate is illustrated as the semiconductor substrate 11, but the semiconductor substrate 11 is a p-type semiconductor substrate in which a crystalline silicon material is doped with p-type dopants (for example, boron (B) described above). It may be
  • the solar cell which has a crystalline silicon substrate was illustrated in this embodiment, it is not limited to this.
  • the solar cell may have a gallium arsenide (GaAs) substrate.
  • GaAs gallium arsenide

Abstract

アルカリ成分に起因する性能低下を抑制する太陽電池を提供する。太陽電池１は、半導体基板１１と、半導体基板１１の裏面側の一部に順に積層されたｐ型半導体層２５およびそれに対応する第１電極層２７と、半導体基板１１の裏面側の他の一部に順に積層されたｎ型半導体層３５およびそれに対応する第２電極層３７とを備える裏面電極型の太陽電池であって、ｎ型半導体層３５の一部は、隣接するｐ型半導体層２５の一部の上に直接に重なっており、第１電極層２７は、ｎ型半導体層３５から乖離して、ｐ型半導体層２５を被覆し、第２電極層３７は、ｐ型半導体層２５に重なるｎ型半導体層３５の重畳部分Ｒ１の全てを被覆する。

Description

太陽電池、太陽電池の製造方法、および太陽電池モジュール
　本発明は、裏面電極型（バックコンタクト型）の太陽電池、および、その太陽電池の製造方法、並びにその太陽電池を備えた太陽電池モジュールに関する。
　半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。
　特許文献１に記載の太陽電池は、半導体基板の裏面側の一部に順に積層された第１導電型（ｎ型）半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２導電型（ｐ型）半導体層および第２電極層とを備える。
　ここで、半導体基板の裏面側において半導体層が形成されない領域が存在すると、この領域においてキャリア（電子および正孔）の再結合が生じ、光電変換効率が低下してしまう。この点に関し、特許文献１に記載の太陽電池では、第２導電型（ｐ型）半導体層の一部が、隣接する第１導電型（ｎ型）半導体層の一部の上に重なっている。これにより、製造誤差を考慮しても半導体層が形成されない領域が存在することがなく、光電変換効率の低下が抑制される。
　また、第１導電型（ｎ型）半導体層の一部上に重なった第２導電型（ｐ型）半導体層から、第１導電型（ｎ型）半導体層を介して、第１導電型（ｎ型）半導体層上に形成された第１電極層へのリーク電流が生じ、光電変換効率が低下することがある。この点に関し、特許文献１に記載の太陽電池では、第１電極層は第２導電型（ｐ型）半導体層から乖離している。これにより、第２導電型（ｐ型）半導体層から第１導電型（ｎ型）半導体層を介して第１電極層へのリーク電流が低減され、光電変換効率の低下が抑制される。
　また、第２導電型（ｐ型）半導体層上に形成される第２電極層が、第１導電型（ｎ型）半導体層と第２導電型（ｐ型）半導体層との重畳領域にも形成されると、第１導電型（ｎ型）半導体層から第２導電型（ｐ型）半導体層を介して第２電極層へのリーク電流が生じ、光電変換効率が低下してしまう。この点に関し、特許文献１に記載の太陽電池では、第２導電型（ｐ型）半導体層上に形成された第２電極層は、第２導電型（ｐ型）半導体層よりも短い。これにより、第１導電型（ｎ型）半導体層から第２導電型（ｐ型）半導体層を介して第２電極層へのリーク電流が低減され、光電変換効率の低下が抑制される。
特開２０１３－１３１５８６号公報
　特許文献１に記載の太陽電池において、ｐ型半導体層とｎ型半導体層との積層関係が反対になることがある。すなわち、第２導電型（ｎ型）半導体層の一部が、隣接する第１導電型（ｐ型）半導体層の一部の上に重なることがある。
　この場合、上述したように、リーク電流の低減のために、第１導電型（ｐ型）半導体層と第２導電型（ｎ型）半導体層との重畳領域において、第２導電型（ｎ型）半導体層上に形成された第２電極層は、第２導電型（ｎ型）半導体層よりも短い。すなわち、第１導電型（ｐ型）半導体層と第２導電型（ｎ型）半導体層との重畳領域において、第２導電型（ｎ型）半導体層が第２電極層で覆われていない露出部分が存在する。
　ｎ型半導体層は、電極層（透明電極層および／または金属電極層）およびｐ型半導体層と比較して、アルカリ耐性が低い。そのため、モジュール化後、モジュール内にアルカリ成分が侵入すると、第２導電型（ｎ型）半導体層の露出部分がアルカリ成分によって溶け、溶けた第２導電型（ｎ型）半導体層の残渣は、水素およびシランを含むこととなる。
　水素およびシランは、第１導電型（ｐ型）半導体層、第１電極層および第２電極層を侵食したり、還元させたりする。これにより、太陽電池の性能が低下する。例えば、半導体層が侵食されたり、還元されたりすると、キャリアのライフタイムが低下し、光電変換効率が低下する。また、電極層（特に、透明電極層）が侵食されたり、還元されたりすると、光学特性（反射特性、吸収特性）が低下したり、導電性が低下（抵抗値が増加）したりし、光電変換効率が低下する。
　本発明は、アルカリ成分に起因する性能低下を抑制する太陽電池、および、太陽電池の製造方法、並びに太陽電池モジュールを提供することを目的とする。
　本発明に係る太陽電池は、半導体基板と、半導体基板の裏面側の一部に順に積層されたｐ型半導体層およびそれに対応する第１電極層と、半導体基板の裏面側の他の一部に順に積層されたｎ型半導体層およびそれに対応する第２電極層とを備える裏面電極型の太陽電池であって、ｎ型半導体層の一部は、隣接するｐ型半導体層の一部の上に、直接または間接的に重なっており、第１電極層は、ｎ型半導体層から乖離して、ｐ型半導体層を被覆し、第２電極層は、ｐ型半導体層に重なるｎ型半導体層の重畳部分の全てを被覆する。
　本発明に係る太陽電池の製造方法は、半導体基板と、半導体基板の裏面側の一部に順に積層されたｐ型半導体層およびそれに対応する第１電極層と、半導体基板の裏面側の他の一部に順に積層されたｎ型半導体層およびそれに対応する第２電極層とを備える裏面電極型の太陽電池の製造方法であって、半導体基板の裏面側の一部に、ｐ型半導体層を形成する第１半導体層形成工程と、半導体基板の裏面側の他の一部に、ｎ型半導体層の前駆体を形成する第２半導体層形成工程であって、ｎ型半導体層の前駆体の一部が、隣接するｐ型半導体層の一部の上に、直接または間接的に重なるように、ｎ型半導体層の前駆体を形成する第２半導体層形成工程と、ｐ型半導体層上に第１電極層を形成し、ｎ型半導体層の前駆体上に第２電極層を形成する電極層形成工程であって、第１電極層が、ｎ型半導体層の前駆体から乖離して、ｐ型半導体層を被覆するように、第１電極層を形成し、第２電極層が、ｐ型半導体層に重なるｎ型半導体層の前駆体の重畳部分の一部を被覆するように、第２電極層を形成する電極層形成工程と、第２電極層で被覆されていないｎ型半導体層の前駆体の重畳部分の他部を除去し、第２電極層がｎ型半導体層の重畳部分の全てを被覆するように、ｎ型半導体層を形成する除去工程とを含む。
　本発明に係る太陽電池モジュールは、上記した太陽電池を備える。
　本発明によれば、アルカリ成分に起因する性能低下を抑制する太陽電池、および、太陽電池の製造方法、並びに太陽電池モジュールを提供することができる。
本実施形態に係る太陽電池モジュールの一例を示す側面図である。 本実施形態に係る太陽電池を裏面側からみた図である。 図２の太陽電池におけるＩＩＩ－ＩＩＩ線断面図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における除去工程を示す図である。 従来例の太陽電池における一部断面図（図２のＩＩＩ－ＩＩＩ線断面図相当）である。 従来例の太陽電池の問題点を説明するための図である。 従来例の太陽電池の問題点を説明するための図である。 本実施形態の変形例に係る太陽電池における一部断面図（図２のＩＩＩ－ＩＩＩ線断面図相当）である。 本実施形態の変形例に係る太陽電池における一部断面図（図２のＩＩＩ－ＩＩＩ線断面図相当）である。 本実施形態の変形例に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態の変形例に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。 本実施形態の変形例に係る太陽電池の製造方法における電極層形成工程を示す図である。 本実施形態の変形例に係る太陽電池の製造方法における除去工程を示す図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池モジュール）
　図１は、本実施形態に係る太陽電池モジュールの一例を示す側面図である。図１に示すように、太陽電池モジュール１００は、二次元状に配列された複数の太陽電池セル１を備える。
　太陽電池セル１は、配線部材２によって直列および／または並列に接続される。具体的には、配線部材２は、太陽電池セル１の電極層におけるバスバー部（後述）に接続される。配線部材２は、例えば、タブ等の公知のインターコネクタである。
　太陽電池セル１および配線部材２は、受光面保護部材３と裏面保護部材４とによって挟み込まれている。受光面保護部材３と裏面保護部材４との間には、液体状または固体状の封止材５が充填されており、これにより、太陽電池セル１および配線部材２は封止される。受光面保護部材３は、例えばガラス基板であり、裏面保護部材４はガラス基板または金属板である。封止材５は、例えば透明樹脂である。
　以下、太陽電池セル（以下、太陽電池という。）１について詳細に説明する。
（太陽電池）
　図２は、本実施形態に係る太陽電池を裏面側からみた図である。図２に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備えるｎ型（第２導電型）半導体基板１１を備え、半導体基板１１の主面においてｐ型（第１導電型）領域７とｎ型（第２導電型）領域８とを有する。
　ｐ型領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向（Ｘ方向）に交差する第２方向（Ｙ方向）に延在する。
　同様に、ｎ型領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第１方向（Ｘ方向）に交互に設けられている。
　なお、ｐ型領域７およびｎ型領域８は、ストライプ状に形成されてもよい。
　ｐ型領域７とｎ型領域８とは、境界領域Ｒを介して分離されている。境界領域Ｒは、後述するｐ型半導体層とｎ型半導体層とが重なり合う重畳領域Ｒ１と、第１電極層２７と第２電極層３７との乖離領域Ｒ２とを含む。
　図３は、図２の太陽電池におけるＩＩＩ－ＩＩＩ線断面図である。図３に示すように、太陽電池１は、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に積層されたパッシベーション層１３を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側の一部（主に、ｐ型領域７）に順に積層されたパッシベーション層２３、ｐ型（第１導電型）半導体層２５、および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（主に、ｎ型領域８）に順に積層されたパッシベーション層３３、ｎ型（第２導電型）半導体層３５、および第２電極層３７を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。
　半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　パッシベーション層１３は、半導体基板１１の受光面側に形成されている。パッシベーション層２３は、半導体基板１１の裏面側のｐ型領域７および境界領域Ｒに形成されている。パッシベーション層３３は、半導体基板１１の裏面側のｎ型領域８および境界領域Ｒの一部に形成されている。パッシベーション層１３，２３，３３は、例えば真性（ｉ型）アモルファスシリコン材料で形成される。
　パッシベーション層１３，２３，３３は、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　半導体基板１１の受光面側のパッシベーション層１３上には、例えばＳｉＯ、ＳｉＮ、またはＳｉＯＮ等の材料で形成される反射防止層が設けられていてもよい。
　ｐ型半導体層２５は、パッシベーション層２３上に、すなわち半導体基板１１の裏面側のｐ型領域７および境界領域Ｒに形成されている。ｐ型半導体層２５は、例えばアモルファスシリコン材料で形成される。ｐ型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。
　ｎ型半導体層３５は、パッシベーション層３３上に、すなわち半導体基板１１の裏面側のｎ型領域８および境界領域Ｒの一部に形成されている。ｎ型半導体層３５は、例えばアモルファスシリコン材料で形成される。ｎ型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。
　このように、ｎ型半導体層３５およびパッシベーション層３３の一部は、境界領域Ｒにおける重畳領域Ｒ１において、隣接するｐ型半導体層２５およびパッシベーション層２３の一部の上に直接に重なっている。
　第１電極層２７は、ｐ型半導体層２５上に、より詳細には半導体基板１１の裏面側のｐ型領域７に形成されている。第２電極層３７は、ｎ型半導体層３５上に、より詳細には半導体基板１１の裏面側のｎ型領域８および境界領域Ｒの一部に形成されている。
　第１電極層２７および第２電極層３７は、透明電極層と金属電極層とから構成されていてもよいし、金属電極層のみから構成されていてもよい。透明電極層は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）等が挙げられる。金属電極層は、銀等の金属粉末を含有する導電性ペースト材料で形成される。
　このように、第１電極層２７は、ｎ型半導体層３５およびパッシベーション層３３から乖離して、ｐ型半導体層２５を被覆している。
　第２電極層３７は、ｐ型半導体層２５を被覆している。すなわち、第２電極層３７は、ｐ型半導体層２５に重なるｎ型半導体層３５の重畳部分Ｒ１の全てを被覆している。
　本実施形態では、第２電極層３７は、ｎ型半導体層３５の重畳部分Ｒ１の側端を越えて、第１電極層２７側に向かって延在している。換言すれば、第１電極層２７と第２電極層３７との乖離領域Ｒ２は、ｐ型半導体層２５とｎ型半導体層３５との重畳領域Ｒ１に重なっていない。
　次に、図４Ａ～図４Ｄを参照して、本実施形態の太陽電池１の製造方法について、特に裏面側の各層の形成方法について説明する。図４Ａ～図４Ｄは、それぞれ、本実施形態に係る太陽電池の製造方法における第１半導体層形成工程、第２半導体層形成工程、電極層形成工程、および除去工程を示す図である。
　まず、図４Ａに示すように、半導体基板１１の裏面側の一部に、具体的にはｐ型領域７および境界領域Ｒに、パッシベーション層２３およびｐ型半導体層２５を形成する（第１半導体層形成工程）。
　例えば、ＣＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション層の前駆体およびｐ型半導体層の前駆体を積層した後、エッチング法を用いて、パッシベーション層２３およびｐ型半導体層２５を形成してもよい。なお、ｐ型半導体層の前駆体に対するエッチング溶液としては、例えば、フッ酸のような酸性溶液が挙げられる。
　または、ＣＶＤ法を用いて、半導体基板１１の裏面側にパッシベーション層およびｐ型半導体層を積層する際に、マスクを用いて、パッシベーション層２３およびｐ型半導体層２５を形成してもよい。
　次に、図４Ｂに示すように、半導体基板１１の裏面側の他の一部に、具体的にはｎ型領域８および境界領域Ｒの一部に、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘを形成する（第２半導体層形成工程）。
　このとき、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘの一部が、隣接するパッシベーション層２３およびｐ型半導体層２５の一部の上に直接に重なるように、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘを形成する。
　例えば、ＣＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション層の前駆体およびｎ型半導体層の前駆体を積層した後、エッチング法（第１エッチング処理）を用いて、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘを形成してもよい。なお、ｎ型半導体層の前駆体に対するエッチング溶液としては、例えば、水酸化カリウムのようなアルカリ性溶液が挙げられる。
　または、ＣＶＤ法を用いて、半導体基板１１の裏面側にパッシベーション層およびｎ型半導体層を積層する際に、マスクを用いて、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘを形成してもよい。
　次に、図４Ｃに示すように、ｐ型半導体層２５上に第１電極層２７を形成し、ｎ型半導体層の前駆体３５Ｘ上に第２電極層３７を形成する（電極層形成工程）。
　このとき、第１電極層２７が、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘから乖離して、ｐ型半導体層２５を被覆するように、第１電極層２７を形成する。また、第２電極層３７が、ｐ型半導体層２５に重なるｎ型半導体層の前駆体３５Ｘの重畳部分Ｒ１１の一部Ｒ１２を被覆するように、第２電極層３７を形成する。
　例えば、半導体基板１１の裏面側の全てに電極層を積層した後に、エッチング法を用いて、第１電極層２７および第２電極層３７を形成してもよい。
　または、半導体基板１１の裏面側に電極層を積層する際に、マスクを用いて、第１電極層２７および第２電極層３７を形成してもよい。
　第１電極層２７および第２電極層３７における透明電極層の積層は、スパッタリング法を用いてもよい。また、第１電極層２７および第２電極層３７における金属電極層の積層は、印刷法または蒸着法を用いてもよい。
　次に、図４Ｄに示すように、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘの重畳部分Ｒ１１において第２電極層３７で被覆されていない他部Ｒ１３を除去し、パッシベーション層３３およびｎ型半導体層３５を形成する（除去工程）。
　これにより、第２電極層３７は、パッシベーション層３３およびｎ型半導体層３５の重畳部分Ｒ１の全てを被覆する。
　例えば、第２電極層３７をマスクとして用いたエッチング法（第２エッチング処理）により、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘの重畳部分Ｒ１１の他部Ｒ１３を除去してもよい。なお、図４Ｄに示すエッチングでは、他部Ｒ１３の厚み方向だけでなく、この厚み方向に対する交差方向（すなわち幅方向）への溶解、いわゆるアンダーエッチングが生じている例を挙げて説明しているが、これに限定されるものではない。
　または、レーザ法を用いて、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘの重畳部分Ｒ１１の他部Ｒ１３を除去してもよい。
　ここで、図５Ａを参照して、従来例の太陽電池（上述した特許文献１に記載の太陽電池に相当）を説明する。図５Ａは、従来例の太陽電池の一部断面図（図２のＩＩＩ－ＩＩＩ線断面図相当）である。図５Ａに示す従来例の太陽電池１Ｘは、上述した本実施形態の太陽電池１の製造方法における除去工程が行われずに製造された太陽電池である。
　そのため、太陽電池１Ｘは、上述したように、ｐ型半導体層２５およびパッシベーション層２３と、ｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘとの重畳領域Ｒ１において、ｎ型半導体層３５Ｘ上に形成された第２電極層３７は、ｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘよりも短い。すなわち、重畳領域Ｒ１において、ｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘが第２電極層３７で覆われていない露出部分が存在する。
　換言すれば、第１電極層２７と第２電極層３７との乖離領域Ｒ２は、ｐ型半導体層２５およびパッシベーション層２３とｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘとの重畳領域Ｒ１に重なっている。
　上述したように、半導体基板１１の裏面側において半導体層が形成されない領域が存在すると、この領域においてキャリア（電子および正孔）の再結合が生じ、光電変換効率が低下してしまう。
　この点に関し、変形例の太陽電池１Ｘでも、本実施形態の太陽電池１と同様に、ｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘの一部が、隣接するｐ型半導体層２５およびパッシベーション層２３の一部の上に重なっている。これにより、製造誤差を考慮しても半導体層が形成されない領域が存在することがなく、光電変換効率の低下が抑制される。
　また、ｐ型半導体層２５の一部上に重なったｎ型半導体層３５Ｘから、ｐ型半導体層２５を介して、ｐ型半導体層２５上に形成された第１電極層２７へのリーク電流が生じ、光電変換効率が低下することがある。
　この点に関し、変形例の太陽電池１Ｘでも、本実施形態の太陽電池１と同様に、第１電極層２７はｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘから乖離している。これにより、ｎ型半導体層３５Ｘからｐ型半導体層２５を介して第１電極層２７へのリーク電流が低減され、光電変換効率の低下が抑制される。
　また、ｎ型半導体層３５Ｘ上に形成される第２電極層３７が、ｐ型半導体層２５およびパッシベーション層２３とｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘとの重畳領域Ｒ１にも形成されると、ｐ型半導体層２５からｎ型半導体層３５Ｘを介して第２電極層３７へのリーク電流が生じ、光電変換効率が低下してしまう。
　この点に関し、比較例の太陽電池１Ｘでは、ｎ型半導体層３５Ｘ上に形成された第２電極層３７は、ｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘよりも短い。すなわち、ｐ型半導体層２５およびパッシベーション層２３とｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘとの重畳領域Ｒ１において、ｎ型半導体層３５Ｘが第２電極層３７で覆われていない露出部分が存在する。これにより、ｐ型半導体層２５からｎ型半導体層３５Ｘを介して第２電極層３７へのリーク電流が低減され、光電変換効率の低下が抑制される。
　ここで、ｎ型半導体層は、電極層およびｐ型半導体層と比較して、アルカリ耐性が低い。そのため、モジュール化後、モジュール内にアルカリ成分が侵入すると、図５Ｂに示すように、ｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘの露出部分がアルカリ成分によって溶け、溶けたｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘの残渣３５Ｚは、水素およびシランを含むこととなる。
　ｎ型半導体層３５Ｘおよびパッシベーション層３３Ｘの残渣３５Ｚに含まれる水素およびシランは、図５Ｃに示すように、ｐ型半導体層２５およびパッシベーション層２３の一部２５Ｚ、第１電極層２７の一部２７Ｚおよび第２電極層３７の一部３７Ｚを侵食したり、還元させたりする。これにより、太陽電池１Ｘの性能が低下する。例えば、ｐ型半導体層２５およびパッシベーション層２３の一部２５Ｚが侵食されたり、還元されたりすると、キャリアのライフタイムが低下し、光電変換効率が低下する。また、第１電極層２７の一部２７Ｚおよび第２電極層３７の一部３７Ｚ（特に、透明電極層）が侵食されたり、還元されたりすると、光学特性（反射特性、吸収特性）が低下したり、導電性が低下（抵抗値が増加）したりし、光電変換効率が低下する。
　なお、後述する絶縁層が侵食されたり、還元されたりすると、リーク電流防止機能、および、導電型半導体層等にドーパントされたドープの拡散防止機能が低下する。
　これに対して、本実施形態の太陽電池１によれば、第２電極層３７は、ｐ型半導体層２５およびパッシベーション層２３に重なるｎ型半導体層３５およびパッシベーション層３３の重畳部分Ｒ１の全てを被覆するので、ｎ型半導体層３５およびパッシベーション層３３の重畳部分Ｒ１は、第２電極層３７でアルカリ成分から保護される（化学耐性の向上）。これにより、モジュール化後、モジュール内にアルカリ成分が侵入しても、アルカリ成分によってｎ型半導体層３５およびパッシベーション層３３が熔けることがない。その結果、アルカリ成分で溶けた残渣（水素およびシランを含む）が生じることがなく、ｐ型半導体層２５、パッシベーション層２３、第１電極層２７および第２電極層３７が浸食されたり、還元されたりすることがない。これにより、太陽電池１の性能低下が抑制され、太陽電池１の信頼性低下が抑制される。
　なお、重畳領域Ｒ１全てにおける第２電極層３７の被覆率は、ｐ型領域７およびｎ型領域８における第２電極層３７の被覆率と同程度であり、重畳領域Ｒ１全てにおいて、意図的な開孔等の空隙を設けるように、第２電極層３７は形成されていない。
　更に、本実施形態の太陽電池１によれば、第２電極層３７は、ｎ型半導体層３５およびパッシベーション層３３の重畳部分Ｒ１の側端を越えて、第１電極層２７側に向かって延在しているので、ｎ型半導体層３５およびパッシベーション層３３の重畳部分Ｒ１は、第２電極層３７でアルカリ成分からより保護される（化学耐性の向上）。
　また、本実施形態の太陽電池の製造方法によれば、第２半導体層形成工程および電極層形成工程において、第１電極層２７がｎ型半導体層の前駆体３５Ｘおよびパッシベーション層の前駆体３３Ｘから乖離するように、ｎ型半導体層の前駆体３５Ｘ、パッシベーション層の前駆体３３Ｘ、および第１電極層２７を形成するので、第１電極層２７の近傍領域Ｒ１４（図４）では、第２半導体層形成工程および電極層形成工程と除去工程とを合わせて、ｎ型半導体層３５およびパッシベーション層３３の除去処理が２回行われることとなる。
　具体的には、第１電極層２７の近傍領域Ｒ１４では、ｎ型半導体層３５およびパッシベーション層３３のエッチング処理が２回行われる（図４Ｂおよび図４Ｄ参照）。
　これにより、第１電極層２７の近傍領域Ｒ１４では、ｎ型半導体層３５およびパッシベーション層３３の残渣（溶け残り）が低減され、その結果、ｎ型半導体層３５およびパッシベーション層３３と第１電極層２７との間に溶け残ったｎ型半導体層３５およびパッシベーション層３３の残渣に起因する、ｎ型半導体層３５から第１電極層２７へのリーク電流が低減される。これにより、光電変換効率の低下が抑制され、出力電流が向上する。
（太陽電池の変形例）
　上述した実施形態では、パッシベーション層３３およびｎ型半導体層３５の一部が、隣接するパッシベーション層２３およびｐ型半導体層２５の一部の上に直接に重なっている太陽電池１を例示した。しかし、太陽電池１において、パッシベーション層３３およびｎ型半導体層３５の一部は、隣接するパッシベーション層２３およびｐ型半導体層２５の一部の上に、絶縁層を介して間接的に重なっていてもよい。
　図６Ａは、本実施形態の変形例に係る太陽電池の一部断面図（図２のＩＩＩ－ＩＩＩ線断面図相当）である。図６Ａに示す変形例の太陽電池１Ａは、パッシベーション層２３およびｐ型半導体層２５とパッシベーション層３３およびｎ型半導体層３５との重畳部分Ｒ１において、パッシベーション層２３およびｐ型半導体層２５とパッシベーション層３３およびｎ型半導体層３５との間に設けられた絶縁層４０を更に備える点で、図３の太陽電池１と異なる。
　本変形例では、絶縁層４０は、ｎ型半導体層３５の重畳部分Ｒ１の側端を越えて、第１電極層２７側に向かって延在している。
（製造方法）
　次に、図７Ａ～図７Ｄを参照して、本変形例の太陽電池１Ａの製造方法について、特に裏面側の各層の形成方法について説明する。図７Ａ～図７Ｄは、それぞれ、本変形例に係る太陽電池の製造方法における第１半導体層形成工程、第２半導体層形成工程、電極層形成工程、および除去工程を示す図である。
　まず、図７Ａに示すように、半導体基板１１の裏面側の一部に、具体的にはｐ型領域７および境界領域Ｒに、パッシベーション層２３、ｐ型半導体層２５、および絶縁層の前駆体４０Ｘを形成する（第１半導体層形成工程）。
　次に、図７Ｂに示すように、半導体基板１１の裏面側の他の一部に、具体的にはｎ型領域８および境界領域Ｒの一部に、パッシベーション層の前駆体３３Ｘ、ｎ型半導体層の前駆体３５Ｘを形成すると共に、境界領域Ｒの一部に絶縁層４０を形成する（第２半導体層形成工程）。
　このとき、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘの一部が、隣接するパッシベーション層２３およびｐ型半導体層２５の一部の上に、絶縁層４０を介して間接的に重なるように、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘを形成する。
　次に、図７Ｃに示すように、ｐ型半導体層２５上に第１電極層２７を形成し、ｎ型半導体層３５の前駆体３５Ｘ上に第２電極層３７を形成する（電極層形成工程）。
　このとき、第１電極層２７が、パッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘから乖離して、ｐ型半導体層２５を被覆するように、第１電極層２７を形成する。また、第２電極層３７が、ｐ型半導体層２５に重なるｎ型半導体層の前駆体３５Ｘの重畳部分Ｒ１１の一部Ｒ１２を被覆するように、第２電極層３７を形成する。
　次に、図７Ｄに示すように、第２電極層３７で被覆されていないパッシベーション層の前駆体３３Ｘおよびｎ型半導体層の前駆体３５Ｘの重畳部分Ｒ１１の他部Ｒ１３を除去し、パッシベーション層３３およびｎ型半導体層３５を形成する（除去工程）。
　これにより、第２電極層３７は、パッシベーション層３３およびｎ型半導体層３５の重畳部分Ｒ１の全てを被覆する。
　この変形例の太陽電池１Ａおよび太陽電池１Ａの製造方法でも、上述した本実施形態の太陽電池１および太陽電池１の製造方法と同様の利点を得ることができる。
　更に、この変形例の太陽電池１Ａによれば、ｐ型半導体層２５およびパッシベーション層２３とｎ型半導体層３５およびパッシベーション層３３との重畳部分Ｒ１において、ｐ型半導体層２５およびパッシベーション層２３とｎ型半導体層３５およびパッシベーション層３３との間に絶縁層４０が設けられているので、ｐ型半導体層２５からｎ型半導体層３５を介して第２電極層３７へのリーク電流が低減される。これにより、光電変換効率の低下が抑制され、出力電流の低下が抑制される。
　更に、この変形例の太陽電池１Ａによれば、絶縁層４０は、ｎ型半導体層３５およびパッシベーション層３３の重畳部分Ｒ１の側端を越えて、第１電極層２７側に向かって延在しているので、ｎ型半導体層３５およびパッシベーション層３３の重畳部分Ｒ１近傍のｐ型半導体層２５およびパッシベーション層２３は、絶縁層４０で保護される。これにより、例えばｎ型半導体層３５およびパッシベーション層３３の重畳部分Ｒ１の側端がアルカリ成分で溶け、水素およびシランを含むｎ型半導体層３５およびパッシベーション層３３の残渣が生じても、絶縁層４０で保護され、ｐ型半導体層２５およびパッシベーション層２３が浸食されたり、還元されたりしない。そのため、アルカリ成分に起因するキャリアのライフタイムの低下が低減される。
　なお、図６Ｂに示すように、第１電極層２７は、絶縁層４０と隣接していてもよい。このように、第１電極層２７が延びているほど、キャリア（電子および正孔）の再結合が低減され、光電変換効率の低下が抑制される。
　以上、本発明の実施形態について説明したが、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、図３に示すようにヘテロ接合型の太陽電池１を例示したが、本発明の特徴は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池に適用可能である。
　また、本実施形態では、半導体基板１１としてｎ型半導体基板を例示したが、半導体基板１１は、結晶シリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。
　また、本実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。
　１　太陽電池
　２　配線部材
　３　受光面保護部材
　４　裏面保護部材
　５　封止材
　７　ｐ型領域
　８　ｎ型領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　１１　半導体基板
　１３，２３，３３　パッシベーション層
　３３Ｘ　パッシベーション層の前駆体
　２５　ｐ型半導体層（第１導電型半導体層）
　２７　第１電極層
　３７　第２電極層
　３５　ｎ型半導体層（第２導電型半導体層）
　３５Ｘ　ｎ型半導体層（第２導電型半導体層）の前駆体
　４０　絶縁層
　１００　太陽電池モジュール
　Ｒ　境界領域
　Ｒ１　重畳領域
　Ｒ２　乖離領域

Claims (9)

  1. 　半導体基板と、前記半導体基板の裏面側の一部に順に積層されたｐ型半導体層およびそれに対応する第１電極層と、前記半導体基板の裏面側の他の一部に順に積層されたｎ型半導体層およびそれに対応する第２電極層とを備える裏面電極型の太陽電池であって、
    　前記ｎ型半導体層の一部は、隣接する前記ｐ型半導体層の一部の上に、直接または間接的に重なっており、
    　前記第１電極層は、前記ｎ型半導体層から乖離して、前記ｐ型半導体層を被覆し、
    　前記第２電極層は、前記ｐ型半導体層に重なる前記ｎ型半導体層の重畳部分の全てを被覆する、
    太陽電池。
  2. 　前記第２電極層は、前記ｎ型半導体層の前記重畳部分の側端を越えて、前記第１電極層側に向かって延在している、請求項１に記載の太陽電池。
  3. 　前記重畳部分において前記ｐ型半導体層と前記ｎ型半導体層との間に設けられた絶縁層を更に備える、請求項１または２に記載の太陽電池。
  4. 　前記絶縁層は、前記ｎ型半導体層の前記重畳部分の側端を越えて、前記第１電極層側に向かって延在している、請求項３に記載の太陽電池。
  5. 　前記第１電極層は、前記絶縁層と隣接している、請求項４に記載の太陽電池。
  6. 　半導体基板と、前記半導体基板の裏面側の一部に順に積層されたｐ型半導体層およびそれに対応する第１電極層と、前記半導体基板の裏面側の他の一部に順に積層されたｎ型半導体層およびそれに対応する第２電極層とを備える裏面電極型の太陽電池の製造方法であって、
    　前記半導体基板の裏面側の一部に、前記ｐ型半導体層を形成する第１半導体層形成工程と、
    　前記半導体基板の裏面側の他の一部に、前記ｎ型半導体層の前駆体を形成する第２半導体層形成工程であって、前記ｎ型半導体層の前駆体の一部が、隣接する前記ｐ型半導体層の一部の上に、直接または間接的に重なるように、前記ｎ型半導体層の前駆体を形成する前記第２半導体層形成工程と、
    　前記ｐ型半導体層上に第１電極層を形成し、前記ｎ型半導体層の前駆体上に第２電極層を形成する電極層形成工程であって、前記第１電極層が、前記ｎ型半導体層の前駆体から乖離して、前記ｐ型半導体層を被覆するように、前記第１電極層を形成し、前記第２電極層が、前記ｐ型半導体層に重なる前記ｎ型半導体層の前駆体の重畳部分の一部を被覆するように、前記第２電極層を形成する前記電極層形成工程と、
    　前記第２電極層で被覆されていない前記ｎ型半導体層の前駆体の重畳部分の他部を除去し、前記第２電極層が前記ｎ型半導体層の重畳部分の全てを被覆するように、前記ｎ型半導体層を形成する除去工程と、
    を含む、太陽電池の製造方法。
  7. 　前記第２半導体層形成工程では、エッチング法を用いて前記ｎ型半導体層の前駆体を形成し、
    　前記除去工程では、エッチング法を用いて前記ｎ型半導体層を形成する、
    請求項６に記載の太陽電池の製造方法。
  8. 　前記第１半導体層形成工程および前記第２半導体層形成工程の少なくとも一方において、前記ｐ型半導体層上に絶縁層を形成し、
    　前記第２半導体層形成工程において、前記ｎ型半導体層の前駆体の一部が、隣接する前記ｐ型半導体層の一部の上に、前記絶縁層を介して間接的に重なるように、前記ｎ型半導体層の前駆体を形成する、
    請求項６に記載の太陽電池の製造方法。
  9. 　請求項１～５のいずれか１項に記載の太陽電池を備える、太陽電池モジュール。
PCT/JP2018/020586 2017-09-13 2018-05-29 太陽電池、太陽電池の製造方法、および太陽電池モジュール WO2019053957A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18855885.2A EP3664153A4 (en) 2017-09-13 2018-05-29 SOLAR CELL, MANUFACTURING PROCESS FOR THE SOLAR CELL AND SOLAR CELL MODULE
CN201880059014.7A CN111095573A (zh) 2017-09-13 2018-05-29 太阳能电池、太阳能电池的制造方法以及太阳能电池模块
JP2019541644A JPWO2019053957A1 (ja) 2017-09-13 2018-05-29 太陽電池、太陽電池の製造方法、および太陽電池モジュール
US16/808,150 US11621358B2 (en) 2017-09-13 2020-03-03 Solar cell, solar cell production method, and solar cell module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-176193 2017-09-13
JP2017176193 2017-09-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/808,150 Continuation US11621358B2 (en) 2017-09-13 2020-03-03 Solar cell, solar cell production method, and solar cell module

Publications (1)

Publication Number Publication Date
WO2019053957A1 true WO2019053957A1 (ja) 2019-03-21

Family

ID=65723578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/020586 WO2019053957A1 (ja) 2017-09-13 2018-05-29 太陽電池、太陽電池の製造方法、および太陽電池モジュール

Country Status (6)

Country Link
US (1) US11621358B2 (ja)
EP (1) EP3664153A4 (ja)
JP (1) JPWO2019053957A1 (ja)
CN (1) CN111095573A (ja)
TW (1) TWI772432B (ja)
WO (1) WO2019053957A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200267A (ja) * 2008-02-21 2009-09-03 Sanyo Electric Co Ltd 太陽電池
US20110056545A1 (en) * 2009-09-07 2011-03-10 Kwangsun Ji Solar cell
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
JP2013131586A (ja) 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
JP2016164930A (ja) * 2015-03-06 2016-09-08 シャープ株式会社 光電変換素子およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2660873A4 (en) * 2010-12-29 2018-03-28 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing solar cell and solar cell
JP6104037B2 (ja) * 2013-05-02 2017-03-29 三菱電機株式会社 光起電力装置およびその製造方法、光起電力モジュール
TWI504006B (zh) * 2013-07-09 2015-10-11 Neo Solar Power Corp 具摻雜碳化矽層之結晶矽太陽能電池及其製造方法
JPWO2015040780A1 (ja) * 2013-09-19 2017-03-02 パナソニックＩｐマネジメント株式会社 太陽電池および太陽電池モジュール
WO2015122242A1 (ja) * 2014-02-13 2015-08-20 シャープ株式会社 裏面接合型の光電変換素子および太陽光発電システム
TW201537757A (zh) * 2014-03-26 2015-10-01 Stichting Energie 太陽電池以及製造太陽電池的方法
TWI596786B (zh) * 2015-12-03 2017-08-21 茂迪股份有限公司 背接觸太陽能電池及其製造方法
WO2017098790A1 (ja) * 2015-12-07 2017-06-15 株式会社カネカ 光電変換装置およびその製造方法
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200267A (ja) * 2008-02-21 2009-09-03 Sanyo Electric Co Ltd 太陽電池
US20110056545A1 (en) * 2009-09-07 2011-03-10 Kwangsun Ji Solar cell
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
JP2013131586A (ja) 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
JP2016164930A (ja) * 2015-03-06 2016-09-08 シャープ株式会社 光電変換素子およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3664153A4

Also Published As

Publication number Publication date
EP3664153A4 (en) 2020-09-23
TWI772432B (zh) 2022-08-01
TW201916387A (zh) 2019-04-16
EP3664153A1 (en) 2020-06-10
US20200203539A1 (en) 2020-06-25
JPWO2019053957A1 (ja) 2020-10-15
CN111095573A (zh) 2020-05-01
US11621358B2 (en) 2023-04-04

Similar Documents

Publication Publication Date Title
JP5906393B2 (ja) 太陽電池及び太陽電池の製造方法
JP5705968B2 (ja) 光電変換装置及びその製造方法
WO2010098445A1 (ja) 太陽電池
US9123861B2 (en) Solar battery, manufacturing method thereof, and solar battery module
JP2017139267A (ja) 太陽電池素子および太陽電池モジュール
US20200203540A1 (en) Solar cell and electronic device provided with said solar cell
JP2020167243A (ja) 太陽電池セル集合体、及び、太陽電池セルの製造方法
CN113782623A (zh) 叉指背接触薄膜太阳能电池、电池组件和光伏系统
KR20110045246A (ko) 태양 전지 셀 및 이를 구비한 태양 전지 모듈
US20190207052A1 (en) Method of manufacturing solar cell, and solar cell
JP6425195B2 (ja) 太陽電池
US20220140162A1 (en) Solar cell and method for manufacturing solar cell
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
US20230067444A1 (en) Solar cell
TWI772432B (zh) 太陽能電池、太陽能電池之製造方法、及太陽能電池模組
WO2012090650A1 (ja) 太陽電池
CN112567535B (zh) 光电转换元件和光电转换元件的制造方法
KR20170013053A (ko) 태양 전지 모듈
KR102139225B1 (ko) 인터커넥터 및 이를 구비한 태양전지 모듈
CN214753811U (zh) 衬底形成有凹槽的异质结电池和电池组件
CN216719959U (zh) 叉指背接触薄膜太阳能电池、电池组件和光伏系统
JP2017175032A (ja) 太陽電池セル、太陽電池モジュール、および太陽電池セルの製造方法
KR20150084326A (ko) 태양전지 모듈
JP6206843B2 (ja) 太陽電池
KR102233886B1 (ko) 태양전지 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18855885

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019541644

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018855885

Country of ref document: EP

Effective date: 20200303

NENP Non-entry into the national phase

Ref country code: DE