JP2014239132A

JP2014239132A - 電力供給制御装置

Info

Publication number: JP2014239132A
Application number: JP2013120499A
Authority: JP
Inventors: 佑樹杉沢; Yuki Sugisawa
Original assignee: Sumitomo Wiring Systems Ltd; AutoNetworks Technologies Ltd; Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Wiring Systems Ltd; AutoNetworks Technologies Ltd; Sumitomo Electric Industries Ltd
Priority date: 2013-06-07
Filing date: 2013-06-07
Publication date: 2014-12-18
Anticipated expiration: 2033-06-07
Also published as: WO2014196376A1; JP5904375B2

Abstract

【課題】簡素な構成で、半導体パワー素子の異常発熱による不具合を防止する。【解決手段】電源Ｂから負荷Ｌへ供給される電力を制御する電力供給制御装置１０であって、電源Ｂから負荷Ｌに至る経路に並列に配される複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃと、ＭＯＳＦＥＴ１２Ａ〜１２Ｃのオンオフを制御する制御部１４と、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常を検出する異常検出部１６と、を備え、制御部１４は、ＭＯＳＦＥＴ１２Ａ〜１２Ｃがオフ状態のときに異常検出部１６がＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常を検出すると、異常が生じていないＭＯＳＦＥＴ１２Ａ〜１２Ｃがオン状態となるように制御する。【選択図】図１

Description

本発明は、電力供給制御装置に関する。

従来、電源から負荷に至る経路上に半導体パワー素子を配し、この半導体パワー素子のオンオフを制御することで、電源から負荷に供給される電力を制御する電力供給制御装置が知られている。

ここで、半導体パワー素子が故障すると、この半導体パワー素子は、通常、高い抵抗を生じさせて通電可能な状態とされる。
そのため、たとえ、半導体パワー素子がオフ状態に制御されていたとしても、通電してしまい、その抵抗値の高さ故に、異常発熱が生じうる。半導体パワー素子が異常発熱すると、発煙、発火等の不具合が生じることが懸念される。

特許文献１は、半導体パワー素子としてのＭＯＳＦＥＴがベース上に傾斜して保持された回路基板に半田付けされて実装されている。ＭＯＳＦＥＴの異常発熱で半田が溶解すると、ＭＯＳＦＥＴが自重でストッパ部材の位置まで脱落し、ＭＯＳＦＥＴがオープンな状態となり、異常発熱による不具合が防止されるようになっている。

特開２００１−６０７５０号公報

ところで、上記特許文献１の構成では、半導体パワー素子の異常発熱による不具合を防止するために、回路基板を傾斜させる必要があるため、装置の構成が複雑になるという問題がある。

本発明は上記のような事情に基づいて完成されたものであって、簡素な構成で、半導体パワー素子の異常発熱による不具合を防止することが可能な電力供給制御装置を提供することを目的とする。

本発明は、電源から負荷へ供給される電力を制御する電力供給制御装置であって、前記電源から前記負荷に至る経路に並列に配される複数の半導体パワー素子と、前記半導体パワー素子のオンオフを制御する制御部と、前記半導体パワー素子の異常を検出する異常検出部と、を備え、前記制御部は、前記半導体パワー素子がオフ状態のときに前記異常検出部が前記半導体パワー素子の異常を検出すると、前記異常が生じていない前記半導体パワー素子がオン状態となるように制御する。

本構成によれば、半導体パワー素子がオフ状態のときに異常検出部が半導体パワー素子の異常を検出すると、異常が生じていない半導体パワー素子がオン状態となるように制御される。これにより、異常が生じた半導体パワー素子が大きいオン抵抗を伴って通電可能となると、異常が生じていないため比較的オン抵抗が小さい半導体パワー素子側の通電電流が大きくなるように分流する。

これにより、装置の構成を大きく変更しなくても、異常が発生した半導体パワー素子の通電電流が抑制されることで当該半導体パワー素子の発熱が抑制されるため、簡素な構成で、半導体パワー素子の異常発熱による不具合を防止することができる。

上記構成の実施態様として以下の構成を有すれば好ましい。
・前記異常検出部が前記半導体パワー素子の異常を検出すると、前記制御部は、全ての前記半導体パワー素子がオン状態となるように制御する。
このようにすれば、複数の半導体パワー素子のうちのいずれの半導体パワー素子に異常が発生したかを検出しなくても、異常発熱による不具合を防止することができるため、より一層、半導体パワー素子の異常発熱による不具合を防止するための構成を簡素化することが可能になる。

・前記異常検出部は、前記複数の半導体パワー素子の少なくとも１個の半導体パワー素子の異常によって生じる電圧の変化を検出する。
少なくとも１個の半導体パワー素子が異常により高い抵抗を伴ってオン状態となると、回路の電圧に変動が生じるため、この電圧の変動を検出することで、少なくとも１個の半導体パワー素子に異常が生じていることを検出することができる。

・前記半導体パワー素子に異常が生じたことを外部に報知する報知手段を備える。
異常が生じていない半導体パワー素子をオン状態とする場合、本来オフ状態であるため通電されていないはずの負荷への不要な通電が行われている可能性がある。本構成によれば、報知手段の報知により半導体パワー素子の異常を認識することが可能になるとともに、異常を認識したユーザが適切な処置をすることで負荷への不要な通電を抑制することが可能になるとともに、さらなる異常状態が発生する前に電力供給制御装置の交換や修理が可能になり、異常発熱の発生を防止することができる。

本発明によれば、簡素な構成で、半導体パワー素子の異常発熱による不具合を防止することが可能となる。

実施形態１の電源と負荷との間に配された電力供給制御装置の電気的構成を示す図実施形態２の電源と負荷との間に配された電力供給制御装置の電気的構成を示す図

＜実施形態１＞
以下、実施形態１について、図１を参照して説明する。
電力供給制御装置１０は、図１に示すように、自動車等の車両の電源Ｂ（バッテリ）から車両のランプ、モータ、ヒータなどの負荷Ｌに至る経路（導電路）に設けられて負荷Ｌに供給される電力の制御を行うものである。
電源Ｂの＋側は、車両の図示しないインバータ、及び、電力供給制御装置１０の入力部１８に接続され、電力供給制御装置１０の出力部１９は、負荷Ｌに接続されている。

電力供給制御装置１０は、導電路がプリント配線された回路基板に電子部品が実装されて構成されており、複数（本実施形態では３個）のＭＯＳＦＥＴ１２Ａ〜１２Ｃ（「半導体パワー素子」の一例）と、複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃのオンオフを制御する制御回路１３とを備えている。
この電力供給制御装置１０はＩＰＤ（Intelligent Power Device）として一体的に構成されている。なお、電力供給制御装置１０の全体でＩＰＤを構成するものに限らず、少なくともＭＯＳＦＥＴ１２Ａ〜１２Ｃを含む回路でＩＰＤを構成してもよい。

複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃは、パッケージされた一つのチップ１１内に収容されており、共に同一構成のＮ型のＭＯＳＦＥＴ１２Ａ〜１２Ｃ（パワーＭＯＳＦＥＴ）である。
複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃは、電力供給制御装置１０の入力部１８と出力部１９との間の経路（導電路）に並列に配され、互いのドレイン同士が接続されて同電位とされるとともに、互いのソース同士が接続されて同電位とされている。
これにより、電源Ｂ側からの電流が複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃに分流して共通の負荷Ｌに供給される。なお、本実施形態では、複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃは、同一平面上でわずかに間隔を空けて分離されており、複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃの各ソースは、チップ１１の外部に配された導電路の接続部１７で接続されている。この接続部１７は、ＩＰＤの内部に配するものに限らず、ＩＰＤの外部に設けてもよい。

各ＭＯＳＦＥＴ１２Ａ〜１２Ｃは、一個少ない個数のＭＯＳＦＥＴ（例えば２個のＭＯＳＦＥＴ１２Ｂ，１２Ｃ）で負荷Ｌへ供給したとしても異常が生じない電流容量を備えたものが用いられている。
ここで、ＭＯＳＦＥＴは、通常、最大使用温度（限界温度）まで余裕を持たせた温度で使用するように設計されているため（ディレーティング）、通常並列にＭＯＳＦＥＴ１２Ａ〜１２Ｃを有するチップ１について、ＭＯＳＦＥＴ１２Ｂ，１２Ｃのみをオン状態としたとしても最大使用温度以下で使用することが可能である。したがって、通常のチップ１１の構成を大きく変更しなくてもＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常発熱による不具合を防止できるようになっている。

また、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常発生時には、外部にダイアグ信号ＳＤが報知されるようになっているため、少ない個数のＭＯＳＦＥＴ１２Ｂ，１２Ｃでの長期間の使用が抑制されるように構成されている。
なお、各ＭＯＳＦＥＴ１２Ａ〜１２Ｃの電流容量は、ＭＯＳＦＥＴが一個少ない場合に限らず、複数個少ないＭＯＳＦＥＴで負荷Ｌへ供給したとしても故障等の異常が生じない電流容量に設定することも可能である。

制御回路１３は、各ＭＯＳＦＥＴ１２Ａ〜１２Ｃのオンオフを制御するＩＣ(Integrated Circuit)からなる制御部１４と、制御部１４からの駆動信号を受けて各ＭＯＳＦＥＴ１２Ａ〜１２Ｃをオンオフするドライブ回路１５Ａ〜１５Ｃと、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常を検出し、検出結果に応じた異常検出信号ＳＡを制御部１４に出力する異常検出部１６とを備える。

ドライブ回路１５Ａ〜１５Ｃは、各ＭＯＳＦＥＴ１２Ａ〜１２Ｃに対応して設けられており、制御部１４からＭＯＳＦＥＴ１２Ａ〜１２Ｃをオン状態とする駆動信号を受けると、対応するＭＯＳＦＥＴ１２Ａ〜１２Ｃのゲートに電圧を印加して各ＭＯＳＦＥＴ１２Ａ〜１２Ｃのドレイン−ソース間を通電させる。

異常検出部１６は、ＭＯＳＦＥＴ１２Ａ〜１２Ｃに故障等の異常が生じていることを検出するものである。
具体的には、ＭＯＳＦＥＴ１２Ａ〜１２Ｃのソースと負荷Ｌとの間の電位とアース電位との電位差を検出しており、所定時間における電位差の変動が所定以上となったときに、ＭＯＳＦＥＴ１２Ａ〜１２Ｃに異常が発生しているとして、異常が発生したことを示す異常検出信号ＳＡを制御部１４に出力する。制御部１４は、異常検出信号ＳＡを受けると、外部に異常が発生していることを示すダイアグ信号ＳＤを出力する。よって、制御部１４は、外部に異常を報知する報知手段を備えている。

なお、異常検出部１６によるＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常検出方法は、これに限られない。例えば、各ＭＯＳＦＥＴ１２Ａ〜１２Ｃの各ゲートの電位を検出し、ゲートの電位が所定以上変動した場合に対応するＭＯＳＦＥＴ１２Ａ〜１２Ｃに異常が発生したと判断するようにしてもよい。

本実施形態の電力供給制御装置１０の動作を説明する。
外部のスイッチ等から負荷Ｌをオンオフするための信号Ｓを制御部１４が受けると、信号Ｓに応じてＭＯＳＦＥＴ１２Ａ〜１２Ｃのオンオフを制御する（複数をまとめてオンオフする）。

ここで、全てのＭＯＳＦＥＴ１２Ａ〜１２Ｃがオフした状態にあるときにＭＯＳＦＥＴ１２Ａ〜１２Ｃのうちの１つ（例えばＭＯＳＦＥＴ１２Ａ）が故障すると、ＭＯＳＦＥＴ１２Ａが高いオン抵抗を有して短絡した状態となる。このＭＯＳＦＥＴ１２Ａの高いオン抵抗により、ＭＯＳＦＥＴ１２Ａ〜１２Ｃのドレインと負荷Ｌとの間の接続部１７の電圧が変化し、この変化した電圧に応じた電圧信号ＳＶは、異常検出部１６に与えられる。

異常検出部１６は、所定時間の電圧変化が少なくとも１個のＭＯＳＦＥＴに異常が生じていると判断できる所定電位差以上である場合には、いずれかのＭＯＳＦＥＴ１２Ａ〜１２Ｃに異常が発生している可能性が高いため、異常が発生したことを示す異常検出信号ＳＡを制御部１４に出力する。
制御部１４は、異常検出信号ＳＡを受けると、全てのＭＯＳＦＥＴ１２Ａ〜１２Ｃをオンするように、全てのドライブ回路１５Ａ〜１５Ｃに駆動信号を出力するとともに、電力供給制御装置１０の外部に、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの少なくとも１個に異常が発生していることを示すダイアグ信号ＳＤを出力する。

本実施形態によれば、以下の作用・効果を奏する。
ＭＯＳＦＥＴ１２Ａ〜１２Ｃ（半導体パワー素子）がオフ状態のときに異常検出部１６がＭＯＳＦＥＴ１２Ａ（〜１２Ｃ）の異常を検出すると、異常が生じていないＭＯＳＦＥＴ１２Ａ〜１２Ｃがオン状態となるように制御される。これにより、異常が生じたＭＯＳＦＥＴ１２Ａが大きいオン抵抗を伴って通電可能となると、異常が生じていないため比較的オン抵抗が小さいＭＯＳＦＥＴ１２Ｂ，１２Ｃ側の通電電流が大きくなるように分流する。

これにより、装置の構成を大きく変更しなくても、異常が発生したＭＯＳＦＥＴ１２Ａ〜１２Ｃの通電電流が抑制されることで当該ＭＯＳＦＥＴ１２Ａ〜１２Ｃの発熱が抑制されるため、簡素な構成で、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常発熱による不具合を防止することができる。

また、異常検出部１６がＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常を検出すると、制御部１４は、全てのＭＯＳＦＥＴ１２Ａ〜１２Ｃがオン状態となるように制御する。
このようにすれば、複数のＭＯＳＦＥＴ１２Ａ〜１２ＣのうちのいずれのＭＯＳＦＥＴ１２Ａ〜１２Ｃに異常が発生したかを検出しなくても、異常発熱による不具合を防止することができるため、より一層、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常発熱による不具合を防止するための構成を簡素化することが可能になる。

さらに、異常検出部１６は、複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃの少なくとも１個のＭＯＳＦＥＴ１２Ａ（〜１２Ｃ）の異常によって生じる電圧の変化を検出する。
少なくとも１個のＭＯＳＦＥＴ１２Ａが異常により高い抵抗を伴ってオン状態となると、回路の電圧に変動が生じるため、この電圧の変動を検出することで、少なくとも１個のＭＯＳＦＥＴ１２Ａに異常が生じていることを検出することができる。

また、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常が生じたことを外部に報知する制御部１４（報知手段）を備える。
異常が生じていないＭＯＳＦＥＴ１２Ａ〜１２Ｃをオン状態とする場合、本来オフ状態であるため通電されていないはずの負荷Ｌへの不要な通電が行われている可能性がある。本実施形態によれば、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常を認識することが可能になるとともに、制御部１４の報知により異常を認識したユーザが適切な処置をすることで負荷Ｌへの不要な通電を抑制することが可能になるとともに、さらなる異常状態が発生する前に電力供給制御装置の交換や修理が可能になり、異常発熱の発生を防止することができる。

＜実施形態２＞
実施形態１では、チップ１１の外部で３個のＭＯＳＦＥＴ１２Ａ〜１２Ｃのソースが接続されていたが、実施形態２では、図２に示すように、チップ２０の内部でＭＯＳＦＥＴ１２Ａ〜１２Ｃのソースが接続されるものである。実施形態１と同一の構成については、同一の符号を付して説明を省略する。

ＭＯＳＦＥＴ１２Ａ〜１２Ｃと負荷Ｌとの間は、チップ２０の内部又は表面でＭＯＳＦＥＴ１２Ａ〜１２Ｃの内部又は表面の金属配線によってショートされており、ＭＯＳＦＥＴ１２Ａ〜１２Ｃのソース同士が接続された接続部２１の電位が異常検出部１６に出力される。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態では、電力供給制御装置１０には、ＭＯＳＦＥＴが３個備えられていたが、これに限らず、ＭＯＳＦＥＴが２個又は４個以上備えられるものに本発明を適用してもよい。なお、この場合、オン状態とするＭＯＳＦＥＴの個数に応じてＭＯＳＦＥＴの電流容量を設定すればよい。

（２）上記実施形態では、異常検出部１６は、複数のＭＯＳＦＥＴ１２Ａ〜１２Ｃの少なくとも１つに異常が発生していることを検出する構成としたが、これに限られず、個別のＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常を検出するようにしてもよい。例えば、各ＭＯＳＦＥＴ１２Ａ〜１２Ｃに個別に対応する複数の異常検出部を設けて、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの異常を検出するようにしてもよい。このように、いずれのＭＯＳＦＥＴに異常が発生しているかを検出できれば、ＭＯＳＦＥＴの異常発生時に、異常が発生していないＭＯＳＦＥＴのみを制御部１４がオン状態に制御することも可能である。

（３）複数のドライブ回路１５Ａ〜１５Ｃを設けたが、ＭＯＳＦＥＴ１２Ａ〜１２Ｃの各ゲートを接続し、１つのドライブ回路を駆動させてＭＯＳＦＥＴ１２Ａ〜１２Ｃをオンオフするようにしてもよい。

１０...電力供給制御装置
１１...チップ
１２Ａ〜１２Ｃ...ＭＯＳＦＥＴ（半導体パワー素子）
１３...制御回路
１４...制御部（制御部，報知手段）
１６...異常検出部
Ｂ...電源
Ｌ...負荷

Claims

電源から負荷へ供給される電力を制御する電力供給制御装置であって、
前記電源から前記負荷に至る経路に並列に配される複数の半導体パワー素子と、
前記半導体パワー素子のオンオフを制御する制御部と、
前記半導体パワー素子の異常を検出する異常検出部と、を備え、
前記制御部は、前記半導体パワー素子がオフ状態のときに前記異常検出部が前記半導体パワー素子の異常を検出すると、前記異常が生じていない前記半導体パワー素子がオン状態となるように制御する電力供給制御装置。
前記異常検出部が前記半導体パワー素子の異常を検出すると、前記制御部は、全ての前記半導体パワー素子がオン状態となるように制御する請求項１に記載の電力供給制御装置。
前記異常検出部は、前記複数の半導体パワー素子の少なくとも１個の半導体パワー素子の異常によって生じる電圧の変化を検出する請求項２に記載の電力供給制御装置。
前記半導体パワー素子の異常が生じたことを外部に報知する報知手段を備える請求項１ないし請求項３のいずれか一項に記載の電力供給制御装置。