JP2014228708A5 - - Google Patents

Download PDF

Info

Publication number
JP2014228708A5
JP2014228708A5 JP2013108372A JP2013108372A JP2014228708A5 JP 2014228708 A5 JP2014228708 A5 JP 2014228708A5 JP 2013108372 A JP2013108372 A JP 2013108372A JP 2013108372 A JP2013108372 A JP 2013108372A JP 2014228708 A5 JP2014228708 A5 JP 2014228708A5
Authority
JP
Japan
Prior art keywords
forming
film
groove
insulating film
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013108372A
Other languages
English (en)
Other versions
JP2014228708A (ja
JP6222989B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013108372A priority Critical patent/JP6222989B2/ja
Priority claimed from JP2013108372A external-priority patent/JP6222989B2/ja
Priority to US14/276,047 priority patent/US9202834B2/en
Publication of JP2014228708A publication Critical patent/JP2014228708A/ja
Publication of JP2014228708A5 publication Critical patent/JP2014228708A5/ja
Application granted granted Critical
Publication of JP6222989B2 publication Critical patent/JP6222989B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の1つの側面は、電子装置の製造方法に係り、前記製造方法は、部材と、前記部材の上に配置された第1膜とを含む構造体を形成する工程と、
前記第1膜を覆うように第2膜を形成する工程と、フォトマスクを使ったフォトリソグラフィ工程によって前記第2膜をパターニングする工程と、を含み、前記部材は、金属パターンと、前記金属パターンを覆う絶縁膜と、前記絶縁膜の上に配置されたパッシベーション膜と、前記パッシベーション膜および前記絶縁膜にわたった溝とを有し、前記第2膜を形成する工程では、前記第2膜における前記溝の上に位置する領域に前記溝に応じた凹部を有するアライメントマークが形成され、前記第2膜をパターニングする工程では、前記アライメントマークを用いて前記構造体に対して前記フォトマスクを位置合わせし、前記構造体を形成する工程は、前記部材を形成する工程と、前記部材の少なくとも表面の上に前記第1膜を形成する工程と、を含み、前記部材を形成する工程は、前記絶縁膜の上に前記パッシベーション膜を形成する工程と、前記金属パターンを露出させる開口とともに前記溝が形成されるように前記パッシベーション膜をエッチングする工程とを含む。

Claims (11)

  1. 材と、前記部材の上に配置された第1膜とを含む構造体を形成する工程と、
    前記第1膜を覆うように第2膜を形成する工程と、
    フォトマスクを使ったフォトリソグラフィ工程によって前記第2膜をパターニングする工程と、を含み、
    前記部材は、金属パターンと、前記金属パターンを覆う絶縁膜と、前記絶縁膜の上に配置されたパッシベーション膜と、前記パッシベーション膜および前記絶縁膜にわたった溝とを有し、
    前記第2膜を形成する工程では、前記第2膜における前記溝の上に位置する領域に前記溝に応じた凹部を有するアライメントマークが形成され、
    前記第2膜をパターニングする工程では、前記アライメントマークを用いて前記構造体に対して前記フォトマスクを位置合わせ
    前記構造体を形成する工程は、前記部材を形成する工程と、前記部材の少なくとも表面の上に前記第1膜を形成する工程と、を含み、
    前記部材を形成する工程は、前記絶縁膜の上に前記パッシベーション膜を形成する工程と、前記金属パターンを露出させる開口とともに前記溝が形成されるように前記パッシベーション膜をエッチングする工程とを含む、
    ことを特徴とする電子装置の製造方法。
  2. 部材と、前記部材の上に配置された第1膜とを含む構造体を形成する工程と、
    前記第1膜を覆うように第2膜を形成する工程と、
    フォトマスクを使ったフォトリソグラフィ工程によって前記第2膜をパターニングする工程と、を含み、
    前記部材は、金属パターンと、前記金属パターンを覆う絶縁膜と、前記絶縁膜に設けられた溝とを有し、
    前記第2膜を形成する工程では、前記第2膜における前記溝の上に位置する領域に前記溝に応じた凹部を有するアライメントマークが形成され、
    前記第2膜をパターニングする工程では、前記アライメントマークを用いて前記構造体に対して前記フォトマスクを位置合わせし、
    前記構造体を形成する工程は、前記部材を形成する工程と、前記部材の上に前記第1膜を形成する工程と、を含み、
    前記部材を形成する工程は、前記金属パターンの上に前記絶縁膜を形成する工程と、前記金属パターンを露出させる開口とともに前記溝が形成されるように前記絶縁膜をエッチングする工程と、前記溝が形成された前記絶縁膜上にパッシベーション膜を形成する工程と、を含む、
    ことを特徴とす電子装置の製造方法。
  3. 部材と、前記部材の上に配置された第1膜とを含む構造体を形成する工程と、
    前記第1膜を覆うように第2膜を形成する工程と、
    フォトマスクを使ったフォトリソグラフィ工程によって前記第2膜をパターニングする工程と、を含み、
    前記部材は、絶縁膜と、前記絶縁膜の上に配置された金属パターンと、前記絶縁膜に設けられた溝とを有し、
    前記第2膜を形成する工程では、前記第2膜における前記溝の上に位置する領域に前記溝に応じた凹部を有するアライメントマークが形成され、
    前記第2膜をパターニングする工程では、前記アライメントマークを用いて前記構造体に対して前記フォトマスクを位置合わせし、
    前記構造体を形成する工程は、前記部材を形成する工程と、前記部材の上に前記第1膜を形成する工程と、を含み、
    前記部材を形成する工程は、前記絶縁膜の上に前記金属パターンを形成する工程と、前記金属パターンをエッチングマスクとして用いて前記絶縁膜をエッチングすることによって前記溝を形成する工程と、前記溝が形成された前記絶縁膜上に前記第1膜を形成する工程と、を含む、
    ことを特徴とす電子装置の製造方法。
  4. 前記部材を形成する工程は、前記金属パターンを形成する工程と前記溝を形成する工程との間に、
    前記絶縁膜および前記金属パターンを覆うようにパッシベーション膜を形成する工程と、
    前記アライメントマークを形成すべき領域の前記パッシベーション膜を除去する工程と、を含む、
    ことを特徴とする請求項に記載の電子装置の製造方法。
  5. 前記部材は、光電変換部が形成された半導体基板を含み、
    前記第2膜は、青色カラーフィルタを形成するための青色フォトレジスト膜である、
    ことを特徴とする請求項1乃至のいずれか1項に記載の電子装置の製造方法。
  6. 前記構造体を形成する工程と前記第2膜を形成する工程との間に、前記部材の上に緑色カラーフィルタおよび赤色カラーフィルタを形成する工程を含む、
    ことを特徴とする請求項に記載の電子装置の製造方法。
  7. 前記第2膜は、金属膜を含む、
    ことを特徴とする請求項1乃至のいずれか1項に記載の電子装置の製造方法。
  8. 前記パッシベーション膜は、層内レンズを含む、
    ことを特徴とする請求項1、2及び4のいずれか1項に記載の電子装置の製造方法。
  9. 前記金属パターンはパッドを含み、前記構造体を形成する工程は、前記開口として前記パッドを露出させる開口を形成するとともに前記溝を形成する工程を含む、
    ことを特徴とする請求項1に記載の電子装置の製造方法。
  10. 前記部材は、ビアホールを含み、前記構造体を形成する工程は、前記開口として前記ビアホールを形成するとともに前記溝を形成する工程を含む、
    ことを特徴とする請求項に記載の電子装置の製造方法。
  11. 前記構造体は、無機材料からなり、
    前記第1膜および前記第2膜は、有機材料からなることを特徴とする請求項1乃至10のいずれか1項に記載の電子装置の製造方法。
JP2013108372A 2013-05-22 2013-05-22 電子装置の製造方法 Active JP6222989B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013108372A JP6222989B2 (ja) 2013-05-22 2013-05-22 電子装置の製造方法
US14/276,047 US9202834B2 (en) 2013-05-22 2014-05-13 Electronic device, method of manufacturing the same, and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013108372A JP6222989B2 (ja) 2013-05-22 2013-05-22 電子装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014228708A JP2014228708A (ja) 2014-12-08
JP2014228708A5 true JP2014228708A5 (ja) 2016-06-02
JP6222989B2 JP6222989B2 (ja) 2017-11-01

Family

ID=51935629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013108372A Active JP6222989B2 (ja) 2013-05-22 2013-05-22 電子装置の製造方法

Country Status (2)

Country Link
US (1) US9202834B2 (ja)
JP (1) JP6222989B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106597818B (zh) * 2015-10-19 2018-09-14 无锡华润上华科技有限公司 对位标记、形成对位标记的方法及半导体器件
CN110416185A (zh) * 2019-06-06 2019-11-05 德淮半导体有限公司 图像传感器及其形成方法
CN112394623B (zh) * 2019-08-14 2022-03-01 浙江驰拓科技有限公司 光刻工艺的对准方法
US11581264B2 (en) 2019-08-21 2023-02-14 Micron Technology, Inc. Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890538B2 (ja) * 1989-10-24 1999-05-17 ソニー株式会社 半導体装置
JPH06148905A (ja) * 1992-11-02 1994-05-27 Sumitomo Metal Mining Co Ltd 基板の露光位置合わせ方法
JP3422923B2 (ja) 1998-01-26 2003-07-07 シャープ株式会社 カラーフィルタの製造方法およびアライメントマーク
JP3538073B2 (ja) * 1999-07-29 2004-06-14 Nec液晶テクノロジー株式会社 Tftを搭載する基板側に色層を有するアクティブマトリクス型液晶表示装置及びその製造方法
JP2003209037A (ja) * 2002-01-11 2003-07-25 Sony Corp アライメントマーク及び半導体装置の製造方法
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP2004273740A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005142252A (ja) * 2003-11-05 2005-06-02 Sony Corp アライメントマークの形成方法および半導体装置の製造方法および半導体装置
JP2005286090A (ja) 2004-03-30 2005-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
US7271073B2 (en) 2004-06-30 2007-09-18 Asml Nertherlands B.V. Marker for alignment of non-transparent gate layer, method for manufacturing such a marker, and use of such a marker in a lithographic apparatus
JP4780639B2 (ja) 2005-06-27 2011-09-28 シャープ株式会社 着色層の形成方法、撮像装置の製造方法および表示装置の製造方法
JP2007036126A (ja) 2005-07-29 2007-02-08 Fujitsu Ltd 半導体装置とその製造方法
US7508084B2 (en) * 2005-10-19 2009-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor
JP2008181970A (ja) 2007-01-23 2008-08-07 Sharp Corp アライメントマーク形成方法、アライメント方法、半導体装置の製造方法および固体撮像装置の製造方法
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
US8357890B2 (en) * 2009-11-10 2013-01-22 United Microelectronics Corp. Image sensor and method for fabricating the same
JP5836637B2 (ja) * 2011-05-13 2015-12-24 キヤノン株式会社 パターン形成方法、固体撮像装置及び固体撮像装置の製造方法
JP5773582B2 (ja) * 2010-06-02 2015-09-02 キヤノン株式会社 パターン形成方法、および固体撮像装置の製造方法
US8592244B2 (en) * 2011-07-25 2013-11-26 International Business Machines Corporation Pixel sensor cells and methods of manufacturing
US8502389B2 (en) * 2011-08-08 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor and method for forming the same
JP6108698B2 (ja) 2012-06-15 2017-04-05 キヤノン株式会社 固体撮像装置の製造方法

Similar Documents

Publication Publication Date Title
JP2009277732A5 (ja)
JP2012080096A5 (ja)
JP2009158940A5 (ja)
JP2015502668A5 (ja)
JP2014202838A5 (ja)
JP2015002340A5 (ja)
JP2014228708A5 (ja)
JP2008244460A5 (ja)
JP2014215485A5 (ja)
WO2011059961A3 (en) Semiconductor device fabrication using a multiple exposure and block mask approach to reduce design rule violations
JP2012182429A5 (ja) 固体撮像装置、及び固体撮像装置の製造方法
JP2012138570A5 (ja)
JP2015212720A5 (ja)
JP2016219468A5 (ja)
JP2015230928A5 (ja)
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
TWI545734B (zh) 畫素結構與其製造方法
JP2007095791A5 (ja)
JP2014138071A5 (ja)
JP2012237909A5 (ja)
JP2016510515A5 (ja)
WO2009054413A1 (ja) 半導体装置の作製方法
JP2015041711A5 (ja)
JP6222989B2 (ja) 電子装置の製造方法
JP2014138067A5 (ja)