JP2014191428A - クロック生成装置、電子機器、移動体及びクロック生成方法 - Google Patents
クロック生成装置、電子機器、移動体及びクロック生成方法 Download PDFInfo
- Publication number
- JP2014191428A JP2014191428A JP2013064186A JP2013064186A JP2014191428A JP 2014191428 A JP2014191428 A JP 2014191428A JP 2013064186 A JP2013064186 A JP 2013064186A JP 2013064186 A JP2013064186 A JP 2013064186A JP 2014191428 A JP2014191428 A JP 2014191428A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- clock signal
- frequency
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000010355 oscillation Effects 0.000 claims abstract description 53
- 230000000873 masking effect Effects 0.000 claims abstract description 22
- 238000005259 measurement Methods 0.000 claims description 99
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 37
- 230000007246 mechanism Effects 0.000 abstract description 3
- 238000012937 correction Methods 0.000 description 37
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 24
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000013461 design Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Electric Clocks (AREA)
Abstract
【解決手段】クロック生成装置1は、クロック信号CK1(32.768kHz+α(αはゼロまたは正の数))が入力され、クロック信号CK1が有する一部のクロックをマスクすることにより、所定時間あたりに所定数のクロックを有するクロック信号CK2を生成する。
【選択図】図1
Description
本適用例に係るクロック生成装置は、第1のクロック信号が入力され、前記第1のクロック信号が有する一部のクロックをマスクすることにより、所定時間あたりに所定数のクロックを有する第2のクロック信号を生成する。
上記適用例に係るクロック生成装置は、前記一部のクロックを伝搬させないようにマス
クし、前記第2のクロック信号を生成するクロックゲート部と、第3のクロック信号を基準として前記第1のクロック信号と第2のクロック信号の周波数比を測定する周波数測定部と、前記周波数測定部の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含むようにしてもよい。
上記適用例に係るクロック生成装置において、前記周波数測定部は、前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と測定結果のカウント値との差を測定するようにしてもよい。
上記適用例に係るクロック生成装置において、前記マスク信号生成部は、前記第1のクロック信号に同期して動作するアキュムレーターを含み、前記アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、前記マスク信号は、y(i−1)+K≧Fの時を前記マスクタイミングとする信号であるようにしてもよい。
上記適用例に係るクロック生成装置は、前記第1のクロック信号を発生させる、周波数調整が可能な発振回路と、前記第1のクロック信号の周波数が所定の周波数よりも低い場合は、前記第1のクロック信号の周波数が当該所定の周波数以上になるように前記発振回路の周波数を調整する周波数調整部と、をさらに含むようにしてもよい。
上記適用例に係るクロック生成装置は、前記クロックゲート部を第1のクロックゲート部とし、前記マスク信号生成部を第1のマスク信号生成部とし、前記マスク信号を第1のマスク信号とし、第1の電源電圧が供給される第1の電源端子と、前記第1の電源端子に前記第1の電源電圧が供給されている時に前記第3のクロック信号が入力され、前記第3のクロック信号を所定の分周比で分周して第4のクロック信号を生成する分周回路と、前
記第4のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第5のクロック信号を生成する第2のクロックゲート部と、前記第4のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第2のクロックゲート部のマスクタイミングを制御する第2のマスク信号を生成する第2のマスク信号生成部と、前記第1の電源端子に前記第1の電源電圧が供給されている時は前記第5のクロック信号を選択し、第1の電源端子に前記第1の電源電圧が供給されていない時は前記第2のクロック信号を選択するクロック選択部と、前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、をさらに含む、ようにしてもよい。
上記適用例に係るクロック生成装置において、前記アキュムレーターを第1のアキュムレーターとし、前記第2のマスク信号生成部は、前記第4のクロック信号に同期して動作する第2のアキュムレーターを含み、前記第2のアキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、前記第2のマスク信号は、z(i−1)+L≧Gの時を前記マスクタイミングとする信号であるようにしてもよい。
上記適用例に係るクロック生成装置は、第2の電源電圧が供給される第2の電源端子と、前記第2のクロック信号のクロック数をカウントするカウンターと、をさらに含み、前記周波数測定部は、前記第2の電源端子に前記第2の電源電圧が供給されている時は、前記カウンターのカウント値が所定値になる毎に前記第3のクロック信号が入力されて前記第1のクロック信号の周波数を測定するようにしてもよい。
上記適用例に係るクロック生成装置は、第3のクロック信号を所定の分周比で分周して前記第1のクロック信号を生成する分周回路と、前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するクロックゲート部と、前記第1のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含むようにしてもよい。
上記適用例に係るクロック生成装置において、前記マスク信号生成部は、前記第1のクロック信号に同期して動作するアキュムレーターを含み、前記アキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、前記マスク信号は、z(i−1)+L≧Gの時を前記マスクタイミングとする信号であるようにしてもよい。
本適用例に係る電子機器は、上記のいずれかのクロック生成装置を含む。
上記適用例に係る電子機器は、前記クロック生成装置が出力する前記第2のクロック信号に同期して時刻情報を生成するリアルタイムクロック装置をさらに含むようにしてもよい。
本適用例に係る移動体は、上記のいずれかのクロック生成装置を含む。
本適用例に係るクロック生成方法は、第1のクロック信号から所定時間あたりに所定数のクロックを有する第2のクロック信号を生成するクロック生成方法であって、第3のクロック信号を基準として前記第1のクロック信号と前記第2のクロック信号の周波数比を測定するステップと、前記周波数比の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じてマスク信号を生成するステップと、前記マスク信号に応じて、前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するステップと、を含む。
上記適用例に係るクロック生成方法において、前記周波数比を測定するステップでは、前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と前記クロック数のカウント値との差を測定し、前記マスク信号を生成するステップでは、前記第1のクロック信号に同期して動作するアキュムレーターを用いて、当該アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、y(i−1)+K≧Fの時に前記マスク信号を生成するようにしてもよい。
1−1.第1実施形態
図1は、第1実施形態のクロック生成装置の構成例を示す図である。第1実施形態のクロック生成装置1は、周波数測定部10、マスク信号生成部11、クロックゲート部12、カウンター13、AND回路14、周波数変換部15、クロック選択部16、AND回路17、発振回路20、発振回路30、スイッチ回路40、ダイオード42及びダイオード44を含んで構成されており、1チップの集積回路(IC)として実現されている。ただし、本実施形態のクロック生成装置1は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
768kHz+α)で発振する回路である。発振回路20は、例えば、CR発振回路、LC発振回路、PLL(Phase Locked Loop)回路、シリコンMEMS(Micro Electro Mechanical Systems)等で実現される。本実施形態では、発振回路20は、製造ばらつき、動作温度範囲、動作電圧範囲等のあらゆる条件のもとで、常に32.768kHzよりも高い周波数で発振する。例えば、設計段階において、発振回路20が最も低い周波数になる条件でも32.768kHzよりも高くなるようにTypical条件での周波数に大きなマージンを確保しておく方法や、発振回路20の周波数を調整可能に設計し、設計段階である程度のマージンを確保した上で出荷検査時に最も低い周波数になる条件でも必ず32.768kHzよりも高くなるように発振回路20の周波数を個別に調整する方法等が考えられる。
01の出力信号が第2の電圧レベルを保持する間に入力されたクロック信号CK3のクロック数をダウンカウントする。ダウンカウンター102の初期値は、32.768kHzのN周期に相当する期間を25MHzでカウントしたときのカウント値(=25MHz/32.768kHz×N)である。
分に相当する時間)、補正精度は2.56ppmである。図4からわかるように、測定時間Tmeasを長くするほど補正精度が高くなる。
ック数のカウント値が所定値と一致(すなわち、インターバル時間Tintが経過)する毎に(S30のY)、ステップS10及びS20の処理を繰り返し行う。
力を削減しながら、環境変化に起因するクロック信号CK1の周波数変動の影響を低減してほぼ一定周波数のクロック信号CK2を生成し続けることができる。
図12は、第2実施形態のクロック生成装置の構成例を示す図である。第2実施形態のクロック生成装置1は、第1実施形態と同様に、周波数測定部10、マスク信号生成部11、クロックゲート部12、カウンター13、AND回路14、周波数変換部15、クロック選択部16、AND回路17、発振回路20、発振回路30、スイッチ回路40、ダイオード42及びダイオード44を含み、さらに、周波数調整部18を含んで構成されており、1チップの集積回路(IC)として実現されている。ただし、本実施形態のクロック生成装置1は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
例では、周波数測定部10は、図2と同様に、ダウンカウンター101、ダウンカウンター102及び減算回路103及び測定終了判定部104を含んで構成されている。ダウンカウンター101及び減算回路103の動作は第1実施形態と同様である。
図15は、本実施形態の電子機器の機能ブロック図である。また、図16は、本実施形態の電子機器の一例である移動体通信機器の外観の一例を示す図である。
成装置310が出力するクロック信号CK7に同期して、操作部340からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部370を制御する処理、表示部380に各種の情報を表示させるための表示信号を送信する処理等を行う。
図17は、本実施形態の移動体の一例を示す図(上面図)である。図17に示す移動体400は、クロック生成装置410、クロック生成装置410が出力する各種のクロック信号に同期して、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図17の構成要素(各部)の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
置、420,430,440 コントローラー、450 バッテリー、460 バックアップ用バッテリー
Claims (15)
- 第1のクロック信号が入力され、前記第1のクロック信号が有する一部のクロックをマスクすることにより、所定時間あたりに所定数のクロックを有する第2のクロック信号を生成する、クロック生成装置。
- 請求項1において、
前記一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するクロックゲート部と、
第3のクロック信号を基準として前記第1のクロック信号と第2のクロック信号の周波数比を測定する周波数測定部と、
前記周波数測定部の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含む、クロック生成装置。 - 請求項2において、
前記周波数測定部は、
前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と測定結果のカウント値との差を測定する、クロック生成装置。 - 請求項3において、
前記マスク信号生成部は、
前記第1のクロック信号に同期して動作するアキュムレーターを含み、
前記アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、
前記マスク信号は、
y(i−1)+K≧Fの時を前記マスクタイミングとする信号である、クロック生成装置。 - 請求項2乃至4のいずれか一項において、
前記第1のクロック信号を発生させる、周波数調整が可能な発振回路と、
前記第1のクロック信号の周波数が所定の周波数よりも低い場合は、前記第1のクロック信号の周波数が当該所定の周波数以上になるように前記発振回路の周波数を調整する周波数調整部と、をさらに含む、クロック生成装置。 - 請求項2乃至5のいずれか一項において、
前記クロックゲート部を第1のクロックゲート部とし、
前記マスク信号生成部を第1のマスク信号生成部とし、
前記マスク信号を第1のマスク信号とし、
第1の電源電圧が供給される第1の電源端子と、
前記第1の電源端子に前記第1の電源電圧が供給されている時に前記第3のクロック信号が入力され、前記第3のクロック信号を所定の分周比で分周して第4のクロック信号を生成する分周回路と、
前記第4のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第5のクロック信号を生成する第2のクロックゲート部と、
前記第4のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第2のクロックゲート部のマスクタイミングを制御する第2のマスク信号を生成する第2のマスク信号生成部と、
前記第1の電源端子に前記第1の電源電圧が供給されている時は前記第5のクロック信号を選択し、第1の電源端子に前記第1の電源電圧が供給されていない時は前記第2のクロック信号を選択するクロック選択部と、
前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、をさらに含む、クロック生成装置。 - 請求項6において、
前記アキュムレーターを第1のアキュムレーターとし、
前記第2のマスク信号生成部は、
前記第4のクロック信号に同期して動作する第2のアキュムレーターを含み、
前記第2のアキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、
前記第2のマスク信号は、
z(i−1)+L≧Gの時を前記マスクタイミングとする信号である、クロック生成装置。 - 請求項6又は7において、
第2の電源電圧が供給される第2の電源端子と、
前記第2のクロック信号のクロック数をカウントするカウンターと、をさらに含み、
前記周波数測定部は、
前記第2の電源端子に前記第2の電源電圧が供給されている時は、前記カウンターのカウント値が所定値になる毎に前記第3のクロック信号が入力されて前記第1のクロック信号の周波数を測定する、クロック生成装置。 - 請求項1において、
第3のクロック信号を所定の分周比で分周して前記第1のクロック信号を生成する分周回路と、
前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するクロックゲート部と、
前記第1のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含む、クロック生成装置。 - 請求項9において、
前記マスク信号生成部は、
前記第1のクロック信号に同期して動作するアキュムレーターを含み、
前記アキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、
前記マスク信号は、
z(i−1)+L≧Gの時を前記マスクタイミングとする信号である、クロック生成装置。 - 請求項1乃至10のいずれか一項に記載のクロック生成装置を含む、電子機器。
- 請求項11において、
前記クロック生成装置が出力する前記第2のクロック信号に同期して時刻情報を生成するリアルタイムクロック装置をさらに含む、電子機器。 - 請求項1乃至10のいずれか一項に記載のクロック生成装置を含む、移動体。
- 第1のクロック信号から所定時間あたりに所定数のクロックを有する第2のクロック信号を生成するクロック生成方法であって、
第3のクロック信号を基準として前記第1のクロック信号と前記第2のクロック信号の周波数比を測定するステップと、
前記周波数比の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じてマスク信号を生成するステップと、
前記マスク信号に応じて、前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するステップと、を含む、クロック生成方法。 - 請求項14において、
前記周波数比を測定するステップでは、
前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と前記クロック数のカウント値との差を測定し、
前記マスク信号を生成するステップでは、
前記第1のクロック信号に同期して動作するアキュムレーターを用いて、当該アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、y(i−1)+K≧Fの時に前記マスク信号を生成する、クロック生成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013064186A JP6115715B2 (ja) | 2013-03-26 | 2013-03-26 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
US14/219,531 US9548724B2 (en) | 2013-03-26 | 2014-03-19 | Clock generation device, electronic apparatus, moving object, and clock generation method |
CN201410105577.9A CN104079267B (zh) | 2013-03-26 | 2014-03-20 | 时钟生成装置、电子设备及时钟生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013064186A JP6115715B2 (ja) | 2013-03-26 | 2013-03-26 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014191428A true JP2014191428A (ja) | 2014-10-06 |
JP6115715B2 JP6115715B2 (ja) | 2017-04-19 |
Family
ID=51600346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013064186A Active JP6115715B2 (ja) | 2013-03-26 | 2013-03-26 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9548724B2 (ja) |
JP (1) | JP6115715B2 (ja) |
CN (1) | CN104079267B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105515552A (zh) * | 2015-12-24 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 时钟产生电路和双电源系统 |
WO2024014243A1 (ja) * | 2022-07-11 | 2024-01-18 | 住友電装株式会社 | 車載装置、プログラム及び情報処理方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6788996B2 (ja) * | 2016-04-27 | 2020-11-25 | ラピスセミコンダクタ株式会社 | 半導体装置、映像表示システムおよび映像信号出力方法 |
JP6859717B2 (ja) * | 2017-01-20 | 2021-04-14 | セイコーエプソン株式会社 | 回路装置、リアルタイムクロック装置、電子機器、移動体及び検証方法 |
US11070214B1 (en) * | 2020-10-14 | 2021-07-20 | Mellanox Technologies Denmark Aps | Test circuit for a digital phase-locked loop |
CN117134748A (zh) * | 2022-05-19 | 2023-11-28 | 长鑫存储技术有限公司 | 一种延时电路和存储器 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56169940A (en) * | 1980-06-02 | 1981-12-26 | Seikosha Co Ltd | Reference pulse generating circuit |
US4991188A (en) * | 1988-12-12 | 1991-02-05 | Ncr Corporation | Digital frequency divider |
JPH04227330A (ja) * | 1990-03-09 | 1992-08-17 | Codex Corp | 対称な出力信号を得るための分数周波数分割器 |
JP2005328186A (ja) * | 2004-05-12 | 2005-11-24 | Sony Corp | 受信装置、そのデータ処理方法およびプログラム |
JP2006039830A (ja) * | 2004-07-26 | 2006-02-09 | Renesas Technology Corp | 半導体集積回路 |
JP2006148807A (ja) * | 2004-11-24 | 2006-06-08 | Sony Corp | クロック分周回路 |
JP2006309479A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | クロック補正回路及びクロック補正方法並びにマイクロコントローラ |
JP2011197910A (ja) * | 2010-03-18 | 2011-10-06 | Denso Corp | クロック制御回路およびマイクロコンピュータ |
JP2011197919A (ja) * | 2010-03-18 | 2011-10-06 | Ricoh Co Ltd | データ処理装置、データ処理方法およびプログラム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315121A (ja) | 1999-04-30 | 2000-11-14 | Toshiba Corp | Rtc回路 |
JP2002228778A (ja) | 2001-01-31 | 2002-08-14 | Seiko Epson Corp | リアルタイムクロック及び計時回路 |
JP2003270369A (ja) | 2002-03-20 | 2003-09-25 | Yamatake Corp | リアルタイムクロックの時刻補正方法及び時刻補正装置 |
US6650159B2 (en) * | 2002-03-29 | 2003-11-18 | Intel Corporation | Method and apparatus for precise signal interpolation |
JP3956768B2 (ja) * | 2002-05-14 | 2007-08-08 | ソニー株式会社 | クロック発生回路 |
JP4119774B2 (ja) | 2003-03-13 | 2008-07-16 | 京セラ株式会社 | 携帯電話機及び携帯電話機のrtc補正方法 |
US20080272947A1 (en) * | 2004-05-26 | 2008-11-06 | Rohm Co., Ltd | System Clock Generator Circuit |
US8253450B2 (en) * | 2008-03-17 | 2012-08-28 | Nec Corporation | Clock signal frequency dividing circuit and method |
JP5272627B2 (ja) * | 2008-09-30 | 2013-08-28 | パナソニック株式会社 | 半導体集積回路、通信装置 |
US8564336B2 (en) * | 2008-10-29 | 2013-10-22 | Nec Corporation | Clock frequency divider circuit and clock frequency division method |
JP5522050B2 (ja) * | 2008-10-29 | 2014-06-18 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
WO2010070830A1 (ja) * | 2008-12-17 | 2010-06-24 | 日本電気株式会社 | クロック分周回路、及びクロック分周方法 |
WO2010093461A1 (en) | 2009-02-13 | 2010-08-19 | Silego Technology, Inc. | An integrated circuit frequency generator |
JP2011221711A (ja) * | 2010-04-07 | 2011-11-04 | Renesas Electronics Corp | クロック発生回路 |
-
2013
- 2013-03-26 JP JP2013064186A patent/JP6115715B2/ja active Active
-
2014
- 2014-03-19 US US14/219,531 patent/US9548724B2/en active Active
- 2014-03-20 CN CN201410105577.9A patent/CN104079267B/zh not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56169940A (en) * | 1980-06-02 | 1981-12-26 | Seikosha Co Ltd | Reference pulse generating circuit |
US4991188A (en) * | 1988-12-12 | 1991-02-05 | Ncr Corporation | Digital frequency divider |
JPH04227330A (ja) * | 1990-03-09 | 1992-08-17 | Codex Corp | 対称な出力信号を得るための分数周波数分割器 |
JP2005328186A (ja) * | 2004-05-12 | 2005-11-24 | Sony Corp | 受信装置、そのデータ処理方法およびプログラム |
JP2006039830A (ja) * | 2004-07-26 | 2006-02-09 | Renesas Technology Corp | 半導体集積回路 |
JP2006148807A (ja) * | 2004-11-24 | 2006-06-08 | Sony Corp | クロック分周回路 |
JP2006309479A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | クロック補正回路及びクロック補正方法並びにマイクロコントローラ |
JP2011197910A (ja) * | 2010-03-18 | 2011-10-06 | Denso Corp | クロック制御回路およびマイクロコンピュータ |
JP2011197919A (ja) * | 2010-03-18 | 2011-10-06 | Ricoh Co Ltd | データ処理装置、データ処理方法およびプログラム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105515552A (zh) * | 2015-12-24 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 时钟产生电路和双电源系统 |
CN105515552B (zh) * | 2015-12-24 | 2018-09-11 | 上海华虹宏力半导体制造有限公司 | 时钟产生电路和双电源系统 |
WO2024014243A1 (ja) * | 2022-07-11 | 2024-01-18 | 住友電装株式会社 | 車載装置、プログラム及び情報処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140292386A1 (en) | 2014-10-02 |
JP6115715B2 (ja) | 2017-04-19 |
US9548724B2 (en) | 2017-01-17 |
CN104079267A (zh) | 2014-10-01 |
CN104079267B (zh) | 2019-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6115715B2 (ja) | クロック生成装置、電子機器、移動体及びクロック生成方法 | |
US10396747B2 (en) | Temperature compensated oscillation circuit, oscillator, electronic apparatus, vehicle, and method of manufacturing oscillator | |
US9252749B2 (en) | Clock generation device, electronic apparatus, moving object, and clock generation method | |
US10613234B2 (en) | Circuit device, oscillator, electronic apparatus, and vehicle | |
JP6319551B2 (ja) | クロック生成装置、電子機器、移動体及びクロック生成方法 | |
JP6245424B2 (ja) | 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体 | |
US20150188550A1 (en) | Oscillation circuit, oscillator, electronic apparatus, moving object, and frequency adjustment method of oscillator | |
US10222759B2 (en) | Integrated circuit device, electronic apparatus, and vehicle | |
TW201349754A (zh) | 溫度資訊產生電路、振盪器、電子機器、溫度補償系統及電子零件 | |
US9628096B2 (en) | Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit | |
US9503108B2 (en) | Oscillation circuit, oscillator, electronic device, and moving object | |
JP2018137512A (ja) | 回路装置、発振器、電子機器、移動体及び発振器の製造方法 | |
JP6237992B2 (ja) | 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体 | |
CN104753465A (zh) | 振荡电路、振荡器、电子设备和移动体 | |
US9473153B2 (en) | Oscillation circuit, oscillator, electronic device, and moving object | |
JP6217904B2 (ja) | 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法 | |
JP7392576B2 (ja) | リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法 | |
JP2021097354A (ja) | 発振器及び電子機器 | |
JP2006166393A (ja) | 温度補償回路を備えた温度補償発振回路および電子機器 | |
JP2018205293A (ja) | 計時装置、電子機器及び移動体 | |
JPH11183660A (ja) | 時計内蔵携帯式情報処理装置 | |
JP2021022853A (ja) | 回路装置、発振器、電子機器、及び移動体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6115715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |