JP2014191428A - クロック生成装置、電子機器、移動体及びクロック生成方法 - Google Patents

クロック生成装置、電子機器、移動体及びクロック生成方法 Download PDF

Info

Publication number
JP2014191428A
JP2014191428A JP2013064186A JP2013064186A JP2014191428A JP 2014191428 A JP2014191428 A JP 2014191428A JP 2013064186 A JP2013064186 A JP 2013064186A JP 2013064186 A JP2013064186 A JP 2013064186A JP 2014191428 A JP2014191428 A JP 2014191428A
Authority
JP
Japan
Prior art keywords
clock
signal
clock signal
frequency
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013064186A
Other languages
English (en)
Other versions
JP6115715B2 (ja
Inventor
Yuichi Chokai
裕一 鳥海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013064186A priority Critical patent/JP6115715B2/ja
Priority to US14/219,531 priority patent/US9548724B2/en
Priority to CN201410105577.9A priority patent/CN104079267B/zh
Publication of JP2014191428A publication Critical patent/JP2014191428A/ja
Application granted granted Critical
Publication of JP6115715B2 publication Critical patent/JP6115715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/011Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Electric Clocks (AREA)

Abstract

【課題】クロック信号を生成する発振器、または発振回路の周波数可変機構を不要にあるいは簡略化しながら所望の周波数のクロック信号を生成可能なクロック生成装置、電子機器、移動体及びクロック生成方法を提供すること。
【解決手段】クロック生成装置1は、クロック信号CK1(32.768kHz+α(αはゼロまたは正の数))が入力され、クロック信号CK1が有する一部のクロックをマスクすることにより、所定時間あたりに所定数のクロックを有するクロック信号CK2を生成する。
【選択図】図1

Description

本発明は、クロック生成装置、電子機器、移動体及びクロック生成方法に関する。
リアルタイムクロック(RTC:Real Time Clock)は、パーソナルコンピューター(PC)等の多種多様な電子機器に組み込まれている。RTCのクロックの発生源には、一般的には32.768kHz発振の水晶振動子が用いられる。しかしながら、32.768kHzの水晶振動子は、温度によって発振周波数が変化しやすいため、例えば、課金システム用のRTC等、より高い精度の発振周波数が求められる場合は、クロック生成用ICの内部に水晶振動子の温度補償回路を設ける必要があり、ICのコストアップにつながる。
これに対して、PC向けでは、クロック生成用ICに温度補償されない低精度の32.768kHz発振回路を設け、システム上にある別の高精度の高速クロックを参照して、当該発振回路の周波数を補正するものもある(特許文献1)。
米国特許第8183937号明細書
しかしながら、特許文献1に記載されている補正方法は、IC内蔵の32.768kHz発振回路の発振周波数を調整するものであり、調整用回路の回路規模が大きくなり、やはりICのコストアップにつながる。
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、クロック信号を生成する発振器、または発振回路の周波数可変機構を不要にあるいは簡略化しながら所望の周波数のクロック信号を生成可能なクロック生成装置、電子機器、移動体及びクロック生成方法を提供することができる。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
[適用例1]
本適用例に係るクロック生成装置は、第1のクロック信号が入力され、前記第1のクロック信号が有する一部のクロックをマスクすることにより、所定時間あたりに所定数のクロックを有する第2のクロック信号を生成する。
本適用例に係るクロック生成装置によれば、第1のクロック信号の一部のクロックをマスクすることで、発振器、または発振回路の周波数可変機構を不要にあるいは簡略化しながら、所望の周波数(所望の平均周波数)の第2のクロック信号を生成することができる。
[適用例2]
上記適用例に係るクロック生成装置は、前記一部のクロックを伝搬させないようにマス
クし、前記第2のクロック信号を生成するクロックゲート部と、第3のクロック信号を基準として前記第1のクロック信号と第2のクロック信号の周波数比を測定する周波数測定部と、前記周波数測定部の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含むようにしてもよい。
本適用例に係るクロック生成装置によれば、第3のクロック信号を参照した第1のクロック信号の測定結果はマスク数と等しく、マスク数を計算する際に生じる誤差を含まないため、第3のクロック信号の周波数精度に応じた周波数精度の第2のクロック信号を生成することができる。
[適用例3]
上記適用例に係るクロック生成装置において、前記周波数測定部は、前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と測定結果のカウント値との差を測定するようにしてもよい。
本適用例に係るクロック生成装置によれば、簡単な構成で第1のクロック信号のマスク数を計算することができるとともに、第3のクロック信号の周波数に応じて第1のクロック信号の周波数を測定する時間を効率的に短縮することができる。
[適用例4]
上記適用例に係るクロック生成装置において、前記マスク信号生成部は、前記第1のクロック信号に同期して動作するアキュムレーターを含み、前記アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、前記マスク信号は、y(i−1)+K≧Fの時を前記マスクタイミングとする信号であるようにしてもよい。
本適用例に係るクロック生成装置によれば、簡単な構成でありながら、第1のクロック信号のクロックをマスクするタイミングをできるだけ均等に分散させた第2のクロック信号を生成することができる。
[適用例5]
上記適用例に係るクロック生成装置は、前記第1のクロック信号を発生させる、周波数調整が可能な発振回路と、前記第1のクロック信号の周波数が所定の周波数よりも低い場合は、前記第1のクロック信号の周波数が当該所定の周波数以上になるように前記発振回路の周波数を調整する周波数調整部と、をさらに含むようにしてもよい。
本適用例に係るクロック生成装置によれば、第1のクロック信号の周波数が所定の周波数よりも低い場合も、第1のクロック信号の周波数を所定の周波数以上にすることで、第1のクロック信号の一部のクロックをマスクして第2のクロック信号を生成することができる。
[適用例6]
上記適用例に係るクロック生成装置は、前記クロックゲート部を第1のクロックゲート部とし、前記マスク信号生成部を第1のマスク信号生成部とし、前記マスク信号を第1のマスク信号とし、第1の電源電圧が供給される第1の電源端子と、前記第1の電源端子に前記第1の電源電圧が供給されている時に前記第3のクロック信号が入力され、前記第3のクロック信号を所定の分周比で分周して第4のクロック信号を生成する分周回路と、前
記第4のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第5のクロック信号を生成する第2のクロックゲート部と、前記第4のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第2のクロックゲート部のマスクタイミングを制御する第2のマスク信号を生成する第2のマスク信号生成部と、前記第1の電源端子に前記第1の電源電圧が供給されている時は前記第5のクロック信号を選択し、第1の電源端子に前記第1の電源電圧が供給されていない時は前記第2のクロック信号を選択するクロック選択部と、前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、をさらに含む、ようにしてもよい。
本適用例に係るクロック生成装置によれば、第1の電源電圧が供給されている時は第3のクロック信号を分周した第4のクロック信号の一部のクロックをマスクした第5のクロック信号を出力し、第1の電源電圧が供給されていない時は第2のクロック信号を出力することができる。すなわち、本適用例に係るクロック生成装置によれば、第1の電源電圧が供給されているか否かによって、出力するクロック信号を切り換えることができる。
[適用例7]
上記適用例に係るクロック生成装置において、前記アキュムレーターを第1のアキュムレーターとし、前記第2のマスク信号生成部は、前記第4のクロック信号に同期して動作する第2のアキュムレーターを含み、前記第2のアキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、前記第2のマスク信号は、z(i−1)+L≧Gの時を前記マスクタイミングとする信号であるようにしてもよい。
本適用例に係るクロック生成装置によれば、簡単な構成でありながら、第4のクロック信号のクロックをマスクするタイミングをできるだけ均等に分散させた第5のクロック信号を生成することができる。
[適用例8]
上記適用例に係るクロック生成装置は、第2の電源電圧が供給される第2の電源端子と、前記第2のクロック信号のクロック数をカウントするカウンターと、をさらに含み、前記周波数測定部は、前記第2の電源端子に前記第2の電源電圧が供給されている時は、前記カウンターのカウント値が所定値になる毎に前記第3のクロック信号が入力されて前記第1のクロック信号の周波数を測定するようにしてもよい。
本適用例に係るクロック生成装置によれば、第2の電源電圧が供給されている時は、間欠的に第1のクロック信号の周波数を測定するので、第1の電源電圧の供給がいつ停止しても、直近の測定結果を用いて、第1のクロック信号に対して適切に周波数補正がされた第2のクロック信号を速やかに生成することができる。さらに、第1の電源電圧の供給が停止した後も、間欠的に第1のクロック信号の周波数を測定するので、消費電力を削減しながら、環境変化に起因する第1のクロック信号の周波数変動の影響を低減してほぼ一定周波数の第2のクロック信号を生成し続けることができる。
[適用例9]
上記適用例に係るクロック生成装置は、第3のクロック信号を所定の分周比で分周して前記第1のクロック信号を生成する分周回路と、前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するクロックゲート部と、前記第1のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含むようにしてもよい。
本適用例に係るクロック生成装置によれば、第3のクロック信号を分周した第1のクロック信号の一部のクロックをマスクする簡単な構成で第2のクロック信号を生成することができる。
[適用例10]
上記適用例に係るクロック生成装置において、前記マスク信号生成部は、前記第1のクロック信号に同期して動作するアキュムレーターを含み、前記アキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、前記マスク信号は、z(i−1)+L≧Gの時を前記マスクタイミングとする信号であるようにしてもよい。
本適用例に係るクロック生成装置によれば、簡単な構成でありながら、第1のクロック信号のクロックをマスクするタイミングをできるだけ均等に分散させた第2のクロック信号を生成することができる。
[適用例11]
本適用例に係る電子機器は、上記のいずれかのクロック生成装置を含む。
[適用例12]
上記適用例に係る電子機器は、前記クロック生成装置が出力する前記第2のクロック信号に同期して時刻情報を生成するリアルタイムクロック装置をさらに含むようにしてもよい。
[適用例13]
本適用例に係る移動体は、上記のいずれかのクロック生成装置を含む。
[適用例14]
本適用例に係るクロック生成方法は、第1のクロック信号から所定時間あたりに所定数のクロックを有する第2のクロック信号を生成するクロック生成方法であって、第3のクロック信号を基準として前記第1のクロック信号と前記第2のクロック信号の周波数比を測定するステップと、前記周波数比の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じてマスク信号を生成するステップと、前記マスク信号に応じて、前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するステップと、を含む。
[適用例15]
上記適用例に係るクロック生成方法において、前記周波数比を測定するステップでは、前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と前記クロック数のカウント値との差を測定し、前記マスク信号を生成するステップでは、前記第1のクロック信号に同期して動作するアキュムレーターを用いて、当該アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、y(i−1)+K≧Fの時に前記マスク信号を生成するようにしてもよい。
第1実施形態のクロック生成装置の構成例を示す図。 第1実施形態における周波数測定部10の構成例を示す図。 周波数測定部10の出力信号値とマスク数との関係の説明図。 測定時間、基準値、25MHzのカウント値、マスク数、補正時間及び補正精度の関係の一例を示す図。 マスク信号生成部11の構成例を示す図。 マスク信号生成部11の動作のタイミングチャートの一例を示す図。 第1実施形態におけるマスク信号の生成処理を示すフローチャート図。 一次電源から電源電圧が供給されていない時のタイミングチャートの一例を示す図。 周波数変換部15の構成例を示す図。 マスク信号生成部152の構成例を示す図。 一次電源からの電源電圧の供給が停止する前後のタイミングチャートの一例を示す図。 第2実施形態のクロック生成装置の構成例を示す図。 第2実施形態における周波数測定部10の構成例を示す図。 第2実施形態におけるマスク信号の生成処理を示すフローチャート図。 本実施形態の電子機器の機能ブロック図。 本実施形態の電子機器の外観の一例を示す図。 本実施形態の移動体の一例を示す図。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1.クロック生成装置
1−1.第1実施形態
図1は、第1実施形態のクロック生成装置の構成例を示す図である。第1実施形態のクロック生成装置1は、周波数測定部10、マスク信号生成部11、クロックゲート部12、カウンター13、AND回路14、周波数変換部15、クロック選択部16、AND回路17、発振回路20、発振回路30、スイッチ回路40、ダイオード42及びダイオード44を含んで構成されており、1チップの集積回路(IC)として実現されている。ただし、本実施形態のクロック生成装置1は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
本実施形態のクロック生成装置1は、さらに、一次電源(Primary Power Supply)と接続され、一次電源からの電源電圧VDD1(第1の電源電圧)が供給される電源端子T1(第1の電源端子)、二次電源(Secondary Power Supply)と接続され、二次電源からの電源電圧VDD2(第2の電源電圧)が供給される電源端子T2(第2の電源端子)、2つのクロック信号CK6,CK7をそれぞれ出力するための出力端子T3,T4、及び、水晶振動子2を接続するための2つの端子T5,T6及び接地端子T7を有している。
T1端子に接続される一次電源は、AC電源や大容量のリチウムイオンバッテリー等であり、電源電圧VDD1は、クロック生成装置1を含む機器(例えば、ノートPCやタブレットPC)の電源が切られ、あるいはパワーセーブモード時などには、T1端子に供給されなくなる。一方、T2端子に接続される二次電源は、小容量のコインバッテリー等であり、電源電圧VDD2は常に供給される。
発振回路20は、T2端子からダイオード44を介して供給される電源電圧VDD2で動作し、所定の周波数(本実施形態では32.768kHz)よりも高い周波数(32.
768kHz+α)で発振する回路である。発振回路20は、例えば、CR発振回路、LC発振回路、PLL(Phase Locked Loop)回路、シリコンMEMS(Micro Electro Mechanical Systems)等で実現される。本実施形態では、発振回路20は、製造ばらつき、動作温度範囲、動作電圧範囲等のあらゆる条件のもとで、常に32.768kHzよりも高い周波数で発振する。例えば、設計段階において、発振回路20が最も低い周波数になる条件でも32.768kHzよりも高くなるようにTypical条件での周波数に大きなマージンを確保しておく方法や、発振回路20の周波数を調整可能に設計し、設計段階である程度のマージンを確保した上で出荷検査時に最も低い周波数になる条件でも必ず32.768kHzよりも高くなるように発振回路20の周波数を個別に調整する方法等が考えられる。
発振回路30は、T5端子とT6端子の間に接続されており、T1端子からダイオード42を介して供給される電源電圧VDD1で動作し、水晶振動子2を所定の周波数(本実施形態では25MHz)で発振させる。電源電圧VDD1がT1端子に供給されなくなると、スイッチ回路40がオフの期間は発振回路30の動作が停止し、スイッチ回路40がオンの期間は、発振回路30はT2端子からダイオード44を介して供給される電源電圧VDD2で動作する。
発振回路30が出力する25MHzのクロック信号CK3は、発振回路20が出力する32.768kHz+αのクロック信号CK1よりも周波数精度が高く(周波数偏差が小さく)、周波数安定度も高い。そこで、本実施形態では、周波数測定部10、マスク信号生成部11及びクロックゲート部12において、クロック信号CK3を用いてクロック信号CK1の周波数32.768kHz+αを測定し、測定結果に応じて補正された32.768kHzのクロック信号CK2を生成する。
周波数測定部10は、クロック信号CK3(第3のクロック信号)を基準として、所望の周波数(32.768kHz)とクロック信号CK1(第1のクロック信号)の周波数の比を測定する。この測定値は1回の補正に要する時間(以下、単に「補正時間」という)Tcompにおけるクロック信号CK1のクロックのマスク数と等しい。本実施形態では、周波数測定部10は、後述するカウンター13が出力するイネーブル信号ENが入力されている期間のみ、所望の周波数(32.768kHz)とクロック信号CK1の周波数の比の測定(以下、「周波数比測定」という)を行う。
特に、本実施形態では、周波数測定部10は、クロック信号CK1の所与のクロック数に相当する時間(測定時間Tmeas)に含まれるクロック信号CK3のクロック数をダウンカウントすることにより、ダウンカウントしたカウント値と、補正時間Tcompにおけるクロック信号CK1のクロックのマスク数が等しくなる。
図2は、本実施形態における周波数測定部10の構成例を示す図である。図2の例では、周波数測定部10は、ダウンカウンター101、ダウンカウンター102、測定終了判定回路104を含んで構成されている。
ダウンカウンター101は、イネーブル信号ENが供給されるまでは、第1の電圧レベル(本実施形態ではローレベル)の信号を出力し、イネーブル信号ENが供給されると、このクロック信号CK1のNクロックをダウンカウントし、クロック信号CK1のNクロックに相当する時間、第2の電圧レベル(本実施形態ではハイレベル)を保持する。この第2の電圧レベルを保持する時間が測定時間Tmeasになる。例えば、N=1024の場合、測定時間Tmeasはクロック信号CK1の1024クロック分に相当する時間である。
ダウンカウンター102は、イネーブル信号ENが供給されると、ダウンカウンター1
01の出力信号が第2の電圧レベルを保持する間に入力されたクロック信号CK3のクロック数をダウンカウントする。ダウンカウンター102の初期値は、32.768kHzのN周期に相当する期間を25MHzでカウントしたときのカウント値(=25MHz/32.768kHz×N)である。
測定終了判定回路104は、ダウンカウンター101の出力信号の第2の電圧レベルから第1の電圧レベルへの変化を検出すると、後述するカウンター13のスタート信号STARTを発生させる。
このように構成された周波数測定部10の出力信号値(減算回路103の出力信号値)Kを測定することで、補正時間Tcompあたりのクロック信号CK1のクロックのマスク数と等しい値を得ることができる。
次に、図3(A)及び図3(B)を用いて、信号値Kとマスク数との関係について説明する。32.768kHzの512クロック分に相当する時間は15.625msであり(図3(A)の一点鎖線)、この15.625msは、25MHzの390625クロック分に相当する時間と一致する(図3(B)の実線)。前述の通り、この390625は基準値Fに相当する。
また、32.768kHz+αの周期が32.768kHzの周期の10%減(α=32.768kHz×1/9)に相当する場合は、32.768kHz+αの512クロック分に相当する時間(測定時間Tmeasに相当する)は14.0625msであり(図3(A)の実線)、この14.0625msは、25MHzの351562クロック分に相当する時間とほぼ一致する(図3(B)の実線)。この351562は、390625(基準値F)を初期値としたダウンカウンター102のカウント値の減少値に相当し、測定時間Tmeasの経過後のダウンカウンター102の値は、ダウンカウンター102の初期値390625(基準値F)と351562(ダウンカウンター102のカウント値の減少値)との差である39063となる。この値は、信号値Kに等しい。
一方、32.768kHz+αの周期は32.768kHzの周期の10%減であるから、32.768kHz+αを32.768kHzに補正するためには10%分のクロックをマスクすればよい。従って、32.768kHz+αの390625クロック(基準値F)に対してそのほぼ10%分の39063クロック(信号値K)をマスクすることで、32.768kHzに補正することができる。すなわち、補正時間Tcompあたりに、クロック信号CK1のクロックをK回だけマスクすればよく、信号値Kがそのままマスク数になる。
図4に、測定時間Tmeas、基準値F、25MHzのカウント値、マスク数K、補正時間Tcomp及び補正精度の関係の一例を示す。図4は、32.768kHz+αの周期が32.768kHzの周期の10%減(α=32.768kHz×1/9)に相当する場合の例である。例えば、クロック信号CK1(32.768kHz+α)の64クロック分に相当する時間を測定時間Tmeasとする場合(ダウンカウンター101のN=64の場合)、測定時間Tmeasは1.7578125ms、基準値Fは48828、クロック信号CK3(25MHz)のカウント数は43945、マスク数Kは4883、補正時間Tcompは1.34s(クロック信号CK1の48828クロック分に相当する時間)、補正精度は20.48ppmである。また、例えば、クロック信号CK1(32.768kHz+α)の512クロック分に相当する時間を測定時間Tmeasとする場合(ダウンカウンター101のN=512の場合)、測定時間Tmeasは14.6025ms、基準値Fは390625、クロック信号CK3(25MHz)のカウント数は351562、マスク数Kは39063、補正時間Tcompは10.73s(クロック信号CK1の390625クロック
分に相当する時間)、補正精度は2.56ppmである。図4からわかるように、測定時間Tmeasを長くするほど補正精度が高くなる。
図1に戻り、マスク信号生成部11(第1のマスク信号生成部)は、周波数測定部10が計算したマスク数(出力信号値)Kに応じて、クロックゲート部12のマスクタイミングを制御するマスク信号(第1のマスク信号)を生成する。
クロックゲート部12(第1のクロックゲート部)は、マスク信号生成部11が生成したマスク信号に応じて、クロック信号CK1が有する一部のクロックを伝搬させないようにマスクし、所定時間あたりに所定数のクロックを有する、平均周波数が32.768kHzのクロック信号CK2(第2のクロック信号)を生成する。
例えば、マスク信号生成部11が、補正時間Tcompにおいてクロック信号CK1のKクロック分だけ連続してあるいは分散してハイレベルとなるマスク信号を生成し、クロックゲート部12を、クロック信号CK1とマスク信号が入力される2入力AND回路で実現すれば、当該2入力AND回路の出力信号は平均周波数が32.768kHzのクロック信号CK2になる。
電源電圧VDD1がT1端子に供給されていない時は、クロックゲート部12が出力するクロック信号CK2がクロック選択部16により選択され、クロック信号CK6としてT3端子を介して外部に出力される。従って、本実施形態のクロック生成装置1は、クロックの粗密があるクロック信号CK6を出力するが、例えば、RTC等の数十m秒、または数百m秒の時間を計時するような計時装置であれば、多少の粗密があるクロック信号CK6で動作しても大きな問題は生じない。ただし、例えば、2.56ppmの精度での補正が要求される場合には、図4に示したように補正時間Tcompが11秒程度になり、この間にクロック信号CK1のクロックをK回連続してマスクすると、クロック信号CK6のクロックが1秒程度停止する状況も起こり得る。このような場合、例えば、クロック信号CK6を用いて針を駆動させるアナログ時計では針が1秒程度停止し、また、クロック信号CK6を用いて電子メロディーを流す音楽再生機器では一瞬おかしなリズムの音が再生される等の不具合が生じ得る。
そこで、本実施形態では、マスク信号生成部11は、補正時間Tcompにおいて、クロック信号CK1のクロックをマスクするタイミングをできるだけ均等に分散させるようなマスク信号を生成する。
図5に、本実施形態におけるマスク信号生成部11の構成例を示す。図4の例では、マスク信号生成部11は、キャリーアウト出力付きの加算回路111とアキュムレーター(累算器)112を含んで構成されている。
加算回路111は、マスク数(周波数測定部10の出力信号値)Kとアキュムレーター112の出力値y(i−1)とを加算して出力する。ただし、加算回路111の出力信号値y(i)の上限は基準値F−1であり、y(i)=(y(i−1)+K) mod F(y(i)は(y(i−1)+K)をFで割った時の余り)である。また、加算回路111は、y(i−1)+K<Fの時に第1の電圧レベル(ローレベル)、y(i−1)+K≧Fの時に第2の電圧レベル(ハイレベル)となるマスク信号を生成して出力する。ここで、クロック信号CK1のFクロック分に相当する時間が補正時間Tcompであり、基準値Fは測定時間Tmeasの設定に対応づけて設定される。なお、基準値Fの値や測定時間Tmeasを決定するNの値は、設計段階で固定してもよいし、内部レジスターの設定で変更可能にしておいてもよい。
アキュムレーター112(第1のアキュムレーター)は、クロック信号CK1のクロックが入力されると、加算回路111の出力信号値y(i)を保存するレジスターである。従って、クロック信号CK1のクロックが入力される毎に、アキュムレーター112の出力信号値y(i−1)は加算回路111の出力信号値y(i)に更新される。
図6に、マスク信号生成部11の動作のタイミングチャートの一例を示す。図6は、32.768kHz+αの周期が32.768kHzの周期の10%減(α=32.768kHz×1/9)に相当する場合の例であり、測定時間Tmeasはクロック信号CK1の512クロック分に相当する時間に設定されており、これに対応づけて基準値Fは390625に設定されている。すなわち、補正時間Tcompは、クロック信号CK1の390625クロック分の時間に相当する。マスク数(周波数測定部10の出力信号値)Kは39063であるので、補正時間Tcompにおいて、クロック信号CK1の390625クロックのうち39063クロック(10%)がマスクされる。図6に示すように、クロック信号CK1は10クロック毎に1クロックがマスクされており、図5のような簡単な構成で、クロックマスクのタイミングをほぼ等間隔に分散化できることがわかる。
本実施形態のクロック生成装置1は、1回目の補正(補正時間Tcomp)が終了すると、1回目と同じ値のKにより1回目の補正と同じ補正時間Tcompで2回目の補正を行い、以降は同様に、次に周波数比測定を行うまで、同様の補正を繰り返す。そして、クロック生成装置1は、前回の周波数比測定の後、所定のインターバル時間Tintが経過すると新たに周波数比測定を行い、信号値Kを更新する。
図1に戻り、カウンター13は、クロックゲート部12が出力するクロック信号CK2のクロック数をカウントすることでこのインターバル時間Tintを計測するとともに、インターバル時間Tintを計測する毎に、周波数測定部10にイネーブル信号ENを供給する。具体的には、カウンター13は、周波数測定部10からのスタート信号START(測定終了判定回路104の出力信号)が供給されるとクロック信号CK2のクロック数のカウントを開始し、カウント値が設定値に到達するとイネーブル信号ENを発生させる。このカウンター13によるカウント期間がインターバル時間Tintに相当し、インターバル時間Tintの設定値は、環境条件や補正誤差の許容範囲等を考慮して適宜設定される。なお、インターバル時間Tintの値は、設計段階で固定してもよいし、内部レジスターの設定で変更可能にしておいてもよい。
そして、周波数測定部10は、インターバル時間Tint毎にイネーブル信号ENが供給され、周波数比測定を間欠的に行う。
図7(A)及び図7(B)は、これまでに説明したマスク信号の生成処理を示すフローチャート図である。図7(A)は周波数比測定のフローチャート図であり、図7(B)は周波数補正のフローチャート図である。この周波数比測定と周波数補正は、並行して行われる。
図7(A)に示す周波数比測定のフローチャートでは、クロック生成装置1は、まず、クロック信号CK1のNクロック分の測定時間Tmeasに含まれるクロック信号CK3のクロック数をカウントする(S10)。ここで得られたカウント値は、マスク数Kと等しい。
次に、クロック生成装置1は、クロック信号CK2のクロック数のカウントを開始する(S20)。
そして、クロック生成装置1は、ステップS20で開始したクロック信号CK2のクロ
ック数のカウント値が所定値と一致(すなわち、インターバル時間Tintが経過)する毎に(S30のY)、ステップS10及びS20の処理を繰り返し行う。
図7(B)に示す周波数補正のフローチャートでは、クロック生成装置1は、まず、アキュムレーター112の出力値y(i−1)、マスク数K(図7(A)のステップS10で得られた最新のマスク数K)、基準値Fより、y(i)=(y(i−1)+K) mod Fを計算する(S40)。
次に、クロック生成装置1は、y(i−1)+K≧Fであれば(S50のY)、マスク信号をハイレベルにし(S60)、クロック信号CK1の次の立ち上がりエッジのタイミングで(S70のY)、マスク信号をローレベルにするとともに(S80)、アキュムレーター112の出力値y(i−1)をy(i)に更新する(S90)。
一方、y(i−1)+K<Fであれば(S50のN)、クロック生成装置1は、クロック信号CK1の次の立ち上がりエッジのタイミングで(S70のY)、マスク信号をローレベルに維持するとともに(S80)、アキュムレーター112の出力値y(i−1)をy(i)に更新する(S90)。
そして、クロック生成装置1は、図7(A)のステップS10で得られた最新のマスク数Kを用いてステップS40〜S90の処理を繰り返し行う。
図1に戻り、イネーブル信号ENはAND回路14の非反転入力にも供給され、AND回路14の反転入力にはダイオード42を介してT1端子の電圧が供給される。従って、AND回路14は、T1端子に電源電圧VDD1が供給されている時は常にローレベルの信号を出力し、T1端子に電源電圧VDD1が供給されていない時は、イネーブル信号ENが供給される期間はハイレベルの信号を出力し、それ以外の期間はローレベルの信号を出力する。
AND回路14の出力信号は、スイッチ回路40の制御入力に供給され、スイッチ回路40は、AND回路14の出力信号がハイレベルの時はオン(2端子間を電気的に接続)し、ローレベルの時はオフ(2端子間を電気的に遮断)する。
従って、T1端子に電源電圧VDD1が供給されている時は、スイッチ回路40が常にオフなので、発振回路30には電源電圧VDD2は供給されず、電源電圧VDD1のみが供給されてクロック信号CK3が出力される。一方、T1端子に電源電圧VDD1が供給されていない時は、発振回路30には周波数測定部10が測定を行う期間(イネーブル信号ENが供給される期間)のみ電源電圧VDD2が供給されてクロック信号CK3が出力される。
T1端子に電源電圧VDD1が供給されている時は、クロック信号CK3は、AND回路17を通過し、クロック信号CK7としてT4端子を介して外部に出力される。一方、T1端子に電源電圧VDD1が供給されていない時は、周波数測定部10の測定期間に発生するクロック信号CK3はAND回路17でマスクされ、外部には出力されない。図8に、T1端子に電源電圧VDD1が供給されていない時のタイミングチャートの一例を示す。
周波数変換部15は、T1端子に電源電圧VDD1が供給されている時にクロック信号CK3を周波数変換し、平均周波数が所定の周波数(本実施形態では32.768kHz)となるクロック信号CK5を生成する。
周波数変換部15は、分周比が可変な分周回路を用いて複数の分周比を切り替えながらクロック信号CK3を分周することで、平均周波数が32.768kHzのクロック信号を生成するようにしてもよい。例えば、クロック信号CK3に対して、481回の763分周と31回の762分周を順番に繰り返すことで、平均周波数が32.768kHzのクロック信号CK5が得られる。
あるいは、周波数変換部15は、図9に示すような構成としてもよい。図9の例では、周波数変換回路15は、分周回路151、マスク信号生成部152及びクロックゲート部153を含んで構成されている。分周回路151は、クロック信号CK3(第3のクロック信号)が入力され、クロック信号CK3を所定の分周比で分周して32.768kHzよりも高い周波数のクロック信号CK4(第4のクロック信号)を生成する。本実施形態では、分周回路151は、クロック信号CK3を762分周して32.808kHz(=25MHz/762)のクロック信号CK4を生成する。
マスク信号生成部152(第2のマスク信号生成部)は、クロック信号CK4の所定のクロック数あたりの所定のマスク数の情報に基づいて、クロックゲート部153のマスクタイミングを制御するマスク信号(第2のマスク信号)を生成する。
クロックゲート部153(第2のクロックゲート部)は、マスク信号生成部152が生成したマスク信号に応じて、分周回路151の出力クロック信号CK4が有する一部のクロックを伝搬させないようにマスクし、平均周波数が32.768kHzのクロック信号CK5(第5のクロック信号)を生成する。
例えば、32.808kHzの390625クロック分に相当する時間に含まれる32.768kHzのクロック数は390144であり、その差は481である。従って、例えば、マスク信号生成部152が、クロック信号CK4の390625クロックあたりに481クロックをマスクするマスク信号を生成し、クロックゲート部153を、クロック信号CK4とマスク信号が入力される2入力AND回路で実現してもよい。
本実施形態では、マスク信号生成部152は、マスク信号生成部11と同様に、クロック信号CK4のクロックをマスクするタイミングをできるだけ均等に分散させるようなマスク信号を生成する。図10に、本実施形態におけるマスク信号生成部152の構成例を示す。図10の例では、マスク信号生成部152は、キャリーアウト出力付きの加算回路154とアキュムレーター(累算器)155を含んで構成されている。
加算回路154は、所定値Lとアキュムレーター155の出力値y(i−1)とを加算して出力する。ただし、加算回路155の出力信号値z(i)の上限はG−1であり、z(i)=(z(i−1)+L) mod G(z(i)は(z(i−1)+L)をGで割った時の余り)である。また、加算回路154は、z(i−1)+L<Gの時に第1の電圧レベル(ローレベル)、z(i−1)+L≧Gの時に第2の電圧レベル(ハイレベル)となるマスク信号を生成して出力する。ここで、例えば、所定値Lはクロック信号CK4のGクロックあたりのマスク数であり、Gを390625とすると、Lは481である。なお、Lの値やGの値は、設計段階で固定してもよいし、内部レジスターの設定で変更可能にしておいてもよい。
アキュムレーター155(第2のアキュムレーター)は、分周クロック信号CK4のクロックが入力されると、加算回路154の出力信号値z(i)を保存するレジスターである。従って、分周クロック信号CK4のクロックが入力される毎に、アキュムレーター155の出力信号値z(i−1)は加算回路154の出力信号値z(i)に更新される。
本実施形態のクロック生成装置1では、電源電圧VDD1がT1端子に供給されている時は、クロックゲート部153が出力するクロック信号CK5がクロック選択部16により選択され、クロック信号CK6としてT3端子を介して外部に出力される。また、先に説明したように、電源電圧VDD1がT1端子に供給されていない時は、クロックゲート部12が出力するクロック信号CK2がクロック選択部16により選択され、クロック信号CK6としてT3端子を介して外部に出力される。図11に、T1端子への電源電圧VDD1の供給が停止する前後のクロック生成装置1の動作のタイミングチャートの一例を示す。なお、本実施形態では、一次電源からの電源電圧VDD1の供給がいつ停止するか分からないので、発振回路20の発振動作を常に継続しておき、電源電圧VDD1が供給されている時も周波数測定部10によるクロック信号CK1の周波数比測定が間欠的に行われる。
以上に説明したように、第1実施形態のクロック生成装置によれば、32.768kHzよりも高いクロック信号CK1の一部のクロックをマスクすることで、発振回路20の周波数調整を不要にしながら、平均周波数が32.768kHzのクロック信号CK2を生成することができる。
また、第1実施形態のクロック生成装置によれば、クロック信号CK3を基準としてクロック信号CK1のマスク数Kを直接計測するので、クロック信号CK3の周波数精度に応じた高い周波数精度のクロック信号CK2を生成することができる。
また、第1実施形態のクロック生成装置によれば、クロック信号CK1の所定クロック分の時間に含まれるクロック信号CK3のクロック数をカウントすることで、簡単な構成でクロック信号CK1のマスク数Kを直接的に計算することができるとともに、クロック信号CK1に対して十分高い周波数のクロック信号CK3を用いることで、測定時間を短縮しながら所望の補正精度を達成することができる。
また、第1実施形態のクロック生成装置によれば、加算回路111とアキュムレーター112を用いてマスク信号生成部11を構成することで、簡単な構成でありながら、クロック信号CK1のクロックをマスクするタイミングをできるだけ均等に分散させたクロック信号CK2を生成することができる。
また、第1実施形態のクロック生成装置によれば、T1端子に電源電圧VDD1が供給されている時は、クロック信号CK3から直接生成したクロック信号CK5を選択して出力するので、クロック信号CK2よりも周波数精度の高い32.768kHzのクロック信号を出力することができる。一方、T1端子に電源電圧VDD1が供給されていない時でも、T2端子に常時供給されている電源電圧VDD2を電源電圧としてクロック信号CK1から生成したクロック信号CK2を選択し、32.768kHzのクロック信号を出力することができる。
また、第1実施形態のクロック生成装置によれば、加算回路154とアキュムレーター155を用いてマスク信号生成部152を構成することで、簡単な構成でありながら、クロック信号CK4のクロックをマスクするタイミングをできるだけ均等に分散させたクロック信号CK5を生成することができる。
また、第1実施形態のクロック生成装置によれば、電源電圧VDD2が供給されていれば、間欠的にクロック信号CK1の周波数を測定するので、電源電圧VDD1の供給がいつ停止しても、直近の測定結果を用いて、クロック信号CK1に対して適切に周波数補正がされたクロック信号CK2を速やかに生成することができる。さらに、電源電圧VDD1の供給が停止した後も、間欠的にクロック信号CK1の周波数を測定するので、消費電
力を削減しながら、環境変化に起因するクロック信号CK1の周波数変動の影響を低減してほぼ一定周波数のクロック信号CK2を生成し続けることができる。
1−2.第2実施形態
図12は、第2実施形態のクロック生成装置の構成例を示す図である。第2実施形態のクロック生成装置1は、第1実施形態と同様に、周波数測定部10、マスク信号生成部11、クロックゲート部12、カウンター13、AND回路14、周波数変換部15、クロック選択部16、AND回路17、発振回路20、発振回路30、スイッチ回路40、ダイオード42及びダイオード44を含み、さらに、周波数調整部18を含んで構成されており、1チップの集積回路(IC)として実現されている。ただし、本実施形態のクロック生成装置1は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
第2実施形態のクロック生成装置1では、発振回路20は、発振時の負荷容量の一部となる可変容量22を含んでおり、可変容量22の容量値は、周波数調整部18が出力する制御信号に応じて変化する。可変容量22の容量値を小さくすれば発振回路20の周波数(クロック信号CK1の周波数)は高くなる。可変容量22は、例えば、1又は複数の可変容量素子(可変容量ダイオード等)で実現してもよいし、複数の固定容量素子と複数のスイッチからなる容量アレイで実現してもよい。
第2実施形態のクロック生成装置1では、第1実施形態と異なり、発振回路20は、必ずしも32.768kHzよりも高い周波数で発振しなくてもよく、製造ばらつき、動作温度範囲、動作電圧範囲等の一部又は全部の条件で、32.768kHz以下の周波数で発振してもよい。従って、例えば、設計段階においてTypical条件での周波数を32.768kHz付近に設計し、あるいは、出荷検査時に基準となる動作電圧や温度で32.768kHz付近となるように発振回路20の周波数を個別に調整してもよい。
周波数調整部18は、発振回路20が出力するクロック信号CK1の周波数(32.768kHz±α)が所定の周波数(32.768kHz)よりも高いか低いかを判定し、低い場合は、クロック信号CK1の周波数が当該所定の周波数以上(32.768kHz以上)になるように発振回路20の周波数を調整する。具体的には、周波数調整部18は、マスク数(周波数測定部10の出力信号値)Kが負の値であれば可変容量22の容量値が小さくなるように制御して発振回路20の周波数を高くし、マスク数Kが0又は正の値であれば可変容量22の容量値を変更しない。
第2実施形態における周波数測定部10は、基本的な動作については第1実施形態と同様であるが、マスク数Kが負の値の場合(発振回路20の周波数が32.768kHzよりも低い場合)は、周波数比測定を終了せずに再び周波数比測定を行う。1回目の周波数比測定の終了後、周波数調整部18により、発振回路20の周波数が高くなるように調整されるので、マスク数Kは1回目よりも2回目の方が大きくなる。そして、周波数測定部10は、マスク数Kが0又は正の値になるまで、周波数比測定を繰り返す。なお、周波数測定部10は、ダウンカウンター102が0から最大値に遷移するときに出力される桁の不足信号(ボロー信号)が発生したかどうかで、マスク数Kが0または正の値か(ボロー信号は出力されない)、負の値か(ボロー信号は出力される)を判定することができる。
なお、発振回路20の周波数制御を可変容量にて行う例をあげたが、これに限定されず、これ以外の回路要素(例えば、抵抗)や電源電圧値を制御して周波数を制御するものであってもよい。
図13は、第2実施形態における周波数測定部10の構成例を示す図である。図12の
例では、周波数測定部10は、図2と同様に、ダウンカウンター101、ダウンカウンター102及び減算回路103及び測定終了判定部104を含んで構成されている。ダウンカウンター101及び減算回路103の動作は第1実施形態と同様である。
ダウンカウンター102は、イネーブル信号ENが供給されると、ダウンカウンター101の出力信号が第1の電圧レベル(ローレベル)又は第2の電圧レベル(ハイレベル)を保持する間(測定時間Tmeas)に入力されたクロック信号CK1のクロック数をダウンカウントする。
測定終了判定部104は、ダウンカウンター101の出力信号の第2の電圧レベルから第1の電圧レベルへの変化又は第1の電圧レベルから第2の電圧レベルへの変化を検出した時点でダウンカウントからのボロー信号が発生しない場合(マスク数:Kが0又は正の値の時に相当する)は、図12のカウンター13のスタート信号STARTを発生させる。一方、ボロー信号が発生したときは(発振回路20の周波数が32.768kHzよりも低いことを示している)、スタート信号STARTを発生させずに、ダウンカウンター102をリセットする。従って、周波数比測定が終了した時点で、マスク数Kが0又は正の値であれば、周波数測定部10による動作が停止するとともにカウンター13によるインターバル時間Tintの計測が開始され、マスク数Kが負の値であれば、周波数測定部10による次の周波数比測定が開始し、カウンター13によるインターバル時間Tintの計測は開始されない。
周波数調整部18は、マスク数Kが負の値の場合、例えば、可変容量22の容量値を所定量だけ減少させるように制御してもよいし、発振回路20の周波数が必ず32.768kHz以上になるように、マスク数Kに応じて可変容量22の容量値を制御するようにしてもよい。前者の場合は、設計を簡略化することができるが周波数測定部10による周波数比測定の繰り返し回数が多くなるおそれがある。後者の場合は、設計が複雑になるが、周波数測定部10による周波数比測定の繰り返しを無くすことができる。
第2実施形態のクロック生成装置1におけるその他の構成は、第1実施形態と同様であるので、その説明を省略する。
図14(A)及び図14(B)は、第2実施形態におけるマスク信号の生成処理を示すフローチャート図である。図14(A)は周波数比測定のフローチャート図であり、図14(B)は周波数補正のフローチャート図である。この周波数比測定と周波数補正は、並行して行われる。図14(A)及び図14(B)において、それぞれ図7(A)及び図7(B)と同じ処理を行うステップには同じ符号を付している。
図14(A)に示す周波数比測定のフローチャートでは、クロック生成装置1は、まず、第1実施形態(図7(A))と同様に、ステップS10の測定処理を行う。
次に、クロック生成装置1は、マスク数Kが負の値か否かを判定し(S12)、マスク数Kが負の値でなければ(S12のN)、第1実施形態(図7(A))と同様に、ステップS20以降の処理を行う。
一方、マスク数Kが負の値であれば(S12のY)、クロック生成装置1は、可変容量22を調整してクロック信号CK1の周波数を高くし(S14)、再びステップS10及びS20の測定処理を行う。そして、クロック生成装置1は、マスク数Kが0又は正の値になるまでステップS14及びS10の処理を繰り返し行い、マスク数Kが0又は正の値になれば(S12のY)、第1実施形態(図7(A))と同様に、ステップS20以降の処理を行う。
なお、図14(B)に示す周波数補正のフローチャートは、第1実施形態(図7(B))と同じであるため、その説明を省略する。
以上に説明したように、第2実施形態のクロック生成装置によれば、発振回路20が出力するクロック信号CK1の周波数が32.768kHzよりも高い時は、クロック信号CK1の一部のクロックをマスクすることで、平均周波数が32.768kHzのクロック信号CK2を生成することができる。一方、クロック信号CK1の周波数が32.768kHzよりも低い時は、発振回路20の周波数を32.768kHz以上に調整してクロック信号CK1の一部のクロックをマスクすることで、平均周波数が32.768kHzのクロック信号CK2を生成することができる。従って、発振回路20は、必ずしも32.768kHzよりも高い周波数で発振しなくてもよいので、発振回路20の設計が容易になる。また、クロック信号CK1の周波数が32.768kHzよりも低い時は、クロック信号CK1の周波数を32.768kHz以上の周波数にすればよいので、発振回路20の周波数調整に高い精度は要求されず、周波数調整を簡略化することができる。
その他、第2実施形態のクロック生成装置は、前述した第1実施形態のクロック生成装置が奏する効果と同様の効果を奏することができる。
2.電子機器
図15は、本実施形態の電子機器の機能ブロック図である。また、図16は、本実施形態の電子機器の一例である移動体通信機器の外観の一例を示す図である。
本実施形態の電子機器300は、クロック生成装置310、リアルタイムクロック(RTC)装置320、CPU(Central Processing Unit)330、操作部340、ROM(Read Only Memory)350、RAM(Random Access Memory)360、通信部370、表示部380、一次電源390、二次電源392を含んで構成されている。なお、本実施形態の電子機器は、図15の構成要素(各部)の一部を省略又は変更し、あるいは他の構成要素を付加した構成としてもよい。
一次電源390は、例えば、電子機器300に内蔵のリチウムイオンバッテリー等の電源、あるいは、電子機器300の外部のAC電源等である。二次電源392は、例えば、電子機器300に内蔵のコインバッテリー等の電源である。
クロック生成装置310は、例えば、前述した第1実施形態又は第2実施形態のクロック生成装置1であり、先に説明したように、一次電源390の電源電圧が供給されている時は、クロック信号CK6(32.768kHz)とクロック信号CK7(25MHz)をともに出力し、一次電源390の電源電圧が供給されていない時は、クロック信号CK6(32.768kHz)を出力し、クロック信号CK7(25MHz)を出力しない。
リアルタイムクロック装置320は、電源切替回路321と、電源切替回路321の出力電圧が電源電圧として供給される計時回路322とを含む、例えば、1チップのICである。電源切替回路321は、一次電源390の電源電圧が供給されている時は、計時回路322に一次電源390の電源電圧を供給し、一次電源390の電源電圧が供給されなくなると、計時回路322に供給する電源電圧を二次電源392の電源電圧に切り替える。計時回路322は、クロック生成装置310が出力するクロック信号CK6に同期して計時処理を行う。
CPU330は、一次電源390で動作し、ROM350等に記憶されているプログラムに従い、各種の計算処理や制御処理を行う。具体的には、CPU330は、クロック生
成装置310が出力するクロック信号CK7に同期して、操作部340からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部370を制御する処理、表示部380に各種の情報を表示させるための表示信号を送信する処理等を行う。
操作部340は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をCPU330に出力する。
ROM350は、CPU330が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
RAM360は、CPU330の作業領域として用いられ、ROM350から読み出されたプログラムやデータ、操作部340から入力されたデータ、CPU330が各種プログラムに従って実行した演算結果等を一時的に記憶する。
通信部370は、CPU330と外部装置との間のデータ通信を成立させるための各種制御を行う。
表示部380は、LCD(Liquid Crystal Display)等により構成される表示装置であり、CPU330から入力される表示信号に基づいて各種の情報を表示する。表示部380には操作部340として機能するタッチパネルが設けられていてもよい。
クロック生成装置310として本実施形態のクロック生成装置1を組み込むことにより、より低コストで信頼性の高い電子機器を実現することができる。
このような電子機器300としては種々の電子機器が考えられ、例えば、パーソナルコンピューター(例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、ノート型パーソナルコンピューター、タブレット型パーソナルコンピューター)、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置(例えば、インクジェットプリンター)、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等が挙げられる。
3.移動体
図17は、本実施形態の移動体の一例を示す図(上面図)である。図17に示す移動体400は、クロック生成装置410、クロック生成装置410が出力する各種のクロック信号に同期して、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図17の構成要素(各部)の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
クロック生成装置410として、上述の各実施形態のクロック生成装置1を適用することができ、これにより高い信頼性を確保することができる。
このような移動体400としては種々の移動体が考えられ、例えば、自動車(電気自動車も含む)、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
4.変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
例えば、本実施形態では、1つのICで実現されたクロック生成装置1を例に挙げて説明したが、クロック生成装置1は、複数のICで実現されてもよいし、クロック生成装置1の複数の構成要素にそれぞれ対応する複数のディスクリート部品をボード上で配線接続することで実現されてもよい。
また、例えば、本実施形態のクロック生成装置1では、一次電源の電源電圧VDD1が供給されている時はクロック信号CK6としてクロック信号CK5を選択し、一次電源の電源電圧VDD1が供給されていない時はクロック信号CK6としてクロック信号CK2を選択して外部に出力しているが、クロック生成装置1は、クロック信号CK1(第1のクロック信号に相当する)のクロックの一部をマスクして生成したクロック信号CK2(第2のクロック信号に相当する)を常に外部出力するようにしてもよい。この場合、周波数変換部15とクロック選択部16は無くてもよい。あるいは、クロック生成装置1は、分周回路151によりクロック信号CK3を分周した分周クロック信号CK4(第1のクロック信号に相当する)のクロックの一部をマスクしたクロック信号CK5(第2のクロック信号に相当する)を常に外部出力するようにしてもよい。この場合、周波数測定部10、マスク信号生成部11、クロックゲート部12、カウンター13、AND回路14、クロック選択部16、発振回路20、スイッチ回路40、ダイオード44及びT2端子は無くてもよい。
上述した各実施形態及び変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態及び変形例を適宜組み合わせることも可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
1 クロック生成装置、2 水晶振動子、10 周波数測定部、11 マスク信号生成部、12 クロックゲート部、13 カウンター、14 AND回路、15 周波数変換部、16 クロック選択部、17 AND回路、18 周波数調整部、20 発振回路、22 可変容量、30 発振回路、40 スイッチ回路、42 ダイオード、44 ダイオード、101 ダウンカウンター、102 ダウンカウンター、104 測定終了判定回路、111 加算回路、112 アキュムレーター(累算器)、151 分周回路、152 マスク信号生成部、153 クロックゲート部、154 加算回路、155 アキュムレーター(累算器)、300 電子機器、310 クロック生成装置、320 リアルタイムクロック(RTC)装置、321 電源切替回路、322 計時回路、330 CPU、340 操作部、350 ROM、360 RAM、370 通信部、380 表示部、390 一次電源、392 二次電源、400 移動体、410 クロック生成装
置、420,430,440 コントローラー、450 バッテリー、460 バックアップ用バッテリー

Claims (15)

  1. 第1のクロック信号が入力され、前記第1のクロック信号が有する一部のクロックをマスクすることにより、所定時間あたりに所定数のクロックを有する第2のクロック信号を生成する、クロック生成装置。
  2. 請求項1において、
    前記一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するクロックゲート部と、
    第3のクロック信号を基準として前記第1のクロック信号と第2のクロック信号の周波数比を測定する周波数測定部と、
    前記周波数測定部の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含む、クロック生成装置。
  3. 請求項2において、
    前記周波数測定部は、
    前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と測定結果のカウント値との差を測定する、クロック生成装置。
  4. 請求項3において、
    前記マスク信号生成部は、
    前記第1のクロック信号に同期して動作するアキュムレーターを含み、
    前記アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、
    前記マスク信号は、
    y(i−1)+K≧Fの時を前記マスクタイミングとする信号である、クロック生成装置。
  5. 請求項2乃至4のいずれか一項において、
    前記第1のクロック信号を発生させる、周波数調整が可能な発振回路と、
    前記第1のクロック信号の周波数が所定の周波数よりも低い場合は、前記第1のクロック信号の周波数が当該所定の周波数以上になるように前記発振回路の周波数を調整する周波数調整部と、をさらに含む、クロック生成装置。
  6. 請求項2乃至5のいずれか一項において、
    前記クロックゲート部を第1のクロックゲート部とし、
    前記マスク信号生成部を第1のマスク信号生成部とし、
    前記マスク信号を第1のマスク信号とし、
    第1の電源電圧が供給される第1の電源端子と、
    前記第1の電源端子に前記第1の電源電圧が供給されている時に前記第3のクロック信号が入力され、前記第3のクロック信号を所定の分周比で分周して第4のクロック信号を生成する分周回路と、
    前記第4のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第5のクロック信号を生成する第2のクロックゲート部と、
    前記第4のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第2のクロックゲート部のマスクタイミングを制御する第2のマスク信号を生成する第2のマスク信号生成部と、
    前記第1の電源端子に前記第1の電源電圧が供給されている時は前記第5のクロック信号を選択し、第1の電源端子に前記第1の電源電圧が供給されていない時は前記第2のクロック信号を選択するクロック選択部と、
    前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、をさらに含む、クロック生成装置。
  7. 請求項6において、
    前記アキュムレーターを第1のアキュムレーターとし、
    前記第2のマスク信号生成部は、
    前記第4のクロック信号に同期して動作する第2のアキュムレーターを含み、
    前記第2のアキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、
    前記第2のマスク信号は、
    z(i−1)+L≧Gの時を前記マスクタイミングとする信号である、クロック生成装置。
  8. 請求項6又は7において、
    第2の電源電圧が供給される第2の電源端子と、
    前記第2のクロック信号のクロック数をカウントするカウンターと、をさらに含み、
    前記周波数測定部は、
    前記第2の電源端子に前記第2の電源電圧が供給されている時は、前記カウンターのカウント値が所定値になる毎に前記第3のクロック信号が入力されて前記第1のクロック信号の周波数を測定する、クロック生成装置。
  9. 請求項1において、
    第3のクロック信号を所定の分周比で分周して前記第1のクロック信号を生成する分周回路と、
    前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するクロックゲート部と、
    前記第1のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含む、クロック生成装置。
  10. 請求項9において、
    前記マスク信号生成部は、
    前記第1のクロック信号に同期して動作するアキュムレーターを含み、
    前記アキュムレーターの入力信号値及び出力信号値をそれぞれz(i)及びz(i−1)とし、前記所定のクロック数及び前記所定のマスク数をそれぞれG及びLとした時、z(i)は(z(i−1)+L)をGで割った時の余りであり、
    前記マスク信号は、
    z(i−1)+L≧Gの時を前記マスクタイミングとする信号である、クロック生成装置。
  11. 請求項1乃至10のいずれか一項に記載のクロック生成装置を含む、電子機器。
  12. 請求項11において、
    前記クロック生成装置が出力する前記第2のクロック信号に同期して時刻情報を生成するリアルタイムクロック装置をさらに含む、電子機器。
  13. 請求項1乃至10のいずれか一項に記載のクロック生成装置を含む、移動体。
  14. 第1のクロック信号から所定時間あたりに所定数のクロックを有する第2のクロック信号を生成するクロック生成方法であって、
    第3のクロック信号を基準として前記第1のクロック信号と前記第2のクロック信号の周波数比を測定するステップと、
    前記周波数比の測定結果が前記第1のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じてマスク信号を生成するステップと、
    前記マスク信号に応じて、前記第1のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第2のクロック信号を生成するステップと、を含む、クロック生成方法。
  15. 請求項14において、
    前記周波数比を測定するステップでは、
    前記第1のクロック信号の所与のクロック数に相当する時間に含まれる前記第3のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と前記クロック数のカウント値との差を測定し、
    前記マスク信号を生成するステップでは、
    前記第1のクロック信号に同期して動作するアキュムレーターを用いて、当該アキュムレーターの入力信号値及び出力信号値をそれぞれy(i)及びy(i−1)とし、前記基準値及び前記マスク数をそれぞれF及びKとした時、y(i)は(y(i−1)+K)をFで割った時の余りであり、y(i−1)+K≧Fの時に前記マスク信号を生成する、クロック生成方法。
JP2013064186A 2013-03-26 2013-03-26 クロック生成装置、電子機器、移動体及びクロック生成方法 Active JP6115715B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013064186A JP6115715B2 (ja) 2013-03-26 2013-03-26 クロック生成装置、電子機器、移動体及びクロック生成方法
US14/219,531 US9548724B2 (en) 2013-03-26 2014-03-19 Clock generation device, electronic apparatus, moving object, and clock generation method
CN201410105577.9A CN104079267B (zh) 2013-03-26 2014-03-20 时钟生成装置、电子设备及时钟生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013064186A JP6115715B2 (ja) 2013-03-26 2013-03-26 クロック生成装置、電子機器、移動体及びクロック生成方法

Publications (2)

Publication Number Publication Date
JP2014191428A true JP2014191428A (ja) 2014-10-06
JP6115715B2 JP6115715B2 (ja) 2017-04-19

Family

ID=51600346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013064186A Active JP6115715B2 (ja) 2013-03-26 2013-03-26 クロック生成装置、電子機器、移動体及びクロック生成方法

Country Status (3)

Country Link
US (1) US9548724B2 (ja)
JP (1) JP6115715B2 (ja)
CN (1) CN104079267B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105515552A (zh) * 2015-12-24 2016-04-20 上海华虹宏力半导体制造有限公司 时钟产生电路和双电源系统
WO2024014243A1 (ja) * 2022-07-11 2024-01-18 住友電装株式会社 車載装置、プログラム及び情報処理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788996B2 (ja) * 2016-04-27 2020-11-25 ラピスセミコンダクタ株式会社 半導体装置、映像表示システムおよび映像信号出力方法
JP6859717B2 (ja) * 2017-01-20 2021-04-14 セイコーエプソン株式会社 回路装置、リアルタイムクロック装置、電子機器、移動体及び検証方法
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop
CN117134748A (zh) * 2022-05-19 2023-11-28 长鑫存储技术有限公司 一种延时电路和存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169940A (en) * 1980-06-02 1981-12-26 Seikosha Co Ltd Reference pulse generating circuit
US4991188A (en) * 1988-12-12 1991-02-05 Ncr Corporation Digital frequency divider
JPH04227330A (ja) * 1990-03-09 1992-08-17 Codex Corp 対称な出力信号を得るための分数周波数分割器
JP2005328186A (ja) * 2004-05-12 2005-11-24 Sony Corp 受信装置、そのデータ処理方法およびプログラム
JP2006039830A (ja) * 2004-07-26 2006-02-09 Renesas Technology Corp 半導体集積回路
JP2006148807A (ja) * 2004-11-24 2006-06-08 Sony Corp クロック分周回路
JP2006309479A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp クロック補正回路及びクロック補正方法並びにマイクロコントローラ
JP2011197910A (ja) * 2010-03-18 2011-10-06 Denso Corp クロック制御回路およびマイクロコンピュータ
JP2011197919A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd データ処理装置、データ処理方法およびプログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315121A (ja) 1999-04-30 2000-11-14 Toshiba Corp Rtc回路
JP2002228778A (ja) 2001-01-31 2002-08-14 Seiko Epson Corp リアルタイムクロック及び計時回路
JP2003270369A (ja) 2002-03-20 2003-09-25 Yamatake Corp リアルタイムクロックの時刻補正方法及び時刻補正装置
US6650159B2 (en) * 2002-03-29 2003-11-18 Intel Corporation Method and apparatus for precise signal interpolation
JP3956768B2 (ja) * 2002-05-14 2007-08-08 ソニー株式会社 クロック発生回路
JP4119774B2 (ja) 2003-03-13 2008-07-16 京セラ株式会社 携帯電話機及び携帯電話機のrtc補正方法
US20080272947A1 (en) * 2004-05-26 2008-11-06 Rohm Co., Ltd System Clock Generator Circuit
US8253450B2 (en) * 2008-03-17 2012-08-28 Nec Corporation Clock signal frequency dividing circuit and method
JP5272627B2 (ja) * 2008-09-30 2013-08-28 パナソニック株式会社 半導体集積回路、通信装置
US8564336B2 (en) * 2008-10-29 2013-10-22 Nec Corporation Clock frequency divider circuit and clock frequency division method
JP5522050B2 (ja) * 2008-10-29 2014-06-18 日本電気株式会社 クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法
WO2010070830A1 (ja) * 2008-12-17 2010-06-24 日本電気株式会社 クロック分周回路、及びクロック分周方法
WO2010093461A1 (en) 2009-02-13 2010-08-19 Silego Technology, Inc. An integrated circuit frequency generator
JP2011221711A (ja) * 2010-04-07 2011-11-04 Renesas Electronics Corp クロック発生回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169940A (en) * 1980-06-02 1981-12-26 Seikosha Co Ltd Reference pulse generating circuit
US4991188A (en) * 1988-12-12 1991-02-05 Ncr Corporation Digital frequency divider
JPH04227330A (ja) * 1990-03-09 1992-08-17 Codex Corp 対称な出力信号を得るための分数周波数分割器
JP2005328186A (ja) * 2004-05-12 2005-11-24 Sony Corp 受信装置、そのデータ処理方法およびプログラム
JP2006039830A (ja) * 2004-07-26 2006-02-09 Renesas Technology Corp 半導体集積回路
JP2006148807A (ja) * 2004-11-24 2006-06-08 Sony Corp クロック分周回路
JP2006309479A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp クロック補正回路及びクロック補正方法並びにマイクロコントローラ
JP2011197910A (ja) * 2010-03-18 2011-10-06 Denso Corp クロック制御回路およびマイクロコンピュータ
JP2011197919A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd データ処理装置、データ処理方法およびプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105515552A (zh) * 2015-12-24 2016-04-20 上海华虹宏力半导体制造有限公司 时钟产生电路和双电源系统
CN105515552B (zh) * 2015-12-24 2018-09-11 上海华虹宏力半导体制造有限公司 时钟产生电路和双电源系统
WO2024014243A1 (ja) * 2022-07-11 2024-01-18 住友電装株式会社 車載装置、プログラム及び情報処理方法

Also Published As

Publication number Publication date
US20140292386A1 (en) 2014-10-02
JP6115715B2 (ja) 2017-04-19
US9548724B2 (en) 2017-01-17
CN104079267A (zh) 2014-10-01
CN104079267B (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
JP6115715B2 (ja) クロック生成装置、電子機器、移動体及びクロック生成方法
US10396747B2 (en) Temperature compensated oscillation circuit, oscillator, electronic apparatus, vehicle, and method of manufacturing oscillator
US9252749B2 (en) Clock generation device, electronic apparatus, moving object, and clock generation method
US10613234B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
JP6319551B2 (ja) クロック生成装置、電子機器、移動体及びクロック生成方法
JP6245424B2 (ja) 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体
US20150188550A1 (en) Oscillation circuit, oscillator, electronic apparatus, moving object, and frequency adjustment method of oscillator
US10222759B2 (en) Integrated circuit device, electronic apparatus, and vehicle
TW201349754A (zh) 溫度資訊產生電路、振盪器、電子機器、溫度補償系統及電子零件
US9628096B2 (en) Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit
US9503108B2 (en) Oscillation circuit, oscillator, electronic device, and moving object
JP2018137512A (ja) 回路装置、発振器、電子機器、移動体及び発振器の製造方法
JP6237992B2 (ja) 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体
CN104753465A (zh) 振荡电路、振荡器、电子设备和移动体
US9473153B2 (en) Oscillation circuit, oscillator, electronic device, and moving object
JP6217904B2 (ja) 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法
JP7392576B2 (ja) リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法
JP2021097354A (ja) 発振器及び電子機器
JP2006166393A (ja) 温度補償回路を備えた温度補償発振回路および電子機器
JP2018205293A (ja) 計時装置、電子機器及び移動体
JPH11183660A (ja) 時計内蔵携帯式情報処理装置
JP2021022853A (ja) 回路装置、発振器、電子機器、及び移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170307

R150 Certificate of patent or registration of utility model

Ref document number: 6115715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150