JP2014187218A - 光電変換装置 - Google Patents

Abstract

【課題】 光電変換装置の光電変換効率を向上させる。
【解決手段】 光電変換装置１１は、互いに間隙Ｐ１をあけて一方向に沿って順に並んだ第１〜第３の下部電極層２ａ〜２ｃと、間隙Ｐ２をあけて一方向に沿って並んだ第１〜第２のｐ型半導体層３ａ、３ｂおよび第１〜第２のｎ型半導体層４ａ、４ｂと、間隙Ｐ２に設けられた接続導体６とを具備しており、間隙Ｐ２における第２のｐ型半導体層３ｂの側面が第２の下部電極層２ｂから離れるほど第１のｐ型半導体層３ａから離れるように傾斜している。
【選択図】 図２

Description

本発明は、複数の光電変換セルが電気的に接続された光電変換装置に関する。

太陽光発電などに使用される光電変換装置として、基板の上に複数の光電変換セルが設けられたものがある（例えば、特許文献１など）。

このような光電変換装置は、ガラスなどの基板の上に、金属電極などの下部電極層と、光電変換を行なう半導体層と、上部電極としての透明導電膜とを、この順に積層してなる光電変換セルが、平面的に複数並設されて構成されている。複数の光電変換セルは、隣り合う一方の光電変換セルの透明導電膜と他方の下部電極層とが接続導体で接続されることで、電気的に直列接続されている。

特開２０００−２９９４８６号公報

光電変換装置には光電変換効率の向上が常に要求される。しかし、上記光電変換セルの端部においてリーク電流が生じやすく、十分に光電変換効率を高めることが困難である。

本発明の一つの目的は、光電変換装置の光電変換効率を向上させることにある。

本発明の第１の態様に係る光電変換装置は、基板と、該基板上に設けられ、互いに間隙Ｐ１をあけて一方向に沿って順に並んだ、第１の下部電極層、第２の下部電極層および第３の下部電極層と、前記第１の下部電極層上から前記第２の下部電極層上にかけて設けられた第１のｐ型半導体層と、前記第２の下部電極層上から前記第３の下部電極層上にかけて設けられ、前記第１のｐ型半導体層と間隙Ｐ２をあけて前記一方向に沿って並んだ第２のｐ型半導体層と、前記第１のｐ型半導体層上に設けられた第１のｎ型半導体層と、前記第２のｐ型半導体層上に設けられた第２のｎ型半導体層と、前記間隙Ｐ２における前記第１のｐ型半導体層の側面に設けられた、前記第１のｎ型半導体層と前記第２の下部電極層とを電気的に接続する接続導体とを具備しており、前記間隙Ｐ２における前記第２のｐ型半導体層の側面が前記第２の下部電極層から離れるほど前記第１のｐ型半導体層から離れるように傾斜している。

本発明の第２の態様に係る光電変換装置は、基板と、該基板上に設けられ、互いに間隙Ｐ１をあけて一方向に沿って順に並んだ、第１の下部電極層、第２の下部電極層および第３の下部電極層と、前記第１の下部電極層上から前記第２の下部電極層上にかけて設けられた第１のｎ型半導体層と、前記第２の下部電極層上から前記第３の下部電極層上にかけて設けられ、前記第１のｎ型半導体層と間隙Ｐ２をあけて前記一方向に沿って並んだ第２のｎ型半導体層と、前記第１のｎ型半導体層上に設けられた第１のｐ型半導体層と、前記第２のｎ型半導体層上に設けられた第２のｐ型半導体層と、前記間隙Ｐ２における前記第１のｎ型半導体層の側面に設けられた、前記第１のｐ型半導体層と前記第２の下部電極層とを電気的に接続する接続導体とを具備しており、前記間隙Ｐ２における前記第２のｎ型半導体層の側面が前記第２の下部電極層から離れるほど前記第１のｎ型半導体層から離れ
るように傾斜している。

本発明によれば、光電変換装置の光電変換効率を向上することができる。

光電変換装置の実施の形態の一例を示す斜視図である。 図１の光電変換装置の断面図である。 光電変換装置の製造途中の様子を模式的に示す断面図である。 光電変換装置の製造途中の様子を模式的に示す断面図である。 光電変換装置の製造途中の様子を模式的に示す断面図である。 光電変換装置の製造途中の様子を模式的に示す断面図である。 光電変換装置の製造途中の様子を模式的に示す断面図である。 光電変換装置の製造途中の様子を模式的に示す断面図である。

以下に本発明の一実施形態に係る光電変換装置について、図面を参照しながら詳細に説明する。

＜（１）光電変換装置の第１実施形態＞
図１は、本発明の一実施形態に係る光電変換装置を示す斜視図である。また、図２は図１の光電変換装置のＸＺ断面図である。なお、図１から図８には、光電変換セル１０の配列方向（図１の図面視左右方向）をＸ軸方向とする右手系のＸＹＺ座標系が付されている。

光電変換装置１１は、基板１上に複数の光電変換セル１０が並べられて互いに電気的に接続されている。なお、図１〜図２においては図示の都合上、２つの光電変換セル１０のみを示しているが、実際の光電変換装置１１においては、図面のＸ軸方向、あるいはＹ軸方向に、多数の光電変換セル１０が平面的に（二次元的に）配設されていてもよい。光電変換セル１０は、下部電極層２、ｐ型半導体層３およびｎ型半導体層４を具備している。

図１〜図２において、下部電極層２は、基板１上に複数個が互いに間隙Ｐ１をあけて一方向（Ｘ軸方向）に沿って並んでいる。以下では、これらの下部電極層２を、順に第１の下部電極層２ａ、第２の下部電極層２ｂおよび第３の下部電極層２ｃという。

ｐ型半導体層は、下部電極層２上に複数個が互いに間隙Ｐ２をあけて一方向（Ｘ軸方向）に沿って並んでいる。以下では、これらのｐ型半導体層３を、順に第１のｐ型半導体層３ａおよび第２のｐ型半導体層３ｂという。第１のｐ型半導体層３ａは、第１の下部電極層２ａ上から第２の下部電極層２ｂ上にかけて設けられている。また、第２のｐ型半導体層３ｂは、第２の下部電極層２ｂ上から第３の下部電極層２ｃ上にかけて設けられている。

ｎ型半導体層４はｐ型半導体層３上に設けられている。ｐ型半導体層３とｎ型半導体層４とでｐｎ接合が形成されることによって、光電変換によって生じる正負キャリアの分離が良好に行なわれる。以下では、第１のｐ型半導体層３ａ上に設けられたｎ型半導体層４を、第１のｎ型半導体層４ａといい、第２のｐ型半導体層３ｂ上に設けられたｎ型半導体層４を、第２のｎ型半導体層４ｂという。

そして、図２のように、間隙Ｐ２において、接続導体６が−Ｘ側に位置する第１のｐ型半導体層３ａの側面に設けられている。接続導体６は、隣接する光電変換セル１０ａ、１
０ｂのうち、一方の光電変換セル１０ａの第１のｎ型半導体層４ａと、他方の光電変換セル１０ｂの第２の下部電極層２ｂとを電気的に接続している。このような構成によって、隣接する光電変換セル１０ａ、１０ｂ同士が直列接続されている。

さらに、間隙Ｐ２の＋Ｘ側に位置する第２のｐ型半導体層３ｂの側面が、第２の下部電極層２ｂから離れるほど（＋Ｙ方向に行くほど）、第１のｐ型半導体層３ａから離れる（＋Ｘ方向に位置する）ように傾斜している。つまり、第２のｐ型半導体層３ｂは、間隙Ｐ２側の端部が、第２のｎ型半導体層４ｂが形成されている上面よりも第１のｐ型半導体層３ａ側に張り出しており、その張り出し量は第２の下部電極層２ｂ側の部位ほど大きくなっている。このような構成によって、第２のｎ型半導体層４ｂの間隙Ｐ２側の端部と第２の下部電極層２ｂとが、第２のｐ型半導体層３ｂの傾斜した側面によって遠ざけられて短絡しにくくなるため、リーク電流の発生が良好に低減される。さらに、第２のｐ型半導体層３ｂの張り出した部位によって光電変換に寄与する部位の領域が広がるため、光吸収効率が高まる。その結果、光電変換装置１１の光電変換効率を高めることができる。

なお、本実施形態における光電変換装置１１は、第１の半導体層３に対して第２の半導体層４側から光が入射されるものを想定しているが、これに限定されず、基板１側から光が入射されるものであってもよい。

以下に各構成要素について詳細に説明する。基板１は、複数の光電変換セル１０を支持するためのものである。基板１に用いられる材料としては、例えば、ガラス、セラミックス、樹脂および金属等が挙げられる。基板１としては、例えば、厚さ１〜３ｍｍ程度の青板ガラス（ソーダライムガラス）であってもよい。

下部電極層２（第１の下部電極層２ａ、第２の下部電極層２ｂおよび第３の下部電極層２ｃ）は、基板１上に設けられた、Ｍｏ、Ａｌ、ＴｉまたはＡｕ等の導電体である。下部電極層２は、スパッタリング法または蒸着法などの公知の薄膜形成手法を用いて、例えば０．２μｍ〜１μｍ程度の厚みに形成される。間隙Ｐ１の幅、すなわち、第１の下部電極層２ａと第２の下部電極層２ｂとの間隔、および第２の下部電極層２ｂと第３の下部電極層２ｃとの間隔は、例えば、２０〜２００μｍであってもよい。

ｐ型半導体層３（第１のｐ型半導体層３ａおよび第２のｐ型半導体層３ｂ）は、例えば１μｍ〜３μｍ程度の厚みを有し、ｐ型の導電型を有する半導体層である。ｐ型半導体層３の材料としては特に限定されず、金属カルコゲナイドや非晶質シリコン等が用いられ得る。比較的高い光電変換効率を有するという観点で、例えば、Ｉ−III−VI族化合物、Ｉ
−II−IV−VI族化合物およびII−VI族化合物等の金属カルコゲナイドがｐ型半導体層３の材料として用いられてもよい。

Ｉ−III−VI族化合物とは、Ｉ−Ｂ族元素（１１族元素ともいう）とIII−Ｂ族元素（１３族元素ともいう）とVI-Ｂ族元素（１６族元素ともいう）との化合物である。Ｉ−III−VI族化合物としては、例えば、ＣｕＩｎＳｅ_２（二セレン化銅インジウム、ＣＩＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ_２（二セレン化銅インジウム・ガリウム、ＣＩＧＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）_２（二セレン・イオウ化銅インジウム・ガリウム、ＣＩＧＳＳともいう）等が挙げられる。あるいは、ｐ型半導体層３は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体薄膜にて構成されていてもよい。Ｉ−III−VI族化合物は光吸収係数が比較的高く、ｐ型半導体層３が薄くても良好な光電変換効率が得られる。

Ｉ−II−IV−VI族化合物とは、Ｉ−Ｂ族元素とII−Ｂ族元素（１２族元素ともいう）とIV−Ｂ族元素（１４族元素ともいう）とVI−Ｂ族元素との化合物半導体である。Ｉ−II−
IV−VI族化合物としては、例えば、Ｃｕ_２ＺｎＳｎＳ_４（ＣＺＴＳともいう）、Ｃｕ_２ＺｎＳｎＳ_４−ｘＳｅ_ｘ（ＣＺＴＳＳｅともいう。なお、ｘは０より大きく４より小さい数である。）、およびＣｕ_２ＺｎＳｎＳｅ_４（ＣＺＴＳｅともいう）等が挙げられる。

II−VI族化合物とは、II−Ｂ族元素とVI−Ｂ族元素との化合物半導体である。II−VI族化合物としてはＣｄＴｅ等が挙げられる。

間隙Ｐ２におけるｐ型半導体層３の傾斜した側面は、その上端と下端とのＸ軸方向における間隔Ｌ（図２参照）が例えば５〜１００μｍ程度であってもよい。この構成によって、リーク電流の発生を低減しながら光吸収効率をより良好に高めやすくなる。

間隙Ｐ２におけるｐ型半導体層３の側面は、平坦な面であってもよく、階段状に段差を有していてもよい。段差を有する場合、光電変換装置１１を樹脂等の封止材で封止した場合に、封止材との密着性が向上し、耐久性が高くなる。

また、ｐ型半導体層３は、間隙Ｐ２における側面に開口した空孔を有していてもよい。このような構成によって、光電変換装置１１を樹脂等の封止材で封止した場合に、封止材がｐ型半導体層３の側面から空孔に入り込むことによって、アンカー効果による密着性が向上し、耐久性が高くなる。

ｎ型半導体層４（第１のｎ型半導体層４ａおよび第２のｎ型半導体層４ｂ）は、例えば１０〜２００ｎｍの厚みを有し、ｎ型の導電型を有する半導体層である。ｐ型半導体層３およびｎ型半導体層４が電気的に接続されることにより、電荷を良好に取り出すことが可能な光電変換層が形成される。なお、ｐ型半導体層３とｎ型半導体層４との間に高抵抗層等の他の層が介在していてもよい。

ｎ型半導体層４は、ｐ型半導体層３とは異なる材料の半導体層がｐ型半導体層３上に積層されたものであってもよく、あるいはｐ型半導体層３の表面部が他の元素のドーピングによって改質されたものであってもよい。

ｎ型半導体層４としては、ＣｄＳ、ＺｎＳ、ＺｎＯ、Ｉｎ_２Ｓ_３、Ｉｎ_２Ｓｅ_３、Ｉｎ（ＯＨ，Ｓ）、（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）、および（Ｚｎ，Ｍｇ）Ｏ等が挙げられる。ｎ型半導体層４は、例えばケミカルバスデポジション（ＣＢＤ）法等で形成される。なお、Ｉｎ（ＯＨ，Ｓ）とは、Ｉｎを水酸化物および硫化物として含む混晶化合物である。（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）は、ＺｎおよびＩｎをセレン化物および水酸化物として含む混晶化合物である。（Ｚｎ，Ｍｇ）Ｏは、ＺｎおよびＭｇを酸化物として含む混晶化合物をいう。

図１、図２のように、ｎ型半導体層４上にさらに上部電極層５が設けられていてもよい。上部電極層５は、ｎ型半導体層４よりも抵抗率の低い層であり、ｐ型半導体層３およびｎ型半導体層４で生じた電荷を良好に取り出すことが可能となる。光電変換効率をより高めるという観点からは、上部電極層５の抵抗率が１Ω・ｃｍ未満でシート抵抗が５０Ω／□以下であってもよい。

上部電極層５は、例えばＩＴＯ、ＺｎＯ等の０．０５〜３μｍの透明導電膜である。透光性および導電性を高めるため、上部電極層５はｎ型半導体層４と同じ導電型の半導体で構成されてもよい。上部電極層５は、スパッタリング法、蒸着法または化学的気相成長（ＣＶＤ）法等で形成され得る。

また、図１、図２に示すように、上部電極層５上にさらに集電電極７が形成されていて
もよい。集電電極７は、ｐ型半導体層３およびｎ型半導体層４で生じた電荷をさらに良好に取り出すためのものである。集電電極７は、例えば、図１、図２に示すように、光電変換セル１０の一端から接続導体６にかけて線状に形成されている。これにより、ｐ型半導体層３およびｎ型半導体層４で生じた電流が上部電極層５を介して集電電極７に集電され、接続導体６を介して隣接する光電変換セル１０に良好に導電される。

集電電極７は、ｐ型半導体層３への光透過率を高めるとともに良好な導電性を有するという観点から、５０〜４００μｍの幅を有していてもよい。また、集電電極７は、枝分かれした複数の分岐部を有していてもよい。

集電電極７は、例えば、Ａｇ等の金属粉を樹脂バインダー等に分散させた金属ペーストがパターン状に印刷され、これが硬化されることによって形成される。

接続導体６は、金属や導電ペースト等が用いられ得る。図１、図２においては、集電電極７を延伸して接続導体６が形成されているが、これに限定されない。例えば、上部電極層５が延伸したものであってもよい。

＜（２）光電変換装置の第２実施形態＞
上記光電変換装置の第１実施形態では、光電変換セル１０は、下部電極層２上にｐ型半導体層３およびｎ型半導体層４がこの順に積層されて構成されていたが、ｐ型半導体層３とｎ型半導体層４の導電型を逆にしたものでもよい。つまり、図１、図２に示す光電変換装置１１を、下部電極層２上にｎ型半導体層３およびｐ型半導体層４がこの順に積層されて構成されていると置き換えてもよい。

その場合、ｎ型半導体層３およびｐ型半導体層４の組み合わせとしては、例えばｎ型のＩ−III−VI族化合物を含む半導体層とｐ型のＩ−III−VI族化合物を含む半導体層との積層体が挙げられる。このような導電型の異なるＩ−III−VI族化合物は、III−Ｂ族元素に対するＩ−Ｂ族元素またはVI−Ｂ族元素の比率を変えることによって所望の導電型にすることができる。また、上部電極層５としては、ｐ型半導体層４と同じ導電型の透明導電膜を用いることができ、例えばＣｕＡｌＯ_２、ＳｒＣｕ_２Ｏ_２およびＣｕＮｂＯ_３等が挙げられる。

＜（３）光電変換装置の製造方法＞
図３から図８は、光電変換装置１１の製造途中の様子をそれぞれ模式的に示す断面図である。図３から図８で示される各断面図は、図２で示された断面に対応する部分の製造途中の様子を示す。なお、ここでは上記の光電変換装置１１の第１実施形態の製造方法について説明するが、半導体層３、４の導電型を置き換えることで、上記の光電変換装置１１の第２実施形態も同様に製造することができる。

まず、洗浄された基板１の略全面に、スパッタリング法等を用いて、Ｍｏ等からなる下部電極層２を成膜する。そして、下部電極層２の上面のうちのＹ方向に沿った直線状の形成対象位置からその直下の基板１の上面にかけて、間隙Ｐ１を形成する。間隙Ｐ１は、例えば、ＹＡＧレーザー等によるレーザー光を走査しつつ形成対象位置に照射することで溝加工を行なう、レーザースクライブ加工によって形成することができる。図３は、間隙Ｐ１を形成した後の状態を示す図である。

間隙Ｐ１を形成した後、下部電極層２の上に、ｐ型半導体層３を形成する。ｐ型半導体層３は、ｐ型半導体層３の構成元素を含む前駆体層を形成した後、これを結晶化可能な温度で焼成することによって形成することができる。上記前駆体層は、スパッタリング法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、いわゆる塗布法あるい
は印刷法と称されるプロセスによって形成することもできる。塗布法あるいは印刷法と称されるプロセスは、ｐ型半導体層３の構成元素の錯体溶液を下部電極層２の上に塗布して皮膜形成を行うプロセスである。

ここでは、上記ｐ型半導体層３を複数層の積層体として形成している。複数層の積層体から成るｐ型半導体層３は、以下のようにして作製することができる。まず、ｐ型半導体層３の構成元素の錯体溶液を塗布して皮膜を形成した後、この皮膜を加熱（例えば、２５０〜３５０℃で加熱）して有機成分の熱分解を行なって前駆体層を形成する。さらにこの前駆体層上に同様の前駆体層の形成工程を繰り返し行なうことによって前駆体層の積層体を作製する。そして、この前駆体層の積層体を結晶化可能な温度（例えば、４５０〜６００℃）以上で焼成することによって、前駆体層間の境界面がある程度維持された積層体状態のｐ型半導体層３を形成することができる。図４は、積層体としてのｐ型半導体層３を形成した後の状態を示す図である。

ｐ型半導体層３を形成した後、ｐ型半導体層３の上にｎ型半導体層４および上部電極層５を順次形成する。ｎ型半導体層４は、スパッタリング法、蒸着法、ＣＶＤ法、塗布法、印刷法、または溶液析出法（ＣＢＤ法ともいう）等によって形成することができる。また、上部電極層５は、例えば、スパッタリング法、蒸着法、またはＣＶＤ法等で形成することができる。図５は、ｎ型半導体層４および上部電極層５を形成した後の状態を示す図である。

ｎ型半導体層４および上部電極層５を形成した後、上部電極層５の上面のうちのＹ方向に沿った直線状の形成対象位置からその直下の下部電極層２の上面にかけて、溝Ｐ２１を形成する。溝Ｐ２１は、例えば、４０〜５０μｍ程度のスクライブ幅のスクライブ針を用いたメカニカルスクライブ加工を用いて形成できる。図６は、溝Ｐ２１を形成した後の状態を示す図である。溝Ｐ２１は、間隙Ｐ１よりも若干＋Ｘ方向にずれた位置に形成する。

溝Ｐ２１を形成した後、集電電極７および接続導体６を形成する。集電電極７および接続導体６については、例えば、Ａｇ等の金属粉が樹脂バインダー等に分散されている導電性を有するペースト（導電ペーストとも言う）を、所望のパターンを描くように印刷し、これを固化されることで形成できる。図７は、集電電極７および接続導体６を形成した後の状態を示す図である。

集電電極７および接続導体６を形成した後、溝Ｐ２１のＸ軸側に位置するｐ型半導体層３、ｎ型半導体層４、上部電極層５および集電電極７の一部をメカニカルスクライブ加工によって削り取る。つまり、溝Ｐ２１をＸ軸側に広げるように加工することによって、間隙Ｐ２を作製する。このメカニカルスクライブ加工に用いるスクライブ針としては、図８に示すような、Ｘ軸側が傾斜したスクライブ針Ｔを用いる。図８は光電変換装置１１の製造途中における接続導体６の周辺部の拡大断面図である。そして、図８（ａ）はスクライブ針で加工する直前の状態を示す図であり、図８（ｂ）はスクライブ針で加工中の状態を示す図である。

このような形状のスクライブ針Ｔを用いて、上記積層体としてのｐ型半導体層３をスクライブ加工すると、ｐ型半導体層３の積層界面が剥離しやすいため、スクライブ針Ｔの傾斜形状に応じて、図８（ｂ）に示すように、階段状に破断しやすくなる。これによって、間隙Ｐ２における第２のｐ型半導体層３ｂの側面が第２の下部電極層２ｂから離れるほど第１のｐ型半導体層３ａから離れるように傾斜し、かつ、第２のｐ型半導体層３ｂの側面が段差を有している構造とすることができる。

以上のように間隙Ｐ２を形成することによって、図１および図２で示された光電変換装
置１１を製作したことになる。

なお、ここでは積層体としてのｐ型半導体層３を、傾斜構造を有するスクライブ針Ｔで加工することによって、階段状に傾斜した側面を有する第２のｐ型半導体層３ｂを作製する例を示したが、これに限定されない。例えば、ｐ型半導体層３は積層体でなくてもよく、その場合、回転刃を持つルータ等の切削工具を用いて溝Ｐ２１のＸ軸側を斜めに加工することによって、平坦であり、かつ傾斜した側面を有する第２のｐ型半導体層３ｂを作製してもよい。

また、間隙Ｐ２における側面に開口した空孔を有しているｐ型半導体層３は、例えば以下のようにして作製することができる。つまり、ｐ型半導体層３の作製の際、ｐ型半導体層３内に複数の空孔が含まれるようにすれば、上記スクライブ針Ｔあるいは他の切削工具での加工によって、側面に開口した空孔を形成することができる。

なお、内部に複数の空孔を有するｐ型半導体層３の作製方法は、例えば、以下のようにして作製することができる。まず、ｐ型半導体層３の前駆体を作製する際、前駆体中に有機化合物を含有させておく。そして、この前駆体を加熱して有機化合物の熱分解を行なう際の昇温速度および熱分解温度を調整することによって、空孔を含むようにすることができる。つまり、昇温速度が速く、熱分解温度が高いほど、有機化合物の熱分解と結晶化とが同時に進行しやすくなるため、空孔が生じやすくなる。

なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更が施されることは何等差し支えない。

１：基板
２：下部電極層
２ａ：第１の下部電極層
２ｂ：第２の下部電極層
２ｃ：第３の下部電極層
３：ｐ型半導体層
３ａ：第１のｐ型半導体層
３ｂ：第２のｐ型半導体層
４：ｎ型半導体層
４ａ：第１のｎ型半導体層
４ｂ：第２のｎ型半導体層
１１：光電変換装置

Claims (6)

1. 基板と、
   該基板上に設けられ、互いに間隙Ｐ１をあけて一方向に沿って順に並んだ、第１の下部電極層、第２の下部電極層および第３の下部電極層と、
   前記第１の下部電極層上から前記第２の下部電極層上にかけて設けられた第１のｐ型半導体層と、
   前記第２の下部電極層上から前記第３の下部電極層上にかけて設けられ、前記第１のｐ型半導体層と間隙Ｐ２をあけて前記一方向に沿って並んだ第２のｐ型半導体層と、
   前記第１のｐ型半導体層上に設けられた第１のｎ型半導体層と、
   前記第２のｐ型半導体層上に設けられた第２のｎ型半導体層と、
   前記間隙Ｐ２における前記第１のｐ型半導体層の側面に設けられた、前記第１のｎ型半導体層と前記第２の下部電極層とを電気的に接続する接続導体とを具備しており、
   前記間隙Ｐ２における前記第２のｐ型半導体層の側面が前記第２の下部電極層から離れるほど前記第１のｐ型半導体層から離れるように傾斜している光電変換装置。
2. 前記間隙Ｐ２における前記第２のｐ型半導体層の側面は段差を有している、請求項１に記載の光電変換装置。
3. 前記第２のｐ型半導体層は、前記間隙Ｐ２における側面に開口した空孔を有している、請求項１または２に記載の光電変換装置。
4. 基板と、
   該基板上に設けられ、互いに間隙Ｐ１をあけて一方向に沿って順に並んだ、第１の下部電極層、第２の下部電極層および第３の下部電極層と、
   前記第１の下部電極層上から前記第２の下部電極層上にかけて設けられた第１のｎ型半導体層と、
   前記第２の下部電極層上から前記第３の下部電極層上にかけて設けられ、前記第１のｎ型半導体層と間隙Ｐ２をあけて前記一方向に沿って並んだ第２のｎ型半導体層と、
   前記第１のｎ型半導体層上に設けられた第１のｐ型半導体層と、
   前記第２のｎ型半導体層上に設けられた第２のｐ型半導体層と、
   前記間隙Ｐ２における前記第１のｎ型半導体層の側面に設けられた、前記第１のｐ型半導体層と前記第２の下部電極層とを電気的に接続する接続導体とを具備しており、
   前記間隙Ｐ２における前記第２のｎ型半導体層の側面が前記第２の下部電極層から離れるほど前記第１のｎ型半導体層から離れるように傾斜している光電変換装置。
5. 前記間隙Ｐ２における前記第２のｎ型半導体層の側面は段差を有している、請求項４に記載の光電変換装置。
6. 前記第２のｐ型半導体層は、前記間隙Ｐ２における側面に開口した空孔を有している、請求項４または５に記載の光電変換装置。

Images