JP2014168079A - イメージおよび光センサチップパッケージ - Google Patents

イメージおよび光センサチップパッケージ Download PDF

Info

Publication number
JP2014168079A
JP2014168079A JP2014081371A JP2014081371A JP2014168079A JP 2014168079 A JP2014168079 A JP 2014168079A JP 2014081371 A JP2014081371 A JP 2014081371A JP 2014081371 A JP2014081371 A JP 2014081371A JP 2014168079 A JP2014168079 A JP 2014168079A
Authority
JP
Japan
Prior art keywords
layer
metal
micrometers
substrate
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014081371A
Other languages
English (en)
Inventor
Mou Shiung Lin
モウ−シウン・リン
Jin Yuan Lee
ジン・ユアン・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megit Acquisition Corp
Original Assignee
Megit Acquisition Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Megit Acquisition Corp filed Critical Megit Acquisition Corp
Publication of JP2014168079A publication Critical patent/JP2014168079A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Micromachines (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】製作コストを縮小し、電気特性を向上させるイメージまたは光センサチップパッケージを提供する。
【解決手段】非感光性エリアと非感光性エリアによって囲まれた感光性エリアとを有するイメージまたは光センサチップ９９を含み、感光性エリアでは、光センサ、光センサの上方のカラーフィルタアレイ７の層、およびカラーフィルタアレイの層の上方のマイクロレンズ８を有し、非感光性エリアでは、接着性ポリマー層および接着性ポリマー層に部分を有している多数の金属構造があり、接着性ポリマー層の上面上およびマイクロレンズの上方に透明基板１１が形成され、イメージまたは光センサチップパッケージは、イメージまたは光センサチップの金属構造と接合されたフレキシブル基板またはワイヤボンディングされたワイヤをさらに含んでいる。
【選択図】図１Ｐ

Description

開示の分野
本開示は、イメージまたは光センサチップパッケージ、特に、ワイヤボンディングされたワイヤまたはフレキシブル基板を介して外部回路に接続された金属構造を備えたイメージまたは光センサチップを有するイメージまたは光センサチップパッケージに関係がある。
関連技術の概要
近年、電子技術は、公に、日に日に、より多くの新しい先端技術の電子製品を提示して進歩した。そのような製品は、一般的には、より便利でより快適な使用法を提供するために、より軽く、より薄く、より手軽である傾向が続いた。電子パッケージは、情報産業中およびディジタル技術のための実現に重要な役割を果たす。そのような電子製品は、ディジタルカメラおよびビデオ特徴によって提供されるような、ディジタルイメージ機能をますます含んできた。
ディジタルカメラとデジタルビデオカメラにイメージをセンスさせる重要なコンポーネントは、光電性デバイス（photo-sensitive device）である。光電性デバイスは、さらなる処理のために、光の強さおよび光量に基づいた転送電気信号をセンスすることができる。そのような光電性デバイスは、一般的には、基板を介して光電性チップを外部電気回路に接続可能にし、外部汚染から光電性チップをさらに保護し、不純物および水分がチップの感知可能なエリアに接続することを防ぐために、チップパッケージを利用する。
この出願は、２００９年２月１１日に出願された、「イメージセンサ」と題された、米国仮出願番号第６１／１５１，５２９号に優先権を主張する。それは、その全てが参照によってここに組み込まれる。
本開示の態様は、製作コストを縮小しながら、電気特性および生産物を向上させるためのイメージまたは光センサチップパッケージを提供する。
本開示の典型的な実施形態によれば、イメージまたは光センサチップパッケージは、感光性エリアおよび金属構造を有するイメージまたは光センサチップ、金属構造に接続されたワイヤボンディングされたワイヤまたはフレキシブル基板を備えて提供される。感光性エリアは、光および転送電気信号を感知するために使用されることができる。
開示の１つの態様では、光センサチップは、半導体基板と、半導体基板内に拡散またはドープされたエリアおよび半導体基板の上面の上方のゲートを各々含む多数トランジスタと、半導体基板の上面の上方の第１の誘電体層と、第１の誘電体層の上方の相互接続層と、相互接続層の上方および第１の誘電体層の上方の第２の誘電体層と、第２の誘電体層の上方の金属トレースと、を含んでいる。金属トレースは、１マイクロメータ未満の幅を有する。チップは、金属トレースの第１の領域上、相互接続層の上方、第１および第２の誘電体層の上方の絶縁層と、絶縁層上のポリマー層と、をさらに含んでいる。絶縁層内の開口は、金属トレースの第２の領域の上方にあり、第２の領域は、開口の底にある。さらに、金属トレースの第２の領域上の金属層と、ポリマー層の上面上および多数トランジスタの上方の透明基板と、が含まれている。金属層は、ポリマー層内に部分を含み、開口を通って金属トレースの第２の領域に接続され、３〜１００マイクロメータ間の厚さおよび５〜１００マイクロメータ間の幅を有する。空隙は、絶縁層と透明基板との間および多数トランジスタの上方にあり、透明基板の底面は、空隙の上壁を備え、ポリマー層は、空隙の側壁を備える。
これらは、本開示の他のコンポーネント、ステップ、特徴、利点および効果と同様に、実例となる実施形態の次の詳細な記述、添付の図面および請求項のレビューから今明らかになるだろう。
図面は、本開示の実例となる実施形態を示す。それらは、本開示のすべての実施形態を述べるとは限らない。他の実施形態は、追加または代わりに使用されてもよい。明白または不必要かもしれない詳細は、スペースを取っておく、または、より有効な実例のために、省略されてもよい。反対に、いくつかの実施形態は、示される詳細のすべてを持たないで実行されてもよい。同じ数字または参照文字が異なる図面に現われる場合、それは、同じまたは特徴、コンポーネントまたはステップと同様のものを指す。
添付の図面と一緒に読まれた時、本開示の態様は、次の記述からより完全に理解されるかもしれない。それは、限定されず、現実に実例と見なされることになっている。図面は、必ずしも縮尺でなく、その代りに、開示の本質に重点が置かれている。
図１Ａは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｂは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｃは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｄは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｅは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｆは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｇは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｈは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｉは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｊは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｋは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｌは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｍは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｎは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｏは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図１Ｐは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図２Ａは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図２Ｂは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図２Ｃは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図２Ｄは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図３Ａは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図３Ｂは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図３Ｃは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図３Ｄは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図３Ｅは、本開示の実施形態によるイメージまたは光センサモジュールを描く断面図である。 図３Ｆは、本開示の実施形態によるイメージまたは光センサモジュールを描く断面図である。 図４Ａは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図４Ｂは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図４Ｃは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図４Ｄは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図４Ｅは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図４Ｆは、本開示の実施形態によるイメージまたは光センサモジュールを描く断面図である。 図４Ｇは、本開示の実施形態によるイメージまたは光センサモジュールを描く断面図である。 図５Ａは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図５Ｂは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図５Ｃは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図６Ａは、本開示の実施形態によるクワッドフラットノーリード（ＱＦＮ）パッケージを形成するプロセスを描く断面図である。 図６Ｂは、本開示の実施形態によるクワッドフラットノーリード（ＱＦＮ）パッケージを形成するプロセスを描く断面図である。 図６Ｃは、本開示の実施形態によるクワッドフラットノーリード（ＱＦＮ）パッケージを形成するプロセスを描く断面図である。 図７は、本開示の実施形態によるプラスチックリーデッドチップキャリヤ（ＰＬＣＣ）パッケージを描く断面図である。 図８Ａは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図８Ｂは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図８Ｃは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図８Ｄは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図８Ｅは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図８Ｆは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図８Ｇは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。 図８Ｈは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。 図９Ａは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｂは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｃは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｄは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｅは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｆは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｇは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｈは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図９Ｉは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図９Ｊは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを描く断面図である。 図９Ｋは、本開示の実施形態によってプラスチックリーデッドチップキャリヤ（ＰＬＣＣ）パッケージを描く断面図である。 図１０Ａは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｂは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｃは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｄは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｅは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｆは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｇは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｈは、本開示の実施形態によるイメージまたは光センサチップに赤外線（ＩＲ）カットフィルタを付けるプロセスを描く断面図である。 図１０Ｉは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｊは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｋは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｌは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１０Ｍは、本開示の実施形態によるイメージまたは光センサチップに赤外線（ＩＲ）カットフィルタを付けるプロセスを描く断面図である。 図１１Ａは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｂは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｃは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｄは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｅは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｆは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｇは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｈは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｉは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｊは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｋは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｌは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｍは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｎは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｏは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１１Ｐは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。 図１２Ａは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１２Ｂは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１２Ｃは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１２Ｄは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１２Ｅは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１２Ｆは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１２Ｇは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを描く断面図である。 図１２Ｈは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。 図１３Ａは、本開示の実施形態によるイメージまたは光センサモジュールを描く断面図である。 図１３Ｂは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。 図１３Ｃは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。 図１３Ｄは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。
ある実施形態が図面の中で描かれている一方、ある当業者は、ここに記述された他の実施形態と同様に、描かれた実施形態が実例となり、これらの変化が示され、本開示の範囲内で想定されて実行されてもよいことを認識するだろう。
詳細な説明
実例となる実施形態が今記述される。他の実施形態は、追加または代わりに使用されてもよい。明白または不必要かもしれない詳細は、スペースを取っておく、または、より有効なプレゼンテーションのために、省略されてもよい。反対に、いくつかの実施形態は、示される詳細のすべてを持たないで実行されてもよい。同じ数字または参照文字が異なる図面に現われる場合、以前に注意されたように、それは、同じまたは特徴、コンポーネントまたはステップと同様のものを指す。
図１Ａ−１Ｐは、本開示の典型的な実施形態によって、イメージまたは光センサパッケージを形成するプロセスおよび関連する構造を例証する。図１Ａを参照して、半導体ウェハ１００は、上面１ａおよび底面１ｂを有する半導体基板１、半導体基板１内および／または上の多数の半導体装置２、半導体基板１の中に２つの拡散（または異なるドーピング特性を備えたエリア）および２つの拡散間の上面１ａの上方のゲートを各々有している多数トランジスタを含む多数の光センサ３、上面１ａの上方の多数の相互接続層４、上面１ａの上方の多数の誘電体層５、誘電体層５中の多数のビアプラグ１７、１８、上面１ａの上方および相互接続層４の上方の多数の金属トレースまたはパッド１９、半導体装置２の上方、光センサ３の上方、誘電体層５の上方、相互接続層４の上方、ビアプラグ１７、１８の上方および金属トレースまたはパッド１９上の絶縁層６（すなわちパシベーション層）を含むことができる。パシベーション層６中の多数の開口６ａは、金属トレースまたはパッド１９の多数の領域を露出し、所望の適切な幅（例えば、１０〜１００マイクロメータ間、好ましくは２０〜６０マイクロメータ間）を有している。開口６ａは、金属トレースまたはパッド１９の領域の上方にある。金属トレースまたはパッド１９の領域は、開口６ａの底にある。
半導体基板１は、適切な基板、例えば、適切な厚さ（例えば、５０マイクロメータ〜１ミリメートル間、好ましくは７５〜２５０マイクロメータ間）を備えた、シリコン基板、シリコンゲルマニウム（ＳｉＧｅ）に基づいた基板、ガリウム砒素（ＧａＡｓ）に基づいた基板、シリコンインジウム（ＳｉＩｎ）に基づいた基板、シリコンアンチモン（ＳｉＳｂ）に基づいた基板、またはインジウムアンチモン（ＩｎＳｂ）に基づいた基板になりえる。もちろん、基板の先の例は、実例向けだけである。どんな適切な基板が使用されてもよい。
半導体装置２の各々は、ｐチャネル金属酸化膜半導体（ＭＯＳ）トランジスタまたはｎチャネルＭＯＳトランジスタのような、相互接続層４に接続される、ダイオードまたはＰＭＯＳ（ＭＯＳ）トランジスタになり得る。半導体装置２は、例えば、ＮＯＲゲート、ＮＡＮＤゲート、ＡＮＤゲート、ＯＲゲート、フラッシュメモリセル、スタティックランダムアクセスメモリ（ＳＲＡＭ）セル、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）セル、不揮発性メモリセル、消去可能ＰＲＯＭ（ＥＰＲＯＭ）セル、読み取り専用メモリ（ＲＯＭ）セル、磁気ランダムアクセスメモリ（ＭＲＡＭ）セル、センスアンプ、インバータ、演算増幅器、加算器、マルチプレクサ、ダイプレクサ、乗算器、アナログディジタル（Ａ／Ｄ）コンバータ、ディジタルアナログ（Ｄ／Ａ）コンバータまたはアナログ回路のために提供することができる。
光センサ３は、例えば、相補型金属酸化膜半導体（ＣＭＯＳ）センサまたは電荷結合素子（ＣＣＤ）を含むことができる。それらは、相互接続層４を介して、相互接続層４および回路デバイスに接続することができる。それらは、センスアンプ、フラッシュメモリセル、スタティックランダムアクセスメモリ（ＳＲＡＭ）セル、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）セル、不揮発性メモリセル、消去可能ＰＲＯＭ（ＥＰＲＯＭ）セル、読み取り専用メモリ（ＲＯＭ）セル、磁気ランダムアクセスメモリ（ＭＲＡＭ）セル、インバータ、演算増幅器、マルチプレクサ、加算器、ダイプレクサ、乗算器、アナログディジタル（Ａ／Ｄ）コンバータまたはディジタルアナログ（Ｄ／Ａ）コンバータのような半導体装置２を含むことができる。
誘電体層５は、ＣＶＤ（Chemical Vapor Deposition）プロセス、ＰＥＣＶＤ（Plasma-Enhanced CVD）プロセス、高密度プラズマ（ＨＤＰ）ＣＶＤプロセスまたはスピンオンコーティング法によって形成することができる。誘電体層５の材料は、シリコンオキサイド、シリコンナイトライド、シリコンオキシナイトライド、シリコンオキシカーバイド（ＳｉＯＣ）又はシリコンカーボンナイトライド（ＳｉＣＮ）を含んでいてもよい。誘電体層５の各々は、１つ以上の無機層からなることができ、０．１〜１．５マイクロメータ間の厚さを有していてもよい。例えば、誘電体層５の各々は、シリコンオキシナイトライドまたはシリコンカーボンナイトライドの層の上のシリコンオキシナイトライドまたはシリコンカーボンナイトライドの層およびシリコンオキサイドまたはシリコンオキシカーバイドの層を含んでいてもよい。代わりに、誘電体層５の各々は、シリコンオキサイド層のような、適切な厚さ（例えば、０．０２〜１．２マイクロメータ間）を有している酸化膜、および酸化膜の上に、シリコン窒化層のような、０．０２〜１．２マイクロメータ間の厚さを有している窒化層を含んでいてもよい。
相互接続層４は、半導体装置２および光センサ３に接続することができる。相互接続層４の各々は、適切な厚さ（例えば、２０ナノメータ〜１．５マイクロメータ間、好ましくは１００ナノメータ〜１マイクロメータ間）を有することができる。相互接続層４の各々は、適切な幅（例えば、０．０５〜０．９５マイクロメータ間のような、１マイクロメータ未満）を有している金属トレースを含んでいてもよい。相互接続層４の材料は、電気めっきした銅、アルミニウム、アルミニウム銅合金、カーボンナノチューブまたは前述の材料の合成物を含んでいてもよい。
例えば、相互接続層４の各々は、誘電体層５の１つの適切な厚さ（２０ナノメータ〜１．５マイクロメータ間、好ましくは、１００ナノメータ〜１マイクロメータ間）を有している電気めっきした銅層、電気めっきした銅層の底面および側壁の、例えば、窒化チタン層、チタンタングステン合金層、窒化タンタル層、チタン層またはタンタル層のような接着／バリア層、電気めっきした銅層と接着／バリア層との間の銅のシード層、を含んでいてもよい。銅のシード層は、電気めっきした銅層の底面および側壁にあり、電気めっきした銅層の底面および側壁とコンタクトする。電気めっきした銅層、銅のシード層および接着／バリア層は、電気めっきプロセス、スパッタリングプロセスおよび化学機械研磨（ＣＭＰ）プロセスを含むダマシンまたはダブルダマシンプロセスによって形成することができる。しかしながら、他の適切なプロセスが、そのような層を形成するために使用されてもよい。
または、相互接続層４の各々は、誘電体層５のうちの１つの上面上の接着／バリア層、接着／バリア層の上面上の適切な厚さ（例えば、２０ナノメータ〜１．５マイクロメータ間、好ましくは、１００ナノメータ〜１マイクロメータ間）を有しているスパッタしたアルミニウムまたはアルミニウム銅合金層、スパッタしたアルミニウムまたはアルミニウム銅合金層の上面上の反射防止層、を含んでいてもよい。スパッタしたアルミニウムまたはアルミニウム銅合金層、接着／バリア層および反射防止層は、スパッタリングプロセスとエッチングプロセスを含むプロセスによって形成することができる。スパッタしたアルミニウムまたはアルミニウム銅合金層の側壁は、接着／バリア層および反射防止層によって覆われない。典型的な実施形態では、接着／バリア層および反射防止層は、チタン層、窒化チタン層またはチタンタングステン層になりえる。
ビアプラグ１７は、最底部の相互接続層４と半導体基板１との間の最底部の誘電体層５になりえ、半導体装置２および光センサ３に相互接続層４を接続することができる。典型的な実施形態では、ビアプラグ１７は、電気めっきプロセスによって形成された銅、または、化学蒸着（ＣＶＤ）プロセスおよび化学機械研磨（ＣＭＰ）プロセスを含むプロセスによって形成されたタングステンを含んでもよい。もちろん、他の材料が、銅またはタングステンに加えて代用または使用されてもよい。
ビアプラグ１８は、誘電体層５内にあり、その上に金属トレースまたはパッド１９が形成された上面を有している。ビアプラグ１８は、金属トレースまたはパッド１９を相互接続層４に接続することができる。典型的な実施形態では、ビアプラグ１８は、電気めっきプロセスによって形成された銅、または、化学蒸着（ＣＶＤ）プロセスおよび化学機械研磨（ＣＭＰ）プロセスを含むプロセスまたはスパッタリングプロセスおよび化学機械研磨（ＣＭＰ）プロセスを含むプロセスによって形成されたタングステンを含んでもよい。もちろん、他の材料が、銅またはタングステンに加えて代用または使用されてもよい。
金属トレースまたはパッド１９は、相互接続層４およびビアプラグ１７、１８によって半導体装置２および光センサ３に接続することができる。金属トレースまたはパッド１９の各々は、適切な厚さ（例えば、０．５〜３マイクロメータ間または２０ナノメータ〜１．５マイクロメータ間）および０．２〜０．９５マイクロメータ間のような１マイクロメータ未満の幅を有することができる。
例えば、金属トレースまたはパッド１９の各々は、パシベーション層６下の最上部の誘電体層５に、適切な厚さ（例えば、０．５〜３マイクロメータ間または２０ナノメータ〜１．５マイクロメータ間）を有している電気めっきした銅層、電気めっきした銅層の底面および側壁のチタン層、チタンタングステン合金層、窒化チタン層、窒化タンタル層またはタンタル層のような接着／バリア層、電気めっきした銅層と接着／バリア層との間の銅のシード層、を含んでいてもよい。銅のシード層は、電気めっきした銅層の底面および側壁にあり、電気めっきした銅層の底面および側壁とコンタクトする。電気めっきした銅層は、パシベーション層６の下の最上部の誘電体層５の上面で、実質的に共面の上面を持つことができる。パシベーション層６は、電気めっきした銅層および最上部の誘電体層５の上面上に形成することができる。ここで、パシベーション層６の開口６ａのうちの１つは、電気めっきした銅層の上面の領域を露出する。以下に述べる金属パッドまたはバンプ１０のうちの１つおよび金属構造５７は、電気めっきした銅層の上面の領域上に形成することができる。電気めっきした銅層、銅のシード層および接着／バリア層は、電気めっきプロセス、スパッタリングプロセスおよび化学機械研磨（ＣＭＰ）プロセスを含むダマシンまたはダブルダマシンプロセス、または他の適切なプロセスによって形成することができる。
または、金属トレースまたはパッド１９の各々は、パシベーション層６下の最上部の誘電体層５の上面上の接着／バリア層、接着／バリア層の上面上の適切な厚さ（例えば、０．５〜３マイクロメータ間または２０ナノメータ〜１．５マイクロメータ間）を有しているスパッタしたアルミニウムまたはアルミニウム銅合金層、スパッタしたアルミニウムまたはアルミニウム銅合金層の上面上の反射防止層、を含んでいてもよい。スパッタしたアルミニウムまたはアルミニウム銅合金層、接着／バリア層および反射防止層は、スパッタリングプロセスとエッチングプロセスを含むプロセスによって形成することができる。スパッタしたアルミニウムまたはアルミニウム銅合金層の側壁は、接着／バリア層および反射防止層によって覆われない。接着／バリア層および反射防止層は、例えばチタン層、窒化チタン層またはチタンタングステン層になりえる。他の材料が使用されてもよい。パシベーション層６は、反射防止層の上面および最上部の誘電体層５の上面上に形成することができる。パシベーション層６の開口６ａのうちの１つは、スパッタしたアルミニウムまたはアルミニウム銅合金層の上面の領域を露出する。ここで、以下に述べる金属パッドまたはバンプ１０のうちの１つおよび金属構造５７は、スパッタしたアルミニウムまたはアルミニウム銅合金層の上面の領域上に形成することができる。
パシベーション層６は、水分および異質のイオン汚染によってダメージを与えられることから、半導体装置２、光センサ３、ビアプラグ１７、１８、相互接続層４および金属トレースまたはパッド１９を保護することができる。言いかえれば、移動性イオン（ナトリウムイオンのような）、遷移金属（金、銀、銅のような）および不純物が、パシベーション層６を介して、半導体装置２、光センサ３、ビアプラグ１７、１８、相互接続層４および金属トレースまたはパッド１９に入り込むことを防ぐことができる。
パシベーション層６は、化学蒸着（ＣＶＤ）法または他の適切な技術によって、所望厚さ（例えば、０．３〜１．５マイクロメータ間のような、０．２マイクロメータ以上）に形成することができる。典型的な実施形態に関して、パシベーション層６は、シリコンオキサイド（ＳｉＯ２のような）、シリコンナイトライド（Ｓｉ３Ｎ４のような）、シリコンオキシナイトライド（ＳｉＯＮのような）、シリコンオキシカーバイド（ＳｉＯＣ）、ＰＳＧ（phosphosilicate glass）、シリコンカーボンナイトライド（ＳｉＣＮのような）または前述の材料の合成物で作ることができる。しかし、他の適切な材料が使用されてもよい。
パシベーション層６は、１つ以上の無機層からなることができる。例えば、パシベーション層６は、酸化膜上に、シリコンオキサイドまたはシリコンオキシカーバイド（ＳｉＯＣ）のような、適切な厚さ（例えば、０．２〜１．２マイクロメータ間）を有している酸化膜、および、シリコンナイトライド、シリコンオキシナイトライドまたはシリコンカーボンナイトライド（ＳｉＣＮ）のような、例えば、０．２〜１．２マイクロメータ間の厚さを有している窒化層の多数層になりえる。または、パシベーション層６は、例えば、０．２〜１．２マイクロメータ間の厚さを有しているシリコンナイトライド、シリコンオキシナイトライドまたはシリコンカーボンナイトライド（ＳｉＣＮ）の単層になりえる。好ましい場合では、パシベーション層６は、半導体ウェハ１００の最上部の無機層を含んでいる。また、半導体ウェハ１００の最上部の無機層は、例えば、０．２〜１．５マイクロメータ間のような、０．２マイクロメータを超える適切な厚さを有するシリコン窒化層になりえる。これらの確認された層の他の厚さが、本開示の範囲内で使用されてもよい。
前述の半導体ウェハ１００を提供した後、適切な厚さ（例えば、０．３〜１．５マイクロメータ間）を有している光またはカラーフィルタアレイの層７は、パシベーション層６上で、光センサ３および光センサ３のトランジスタの上方に形成することができる。光またはカラーフィルタアレイの層７の材料は、染料、色素、エポキシ、アクリルまたはポリイミドを含んでいてもよい。光またはカラーフィルタアレイの層７は、例えば、緑フィルタ、青フィルタおよび赤フィルタを含んでいてもよい。または、光またはカラーフィルタアレイの層７は、緑フィルタ、青フィルタ、赤フィルタおよびホワイトフィルタを含んでいてもよい。または、光またはカラーフィルタアレイの層７は、シアンフィルタ、黄フィルタ、青フィルタおよびマジェンタフィルタを含んでいてもよい。フィルタの他のコンビネーションが使用されてもよい。
次に、適切な厚さ（例えば、０．２〜１マイクロメータ間）を有しているバッファ層２０は、光またはカラーフィルタアレイの層７の上に形成することができる。バッファ層２０の材料は、エポキシ、アクリル、シロキサンまたはポリイミドなどを含んでいてもよい。次に、適切な厚さ（例えば、０．５〜２マイクロメータ間）を有している多数のマイクロレンズ８は、バッファ層２０上、光またはカラーフィルタアレイの層７の上方、および光センサ３の上方に形成することができる。マイクロレンズ８は、ＰＭＭＡ（poly methyl methacrylate）、シロキサン、シリコンオキサイドまたはシリコンナイトライドで作られていてもよい。他の適切な材料が、そのようなマイクロレンズ８に使用されてもよい。
従って、半導体ウェハ１００は、感光性エリア５５を含むことができる。ここで、光センサ３、光またはカラーフィルタアレイの層７およびマイクロレンズ８がある。感光性エリア５５上で照らす外部光は、光の強さに対応する電気信号を生成するために、マイクロレンズ８によって集中し、光またはカラーフィルタアレイの層７によってフィルタされ、光センサ３によってセンスされることができる。半導体ウェハ１００は、さらに非感光性エリア５６を含んでいる。ここで、金属トレースまたはパッド１９の領域を露出するパシベーション層６中の開口６ａがある。感光性エリア５５は、非感光性エリア５６に囲まれる。図１Ｂ−１Ｆ中で例証されるように、多数の金属パッドまたはバンプ１０は、非感光性エリア５６上に形成することができる。
図１Ｂを参照して、適切な厚さ（例えば、１ナノメータ〜０．８マイクロメータ間、好ましくは、０．０１〜０．７マイクロメータ間）を有している接着／バリア層２１は、開口６ａによって露出された金属トレースまたはパッド１９の領域上、パシベーション層６上、バッファ層２０上およびマイクロレンズ８上に、形成することができる。接着／バリア層２１は、開口６ａによって露出された金属トレースまたはパッド１９の領域上、パシベーション層６上、バッファ層２０上およびマイクロレンズ８上に、適切な厚さ（例えば、１ナノメータ〜０．８マイクロメータ間、そしてで、好ましくは０．０１〜０．７マイクロメータ間）を有し、チタンタングステン合金層、窒化チタン層またはチタン層のようなスパッタリングチタン含有層により形成することができる。または、接着／バリア層２１は、開口６ａによって露出された金属トレースまたはパッド１９の領域上、パシベーション層６上、バッファ層２０上およびマイクロレンズ８上に、厚さ（例えば、１ナノメータ〜０．８マイクロメータ間、好ましくは、０．０１〜０．７マイクロメータ間）を有し、クロム層のようなスパッタリングクロミウム含有層により形成することができる。または、接着／バリア層２１は、開口６ａによって露出された金属トレースまたはパッド１９の領域上、パシベーション層６上、バッファ層２０上およびマイクロレンズ８上に、厚さ（例えば、１ナノメータ〜０．８マイクロメータ間、好ましくは、０．０１〜０．７マイクロメータ間）を持って、タンタル層または窒化タンタル層のようなスパッタリングタンタル含有層により形成することができる。または、接着／バリア層２１は、開口６ａによって露出された金属トレースまたはパッド１９の領域上、パシベーション層６上、バッファ層２０上およびマイクロレンズ８上に、適切な厚さ（例えば、１ナノメータ〜０．８マイクロメータ間、好ましくは、０．０１〜０．７マイクロメータ間）を有して、スパッタリングニッケル（または、ニッケル合金）層により形成することができる。
接着／バリア層２１を形成した後、適切な厚さ（例えば、０．０１〜２マイクロメータ間、好ましくは、０．０２〜０．５マイクロメータ間）を有しているシード層２２は、接着／バリア層２１上に形成することができる。シード層２２は、例えば、任意の前述の材料の接着／バリア層２１上に、０．０１〜２マイクロメータ間、好ましくは、０．０２〜０．５マイクロメータ間の厚さを有しているスパッタリング銅層により形成することができる。または、シード層２２は、任意の前述の材料の接着／バリア層２１上に、０．０１〜２マイクロメータ間、好ましくは、０．０２〜０．５マイクロメータ間の厚さを有しているスパッタリング金層により形成することができる。または、シード層２２は、任意の前述の材料の接着／バリア層２１上に、０．０１〜２マイクロメータ間、好ましくは、０．０２〜０．５マイクロメータ間の厚さを有しているスパッタリング銀層により形成することができる。または、シード層２２は、任意の前述の材料の接着／バリア層２１の上に、０．０１〜２マイクロメータ間または０．４〜３マイクロメータ間の厚さを持って、アルミニウム層、アルミニウム銅合金層またはＡｌ−Ｓｉ−Ｃｕ合金層のようなスパッタリングアルミニウム含有層により形成することができる。他の材料、技術および寸法が、シード層２２に使用されてもよい。
図１Ｃを参照して、シード層２２を形成した後に、パターン化されたフォトレジスト層２３は、任意の前述の材料のシード層２２上に形成することができる。また、パターン化されたフォトレジスト層２３中の多数の開口２３ａは、任意の前述の材料のシード層２２の複数の領域２２ａを露出することができる。次に、図１Ｄを参照して、金属層２４は、任意の前述の材料のシード層２２の領域２２ａの上に形成することができる。金属層２４は、例えば１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さＴ１を有してもよく、シード層２２のそれ、接着／バリア層２１のそれ、金属トレースまたはパッド１９の個々のそれ、相互接続層４の個々のそれよりそれぞれ大きくてもよい。
例えば、金属層２４は、１リットル当たり１〜２０グラム（ｇ／ｌ）間（好ましくは、５〜１５ｇ／ｌ間）の金および１０〜１２０ｇ／ｌ間（好ましくは、３０〜９０ｇ／ｌ間）の亜硫酸イオンを含んでいる電気めっき溶液を備え、シード層２２の領域２２ａ（好ましくは、シード層２２用の前述の金層）の上で、１〜１５マイクロメータ間、５〜５０マイクロメータ間、または３〜１００マイクロメータ間の厚さを有している金層に電気めっきを施すことにより形成された単一金属層になりえる。電気めっき溶液は、金の亜硫酸ナトリウム（Ｎａ３Ａｕ（ＳＯ３）２）の溶液に変えられるために、ナトリウムイオンを含んでいてもよい、または、金のアンモニア塩基亜硫酸塩（（ＮＨ４）３［Ａｕ（ＳＯ３）２］）の溶液に変えられるために、アンモニウムイオンを含んでいてもよい。電気めっきした金層は、チップオンフィルム（ＣＯＦ）プロセスによって以下に述べるフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５と接合される、または、金ワイヤまたは銅ワイヤのような以下に述べるワイヤボンディングされたワイヤ４２ａによってそれにワイヤボンディングされるために使用することができる。
または、金属層２４は、ＣｕＳＯ４、Ｃｕ（ＣＮ）２またはＣｕＨＰＯ４を含んでいる電気めっき溶液を備えた、シード層２２の領域２２ａ（好ましくは、シード層２２用の前述の銅層）の上で、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している、電気めっきした銅層により形成された単一金属層になりえる。電気めっきした銅層は、チップオンフィルム（ＣＯＦ）プロセスによって以下に述べるフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５と接合される、または、金ワイヤまたは銅ワイヤのような以下に述べるワイヤボンディングされたワイヤ４２ａによってそれにワイヤボンディングされるために使用することができる。
または、金属層２４は、シード層２２の領域２２ａ（好ましくは、シード層２２のための前述の銀層）の上で、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している、電気めっきした銀層により形成された単一金属層になりえる。電気めっきした銀層は、チップオンフィルム（ＣＯＦ）プロセスによって以下に述べるフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５と接合される、または、金ワイヤまたは銅ワイヤのような以下に述べるワイヤボンディングされたワイヤ４２ａによってそれにワイヤボンディングされるために使用することができる。
または、金属層２４は、電気めっきした銅用の前述の電気めっき溶液を用いて、シード層２２の領域２２ａ（好ましくは、シード層２２用の前述の銅層）の上で、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している、電気めっきした銅層により形成された２つ（２重）の金属層、開口２３ａ内の電気めっきした銅層上で、０．１〜１０マイクロメータ間（好ましくは、０．５〜５マイクロメータ間）の厚さを有している、電気めっきまたは無電解めっきした金層を含むことができる。電気めっきまたは無電解めっきした金層は、チップオンフィルム（ＣＯＦ）プロセスによって以下に述べるフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５と接合される、または、金ワイヤまたは銅ワイヤのような以下に述べるワイヤボンディングされたワイヤ４２ａによってそれにワイヤボンディングされるために使用することができる。
または、金属層２４は、銅に電気めっきを施すための前述の電気めっき溶液を使用して、シード層２２の領域２２ａ（好ましくは、シード層２２用の前述の銅層）の上で、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している銅層に電気めっきを施すことにより、開口２３ａの中の電気めっきした銅層上で、０．５〜８マイクロメータ間（好ましくは、１〜５マイクロメータ間）の厚さを有しているニッケル層に電気めっきまたは無電解めっきを施すことにより、開口２３ａの中の電気めっきまたは無電解めっきしたニッケル層の上で、０．１〜１０マイクロメータ間（好ましくは、０．５〜５マイクロメータ間）の厚さを有している金層に電気めっきまたは無電解めっきを施すことにより、形成された３つ（３重）の金属層を含むことができる。電気めっきまたは無電解めっきした金層は、チップオンフィルム（ＣＯＦ）プロセスによって以下に述べるフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５と接合される、または、金ワイヤまたは銅ワイヤのような以下に述べるワイヤボンディングされたワイヤ４２ａによってそれにワイヤボンディングされるために使用することができる。
または、金属層２４は、銅に電気めっきを施すための前述の電気めっき溶液を使用して、シード層２２の領域２２ａ（好ましくは、シード層２２用の前述の銅層）上で、適切な厚さ（例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間）を有している銅層に電気めっきを施すことにより、開口２３ａ中の電気めっきした銅層上で、０．５〜８マイクロメータ間（好ましくは、１〜５マイクロメータ間）の厚さを有しているニッケル層に電気めっきまたは無電解めっきを施すことにより、開口２３ａ中の電気めっきまたは無電解めっきしたニッケル層上で、０．１〜１０マイクロメータ間（好ましくは、０．５〜５マイクロメータ間）の厚さを有している白金層に電気めっきまたは無電解めっきを施すことにより、形成された３つ（３重）の金属層を含むことができる。電気めっきまたは無電解めっきした白金層は、チップオンフィルム（ＣＯＦ）プロセスによって以下に述べるフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５と接合される、または、金ワイヤまたは銅ワイヤのような以下に述べるワイヤボンディングされたワイヤ４２ａによってそれにワイヤボンディングされるために使用することができる。
または、金属層２４は、シード層２２の領域２２ａ（好ましくは、シード層２２用の前述の銅層）上で、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している銅層に電気めっきを施すことにより、開口２３ａの中の電気めっきした銅層上で、０．５〜８マイクロメータ間（好ましくは、１〜５マイクロメータ間）の厚さを有しているニッケル層に電気めっきまたは無電解めっきを施すことにより、開口２３ａの中の電気めっきまたは無電解めっきしたニッケル層上で、０．１〜１０マイクロメータ間（好ましくは、０．５〜５マイクロメータ間）の厚さを有している白金層に電気めっきまたは無電解めっきを施すことにより、開口２３ａ中の電気めっきまたは無電解めっきした白金層上で、０．１〜１０マイクロメータ間（好ましくは、０．５〜５マイクロメータ間）の厚さを有している金層に電気めっきまたは無電解めっきを施すことにより、形成することができる。電気めっきまたは無電解めっきした金層は、チップオンフィルム（ＣＯＦ）プロセスによって以下に述べるフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５と接合される、または、金ワイヤまたは銅ワイヤのような以下に述べるワイヤボンディングされたワイヤ４２ａによってそれにワイヤボンディングされるために使用することができる。
次に、図１Ｅを参照して、示されるように、パターン化されたフォトレジスト層２３は、除去することができる。図１Ｆを参照して、フォトレジスト層２３を除去した後に、金属層２４の下でないシード層２２は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去される。金属層２４の下でないシード層２２を除去した後に、金属層２４の下でない接着／バリア層２１は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去される。
金属層２４の下でない接着／バリア層２１を除去した後に、金属パッドまたはバンプ１０は、開口６ａによって露出された金属トレースまたはパッド１９の領域上およびパシベーション層６上に形成することができる。金属パッドまたはバンプ１０は、開口６ａによって露出された金属トレースまたはパッド１９の領域上およびパシベーション層６上の任意の前述の材料の接着／バリア層２１、接着／バリア層２１上の任意の前述の材料のシード層２２、シード層２２上の任意の前述の材料の金属層２４からなってもよい。金属層２４の側壁は、接着／バリア層２１およびシード層２２によって覆われない。金属パッドまたはバンプ１０は、適切な厚さまたは高さＨ１（例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間）、適切な幅Ｗ１（例えば、５〜１００マイクロメータ間、好ましくは、５〜５０マイクロメータ間）を有してもよい。上面透視図から見ると、金属パッドまたはバンプ１０の各々は、例えば、５〜１００マイクロメータ間、好ましくは、５〜５０マイクロメータ間の直径を備えた円形の金属パッドまたはバンプ、５〜１００マイクロメータ間、好ましくは、５〜５０マイクロメータ間の幅を備えた四角形の金属パッドまたはバンプ、または、５〜１００マイクロメータ間、好ましくは、５〜５０マイクロメータ間のより短い幅を有している長方形の金属パッドまたはバンプになりえる。
次に、図１Ｇを参照して、適切な厚さ（例えば、１０〜３００マイクロメータ間、好ましくは、２０〜１００マイクロメータ間）を有しているパターン化された接着性ポリマー２５は、スクリーン印刷プロセスの使用、ラミネート加工およびフォトリソグラフィプロセスを含むプロセスの使用、またはスピンコーティングプロセスおよびフォトリソグラフィプロセスの使用により、透明基板１１の底面１１ａの上に形成することができる。パターン化された接着性ポリマー２５の材料は、エポキシ、ポリイミド、ＳＵ−８またはアクリル、他の適切な材料になりえる。シリコンに基づいたガラスまたはアクリルのような透明基板１１は、例えば、２００〜５００マイクロメータ間、好ましくは、３００〜４００マイクロメータ間の厚さＴ２を有していてもよい。透明基板１１は、さらに、シリカ、アルミナ、金、銀または金属酸化物を含んでいてもよい（例えば、Ｃｕ２Ｏ、ＣｕＯ、ＣｄＯ、ＣＯ２Ｏ３、Ｎｉ２Ｏ３またはＭｎＯ２）。ガラス基板は、セリウム、鉄、銅、鉛のようなＵＶ吸収組成を含んでいてもよい。ガラス基板は、１００〜１０００ミクロン間または１００〜５００ミクロン間または１００〜３００ミクロン間の厚さを持っていてもよい。
次に、図１Ｈを参照して、パターン化された接着性ポリマー２５は、１５０℃〜５００℃間、好ましくは、１８０℃〜２５０℃間の温度で、熱圧縮プロセスを使用して、半導体ウェハ１００に、ガラス基板のような透明基板１１を付ける。半導体ウェハ１００に透明基板１１を付けた後に、空胴、空きスペースまたは空隙２６は、パターン化された接着性ポリマー２５、パシベーション層６および透明基板１１の底面１１ａによって囲まれて間に形成される。透明基板１１の底面１１ａは、空胴、空きスペースまたは空隙２６の上部端を提供する。また、パターン化された接着性ポリマー２５は、空胴、空きスペースまたは空隙２６の側壁を提供する。マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａとの間の垂直の距離Ｄ１は、例えば、１０〜３００マイクロメータ間、好ましくは、２０〜１００マイクロメータ間になりえる。空隙は、マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａとの間にある。また、空胴、空きスペースまたは空隙２６は、パターン化された接着性ポリマー２５の開口またはギャップを介して周囲の環境と通じる気密のスペースまたはスペースになりえる。
または、パターン化された接着性ポリマー２５は、スクリーン印刷プロセスによって半導体ウェハ１００上に形成することができる。また、半導体ウェハ１００の感光性エリア５５は、パターン化された接着性ポリマー２５によって覆われない。次に、透明基板１１は、１５０℃〜５００℃間、好ましくは、１８０℃〜２５０℃間の温度で熱圧縮プロセスを使用することにより、パターン化された接着性ポリマー２５にマウントされる。次に、パターン化された接着性ポリマー２５は、１３０℃〜３００℃の間の温度で任意に直される場合がある。従って、透明基板１１は、パターン化された接着性ポリマー２５によって半導体ウェハ１００に付けることができる。また、空胴、空きスペースまたは空隙２６は、パターン化された接着性ポリマー２５、半導体ウェハ１００および透明基板１１の底面１１ａによって囲まれた間に形成することができる。
次に、図１Ｉを参照して、適切な厚さ（例えば、２０〜１５０マイクロメータ間、好ましくは、３０〜７０マイクロメータ間）を有している接着剤２７（例えば、エポキシ、ポリイミド、ＳＵ−８、アクリル）は、透明基板１１の上面１１ｂ上に形成することができる。次に、例えば、５０〜３００マイクロメータ間（好ましくは、１００〜２００マイクロメータ間）の厚さを有している赤外線（ＩＲ）カットフィルタ１２は、接着剤２７上にマウントされる。その後、接着剤２７は、透明基板１１の上面１１ｂに赤外線（ＩＲ）カットフィルタ１２を付けるために、適切な温度（例えば、１３０℃〜３００℃間）で直されることが可能である。赤外線（ＩＲ）カットフィルタ１２の材料は、ソーダ石灰シリカ（soda-lime silica）または硼珪酸塩（borosilicate）を含んでいてもよい。他の適切な材料が、フィルタ１２にもちろん使用されてもよい。
従って、赤外線（ＩＲ）カットフィルタ１２は、空胴、空きスペースまたは空隙２６の上方、マイクロレンズ８の上方、光またはカラーフィルタアレイ層７の上方、および光センサ３の上方に形成することができる。空胴、空きスペースまたは空隙２８は、接着剤２７、赤外線（ＩＲ）カットフィルタ１２の底面１２ｂおよび透明基板１１の上面１１ｂによって囲まれて間に形成することができる。空胴、空きスペースまたは空隙２８は、空胴、空きスペースまたは空隙２６の上方、マイクロレンズ８の上方、光またはカラーフィルタアレイ層７および光センサ３の上方にある。赤外線（ＩＲ）カットフィルタ１２の底面１２ｂは、空胴、空きスペースまたは空隙２８の上部端を提供する。透明基板１１の上面１１ｂは、空胴、空きスペースまたは空隙２８の底部端を提供する。また、接着剤２７は、空胴、空きスペースまたは空隙２８の側壁を提供する。透明基板１１の上面１１ｂと赤外線（ＩＲ）カットフィルタ１２の底面１２ｂとの間の垂直の距離Ｄ２は、２０〜１５０マイクロメータ間、好ましくは、３０〜７０マイクロメータ間にある場合がある。空隙は、透明基板１１の上面１１ｂと赤外線（ＩＲ）カットフィルタ１２の底面１２ｂとの間に存在することができる。また、空胴、空きスペースまたは空隙２８は、接着剤２７の開口またはギャップを介して周囲の環境と通じる気密のスペースまたはスペースになりえる。
次に、図１Ｊを参照して、適切なカバー材の一部（例えば、適切な厚さのローまたはミディアムタックブルーテープ）（示されない）は、半導体ウェハ１００の半導体基板１の底面１ｂに付けることができる。次に、金属パッドまたはバンプ１０の上方の透明基板１１およびパターン化された接着性ポリマー２５の多数の部分は、例えば、２００〜５００マイクロメータ間の切断深さＤ３で、厚い鋸歯切断のセルフカッティングプロセスによって、除去することができる。従って、金属パッドまたはバンプ１０の上面１０ａは、透明基板１１およびパターン化された接着性ポリマー２５のうちのどれによっても覆われない。パターン化された接着性ポリマー２５は、透明基板１１の底面１１ａに接触する第１の領域２５ａ、および、透明基板１１によって覆われず、金属パッドまたはバンプ１０の上面１０ａで実質的に共面が存在する第２の領域２５ｂを有することができる。ここで、第１の領域２５ａは、第２の領域２５ｂにある第２の水平レベルより高い第１の水平レベルがある。
次に、図１Ｋを参照して、金型ソーイングプロセスは、イメージまたは光センサチップ９９を形成する半導体ウェハ１００を切り離すために、薄い鋸歯またはレーザー切断プロセスを使用することにより行なうことができる。金属パッドまたはバンプ１０が、パターン化された接着性ポリマー２５から押し出す、適切な高さＨ２（例えば、０．５〜２０マイクロメータ間、好ましくは、５〜１５マイクロメータ間）を有するように、金属パッドまたはバンプ１０の上方部を露出する透明基板１１の下ではないパターン化された接着性ポリマー２５の一部を除去するために使用される酸素プラズマエッチングプロセスは、金型ソーイング（または切断）プロセスの前または後に行なうことができる。金型ソーイングプロセスおよび酸素プラズマエッチングプロセスの後、カバーリングテープ（ロータックブルーテープのような）は、イメージまたは光センサチップ９９から取り除くことができる。イメージまたは光センサチップ９９の金属パッドまたはバンプ１０の金属層２４が、それにワイヤボンディングされるために使用される場合、酸素プラズマエッチングプロセスは、省略することができる。金属パッドまたはバンプ１０の上面１０ａは、パターン化された接着性ポリマー２５の第２の領域２５ｂで実質的に共面でもよい。
薄い鋸歯が、金型ソーイングプロセスにおける半導体ウェハ１００を切り離すために使用される場合、図１Ｊで例証されたステップで使用された厚い鋸歯は、１５０マイクロメータ〜１ミリメートル間または２００〜５００マイクロメータ間のような、１５０マイクロメータ以上による金型ソーイングプロセスの中で使用される薄い鋸歯より大きな幅を持っていてもよい。
図１Ａ−１Ｋで例証された前述のステップを使用して、イメージまたは光センサチップ９９は、図１Ｋの中で示されるように形成することができる。イメージまたは光センサチップ９９は、光センサ３、光センサ３の上方の光またはカラーフィルタアレイ層７、光またはカラーフィルタアレイ層７の上方および光センサ３の上方のマイクロレンズ８、マイクロレンズ８の上方、光またはカラーフィルタアレイ層７の上方および光センサ３の上方の透明基板１１、透明基板１１の上方、マイクロレンズ８の上方、光またはカラーフィルタアレイ層７の上方および光センサ３の上方の赤外線（ＩＲ）カットフィルタ１２がある場合、感光性エリア５５を含んでおり、パシベーション層６上のパターン化された接着性ポリマー２５、パターン化された接着性ポリマー２５内、金属トレースまたはパッド１９の領域上およびパシベーション層６上の金属パッドまたはバンプ１０がある場合、非感光性エリア５６を含んでいる。透明基板１１の底面１１ａとパシベーション層６の上面との間の垂直の距離Ｄ４は、例えば、２０〜１５０マイクロメータ間（好ましくは、３０〜７０マイクロメータ間）になりえて、金属パッドまたはバンプ１０の高さＨ１より大きくなりえる。金属パッドおよびバンプ１０の上面１０ａと透明基板１１の底面１１ａとの間の垂直の距離Ｄ５は、５〜５０マイクロメータ間または５０〜１００マイクロメータ間のように、５マイクロメータ以上である。金属トレースまたはパッド１９は、パシベーション層６の下で１マイクロメータ未満の幅を有している最上部の金属トレースまたはパッドである。すなわち、金属トレースまたはパッド１９は、イメージまたは光センサチップ９９の中で、１マイクロメータ未満の幅を有している金属層でない。図１Ａ−１Ｌの中の同等または同様のエレメントのために示されたような同じ照合番号によって示された図１Ｋの中のエレメントは、図１Ａ−１Ｌで例証されたそれぞれのエレメントのように、同じ材料および／または詳述がありえることが注目される。
図１Ｌは、図１Ｋで例証されたフレキシブル基板９およびイメージまたは光センサチップ９９の断面図を示す。フレキシブル基板９は、フレキシブル回路フィルム、フレキシブルプリント基板またはテープキャリアパッケージ（ＴＣＰ）テープでもよい。フレキシブル基板９は、例えば、適切な厚さ（例えば、１０〜５０マイクロメータ間）を有しているポリマー層１４ａ、０．１〜３マイクロメータ間（好ましくは、０．２〜１マイクロメータ間）の厚さを有する多数の結合パッドまたはインナーリード１５、ポリマー層１４ａおよびボンドパッドまたはインナーリード１５の上で５〜２０マイクロメータ間の厚さを有する多数の金属トレース１３、金属トレース１３上で１０〜５０マイクロメータ間の厚さを有しているポリマー層１４ｂ、ポリマー層１４ｂ内の多数の開口１４ｏによって露出された金属トレース１３上で０．２５〜１６マイクロメータ間（好ましくは、３〜１０マイクロメータ間）の厚さ有している複数の連結パッドまたはアウターリード１６、を含むことができる。
金属トレース１３は、ポリマー層１４ａ上およびボンドパッドまたはインナーリード１５上に、例えば、５〜２０マイクロメータ間の厚さを有している銅層１３ａ、銅層１３ａの上面上に、０．０１〜０．５マイクロメータ間の厚さを有している接着層１３ｂ、を含むことができる。ポリマー層１４ｂは、金属トレース１３の接着層１３ｂ上にある。連結パッドまたはアウターリード１６は、ポリマー層１４ｂの開口１４ｏによって露出された金属トレース１３の接着層１３ｂ上にある。接着層１３ｂは、銅層１３ａの上面上の０．０１〜０．１マイクロメータ間の厚さを有しているクロム層、または、銅層１３ａの上面上の０．０１〜０．５マイクロメータ間の厚さを有しているニッケル層でありえる。他の適切な接着層材料が使用されてもよい。
ポリマー層１４ａは、例えば、銅層１３ａの底面上のポリイミド層、エポキシ層、ポリベンゾビスオキサゾール（ＰＢＯ）層、ポリエチレン層またはポリエステル層でありえる。ポリマー層１４ｂは、例えば、接着層１３ｂの上のポリイミド層、エポキシ層、ポリベンゾビスオキサゾール（ＰＢＯ）層、ポリエチレン層またはポリエステル層でありえる。
ボンドパッドまたはインナーリード１５は、例えば、銅層１３ａの底面上で、例えば、０．１〜３マイクロメータ間（好ましくは、０．２〜１マイクロメータ間）の厚さを有している、純粋な錫の錫含有層、錫−銀合金、錫−銀−銅合金または錫−鉛合金に無電解めっきを施すこと、または、銅層１３ａの底面上で、例えば、０．１〜３マイクロメータ間（好ましくは、０．２〜１マイクロメータ間）の厚さを有している金層に無電解めっきを施すこと、を含んでいる適切な技術によって形成することができるが、限定されない。フレキシブル基板９のボンドパッドまたはインナーリード１５は、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０、または、以下に述べるイメージまたは光センサチップ９９ｂの以下に述べる金属構造５７につながれるために使用することができる。
連結パッドまたはアウターリード１６は、例えば、ポリマー層１４ｂの中の開口１４ｏによって露出された接着層１３ｂ上で、例えば、０．２〜１５マイクロメータ間（好ましくは、３〜１０マイクロメータ間）の厚さを有しているニッケル層に無電解めっきを施すことにより、無電解めっきしたニッケル層の上で、０．０５〜１マイクロメータ間の厚さを有している、純粋な錫の湿潤性（wettable）の層、錫−銀合金、錫−銀−銅合金、錫−鉛合金、金、白金、パラジウムまたはルテニウムに無電解めっきを施すことにより、形成することができる。または、ニッケル層に無電解めっきを施す前に、ポリマー層１４ｂの中の開口１４ｏによって露出した接着層１３ｂは、任意に、開口１４ｏの下の銅層１３ａが露出するまで、ドライまたはウェットエッチングされることは可能である。次に、ニッケル層は、開口１４ｏによって露出された銅層１３ａの上で、無電解めっきを施されてもよい。次に、純粋な錫の湿潤性の層、錫−銀合金、錫−銀−銅合金、錫−鉛合金、金、白金、パラジウムまたはルテニウムは、無電解めっきしたニッケル層上で、無電解めっきを施される。
図１Ｍを参照して、フレキシブル基板９のボンドパッドまたはインナーリード１５は、チップオンフィルム（ＣＯＦ）プロセスによってイメージまたは光センサチップ９９の金属パッドまたはバンプ１０と接合される。例えば、フレキシブル基板９のボンドパッドまたはインナーリード１５は、４９０℃〜５４０℃間（好ましくは、５００℃〜５２０℃間）の温度、１〜１０秒間（好ましくは、３〜６秒間）の時間で、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０へ熱的に押し当てられてもよい。
チップオンフィルムプロセスの後、錫合金、錫−金合金または金合金のような合金２９は、金属パッドまたはバンプ１０の金属層２４と銅層１３ａとの間に形成されてもよい。例えば、ボンドパッドまたはインナーリード１５が、前述の錫含有層と形成され、金属パッドまたはバンプ１０の金属層２４の上部で金層と接合される場合、金属パッドまたはバンプ１０が、ボンドパッドまたはインナーリード１５と接合された後に、錫−金合金は、銅層１３ａと金属パッドまたはバンプ１０の金属層２４との間に形成されることができる。
または、ボンドパッドまたはインナーリード１５の材料が、金属層２４の上部のそれと同じである場合、チップオンフィルムプロセスの後に、銅層１３ａと金属パッドまたはバンプ１０の金属層２４との間に形成された合金はない。例えば、ボンドパッドまたはインナーリード１５が、金属パッドまたはバンプ１０の金属層２４の上部で前述の金層が作られて金層と接合される場合、金属パッドまたはバンプ１０がボンドパッドまたはインナーリード１５と接合された後に、銅層１３ａと金属パッドまたはバンプ１０の金属層２４との間に形成された合金はない。
フレキシブル基板９に接合された後の金属パッドまたはバンプ１０は、チップオンフィルムプロセスの後、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間、透明基板１１の底面１１ａとパシベーション層６の上面との間の垂直の距離Ｄ４より小さい厚さまたは高さ、例えば、５〜１００マイクロメータ間（好ましくは、５〜５０マイクロメータ間）の幅を有している。フレキシブル基板９に接合された金属パッドまたはバンプ１０の各々は、例えば、５〜１００マイクロメータ間（好ましくは、５〜５０マイクロメータ間）の直径の円形の金属パッドまたはバンプ、５〜１００マイクロメータ間（好ましくは、５〜５０マイクロメータ間）の幅の四角形状の金属パッドまたはバンプ、または、５〜１００マイクロメータ間（好ましくは、５〜５０マイクロメータ間）の短い幅を有している長方形の金属パッドまたはバンプになりえる。
フレキシブル基板９に接合された後の金属パッドまたはバンプ１０は、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の所望の厚さまたは高さを有し、開口６ａによって露出された金属トレースまたはパッド１９の領域上およびパシベーション層６上の任意の前述の材料の接着／バリア層２１、接着／バリア層２１上の任意の前述の材料のシード層２２、およびシード層２２上の任意の前述の材料の金属層２４を含んでいる。
例えば、ボンドパッドまたはインナーリード１５が、ポリマー層１４ａによって覆われない層１３ａの底面上に、錫含有層で、または、電気めっきまたは無電解めっきしたニッケル層と金のボンドパッドまたはインナーリード１５との間に、形成される場合、ボンドパッドまたはインナーリード１５が、金層で形成される場合、フレキシブル基板９と接合された後の金属パッドまたは金属トレースは、開口６ａによって露出された金属トレースまたはパッド１９の領域上に、１ナノメータ〜０．８マイクロメータ間（好ましくは、０．０１〜０．７マイクロメータ間）の厚さを有している、チタンタングステン合金、窒化チタン、チタン、窒化タンタルまたはタンタルの接着／バリア層２１、前述の材料の接着／バリア層２１上に、０．０１〜２マイクロメータ間（好ましくは、０．０２〜０．５マイクロメータ間）の厚さを有している銅のシード層２２、銅のシード層２２の上に、１〜１５マイクロメータ間、５〜５０マイクロメータ間または８〜２０マイクロメータ間の厚さを有している電気めっきした銅層を含む金属層２４、電気めっきした銅層上に、０．５〜８マイクロメータ間（好ましくは、１〜５マイクロメータ間）の厚さを有している電気めっきまたは無電解めっきしたニッケル層、電気めっきまたは無電解めっきしたニッケル層と錫−金の合金２９との間で、０．１〜１０マイクロメータ間（好ましくは、０．５〜５マイクロメータ間）の厚さを有している電気めっきまたは無電解めっきした金層、を含んでもよい。
または、ボンドパッドまたはインナーリード１５が、ポリマー層１４ａによって覆われない銅層１３ａの底面上に、錫含有層で、または、電気めっきした銅層と金層との間に形成される場合、ボンドパッドまたはインナーリード１５が、金層で形成される場合、フレキシブル基板９と接合された後の金属パッドまたはバンプ１０は、開口６ａによって露出された金属トレースまたはパッド１９の領域上で、１ナノメータ〜０．８マイクロメータ間（好ましくは、０．０１〜０．７マイクロメータ間）の厚さを有している、チタンタングステン合金、窒化チタン、チタン、窒化タンタルまたはタンタルの接着／バリア層２１、前述の材料の接着／バリア層２１上に、０．０１〜２マイクロメータ間（好ましくは、０．０２〜０．５マイクロメータ間）の厚さを有している銅のシード層２２、銅のシード層２２の上に、１〜１５マイクロメータ間、５〜５０マイクロメータ間または８〜２０マイクロメータ間の厚さを有している電気めっきした銅層を含む金属層２４、電気めっきした銅層と錫−金の合金２９との間で、０．５〜８マイクロメータ間（好ましくは、１〜５マイクロメータ間）の厚さを有している電気めっきまたは無電解めっきしたニッケル層、を含んでもよい。
または、フレキシブル基板９と接合された後の金属パッドまたはバンプ１０は、開口６ａによって露出された金属トレースまたはパッド１９の領域上およびパシベーション層６上に、１ナノメータ〜０．８マイクロメータ間（好ましくは、０．０１〜０．７マイクロメータ間）の厚さを有しているチタンタングステン合金、窒化チタンまたはチタンの接着／バリア層２１、前述の材料の接着／バリア層２１上に、０．０１〜２マイクロメータ間（好ましくは、０．０２〜０．５マイクロメータ間）の厚さを有している金のシード層２２、金のシード層２２上に、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している金の金属層２４、を含んでもよい。ボンドパッドまたはインナーリード１５が、錫含有層で形成される場合、金の金属層２４は、金のシード層２２と錫−金の合金２９との間であり、金のシード層２２および錫−金の合金２９とコンタクトする。ボンドパッドまたはインナーリード１５が、金層で形成される場合、金の金属層２４は、ポリマー層１４ａによって覆われない銅層１３ａの底面上の金のシード層２２と金のボンドパッドまたはインナーリード１５との間にある。
次に、図１Ｎを参照して、カーボンまたはガラスフィルタを備えたエポキシまたはポリイミドのような封入材料３０は、モールドまたはディスペンスプロセスの使用により、金属パッドまたはバンプ１０に接合された金属パッドまたはバンプ１０の上部およびフレキシブル基板９の一部を封入する。例えば、２０〜８０マイクロメータ間の厚さを有している接着剤３１は、封入材料３０を形成する前または形成した後に、イメージまたは光センサチップ９９の半導体基板１の底面１ｂの上に形成することができる。接着剤３１の材料は、銀のエポキシ、ポリイミド、ポリベンゾビスオキサゾール（ＰＢＯ）またはアクリルでもよい。接着剤３１を形成した後に、フレキシブル基板９は、例えば、図１Ｏに示されるように、１５０℃〜５００℃間（好ましくは、１８０℃〜２５０℃間）の温度で、熱圧縮プロセスを使用して、接着剤３１によってイメージまたは光センサチップ９９の半導体基板１の底面１ｂに付けられたフレキシブル基板９のポリマー層１４ａを有するために曲げることができる。
半導体基板１の底面１ｂにフレキシブル基板９のポリマー層１４ａを付けた後、フレキシブル基板９の連結パッドまたはアウターリード１６は、半導体基板１の底面１ｂの下にある。また、フレキシブル基板９は、金属パッドまたはバンプ１０に接合された第１の部分、イメージまたは光センサチップ９９の側壁の第２の部分、および半導体基板１の底面１ｂに付けられた第３の部分を有する。フレキシブル基板９の第１の部分は、フレキシブル基板９の第２の部分を介して、フレキシブル基板９の第３の部分に接続される。
次に、図１Ｐを参照して、適切なプロセス（例えば、ボールプラントプロセスおよびリフロープロセス）を使用して、または、はんだプリントプロセスおよびリフロープロセスを使用して、適切なはんだ（例えば、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｂｉ合金、Ｓｎ−Ａｕ合金、Ｉｎ層、Ｓｎ−Ｉｎ合金、Ａｇ−Ｉｎ合金および／またはＳｎ−Ｐｂ合金）の多数のハンダボール５０は、連結パッドまたはアウターリード１６の湿潤性の層の上に形成することができ、錫−金合金、錫−銀合金、錫−銀−銅合金、錫−鉛合金のような合金３２は、銅層１３ａとハンダボール５０との間に形成されてもよい。例えば、５０〜５００マイクロメータ間の高さを有しているハンダボール５０は、半導体基板１の底面１ｂの下に形成することができる。
従って、図１Ｐに示されるように、イメージまたは光センサパッケージ９９９は、イメージまたは光センサチップ９９、フレキシブル基板９およびハンダボール５０を備えることができる。イメージまたは光センサパッケージ９９９は、ハンダボール５０を介して、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路にマウントすることができる。イメージまたは光センサチップ９９の金属パッドまたはバンプ１０は、ハンダボール５０およびフレキシブル基板９の金属トレース１３を介して、外部回路に接続することができる。
図２Ａ−２Ｇは、本開示の典型的な実施形態に従って、イメージまたは光センサパッケージ９９９を形成する別のプロセスを描く。図２Ａを参照して、図１Ａ−１Ｈで例証されたステップを行なった後、図１Ｉで例証されたステップは、スキップすることができる。また、図１Ｊで例証されたステップは、透明基板１１およびパターン化された接着性ポリマー２５のどれによっても覆われない金属パッドまたはバンプ１０の上面１０ａを作るために行なうことができる。次に、図２Ｂを参照して、図１Ｋで例証されたステップは、接着剤２７によって透明基板１１に付いていた赤外線（ＩＲ）カットフィルタ（図１Ｋの中で示されるフィルタ１２のような）がない以外は、図１Ｋの中で示されるイメージまたは光センサチップ９９に似ているイメージまたは光センサチップ９９を形成するために行なうことができる。次に、図１Ｍ−１Ｐに示され記述されたステップ／プロセスは、図２Ｃの中で示されるように行なうことができる。次に、図２Ｄを参照して、図１Ｉに示され記述されたステップ／プロセスは、接着剤２７によって透明基板１１の上面１１ｂに赤外線（ＩＲ）カットフィルタ１２を付けるために行なうことができる。図１Ａ−１Ｐの中で示された同等または同様のエレメントとして同じ照合番号によって示された図２Ａ−２Ｄ中のエレメントは、図１Ａ−１Ｐで例証されたそれぞれのエレメントのように同じ材料および／または詳説がありえることが、注目されるべきである。
図３Ａ−３Ｄは、本開示の典型的な実施形態によるイメージまたは光センサパッケージを形成するプロセスを示す。図３Ａを参照して、例えば、銀のエポキシ、ポリイミドまたはアクリルの１つなどの接着剤３３は、ディスペンスプロセスまたはスクリーン印刷プロセスによって、パッケージ基板３４の上面上に形成される。次に、図１Ｋで例証されたイメージまたは光センサチップ９９は、接着剤３３上にマウントされる。次に、接着剤３３は、パッケージ基板３４の上面へイメージまたは光センサチップ９９に付けるために、適温（例えば、１００℃〜２００°間）で焼かれる。
例えば、グリッドプリント回路基板、フレキシブルプリント基板、フレキシブル基板またはボールグリッドアレイ基板のようなパッケージ基板３４は、多数の接続トレースまたはパッド３５、多数の銅層４１および多数の金属トレースまたはパッド３６を有している金属化構造、パッケージ基板３４の底面のはんだマスクまたははんだレジストの層３７、パッケージ基板３４の上面のはんだマスクまたははんだレジストの層３８、例えば、セラミック、ビスマレイミドトリアジン（ＢＴ：Bismaleimide Triazine）、難燃性材料（ＦＲ−４またはＦＲ−５）、ポリイミドおよび／またはポリベンゾビスオキサゾール（ＰＢＯ）で作られた銅層４１間の絶縁層、を含んでいてもよい。はんだマスクまたははんだレジストの層３７の多数の開口３７ａは、接続トレースまたはバンプ３５の底面を露出する。また、金属層３９は、開口３７ａによって露出された接続トレースまたはパッド３５の底面上に形成される。はんだマスクまたははんだレジストの層３８の中の多数の開口３８ａは、金属トレースまたはパッド３６の上面を露出する。また、金属層４０は、開口３８ａによって露出された金属トレースまたはパッド３６の上面上に形成される。
接続トレースまたはパッド３５は、銅層４１を介して金属トレースまたはパッド３６に接続することができる。銅層４１は、５〜３０マイクロメータ間の厚さを持っており、電気めっきプロセスによって形成することができる。はんだマスクまたははんだレジストの層３７、３８は、フォト感知エポキシ、ポリイミドまたはアクリルである。
接続トレースまたはパッド３５は、５〜３０マイクロメータ間の厚さを有している銅層が作ることができる。また、金属層３９は、開口３７ａによって露出された銅層の底面上で０．１〜１０マイクロメータ間の厚さを有しているニッケル層、ニッケル層の底面上で０．０５〜５マイクロメータ間の厚さを有している金、白金、パラジウム、ルテニウムまたはルテニウム合金の湿潤性の層が作ることができる。
金属トレースまたはパッド３６は、５〜３０マイクロメータ間の厚さを有している銅層が作ることができる。また、金属層４０は、開口３８ａによって露出された銅層の上面上で１〜１０マイクロメータ間の厚さを有しているニッケル層、ニッケル層の上面上で例えば、０．０１〜５マイクロメータ、好ましくは、０．０５〜１マイクロメータ間の厚さを有している金、銅、アルミニウムまたはパラジウムの層を作ることができる。
次に、図３Ｂを参照して、ワイヤボンディングプロセスを使用して、各ワイヤボンディングされたワイヤ４２の一端は、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０のうちの１つの金属層２４にボール接合されえる。また、各ワイヤボンディングされたワイヤ４２の他端は、パッケージ基板３４の金属層４０にウェッジ接合されえる。従って、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０は、ワイヤボンディングされたワイヤ４２を通ってパッケージ基板３４の金属トレースまたはパッド３６に接続することができる。
ワイヤボンディングされたワイヤ４２は、各々、例えば、適切なワイヤ直径Ｄ９（例えば、１０〜２０マイクロメータ間または２０〜５０マイクロメータ間）を有する金または銅のワイヤ４２ａを含んでいる、適切なワイヤ素材で作られていてもよい。ワイヤは、各々、金属パッドまたはバンプ１０の１つの金属層２４にボール接合されるワイヤ４２ａの一端のボールボンド４２ｂ、およびパッケージ基板３４の金属層４０にウェッジ接合されるワイヤ４２ａの他端のウェッジボンドを有することができる。例えば、ワイヤボンディングされたワイヤ４２は、金属層２４の金層、銅層、アルミニウム層またはパラジウム層でボール接合されるワイヤ４２ａの一端のワイヤ直径Ｄ９およびボールボンド４２ｂを有している金のワイヤ４２ａを各々有するワイヤボンディングされた金ワイヤになりえる。ここで、ボールボンド４２ｂと金属層２４との間のコンタクト域は、例えば、１０〜２５マイクロメータ間または２５〜７５マイクロメータ間の幅を有してもよい。ワイヤボンディングされた金ワイヤの各々は、パッケージ基板３４の金属層４０の金、銅、アルミニウムまたはパラジウムの層にウェッジ接合されえる。
または、ワイヤボンディングされたワイヤ４２は、ワイヤ直径Ｄ９を有する銅のワイヤ４２ａ、ワイヤ４２ａの端部で金属層２４の金層、銅層、アルミニウム層またはパラジウム層でボール接合したボールボンド４２ｂを各々有するワイヤボンディングされた銅ワイヤになりえる。ここで、ボールボンド４２ｂと金属層２４との間のコンタクトエリアは、適切な幅（例えば、１０〜２５マイクロメータ間または２５〜７５マイクロメータ間）を持ってもよい。ワイヤボンディングされた銅ワイヤの個々は、パッケージ基板３４の金属層４０の金、銅、アルミニウムまたはパラジウムの層でウェッジ接合されることができる。
次に、図３Ｃを参照して、モールドプロセスまたはディスペンスプロセスによって、ワイヤボンディングされたワイヤ４２、および金属パッドまたはバンプ１０の金属層２４の上部を封入し、カーボンまたはガラスフィルタを含んでいるエポキシまたはポリイミドの封入材料４３は、ワイヤボンディングされたワイヤ４２上、パッケージ基板３４の上面上、イメージまたは光センサチップ９９の側壁に形成されえる。
次に、図３Ｄを参照して、はんだは、ボールプラントプロセスまたはスクリーン印刷プロセスによって、パッケージ基板３４の金属層３９の湿潤性の層の上に形成することができる。はんだは、パッケージ基板３４の金属層３９のニッケル層上の適切な直径（例えば、０．２５〜１．２ミリメートル間）を有している多数のハンダボール４４を形成するために、湿潤性の層でリフローし、フューズすることができる。従って、イメージまたは光センサパッケージ９９８は、パッケージ基板３４、パッケージ基板３４の上面へ付けられたイメージまたは光センサチップ９９、パッケージ基板３４の金属トレースまたはパッド３６にイメージまたは光センサチップ９９の金属パッドまたはバンプ１０を接続するワイヤボンディングされたワイヤ４２、パッケージ基板３４の底面上に形成されたハンダボール４４で提供されえる。ハンダボール４４の材料は、他のものが使用されてもよいが、好ましい実施形態では、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｂｉ合金、Ｓｎ−Ａｕ合金またはＳｎ−Ｐｂ合金になりえる。ハンダボール４４は、接続トレースまたは３５、銅層４１および金属トレースまたはパッド３６によってワイヤボンディングされたワイヤ４２に接続することができる。
次に、図３Ｅを参照して、レンズホルダー４５は、１つ以上のレンズ４６の保持のために、接着性ポリマーまたは金属はんだによって、パッケージ基板３４のはんだマスクまたははんだレジストの層３８に付けることができる。従って、イメージまたは光センサモジュールは、パッケージ基板３４、パッケージ基板３４の上面へ付けられたイメージまたは光センサチップ９９、封入材料４３で封入され、パッケージ基板３４の金属トレースまたはパッド３６へイメージまたは光センサチップ９９の金属パッドまたはバンプ１０を接続するワイヤボンディングされたワイヤ４２、パッケージ基板３４の底面上に形成されたハンダボール４４、接着性ポリマーまたは金属はんだによって、パッケージ基板３４のはんだマスクまたははんだレジストの層３８に付けられたレンズ４６のセットを備えたレンズホルダー４５で提供されえる。レンズ４６のセットは、赤外線（ＩＲ）カットフィルタ１２、透明基板１１、マイクロレンズ８、イメージまたは光センサチップ９９の光センサ３および光またはカラーフィルタアレイの層７の上方にある。
図３Ｆは、本開示の実施形態に従って、イメージまたは光センサモジュールの別の例を描く断面図である。図３Ｆの中で示されるイメージまたは光センサモジュールは、ワイヤボンディングされたワイヤ４２を囲む封入材料がなく、パッケージ基板３４の底面上に形成されたハンダボールがない以外は、図３Ｅの中で示されるそれに似ている。図３Ｆの中で示されるイメージまたは光センサモジュールを形成するための処理フローは、図３Ｃの中で示される封入材料４３を形成するステップがなく、図３Ｄの中で示されるハンダボール４４を形成するステップはない以外は、図３Ｅの中で示されるイメージまたは光センサモジュールを形成するためのそれに似ている。
図４Ａ−４Ｅは、本開示の典型的な実施形態によるイメージまたは光センサパッケージを形成するプロセスを示す。図４Ａを参照して、図１Ｋで例証されたイメージまたは光センサチップ９９は、銀のエポキシ、ポリイミドまたはアクリルの接着剤３３によって、図３Ａで例証されたパッケージ基板３４の上面へ付けることができる。図４Ａの中で示されるステップは、図３Ａで例証したステップを引用することができる。
パッケージ基板３４の上面へイメージまたは光センサチップ９９を付けた後に、フレキシブル回路フィルム、テープキャリアパッケージ（ＴＣＰ）テープまたはフレキシブルプリント基板のようなフレキシブル基板９ａは、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０と接合されるだろう。図４Ａの中で示されるフレキシブル基板９ａは、ポリマー層１４ｂの中の開口１４ｏによって露出された金属トレース１３上の連結パッドまたはアウターリード１６がなく、ポリマー層１４ａによって覆われない金属トレース１３の銅層１３ａの底面上に形成された多数の連結パッドまたはアウターリード１６ａがある以外は、図１Ｌの中で示されるフレキシブル基板９に似ている。連結パッドまたはアウターリード１６ａは、例えば、無電解めっきによって、金属トレース１３の銅層１３ａの底面上に、０．１〜３マイクロメータ間、好ましくは、０．２〜１マイクロメータ間の厚さを有している、純粋な錫の金属層、錫−銀合金、錫−銀−銅合金、錫−鉛合金、金、白金、パラジウムまたはルテニウムから形成することができる。図１Ｌの中の同様または同類のエレメントを示すのと同じ照合番号によって示された図４Ａのエレメントは、図１Ｌで例証されたそれぞれのエレメントのように、同じ材料および／または詳説を有することができることが、注目される。
図４Ｂを参照して、フレキシブル基板９ａのボンドパッドまたはインナーリード１５（図４Ａの中で示される）は、チップオンフィルム（ＣＯＦ）プロセスによって、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０と接合することができる。図４Ｂの中で示されるステップは、図１Ｍで例証したステップを引用することができる。
チップオンフィルムプロセスの後、錫合金、錫−金合金または金合金のような合金２９は、銅層１３ａと金属パッドまたはバンプ１０の金属層２４との間に形成されてもよい。または、ボンドパッドまたはインナーリード１５の材料が、金属層２４の上部のそれと同じである場合、チップオンフィルムプロセスの後に、フレキシブル基板９ａの銅層１３ａと金属パッドまたはバンプ１０の金属層２４との間に形成された合金はない。さらに詳述された記述に関しては、図１Ｍの中の実例を参照されたい。
フレキシブル基板９ａと接合された後の金属パッドまたはバンプ１０は、チップオンフィルムプロセスの後に、５〜５０マイクロメータ間、好ましくは、１０〜２０マイクロメータ間の厚さまたは高さ、および５〜１００マイクロメータ間、好ましくは、５〜５０マイクロメータ間の幅を有してもよい。図４Ｂの中で示されるようなフレキシブル基板９ａと接合された後の金属パッドまたはバンプ１０の詳述は、図１Ｍで例証されるようなフレキシブル基板９と接合された後の金属パッドまたはバンプ１０の詳述を参照することができる。
次に、図４Ｃを参照して、フレキシブル基板９ａの連結パッドまたはアウターリード１６ａ（図４Ｂの中で示される）は、熱プレスプロセスによってパッケージ基板３４の金属層４０と接合される。例えば、フレキシブル基板９ａの連結パッドまたはアウターリード１６ａは、４９０℃〜５４０℃間、好ましくは、５００℃〜５２０℃間の温度、１〜１０秒間、好ましくは、３〜６秒間の時間で、パッケージ基板３４の金属層４０上に熱プレスすることができる。
熱プレスプロセスの後、金属層４７は、フレキシブル基板９ａの銅層１３ａとパッケージ基板３４の金属層４０のニッケル層との間に形成されてもよい。例えば、連結パッドまたはアウターリード１６ａが、錫含有層から作られ、金属層４０の金層と接合された場合、例えば錫−金合金の金属層４７は、連結パッドまたはアウターリード１６ａが金属層４０の金層と接合された後、フレキシブル基板９ａの銅層１３ａとパッケージ基板３４の金属層４０のニッケル層との間に形成することができる。または、連結パッドまたはアウターリード１６ａが金層から作られ、金属層４０の金層と接合される場合、連結パッドまたはアウターリード１６ａが金属層４０の金層と接合された後、金の金属層４７は、フレキシブル基板９ａの銅層１３ａとパッケージ基板３４の金属層４０のニッケル層との間に形成することができる。
従って、フレキシブル基板９ａは、金属パッドまたはバンプ１０の金属層２４と接合された第１の部分、イメージまたは光センサチップ９９の側壁の第２の部分、およびパッケージ基板３４の金属層４０と接合した第３の部分を有している。フレキシブル基板９ａの第１の部分は、フレキシブル基板９ａの第２の部分によって、フレキシブル基板９ａの第３の部分に接続することができる。イメージまたは光センサチップ９９の金属パッドまたはバンプ１０は、フレキシブル基板９ａの金属トレース１３によってパッケージ基板３４の金属トレースまたはパッド３６に接続することができる。
次に、図４Ｄを参照して、カーボンまたはガラスフィルタを含有するエポキシまたはポリイミドの封入材料４３は、モールドプロセスまたはディスペンスプロセスによって、フレキシブル基板９ａおよび金属パッドまたはバンプ１０の金属層２４の上部を封入して、フレキシブル基板９ａ上およびイメージまたは光センサチップ９９の側壁に形成することができる。
次に、図４Ｅを参照して、ハンダボール４４は、パッケージ基板３４の金属層３９上に形成することができる。図４Ｅの中で示されるステップは、図３Ｄで例証したステップを引用することができる。ハンダボール４４は、接続トレースまたはパッド３５、銅層４１および金属トレースまたはパッド３６によってフレキシブル基板９ａに接続することができる。従って、イメージまたは光センサパッケージ９９７は、パッケージ基板３４、パッケージ基板３４の上面へ付けられたイメージまたは光センサチップ９９、パッケージ基板３４の金属トレースまたはパッド３６にイメージまたは光センサチップ９９の金属パッドまたはバンプ１０を接続するフレキシブル基板９ａ、パッケージ基板３４の底面上に形成されたハンダボール４４を備えることができる。
次に、図４Ｆを参照して、レンズホルダー４５は、１つ以上のレンズ４６の保持のために、接着性ポリマーまたは金属はんだによって、パッケージ基板３４のはんだマスクまたははんだレジストの層３８に付けることができる。したがって、イメージまたは光センサモジュールは、パッケージ基板３４、パッケージ基板３４の上面へ付けられたイメージまたは光センサチップ９９、封入材料４３で封入され、パッケージ基板３４の金属トレースまたはパッド３６にイメージまたは光センサチップ９９の金属パッドまたはバンプ１０を接続するフレキシブル基板９ａ、パッケージ基板３４の底面上に形成されたハンダボール４４、接着性ポリマーまたは金属はんだによってパッケージ基板３４のはんだマスクまたははんだレジストの層３８に付けられたレンズ４６のセットを備えたレンズホルダー４５を備えることができる。レンズ４６のセットは、赤外線（ＩＲ）カットフィルタ１２、透明基板１１、マイクロレンズ８、光またはカラーフィルタアレイの層７、イメージまたは光センサチップ９９の光センサ３の上方にある。
図４Ｇは、本開示に従って、イメージまたは光センサモジュールの別の例を描く断面図である。図４Ｇの中で示されるイメージまたは光センサモジュールは、フレキシブル基板９ａを囲む封入材料がなく、パッケージ基板３４の底面上に形成されたハンダボールがない以外は、図４Ｆの中で示されるそれに似ている。図４Ｇの中で示されるイメージまたは光センサモジュールを形成するための処理フローは、図４Ｄの中で示される封入材料４３を形成するステップがなく、図４Ｅの中で示されるハンダボール４４を形成するステップがない以外は、図４Ｆの中で示されるイメージまたは光センサモジュールを形成するためのそれに似ている。
図５Ａ−５Ｃ、本開示の典型的な実施形態によるイメージまたは光センサパッケージを形成するプロセスを示す。図５Ａを参照して、図１Ｋで例証されたイメージまたは光センサチップ９９は、銀のエポキシ、ポリイミドまたはアクリルの接着剤３３によって基板４８の上面へ付けることができる。セラミック基板または有機基板のような基板４８は、基板４８の上面の多数の金属パッド４９、基板４８の底面の多数の金属パッド５０、および基板４８の上面と底面の間の金属化構造を含んでいてもよい。金属パッド４９は、基板４８の金属化構造を通って金属パッド５０に接続される。
次に、図５Ｂを参照して、ワイヤボンディングプロセスを使用して、各ワイヤボンディングされたワイヤ４２の一端は、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０の１つの金属層２４とボール接合されることができる。各ワイヤボンディングされたワイヤ４２の他端は、基板４８の金属パッド４９の１つにウェッジ接合されることができる。従って、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０は、ワイヤボンディングされたワイヤ４２を通って基板４８の金属パッド４９に接続することができる。図５Ｂの中で示されるような金属層２４とボール接合されたワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合されたワイヤボンディングされたワイヤ４２の詳述を参照することができる。
次に、図５Ｃを参照して、エポキシまたはポリイミド含んでいるカーボンまたはガラスフィルタの封入材料５１は、モールドプロセスによって、金属パッドまたはバンプ１０の金属層２４の上部およびワイヤボンディングされたワイヤ４２を封入して、ワイヤボンディングされたワイヤ４２上、基板４８の上面上、イメージまたは光センサチップ９９の側壁に形成することができる。赤外線（ＩＲ）カットフィルタ１２の上面１２ａは、封入材料５１で覆われていない。封入材料５１の上面５１ａは、イメージまたは光センサチップ９９の赤外線（ＩＲ）カットフィルタ１２の上面１２ａで実質的に共面である。
従って、イメージまたは光センサパッケージ９９６は、基板４８、接着剤３３によって基板４８の上面へ付けられたイメージまたは光センサチップ９９、基板４８の金属パッド４９へイメージまたは光センサチップ９９の金属パッドまたはバンプ１０を接続するワイヤボンディングされたワイヤ４２、モールドプロセスによって基板４８の上面上、ワイヤボンディングされたワイヤ４２上、イメージまたは光センサチップ９９の側壁に形成され、金属パッドまたはバンプ１０の金属層２４の上部およびワイヤボンディングされたワイヤ４２を封入する封入材料５１を備えることができる。イメージまたは光センサパッケージ９９６は、金属パッド５０によって、プリント回路基板、ボールグリッドアレイ（ＢＧＡ）基板、金属基板、セラミック基板またはガラス基板のような外部回路に接続することができる。基板４８がセラミック基板である場合、イメージまたは光センサパッケージ９９６は、セラミックリードレスチップキャリヤ（ＣＬＣＣ）パッケージである。基板４８が有機基板である場合、イメージまたは光センサパッケージ９９６は、有機的なリードレスチップキャリヤ（ＯＬＣＣ）パッケージである。
図６Ａ−６Ｃは、本開示の典型的な実施形態によるクワッドフラットノーリード（ＱＦＮ）パッケージを形成するプロセスを示す。図６Ａを参照して、図１Ｋで例証されたイメージまたは光センサチップ９９は、銀のエポキシ、ポリイミドまたはアクリルの接着剤３３によって、リードフレーム５２の金型パドル５２ａに付けることができる。リードフレーム５２は、金型パドル５２ａの周囲の近くに配置されたリード５２ｂを有する。また、金または銀層（示されない）は、リード５２ｂの上面上に形成されてもよい。
次に、図６Ｂを参照して、ワイヤボンディングプロセスを使用して、各ワイヤボンディングされたワイヤ４２の一端は、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０のうちの１つの金属層２４とボール接合され、各ワイヤボンディングされたワイヤ４２の他端は、リードフレーム５２のリード５２ｂ上に形成された金または銀層とウェッジ接合されえる。従って、イメージまたは光センサチップ９９の金属パッドまたはバンプ１０は、ワイヤボンディングされたワイヤ４２を通ってリードフレーム５２のリード５２ｂに接続することができる。図６Ｂの中で示されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述を参照することができる。
次に、図６Ｃを参照して、適切な組成（例えば、カーボンまたはガラスフィルタを含んでいるエポキシまたはポリイミド）の封入材料５１は、モールドプロセスによって、金属パッドまたはバンプ１０の金属層２４の上部およびワイヤボンディングされたワイヤ４２を封入して、リードフレーム５２上、ワイヤボンディングされたワイヤ４２上、イメージまたは光センサチップ９９の側壁に形成することができる。赤外線（ＩＲ）カットフィルタ１２の上面１２ａは、封入材料５１で覆われていない。封入材料５１の上面５１ａは、イメージまたは光センサチップ９９の赤外線（ＩＲ）カットフィルタ１２の上面１２ａで共面である。
従って、クワッドフラットノーリード（ＱＦＮ）パッケージ９９５は、リードフレーム５２、接着剤３３によってリードフレーム５２の金型パドル５２ａに付けられたイメージまたは光センサチップ９９、リードフレーム５２のリード５２ｂへイメージまたは光センサチップ９９の金属パッドまたはバンプ１０を接続するワイヤボンディングされたワイヤ４２、モールドプロセスによってリードフレーム５２上、ワイヤボンディングされたワイヤ４２上、イメージまたは光センサチップ９９の側壁に形成され、金属パッドまたはバンプ１０の金属層２４の上部およびワイヤボンディングされたワイヤ４２を封入する封入材料５１を備える。クワッドフラットノーリード（ＱＦＮ）パッケージ９９５は、リード５２ｂによって、プリント回路基板、ボールグリッドアレイ（ＢＧＡ）基板、金属基板、セラミック基板またはガラス基板のような外部回路に接続することができる。
図７は、本開示のさらなる実施形態によるプラスチックリーデッドチップキャリヤ（ＰＬＣＣ）パッケージの例を描く断面図である。ＰＬＣＣは、リードフレーム５３、銀のエポキシ、ポリイミドまたはアクリルの接着剤３３によってリードフレーム５３の金型接着パッド５３ａに付けられた図１Ｋで例証されたイメージまたは光センサチップ９９、リードフレーム５３のＪ形状のリード５３ｂにイメージまたは光センサチップ９９の金属パッドまたはバンプ１０を接続するワイヤボンディングされたワイヤ４２、モールドプロセスによって形成され、ワイヤボンディングされたワイヤ４２、金属パッドまたはバンプ１０の金属層２４の上部およびＪ形状のリード５３ｂのインナーリードを封入し、イメージまたは光センサチップ９９および金型接着５３パッドａの底面を覆う封入材料５４を形成することができる。Ｊ形状のリード５３ｂは、金型接着パッド５３ａの周囲の近くに配置され、封入材料５４で覆われていないアウターリードを有している。赤外線（ＩＲ）カットフィルタ１２の上面１２ａは、封入材料５４で覆われていない。また、封入材料５４の上面５４ａは、イメージまたは光センサチップ９９の赤外線（ＩＲ）カットフィルタ１２の上面１２ａと実質的に共面である。図７の中で示されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述を参照することができる。プラスチックリーデッドチップキャリヤ（ＰＬＣＣ）パッケージは、Ｊ形状のリード５３ｂによって、プリント回路基板、セラミック基板、ボールグリッドアレイ（ＢＧＡ）基板、金属基板またはガラス基板のような外部回路に接続することができる。
図８Ａ−８Ｆは、本開示のさらなる実施形態によるイメージまたは光センサチップを形成するプロセスを示す。図８Ａを参照して、半導体ウェハ１００は、パシベーション層６上に形成された２〜３０マイクロメータ間の厚さを有しているポリマー層５８がある以外は、図１Ａの中で示される半導体ウェハ１００に似ている。ポリマー層５８中の多数の開口５８ａ、５８ｂは、パシベーション層６中の開口６ａによって露出した金属トレースまたはパッド１９の多数の領域１９ａ、１９ｂの上方にあり、それらは露出される。開口６ａは、領域１９ａ、１９ｂの上方にあり、領域１９ａ、１９ｂは、開口６ａの底にある。
ポリマー層５８を形成した後に、光またはカラーフィルタアレイの層７は、ポリマー層５８上、光センサ３の上方および光センサ３のトランジスタの上方に形成することができる。次に、バッファ層２０は、光またはカラーフィルタアレイの層７上に形成される。次に、マイクロレンズ８は、バッファ層２０上、光またはカラーフィルタアレイの層７の上方および光センサ３の上方に形成される。図１Ａの中の同様または同類のエレメントとして示されたのと同じ照合番号によって示された図８Ａの中のエレメントは、図１Ａで例証されたそれぞれのエレメントのように同じ材料および／または詳説がありえる。
次に、図８Ｂを参照して、金属パッド、金属バンプ、金属ピラーまたは金属トレースのような多数の構造５７は、開口５８ａ、５８ｂによって露出された領域１９ａ、１９ｂ上、ポリマー層５８上、開口５８ａ、５８ｂ内に形成することができる。金属構造５７は、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さＴ３および５〜１００マイクロメータ間、好ましくは、５〜５０マイクロメータ間の幅を有していてもよい。金属構造５７は、金属トレースまたはパッド１９、相互接続層４、ビアプラグ１７、１８によって、半導体装置２および光センサ３に接続することができる。
金属構造５７は、次のステップによって形成することができる。それは、図１Ｂ−１Ｆで例証されたステップに似ている。まず、図１Ｂで例証した接着／バリア層２１は、開口５８ａ、５８ｂによって露出された金属トレースまたはパッド１９の領域１９ａ、１９ｂ上、ポリマー層５８上およびマイクロレンズ８上に形成することができる。次に、図１Ｂで例証されたシード層２２は、接着／バリア層２１上に形成することができる。次に、パターン化されたフォトレジスト層２３は、シード層２２上に形成することができる。また、フォトレジスト層２３中の多数の開口は、シード層２２の多数の領域を露出することができる。次に、図１Ｄで例証された金属層２４は、パターン化されたフォトレジスト層２３の開口によって露出したシード層２２の領域上に形成することができる。次に、パターン化されたフォトレジスト層２３は、除去することができる。次に、金属層２４の下でないシード層２２は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去することができる。次に、金属層２４の下でない接着／バリア層２１は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去することができる。従って、金属構造５７の各々は、金属トレースまたはパッド１９の領域１９ａ、１９ｂ上およびポリマー層５８上の図１Ｂの中で言及された任意の材料の接着／バリア層２１、接着／バリア層２１上の図１Ｂの中で言及された任意の材料のシード層２２、シード層２２上の図１Ｄの中で言及された任意の材料の金属層２４からなっていてもよい。ここで、金属層２４は、接着／バリア層２１およびシード層２２によって覆われない側壁を有する。
次に、図８Ｃを参照して、パターン化された接着性ポリマー２５は、例えば、１５０℃〜５００℃間、好ましくは、１８０℃〜２５０℃間の温度で、熱圧縮プロセスを使用して、半導体ウェハ１００の上面へ、ガラス基板のような透明基板１１を付ける。透明基板１１を半導体ウェハ１００の上面へ付けた後に、空胴、空きスペースまたは空隙２６は、パターン化された接着性ポリマー２５によって、ポリマー層５８と透明基板１１の底面１１ａとの間に形成されて囲まれる。空隙は、マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａとの間にある。また、マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａとの間の垂直の距離Ｄ１は、１０〜３００マイクロメータ、好ましくは２０〜１００マイクロメータ間である。図８Ｃの中で示されるような空胴、空きスペースまたは空隙２６の詳述は、図１Ｈで例証されるような空胴、空きスペースまたは空隙２６の詳述を参照することができる。
次に、図８Ｄを参照して、図１Ｉで例証されたステップは、接着剤２７によって透明基板１１の上面１１ｂに赤外線（ＩＲ）カットフィルタ１２を付けるために行なうことができる。さらに詳述された記述に関しては、図１Ｉの中の実例を参照されたい。
次に、図８Ｅを参照して、カバー材（例えば、ブルーテープ）（示されない）は、半導体基板１の底面１ｂに付けることができる。その後、金属構造５７の上方のパターン化された接着性ポリマー２５および透明基板１１の多数の部分は、厚い鋸歯切断の自己切断プロセスによって、２００〜５００マイクロメータ間の切断深さＤ６で除去することができる。従って、金属構造５７の上面５７ａは、透明基板１１およびパターン化された接着性ポリマー２５のうちのどれによっても覆われない。パターン化された接着性ポリマー２５は、透明基板１１の底面１１ａに接する第１の領域２５ａ、透明基板１１によって覆われず、金属構造５７の上面５７ａと実質的に共面が存在する第２の領域２５ｂを有する。ここで、第１の領域２５ａは、第２の領域２５ｂの第２の水平部より高い第１の水平部である。第１の領域２５ａと第２の領域２５ｂとの間の垂直の距離Ｄ７は、５〜５０マイクロメータ間または５０〜１００マイクロメータ間のように、５マイクロメータ以上である。ポリマー層５８の上面と透明基板１１の底面１１ａとの間の垂直の距離Ｄ８は、２０〜１５０マイクロメータ間、好ましくは、３０〜７０マイクロメータ間であり、金属構造５７の厚さＴ３より大きくなりえる。
次に、図８Ｆを参照して、金型ソーイングプロセスは、イメージまたは光センサチップ９９ｂを形成する半導体ウェハ１００を切り離すために、薄い鋸歯またはレーザー切断プロセスを使用することにより行なわれる。薄い鋸歯が、金型ソーイングプロセスでの半導体ウェハ１００を切り離すために使用される場合、自己切断プロセスの中で使用される厚い鋸歯は、１５０マイクロメータ〜１ミリメートル間または２００〜５００マイクロメータ間のように１５０マイクロメータ以上によって、金型ソーイングプロセスの中で使用される薄い鋸歯より大きな幅を持っていてもよい。金型ソーイングプロセスの後、イメージまたは光センサチップ９９ｂは、カバー材（例えば、ブルーテープ）から分離される。
イメージまたは光センサチップ９９ｂは、光センサ３、光センサ３の上方の光またはカラーフィルタアレイの層７、光またはカラーフィルタアレイの層７の上方および光センサ３上のマイクロレンズ８、マイクロレンズ８の上方、光またはカラーフィルタアレイの層７の上方および光センサ３の上方の透明基板１１、透明基板１１の上方、マイクロレンズ８の上方、光またはカラーフィルタアレイの層７の上方および光センサ３の上方の赤外線（ＩＲ）カットフィルタ１２がある場合、感光性エリア５５を含み、ポリマー層５８上の接着性ポリマー２５、パターン化された接着性ポリマー２５内、金属トレースまたはパッド１９の領域１９ａ、１９ｂ上、ポリマー層５８上および開口５８ａ、５８ｂ内の金属構造５７がある場合、非感光性エリア５６を含んでいる。イメージまたは光センサチップ９９ｂの金属構造５７は、金属トレースまたはパッド１９の１つを金属トレースまたはパッド１９の別の１つに接続する。すなわち、金属構造５７によって接続することができる金属トレースまたはパッド１９の間にギャップがある場合、金属トレースまたはパッド１９の領域１９ａは、金属構造５７によって金属トレースまたはパッド１９の領域１９ｂに接続されることができる。
または、金属構造５７の上部を露出する透明基板１１の下ではないパターン化された接着性ポリマー２５の一部を除去するために使用される、酸素プラズマエッチングプロセスは、金属構造５７が、パターン化された接着性ポリマー２５から突き出す高さ（例えば、０．５〜２０マイクロメータ間、好ましくは、５〜１５マイクロメータ間）を有するように、金型ソーイングプロセスの前または後に行なうことができる。従って、イメージまたは光センサチップ９９ｂの金属構造５７は、パターン化された接着性ポリマー２５によって覆われない上部を有し、チップオンフィルム（ＣＯＦ）プロセスによる前述のフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５、または、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、金属基板、ガラス基板またはセラミック基板のような別の基板の多数の金属パッドと接合される。
図８Ｇは、本開示によってイメージまたは光センサパッケージ９９４を描く断面図である。図８Ｆの中で示されるイメージまたは光センサチップ９９ｂは、イメージまたは光センサパッケージ９９４を形成するために、図３Ａ−３Ｄで例証されたステップによってパッケージにすることができる。ワイヤボンディングされたワイヤ４２は、各々、イメージまたは光センサチップ９９ｂの金属構造５７のうちの１つの金属層２４とボール接合された一端、および、パッケージ基板３４の金属層４０とウェッジ接合した他端を有することができる。図８Ｇの中で示されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述を参照することができる。封入材料４３は、ワイヤボンディングされたワイヤ４２を封入して、ワイヤボンディングされたワイヤ４２上、金属構造５７の上面５７ａ上、パッケージ基板３４の上面上およびイメージまたは光センサチップ９９ｂの側壁に形成することができる。図３Ａ−３Ｄおよび８Ａ−８Ｆ中の同様または同類のエレメントとして示されたのと同じ照合番号によって示された図８Ｇの中のエレメントは、図３Ａ−３Ｄおよび８Ａ−８Ｆで例証されたそれぞれのエレメントのように同じ材料および／または詳説がありえる。
図８Ｈは、ポリマー層５８が省略される以外は、図８Ｇの中で示されるイメージまたは光センサパッケージ９９４に似ているイメージまたは光センサパッケージ９９３を描く断面図である。図３Ａ−３Ｄおよび８Ａ−８Ｆ中の同様または同類のエレメントとして示されたのと同じ照合番号によって示された図８Ｈの中のエレメントは、図３Ａ−３Ｄおよび８Ａ−８Ｆで例証されたそれぞれのエレメントのように、同じ材料で作られ、詳述がありえる。
図９Ａ−９Ｈは、本開示のさらなる実施形態によるイメージまたは光センサチップを形成するプロセスを示す。図９Ａを参照して、半導体ウェハ１００は、半導体基板１、多数のエッチングストップ９８、多数の半導体装置２、多数の光センサ３、多数の相互接続層４、多数の誘電体層５、多数のビアプラグ１７、１８、多数の金属トレースまたはパッド１９およびパシベーション層６を備えて提供される。パシベーション層６中の多数の開口６ａは、金属トレースまたはパッド１９の多数の領域の上方にあり、それらを露出する。金属トレースまたはパッド１９の領域は、開口６ａの底にある。半導体基板１は、シリコン基板、シリコンゲルマニウム基板または砒化ガリウム（ＧａＡｓ）基板になりえて、５０マイクロメータ〜１ミリメートル間、好ましくは７５〜２５０マイクロメータ間の厚さＴ４がある。図１Ａの中の同様または同類のエレメントとして示されたのと同じ照合番号によって示された図９Ａの中のエレメントは、図１Ａで例証されたそれぞれのエレメントのように同じ材料および／または詳説がありえる。
例えば、０．０５〜１０マイクロメータ間、０．１〜５マイクロメータ間または０．１〜２マイクロメータ間の幅Ｗ２を有するエッチングストップ９８は、半導体基板１内に形成され、第１の面９８ｃと第１の面９８ｃと反対側の第２の面９８ｄとを有している。第２の面９８ｄは、半導体基板１の上面１ａで実質的に共面でもよい。また、第１の面９８ｃと第２の面９８ｄの間の垂直の距離Ｄ１３は、例えば、１．５〜５マイクロメータ間、１〜１０マイクロメータ間または５〜５０マイクロメータ間でありえる。エッチングストップ９８は、第１の層９８ａの底面および側壁で第１の層９８ａおよび第２の層９８ｂを含んでいてもよい。例えば、第１の層９８ａが、例えば、１．５〜５マイクロメータ間、１〜１０マイクロメータ間または５〜５０マイクロメータ間の厚さを有しているシリコンオキサイドまたはポリシリコンの層を含んでいてもよい場合、第２の層９８ｂは、シリコンオキサイドまたはポリシリコンの層の底面および側壁で、例えば、０．０５〜２マイクロメータ間または１〜５マイクロメータ間の厚さを有し、シリコンナイトライドまたはシリコンオキシナイトライドのような窒化層を含んでいてもよい。ここで、窒化層９８ｂおよびシリコンオキサイドまたはポリシリコンの層９８ａは、化学蒸着（ＣＶＤ）プロセスによって形成することができる。または、第１の層９８ａが、例えば、１．５〜５マイクロメータ間、１〜１０マイクロメータ間または５〜５０マイクロメータ間の厚さを有している銅、金またはアルミニウムの金属層を含んでいてもよい場合、第２の層９８ｂは、銅、金またはアルミニウムの金属層の底面および側壁で、例えば、０．０５〜２マイクロメータ間または１〜５マイクロメータ間の厚さを有して、シリコンナイトライドまたはシリコンオキシナイトライドのような窒化層を含んでいてもよい。ここで、銅、金またはアルミニウムの金属層９８ａは、電気めっき、無電解めっきまたはスパッタリングを含むプロセスによって形成することができ、窒化層９８ｂは、化学蒸着（ＣＶＤ）プロセスによって形成することができる。
次に、図９Ｂを参照して、金属構造５９ａおよび５９ｂを含む多数の金属構造５９は、開口６ａによって露出された金属トレースまたはパッド１９の領域上およびパシベーション層６上に形成することができる。金属構造５９ａは、開口６ａによって露出された２つの金属トレースまたはパッド上に形成され、２つの金属トレースまたはパッド１９を接続する。ここで、ギャップは、金属構造５９ａによって接続された金属トレースまたはパッド１９間にある。金属構造５９ｂは、開口６ａによって露出された金属トレースまたはパッド１９のうちの１つの２つの領域上に形成される。金属構造５９ａおよび５９ｂを含む金属構造５９は、金属パッド、金属バンプ、金属ピラーまたは金属トレースになりえて、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の高さまたは厚さＨ３を有してもよい。金属構造５９は、金属トレースまたはパッド１９、ビアプラグ１７、１８および相互接続層４によって半導体装置２および光センサ３に接続することができる。
金属構造５９ａおよび５９ｂを含む金属構造５９は、次のステップによって形成することができる。それは、図１Ｂ−１Ｆで例証されたステップに似ている。まず、図１Ｂで例証した接着／バリア層２１は、開口６ａによって露出された金属トレースまたはパッド１９の領域上およびパシベーション層６上に形成することができる。次に、図１Ｂで例証されたシード層２２は、接着／バリア層２１上に形成することができる。次に、パターン化されたフォトレジスト層２３は、シード層２２上に形成することができる。また、フォトレジスト層２３中の多数の開口は、シード層２２の多数の領域を露出することができる。次に、図１Ｄで例証された金属層２４は、パターン化されたフォトレジスト層２３の開口によって露出したシード層２２の領域上に形成することができる。次に、パターン化されたフォトレジスト層２３は、除去することができる。次に、金属層２４の下にないシード層２２は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去することができる。次に、金属層２４の下にない接着／バリア層２１は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去することができる。図１Ｂ−１Ｆの中で示されたのと同じ照合番号によって示された図９Ｂの中のエレメントは、図１Ｂ−１Ｆで例証したそれぞれのエレメントと同じ材料で作ることができ、および／または同じ詳述を有する。
次に、図９Ｃを参照して、接着性ポリマー６０は、１５０℃〜５００℃間、好ましくは１８０℃〜２５０℃間の温度の熱圧縮プロセスを使用して、半導体ウェハ１００の上面へ基板６１を付ける。金属構造５９は、接着性ポリマー６０によって囲まれる。接着性ポリマー６０は、金属構造５９の側壁とコンタクトする。接着性ポリマー６０の材料は、エポキシ、ポリイミド、ＳＵ−８またはアクリルを含んでいる。基板６１は、上面６１ａおよび底面６１ｂを有している。また、パシベーション層６の上面と底面６１ｂの間の垂直の距離Ｄ１０は、例えば、５〜３００マイクロメータ間、好ましくは１０〜５０マイクロメータ間にある。基板６１は、シリコン基板、ポリマー含有基板、ガラス基板、セラミック基板または銅またはアルミニウムを含む金属基板になりえる。ここで、ポリマー含有基板は、例えばアクリルを含んでいてもよい。基板６１は、例えば、５０マイクロメータ〜１ミリメートル間、１００〜５００マイクロメータ間または１００〜３００マイクロメータ間の厚さＴ５がある。
次に、図９Ｄを参照して、半導体ウェハ１００は、ひっくり返される。次に、半導体基板１は、半導体基板１の底面１ｂで、研磨または化学機械研磨（ＣＭＰ）によりエッチングストップ９８の第１の面９８ｃを露出するように薄くされる。従って、薄くなった半導体基板１は、例えば、１．５〜５マイクロメータ間、１〜１０マイクロメータ間または３〜５０マイクロメータ間の厚さＴ６がある。エッチングストップ９８の第１の面９８ｃは、薄くなった半導体基板１の底面１ｂで実質的に共面である。または、半導体ウェハ１００をひっくり返す前述のステップは、次プロセスを行なうために、前述の半導体基板１を薄くするステップの後に移動することができる。
次に、図９Ｅを参照して、光またはカラーフィルタアレイ層７は、薄くなった半導体基板１の底面１ｂ上、光センサ３の上方および光センサ３のトランジスタの上方に形成することができる。次に、バッファ層２０は、光またはカラーフィルタアレイの層７上に形成することができる。次に、多数のマイクロレンズ８は、バッファ層２０上、光またはカラーフィルタアレイの層７上および光センサ３の上方に形成することができる。図９Ｅの中で示されるような光またはカラーフィルタアレイの層７、バッファ層２０およびマイクロレンズ８の詳述は、図１Ａで例証されるような光またはカラーフィルタアレイの層７、バッファ層２０およびマイクロレンズ８の詳述を参照することができる。
次に、図９Ｆを参照して、パターン化された接着性ポリマー２５は、１５０℃〜５００℃間、好ましくは１８０℃〜２５０℃間の温度の熱圧縮プロセスを使用して、薄くなった半導体基板１の底面１ｂへ透明基板１１を付ける。薄くなった半導体基板１の底面１ｂに透明基板１１を付けた後に、空胴、空きスペースまたは空隙２６は、パターン化された接着性ポリマー２５、薄くなった半導体基板１の底面１ｂおよび透明基板１１の底面１１ａの間に形成され、囲まれる。空隙は、マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａの間にある。また、マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａの間の垂直の距離Ｄ１は、１０〜３００マイクロメータ間、好ましくは２０〜１００マイクロメータ間にある。図９Ｆの中で示されるような空胴、空きスペースまたは空隙２６の詳述は、図１Ｈで例証されるような空胴、空きスペースまたは空隙２６の詳述を参照することができる。
図９Ｇを参照して、図９Ｆで例証されたステップの後に、半導体ウェハ１００は、ひっくり返される。その後、カバー材（例えば、ブルーテープ）（示されない）は、透明基板１１に付けることができる。その後、金属構造５９の上方の接着性ポリマー６０および基板６１の多数の部分は、例えば、厚い鋸歯切断の自己切断プロセスによって、除去される。それは、２００〜５００マイクロメータ間の切断深さＤ１１である。従って、金属構造５９の上面５９ａは、基板６１（上面及び底面６１ａおよび６１ｂでそれぞれ示される）および接着性ポリマー６０のどれによっても覆われない。接着性ポリマー６０は、基板６１の底面６１ｂに接する第１の領域６０ａ、および、基板６１によって覆われず、金属構造５９の上面５９ａで実質的に共面が存在する第２の領域６０ｂを有する。ここで、第１の領域６０ａは、その第２の領域６０ｂの第２の水平レベルより高い第１の水平レベルにある。第１の領域６０ａと第２の領域６０ｂの間の垂直の距離Ｄ１２は、例えば、５〜５０マイクロメータ間または５０〜１００マイクロメータの間のように５マイクロメータ以上である。
次に、図９Ｈを参照して、金型ソーイング／切断プロセスは、例えば、イメージまたは光センサチップを９９ｃ形成する半導体ウェハ１００を切り離すために、薄い鋸歯またはレーザー切断プロセスを使用することによって行なうことができる。薄い鋸歯が、金型ソーイングプロセスで半導体ウェハ１００を切り離すために使用される場合は、図９Ｇで例証されたステップで使用される厚い鋸歯は、１５０マイクロメータ〜１ミリメートルまたは２００〜５００マイクロメータのように１５０マイクロメータ以上による金型ソーイングプロセスの中で使用される薄い鋸歯のそれより大きな幅を有してもよい。金型ソーイングプロセスの後に、イメージまたは光センサチップ９９ｃは、例えば、ブルーテープのカバー材から分離または削除されうる。
または、金属構造５９が、例えば、０．５〜２０マイクロメータ間、好ましくは５〜１５マイクロメータ間の接着性ポリマー６０から突き出した高さを持つように、金属構造５９の上部を露出する基板６１の下ではない接着性ポリマー６０の一部を除去するために使用される酸素プラズマエッチングプロセスは、金型ソーイングプロセスの前または後に行なうことができる。従って、イメージまたは光センサチップ９９ｃの金属構造５９は、接着性ポリマー６０によって覆われない上部を有し、チップオンフィルム（ＣＯＦ）プロセスによる前述のフレキシブル基板９または９ａのボンドパッドまたはインナーリード１５、または、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、金属基板、ガラス基板またはセラミック基板のような基板の多数の金属パッドと接合する。
または、２〜３０マイクロメータ間の厚さを有しているポリマー層は、図９Ｂで例証された金属構造５９を形成する前にパシベーション層６上に形成することができる。ここで、ポリマー層中の多数の開口は、開口６ａによって露出された金属トレースまたはパッド１９の領域の上方にあり、それらを露出する。ポリマー層を形成した後は、図９Ｂで例証されたステップは、ポリマー層上、ポリマー層の開口内、ポリマー層の開口によって露出された金属トレースまたはパッド１９の領域上に、金属構造５９を形成するために行なうことができる。ここで、接着／バリア層２１は、ポリマー層上、ポリマー層の開口内、およびポリマー層の開口によって露出された金属トレースまたはパッド１９の領域上に形成することができる。次に、図９Ｃ−９Ｈで例証されたステップは、イメージまたは光センサチップ９９ｃを形成するために行なうことができる。
図９Ｉ−９Ｊは、本開示の実施形態によるイメージまたは光センサパッケージを形成するプロセスを示す。図９Ｉを参照して、前述のイメージまたは光センサチップ９９ｃの基板６１の上面６１ａは、銀のエポキシ、ポリイミドまたはアクリルの接着剤３３によってパッケージ基板３４の上面へ付けることができる。図９Ｉの中で示されるパッケージ基板３４は、パッケージ基板３４内に多数の開口３４ａがある以外は、図３Ａの中で示されたそれに似ている。接続トレースまたはパッド３５の底面上に形成された金属層３９は、金属層３９ａおよび３９ｂを含んでいる。
パッケージ基板３４にイメージまたは光センサチップ９９ｃの基板６１を付けた後に、多数のワイヤボンディングワイヤ４２は、ワイヤボンディングプロセスを使用して、開口３４ａを通ってパッケージ基板３４の金属層３９ａにイメージまたは光センサチップ９９ｃの金属構造５９を接続することができる。ワイヤボンディングされたワイヤ４２は、１０〜２０マイクロメータ間または２０〜５０マイクロメータ間のワイヤ直径Ｄ９を有する金または銅のワイヤ４２ａ、金属構造５９のうちの１つの金属層２４とボール接合されるワイヤ４２ａの一端におけるボールボンド４２ｂ、パッケージ基板３４の金属層３９ａとウェッジ接合されるワイヤ４２ａの他端におけるウェッジボンドを各々含んでいる。図９Ｉの中で示されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述を参照することができる。
ワイヤボンディングされたワイヤ４２を形成した後に、カーボンまたはガラスフィルタを含んでいるエポキシまたはポリイミドの封入材料４３は、ディスペンスプロセスによって、ワイヤボンディングされたワイヤ４２を封入して、ワイヤボンディングされたワイヤ４２上、金属構造５９の上面５９ａ上、はんだマスクまたははんだレジストの層３７および３８上、基板６１の側壁、および開口３４ａ内に形成することができる。
次に、図９Ｊを参照して、封入材料４３を形成した後、例えば、０．２５〜１．２ミリメートル間の直径を有している多数のハンダボール４４は、パッケージ基板３４の金属層３９ｂの上に形成することができる。ハンダボール４４の材料は、例えば、Ｓｎ−ＡｇＣｕ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｂｉ合金、Ｓｎ−Ａｕ合金またはＳｎ−Ｐｂ合金である。図９Ｊの中で示されるような、パッケージ基板３４の金属層３９ｂの上でハンダボール４４を形成するプロセスは、図３Ｄで例証されるような、パッケージ基板３４の金属層３９上でハンダボール４４を形成するプロセスと参照することができる。
ハンダボール４４を形成した後に、カーボンまたはガラスフィルタを含むエポキシまたはポリイミドの封入材料６２は、モールドプロセスによって、はんだマスクまたははんだレジストの層３８の上およびイメージまたは光センサチップ９９ｃの側壁に形成することができる。
封入材料６２を形成した後、図１Ｉで例証されたステップは、接着剤２７によって透明基板１１の上面１１ｂに赤外線（ＩＲ）カットフィルタ１２を付けるために行なうことができる。さらに詳述された記述に関しては、図１Ｉの中の実例を参照されたい。
従って、イメージまたは光センサパッケージ９９２は、イメージまたは光センサチップ９９ｃ、パッケージ基板３４、ワイヤボンディングされたワイヤ４２、ハンダボール４４および赤外線（ＩＲ）カットフィルタ１２を備えることができる。赤外線（ＩＲ）カットフィルタ１２の上面１２ａおよび透明基板１１の上面１１ｂは、封入材料６２で覆われていない。また、封入材料６２の上面６２ａは、透明基板１１の上面１１ｂで実質的に共面でもよい。ワイヤボンディングされたワイヤ４２は、接続トレースまたはパッド３５およびパッケージ基板３４の銅層４１によってハンダボール４４に接続することができる。また、ハンダボール４４は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続することができる。
図９Ｋは、プラスチックリーデッドチップキャリヤ（ＰＬＣＣ）パッケージの例を描く断面図である。それは、リードフレーム５３、銀のエポキシの接着剤３３によるリードフレーム５３の金型接着パッド５３ａに付けられた図９Ｈで例証されたイメージまたは光センサチップ９９ｃ、ポリイミドまたはアクリル、リードフレーム５３のＪ形状のリード５３ｂにメージまたは光センサチップ９９ｃの金属構造５９を接続する多数のワイヤボンディングワイヤ４２、エポキシ、ポリイミドまたはアクリルの接着剤２７によるイメージまたは光センサチップ９９ｃの透明基板１１の上面１１ｂに付けられた赤外線（ＩＲ）カットフィルタ１２、モールドプロセスによって形成され、ワイヤボンディングされたワイヤ４２およびＪ形状のリード５３ｂのインナーリードを封入し、イメージまたは光センサチップ９９ｃの側壁および金型接着パッド５３ａの底面５３ｃを覆う封入材料５４を備えている。プラスチックリーデッドチップキャリヤ（ＰＬＣＣ）パッケージは、Ｊ形状のリード５３ｂによって、プリント回路基板、セラミック基板、ボールグリッドアレイ（ＢＧＡ）基板、金属基板またはガラス基板のような外部回路に接続することができる。
図９Ｋでは、Ｊ形状のリード５３ｂは、金型接着パッド５３ａの周囲の近くに配置され、封入材料５４で覆われていないアウターリードを有している。赤外線（ＩＲ）カットフィルタ１２の上面１２ａおよび透明基板１１の上面１１ｂは、封入材料５４で覆われていない。また、封入材料５４の上面５４ａは、透明基板１１の上面１１ｂで実質的に共面である。空胴、空きスペースまたは空隙２８は、接着剤２７、赤外線（ＩＲ）カットフィルタ１２、および透明基板１１の上面１１ｂによって囲まれ、それらの間に形成することができる。空隙は、透明基板１１の上面１１ｂと赤外線（ＩＲ）カットフィルタ１２の底面１２ｂの間にある。図９Ｋの中で示されるような赤外線（ＩＲ）カットフィルタ１２、接着剤２７および空胴、空きスペースまたは空隙２８の詳述は、図１Ｉで例証されるような赤外線（ＩＲ）カットフィルタ１２、接着剤２７および空胴、空きスペースまたは空隙２８の詳述を参照することができる。または、接着剤２７および赤外線（ＩＲ）カットフィルタ１２は、省略することができる。
図９Ｋでは、ワイヤボンディングされたワイヤ４２は、１０〜２０マイクロメータ間または２０〜５０マイクロメータ間のワイヤ直径Ｄ９を有するワイヤ４２ａ、金属構造５９のうちの１つの金属層２４とボール接合されるワイヤ４２ａの一端におけるボールボンド４２ｂ、Ｊ形状のリード５３ｂのインナーリードのうちの１つの底面５３ｄでウェッジ接合されるワイヤ４２ａの他端におけるウェッジボンドを各々含んでいる。図９Ｋの中で示されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述を参照することができる。
図１０Ａ−１０Ｆは、本開示のさらなる実施形態によるイメージまたは光センサチップを形成するプロセスを示す。図１０Ａを参照して、図９Ａ−９Ｆで例証されたステップを行なった後に、半導体ウェハ１００は、ひっくり返される。その後、例えば、ブルーテープのカバー材（示されない）は、透明基板１１に付けられる。次に、金属構造５９の上方の基板６１の多数の部分および接着性ポリマー６０は、例えば、２００〜５００マイクロメータ間の切断深さＤ１１で、厚い鋸歯切断の自己切断プロセスによって除去される。次に、例えば、ブルーテープのカバー材は、透明基板１１から分離される。従って、金属構造５９の上面５９ａは、基板６１および接着性ポリマー６０のうちのどれによっても覆われなくてもよい。接着性ポリマー６０は、基板６１の底面６１ｂと接する第１の領域６０ａ、および、基板６１によって覆われず、金属構造５９の上面５９ａで実質的に共面が存在する第２の領域６０ｂを有する。ここで、第１の領域６０ａは、第２の領域６０ｂの第２の水平レベルよりも高い第１の水平レベルである。第１の領域６０ａと第２の領域６０ｂの間の垂直の距離Ｄ１２は、５〜５０マイクロメータ間または５０〜１００マイクロメータ間のように、５マイクロメータ以上である。基板６１は、傾斜側壁６１ｃと底面６１ｂとの間の傾斜角α（２０〜８０度間、好ましくは３５〜６５度間）を備えた傾斜側壁６１ｃを有することができる。
次に、図１０Ｂを参照して、例えば、１ナノメータ〜０．８マイクロメータ間、好ましくは、０．０１〜０．７マイクロメータ間の厚さを有している接着／バリア層２１ａは、基板６１の上面６１ａおよび傾斜側壁６１ｃ上、金属構造５９の上面５９ａ上、および接着性ポリマー６０の第２の領域６０ｂの上に形成することができる。接着／バリア層２１ａは、基板６１の上面６１ａおよび傾斜側壁６１ｃ上、金属構造５９の上面５９ａ上、および接着性ポリマー６０の第２の領域６０ｂ上で、１ナノメータ〜０．８マイクロメータ間、好ましくは０．０１〜０．７マイクロメータ間の厚さを有している、チタン層、チタンタングステン合金層または窒化チタン層のようなチタン含有層、タンタル層または窒化タンタル層のようなタンタル含有層、クロム層のようなクロミウム含有層またはニッケル層を、スパッタリングにより形成することができる。他の技術は、接着／バリア層２１の形成のために使用されてもよい。
接着／バリア層２１ａを形成した後に、例えば、０．０１〜２マイクロメータ間、好ましくは０．０２〜０．５マイクロメータ間の適切な厚さを有しているシード層２２ｂは、接着／バリア層２１ａ上、基板６１の上面６１ａの上方、金属構造５９の上面５９ａの上方、接着性ポリマー６０の第２の領域６０ｂの上方、および基板６１の傾斜側壁６１ｃに形成することができる。シード層２２ｂは、任意の前述の材料の接着／バリア層２１ａの上、基板６１の上面６１ａの上方、金属構造５９の上面５９ａの上方、接着性ポリマー６０の第２の領域６０ｂの上方、および傾斜側壁６１ｃの基板６１に、０．０１〜２マイクロメータ間、好ましくは０．０２〜０．５マイクロメータ間の厚さを有している銅層、金層または銀層を、スパッタリングにより、形成することができる。
次に、図１０Ｃを参照して、シード層２２ｂを形成した後に、パターン化されたフォトレジスト層６３は、任意の前述の材料のシード層２２ｂの上に形成される。そして、パターン化されたフォトレジスト層６３中の多数の開口６３ａは、任意の前述の材料の多数の領域２２ｃのシード層２２ｂを露出する。次に、金属層２４ａは、任意の前述の材料の領域２２ｃのシード層２２ｂの上、基板６１の上面６１ａの上方、金属構造５９の上面５９ａの上方、接着性ポリマー６０の第２の領域６０ｂの上方、および傾斜側壁６１ｃの基板６１に形成される。金属層２４ａは、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを持っていてもよい。それは、シード層２２ｂのそれ、接着／バリア層２１ａのそれ、金属トレースまたはパッド１９の各々のそれ、相互接続層４の各々のそれよりもそれぞれ大きい。
例えば、金属層２４ａは、例えば、１〜２０グラム／リットル（ｇ／ｌ）間、好ましくは５〜１５ｇ／ｌ間の濃度の金を含み、１０〜１２０ｇ／ｌ間、好ましくは３０〜９０ｇ／ｌ間の亜硫酸塩イオンの電気めっき溶液を備え、領域２２ｃのシード層２２ｂ（好ましくはシード層２２ｂのための前述の金層）の上に、１〜１５マイクロメータ間、５〜５０マイクロメータ間、または３〜１００マイクロメータ間の厚さを有している金層に電気めっきを施すことにより形成された単一金属層でもよい。電気めっき溶液は、金の亜硫酸ナトリウム（Ｎａ３Ａｕ（ＳＯ３）２）の溶液に変えられるナトリウムイオンをさらに含んでいてもよく、金のアンモニア塩基亜硫酸塩（（ＮＨ４）３［Ａｕ（ＳＯ３）２］）の溶液に変えられるアンモニウムイオンを含んでいてもよい。
または、金属層２４ａは、ＣｕＳＯ４、Ｃｕ（ＣＮ）２またはＣｕＨＰＯ４を含んでいる電気めっき溶液を備え、領域２２ｃのシード層２２ｂ（好ましくは、シード層２２ｂのための前述の銅層）の上に、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している銅層に電気めっきを施すことにより形成された単一金属層でもよい。
または、金属層２４ａは、領域２２ｃのシード層２２ｂ（好ましくはシード層２２ｂのための前述の銀層）の上に、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している銀層に電気めっきを施すことにより形成された単一金属層でもよい。
または、金属層２４ａは、銅の電気めっきを施すための前述の電気めっき溶液を使用して、シード層２２ｂの領域２２ｃ（好ましくは、シード層２２ｂのための前述の銅層）上に、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さを有している銅層に電気めっきを施し、その後、開口６３ａ内の電気めっきした銅層上に、例えば、０．１〜１０マイクロメータ間、好ましくは０．５〜５マイクロメータ間の厚さを有している金層に電気めっきまたは無電解めっきを施すことにより形成された２つ（２重）の金属層でもよい。
または、金属層２４ａは、銅の電気めっきを施すための前述の電気めっき溶液を使用して、シード層２２ｂの領域２２ｃ（好ましくは、シード層２２ｂのための前述の銅層）上に、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の適切な厚さを有している銅層に電気めっきを施し、その後、開口６３ａ内の電気めっきした銅層上に、０．５〜８マイクロメータ、好ましくは１〜５マイクロメータ間の厚さを有しているニッケル層に電気めっきまたは無電解めっきを施し、その後、開口６３ａ内の電気めっきまたは無電解めっきしたニッケル層上に、例えば、０．１〜１０マイクロメータ間、好ましくは０．５〜５マイクロメータ間の厚さ有している金層に電気めっき又は無電解めっきを施すことにより形成された３つ（３重）の金属層を含むことができる。
次に、図１０Ｄを参照して、金属層２４ａを形成した後に、パターン化されたフォトレジスト層６４は、パターン化されたフォトレジスト層６３上、任意の前述の材料の金属層２４ａ上に形成される。パターン化されたフォトレジスト層６４中の多数の開口６４ａは、任意の前述の材料の金属層２４ａの多数の領域２４ｂを露出する。次に、多数の金属バンプ６５は、任意の前述の材料の金属層２４ａの領域２４ｂの上に形成することができる。金属バンプ６５は、例えば、５〜５０マイクロメータ間、５０〜１００マイクロメータ間または１０〜２５０マイクロメータ間の高さＨ４を有してもよい。それは、シード層２２ｂのそれ、接着／バリア層２１ａのそれ、金属トレースまたはパッド１９の個々のそれ、相互接続層４の各々のそれよりもそれぞれ大きい。
例えば、金属バンプ６５は、金に電気めっきを施すために前述の電気めっき溶液を使用して、任意の前述の材料の金属層２４ａの領域２４ｂの上に、例えば、５〜５０マイクロメータ間、５０〜１００マイクロメータ間または１０〜２５０マイクロメータ間の厚さを有している金層に電気めっきを施すことにより形成された単一金属層でもよい。電気めっきした金層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
または、金属バンプ６５は、ＣｕＳＯ４、Ｃｕ（ＣＮ）２またはＣｕＨＰＯ４を含んでいる電気めっき溶液を備え、任意の前述の材料の金属層２４ａの領域２４ｂの上に、例えば、５〜５０マイクロメータ間、５０〜１００マイクロメータ間、１０〜２５０マイクロメータ間の厚さを有している銅層に電気めっきを施すことにより形成された単一金属層でもよい。電気めっきした銅層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
または、金属バンプ６５は、任意の前述の材料の金属層２４ａの領域２４ｂの上に、例えば、５〜５０マイクロメータ間、５０〜１００マイクロメータ間または１０〜２５０マイクロメータ間の厚さを有している銀層に電気めっきを施すことにより形成された単一金属層でもよい。電気めっきした銀層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
または、金属バンプ６５は、任意の前述の材料の金属層２４ａの領域２４ｂの上に、例えば、５〜５０マイクロメータ間、５０〜１００マイクロメータ間または１０〜２５０マイクロメータ間の厚さを有している、純粋な錫、錫−銀合金、錫−銀−銅合金または錫−鉛合金の錫含有層に電気めっきを施すことにより形成された単一金属層でもよい。電気めっきした錫含有層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
または、金属バンプ６５は、銅に電気めっきを施すために前述の電気めっき溶液を使用して、任意の前述の材料の金属層２４ａの領域２４ｂの上に、例えば、１〜５マイクロメータ間、５〜１５マイクロメータ間または１５〜１００マイクロメータの間の厚さを有している銅層に電気めっきを施し、その後、開口６４ａ内の電気めっきした銅層上に、例えば、０．１〜１０マイクロメータ間、好ましくは０．５〜５マイクロメータ間の厚さを有している金層に電気めっきまたは無電解めっきを施すことにより形成された２つ（２重）の金属層を含むことができる。電気めっきまたは無電解めっきした金層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
または、金属バンプ６５は、銅に電気めっきを施すための前述の電気めっき溶液を使用して、任意の前述の材料の金属層２４ａの領域２４ｂの上に、１〜５マイクロメータ間、５〜１５マイクロメータ間または１５〜１００マイクロメータ間の厚さを有している銅層に電気めっきを施し、その後、開口６４ａ内の電気めっきした銅層の上に、０．５〜１００マイクロメータ間、好ましくは５〜５０マイクロメータ間の厚さを有している純粋な錫、錫−銀合金、錫−銀−銅合金または錫−鉛合金の錫含有層に電気めっきまたは無電解めっきを施すことにより形成された２つ（２重）の金属層を含むことができる。電気めっきまたは無電解めっきした錫含有層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
または、金属バンプ６５は、銅に電気めっきを施すための前述の電気めっき溶液を使用して、任意の前述の材料の金属層２４ａの領域２４ｂの上に、１〜５マイクロメータ間、５〜１５マイクロメータ間または１５〜１００マイクロメータ間の厚さを有している銅層に電気めっきを施し、その後、開口６４ａ内の電気めっきした銅層上に、０．５〜８マイクロメータ間、好ましくは１〜５マイクロメータ間の厚さを有しているニッケル層に電気めっきまたは無電解めっきを施し、その後、開口６４ａ内の電気めっきまたは無電解めっきしたニッケル層の上に、０．１〜１０マイクロメータ間、好ましくは０．５〜５マイクロメータ間の厚さを有している金層に電気めっきまたは無電解めっきを施すことにより形成された３つ（３重）の金属層を含むことができる。電気めっきまたは無電解めっきした金層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
または、金属バンプ６５は、銅に電気めっきを施すための前述の電気めっき溶液を使用して、任意の前述の材料の金属層２４ａの領域２４ｂの上に、１〜５マイクロメータ間、５〜１５マイクロメータ間または１５〜１００マイクロメータ間の厚さを有している銅層に電気めっきを施し、その後、開口６４ａ内の電気めっきした銅層上に、０．５〜８マイクロメータ間、好ましくは１〜５マイクロメータ間の厚さを有しているニッケル層に電気めっきまたは無電解めっきを施し、その後、開口６４ａ内の電気めっきまたは無電解めっきしたニッケル層上に、例えば、０．５〜１００マイクロメータ間、好ましくは５〜５０マイクロメータ間の厚さを有している純粋な錫、錫−銀合金、錫−銀−銅合金または錫−鉛合金の錫含有層に電気めっきまたは無電解めっきを施すことにより形成された３つ（３重）の金属層を含むことができる。電気めっきまたは無電解めっきした錫含有層は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続されるために使用することができる。
図１０Ｅを参照して、金属バンプ６５を形成した後に、パターン化されたフォトレジスト層６３および６４は、除去される。または、金属層２４ａを形成した後、パターン化されたフォトレジスト層６３は、除去することができる。次に、パターン化されたフォトレジスト層６４は、シード層２２ｂ上および金属層２４ａ上に形成することができる。次に、図１０Ｄで例証された金属バンプ６５は、パターン化されたフォトレジスト層６４中の開口６４ａによって露出した金属層２４ａの領域２４ｂの上に形成することができる。次に、パターン化されたフォトレジスト層６４は、除去することができる。
次に、図１０Ｆを参照して、金属層２４ａの下でないシード層２２ｂは、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去される。次に、金属層２４ａの下でない接着／バリア層２１ａは、例えば、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去される。従って、接着／バリア層２１ａ、シード層２２ｂおよび金属層２４ａからなる多数の金属トレース６６は、金属構造５９の上面５９ａ上、基板６１の上面６１ａおよび傾斜側壁６１ｃ上、接着性ポリマー６０の第２の領域６０ｂの上に形成することができる。ここで、金属層２４ａの側壁は、接着／バリア層２１ａおよびシード層２２ｂによって覆われない。金属バンプ６５は、金属トレース６６の金属層２４ａの上、基板６１の上面６１ａの上、光センサ３の上方、光またはカラーフィルタアレイの層７の上方、およびマイクロレンズ８の上方に形成することができ、金属とレース６６によって金属構造５９の金属層２４に接続することができる。
図１０Ｇを参照して、金属層２４ａの下にない接着／バリア層２１ａを除去した後に、例えばブルーテープのカバーリングテープまたは他の適切な材料（示されない）は、透明基板１１に付けられる。次に、金型ソーイングプロセスは、イメージまたは光センサチップ９９ｄを形成する半導体ウェハ１００および透明基板１１を切り離すために、薄い鋸歯またはレーザー切断プロセスを使用することにより行なわれる。薄い鋸歯が、金型ソーイングプロセスでの半導体ウェハ１００および透明基板１１を切り離すために使用される場合、図１０Ａで例証されたステップで使用される厚い鋸歯は、１５０マイクロメータ〜１ミリメートル間または２００〜５００マイクロメータ間のように１５０マイクロメータ以上によって、金型ソーイングプロセスの中で使用される薄い鋸歯より大きな幅を持っていてもよい。金型ソーイングプロセスの後、イメージまたは光センサチップ９９ｄは、カバーリング（ブルー）テープから分離される。イメージまたは光センサチップ９９ｄの金属バンプ６５は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続することができる。
図１０Ｈを参照して、イメージまたは光センサチップ９９ｄがカバーするブルーテープから分離された後、図１Ｉで例証されたステップは、接着剤２７によって透明基板１１の上面１１ｂに赤外線（ＩＲ）カットフィルタ１２を付けるために行なうことができる。赤外線（ＩＲ）カットフィルタ１２は、空胴、空きスペースまたは空隙２６の上方、マイクロレンズ８の上方、光またはカラーフィルタアレイの層７の上方、および光センサ３の上方に形成される。さらなる詳述された記述に関しては、図１Ｉの中の実例を参照されたい。
図１０Ｉ−１０Ｌは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを示す。図１０Ｉを参照して、図９Ａ−９Ｆおよび１０Ａ−１０Ｃで例証されたステップの後に、パターン化されたフォトレジスト層６３は、除去される。次に、金属層２４ａの下でないシード層２２ｂは、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去される。次に、金属層２４ａの下でない接着／バリア層２１ａは、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去される。従って、接着／バリア層２１ａ、シード層２２ｂおよび金属層２４ａからなる多数の金属トレース６６は、金属構造５９の上面５９ａ上、基板６１の上面６１ａおよび傾斜側壁６１ｃ上、接着性ポリマー６０の第２の領域６０ｂの上に形成することができる。ここで、金属層２４ａの側壁は、接着／バリア層２１ａおよびシード層２２ｂによって覆われない。
次に、図１０Ｊを参照して、ポリマー層７１は、金属トレース６６上、基板６１の上面６１ａの上、接着性ポリマー６０の第２の領域６０ｂ上、および基板６１の傾斜側壁６１ｃ上に形成することができる。ポリマー層７１内の多数の開口７１ａは、金属トレース６６の多数の領域６６ａの上方にあり、それらを露出する。領域６６ａは、開口７１ａの底にある。
次に、図１０Ｋを参照して、ボールプラントプロセスおよびリフロープロセスを使用またははんだプリントプロセスおよびリフロープロセスを使用して、５０〜５００マイクロメータ間の高さを有している多数のハンダボール７２は、開口７１ａによって露出した金属層２４ａの上部における銅、金または銀の領域６６ａの上および基板６１の上面６１ａの上方に形成することができる。ハンダボール５０は、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｂｉ合金、Ｓｎ−Ａｕ合金またはＳｎ−Ｐｂ合金を含んでいてもよい。
次に、図１０Ｌを参照して、例えば、ブルーテープのカバー材（示されない）は、透明基板１１に付けることができる。次に、金型ソーイングプロセスは、イメージまたは光センサチップ９９ａを形成する半導体ウェハ１００および透明基板１１を切り離すために、薄い鋸歯またはレーザー切断プロセスを使用することにより行なわれる。薄い鋸歯が、金型ソーイングプロセスでの半導体ウェハ１００および透明基板１１を切り離すために使用される場合、図１０Ａで例証された自己切断プロセスの中で使用される厚い鋸歯は、１５０マイクロメータ〜１ミリメートル間または２００〜５００マイクロメータ間のように１５０マイクロメータ以上によって、金型ソーイングプロセスの中で使用される薄い鋸歯より大きな幅を持っていてもよい。金型ソーイングプロセスの後、イメージまたは光センサチップ９９ａは、例えば、ブルーテープのカバー材から分離される。イメージまたは光センサチップ９９ａのハンダボール７２は、ボールグリッドアレイ（ＢＧＡ）基板、プリント回路基板、半導体チップ、金属基板、ガラス基板またはセラミック基板のような外部回路に接続することができ、金属トレース６６によって金属構造５７に接続することができる。
図１０Ｍを参照して、イメージまたは光センサチップ９９ａがカバー材（ブルーテープ）から分離された後、図１Ｉで例証されたステップは、接着剤２７によって透明基板１１の上面１１ｂに赤外線（ＩＲ）カットフィルタ１２を付けるために行なうことができる。赤外線（ＩＲ）カットフィルタ１２は、空胴、空きスペースまたは空隙２６の上方、マイクロレンズ８の上方、光またはカラーフィルタアレイの層７の上方、および光センサ３の上方に形成される。さらに詳述された記述に関しては、図１Ｉの中の実例を参照されたい。
図１１Ａ−１１Ｏは、本開示の実施形態によるイメージまたは光センサチップを形成するプロセスを示す。図１１Ａを参照して、半導体ウェハ１００は、半導体基板１、多数の半導体装置２、多数の光センサ３、多数の相互接続層４、多数の誘電体層５、多数のプラグ１７、１８、多数の金属トレースまたはパッド１９、およびパシベーション層６を備えている。半導体基板１は、例えば、シリコン基板、シリコンゲルマニウム基板または砒化ガリウム（ＧａＡｓ）基板になりえて、例えば、５０マイクロメータ〜１ミリメートル間、好ましくは７５〜２５０マイクロメータ間の厚さＴ４を有している。図１Ａの中の同様または同類のエレメントとして示されたのと同じ照合番号によって示された図１１Ａの中のエレメントは、図１Ａのそれぞれのエレメントと同じ材料から作ることができ、および／または同じ詳述を有している。
図１１Ｂを参照して、エポキシ、ポリイミド、ＳＵ−８またはアクリルの接着性ポリマー６０は、１５０℃〜５００℃間、好ましくは１８０℃〜２５０℃間の温度で熱圧縮プロセスを使用して、半導体ウェハ１００の上面へ基板６１を付ける。基板６１は、上面６１ａおよび底面６１ｂを有している。また、パシベーション層６の上面と底面６１ｂの間の垂直の距離Ｄ１３は、５〜５０マイクロメータ間、好ましくは１５〜２０マイクロメータ間にある。基板６１は、例えば、５０マイクロメータ〜１ミリメートル間、１００〜５００マイクロメータ間または１００〜３００マイクロメータ間の厚さＴ５を持っていてもよく、シリコン基板、ポリマー含有基板、ガラス基板、セラミック基板または銅またはアルミニウムを含む金属基板になりえる。ここで、ポリマー含有基板は、アクリルを含んでもよい。
次に、図１１Ｃを参照して、半導体ウェハ１００は、ひっくり返される。次に、半導体基板１は、半導体基板１の底面１ｂを研磨または化学機械研磨（ＣＭＰ）のような適切なプロセスによって、例えば、１．５〜５マイクロメータ間、１〜１０マイクロメータ間または３〜５０マイクロメータ間の厚さＴ６に薄くなる。または、半導体ウェハ１００をひっくり返す前述のステップは、次プロセスを行なうために、半導体基板１を薄くする前述のステップの後に移動することができる。
次に、図１１Ｄを参照して、ドライエッチングプロセスを使用して、多数のスルービア１ｃは、相互接続層４の領域４ａを露出して、薄くなった半導体基板１および少なくとも１つの誘電体層５に形成される。スルービア１ｃは、薄くなった半導体基板１および誘電体層５に完全に入り込む。スルービア１ｃは、１〜１０マイクロメータ間または１．５〜５マイクロメータ間の深さ、および５〜１００マイクロメータ間または１０〜３０マイクロメータ間の直径または幅のＷ３を有している。
次に、図１１Ｅを参照して、０．２〜２マイクロメータ間、２〜５マイクロメータ間、または５〜３０マイクロメータ間の厚さＴ７がある絶縁層６７は、薄くなった半導体基板１の底面１ｂおよびスルービア１ｃの側壁の上に形成することができる。絶縁層６７は、例えば、薄くなった半導体基板１の底面１ｂおよびスルービア１ｃの側壁の上のポリイミド層、ベンゾシクロブテン層またはポリベンゾオキサゾール層のようなポリマー層、シリコン窒化層のような窒化層、シリコン酸窒化層、シリコンカーボンナイトライド（ＳｉＣＮ）層、シリコンオキシカーバイド（ＳｉＯＣ）層またはシリコンオキサイド層になりえる。
または、絶縁層６７は、薄くなった半導体基板１の底面１ｂの上の例えば、０．２〜３０マイクロメータ間または０．５〜５マイクロメータ間の厚さを有する第１の切断層、スルービア１ｃの側壁上の例えば、０．２〜３０マイクロメータ間または０．５〜５マイクロメータ間の厚さを有する第２の切断層を含んでいてもよい。第１の場合では、第１の層は、化学機械蒸着（ＣＶＤ）プロセスを使用して、薄くなった半導体基板１の底面１ｂの上の０．２〜１．２マイクロメータ間の厚さを有するシリコンナイトライドまたはシリコンカーボン窒化層を堆積することにより形成することができる。第２の場合では、第１の層は、化学機械蒸着（ＣＶＤ）プロセスを使用し、薄くなった半導体基板１の底面１ｂの上の０．２〜１．２マイクロメータ間の厚さを有するシリコンオキサイドまたはシリコンオキシカーバイド層を堆積し、化学機械蒸着（ＣＶＤ）プロセスを使用して、シリコンオキサイドまたはシリコンオキシカーバイド層の上の０．２〜１．２マイクロメータ間の厚さを有するシリコンナイトライドまたはシリコンカーボン窒化層を堆積することにより形成することができる。第３の場合では、第１の層は、化学機械蒸着（ＣＶＤ）プロセスを使用し、薄くなった半導体基板１の底面１ｂの上に０．２〜１．２マイクロメータ間の厚さを有しているシリコン窒化層を堆積し、次に、シリコンナイトライドの上に２〜３０マイクロメータ間の厚さを有しているポリマー層を覆うことにより形成することができる。第２の層は、スルービア１ｃの側壁上のポリイミド層、ベンゾシクロブテン層またはポリベンゾオキサゾール層のようなポリマー層、シリコン窒化層のような窒化層、シリコン酸窒化層、シリコンカーボンナイトライド（ＳｉＣＮ）層、シリコンオキシカーバイド（ＳｉＯＣ）層またはシリコンオキサイド層になりえる。
次に、図１１Ｆを参照して、光またはカラーフィルタアレイ層７は、絶縁層６７上、光センサ３の上方、光センサ３のトランジスタの上方に形成することができる。次に、バッファ層２０は、光またはカラーフィルタアレイの層７の上に形成することができる。次に、多数のマイクロレンズ８は、バッファ層２０上、光またはカラーフィルタアレイの層７の上方、および光センサ３の上方に形成することができる。図１１Ｆの中で示されるような光またはカラーフィルタアレイの層７、バッファ層２０およびマイクロレンズ８の詳述は、図１Ａで例証されるような光またはカラーフィルタアレイの層７、バッファ層２０およびマイクロレンズ８の詳細と類似または同じでもよい。
次に、図１１Ｇを参照して、例えば、１ナノメータ〜０．８マイクロメータ間、好ましくは０．０１〜０．７マイクロメータ間の適切な厚さを有している接着／バリア層２１は、スルービア１ｃによって露出された相互接続層４の領域４ａ上、絶縁層６７上、およびスルービア１ｃ内に形成することができる。接着／バリア層２１は、スルービア１ｃによって露出された相互接続層４の領域４ａ上、絶縁層６７上およびスルービア１ｃ内に、例えば、１ナノメータ〜０．８マイクロメータ間、好ましくは０．０１〜０．７マイクロメータ間の厚さを有しているチタン層、チタンタングステン合金層または窒化チタン層のようなチタン含有層、タンタル層または窒化タンタル層のようなタンタル含有層、クロム層のようなクロミウム含有層またはニッケル層をスパッタリングにより形成することができる。
接着／バリア層２１を形成した後、適切な厚さ（例えば、０．０１〜２マイクロメータ間、好ましくは、０．０２〜０．５マイクロメータ間）を有しているシード層２２は、接着／バリア層２１上およびスルービア１ｃ内に形成することができる。シード層２２は、任意の前述の材料の接着／バリア層２１上およびスルービア１ｃ内に、厚さ（例えば、０．０１〜２マイクロメータ間、好ましくは、０．０２〜０．５マイクロメータ間）を有している銅層、金層または銀層をスパッタリングすることにより形成することができる。
図１１Ｈを参照して、シード層２２を形成した後に、パターン化されたフォトレジスト層２３は、任意の前述の材料のシード層２２上に形成することができる。また、パターン化されたフォトレジスト層２３中の多数の開口２３ａは、任意の前述の材料のシード層２２の多数の領域２２ａを露出することができる。次に、図１１Ｉを参照して、金属層２４は、任意の前述の材料のシード層２２の領域２２ａ上およびスルービア１ｃ内に形成することができる。金属層２４は、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間または３〜１００マイクロメータ間の厚さＴ１を有していてもよい。それは、シード層２２のそれ、接着／バリア層２１のそれ、相互接続層４の個々のそれよりもそれぞれ大きい。図１１Ｉの中で示されるような金属層２４を形成するプロセスは、図１Ｄで例証されるような金属層２４を形成するプロセスを参照することができる。図の１１Ｉ中で示される金属層２４の詳述は、図１Ｄで例証されるような金属層２４の詳述を参照することができる。
図１１Ｊを参照して、金属層２４を形成した後に、パターン化されたフォトレジスト層２３は除去することができる。次に、図１１Ｋを参照して、金属層２４の下でないシード層２２は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用によって除去される。次に、金属層２４の下でない接着／バリア層２１は、ウェットエッチングプロセスまたはドライエッチングプロセスの使用により除去される。
従って、接着／バリア層２１、シード層２２および金属層２４からなる多数の金属構造６８は、スルービア１ｃによって露出された相互接続層４の領域４ａ上、絶縁層６７上、スルービア１ｃ内に形成することができる。ここで、金属層２４の側壁は、接着／バリア層２１およびシード層２２によって覆われない。金属構造６８は、金属バンプ、金属ピラーまたは金属トレースになりえて、例えば、１〜１５マイクロメータ間、５〜５０マイクロメータ間、または３〜１００マイクロメータ間の高さＨ５、例えば、５〜１００マイクロメータ間、好ましくは、５〜５０マイクロメータ間の直径または幅Ｗ４を有してもよい。
次に、図１１Ｌを参照して、パターン化された接着性ポリマー２５は、１５０℃〜５００℃間、好ましくは１８０℃〜２５０℃間の温度で熱圧縮プロセスを使用して、絶縁層６７に、ガラス基板のような透明基板１１を付ける。絶縁層６７に透明基板１１を付けた後に、空胴、空きスペースまたは空隙２６は、パターン化された接着性ポリマー２５、絶縁層６７および透明基板１１の底面１１ａの間に形成され、これらによって囲まれる。空隙は、マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａの間にある。また、マイクロレンズ８のうちの１つの上部と透明基板１１の底面１１ａの間の垂直の距離Ｄ１は、例えば、１０〜３００マイクロメータ間、好ましくは２０〜１００マイクロメータ間である。図１１Ｌの中で示されるような空胴、空きスペースまたは空隙２６の詳述は、図１Ｈで例証されるような空胴、空きスペースまたは空隙２６の詳述と同じまたは類似しえる。
次に、図１１Ｍを参照して、図１Ｉで例証されたステップは、接着剤２７によって透明基板１１の上面１１ｂに赤外線（ＩＲ）カットフィルタ１２を付けるために行なうことができる。赤外線（ＩＲ）カットフィルタ１２は、空胴、空きスペースまたは空隙２６の上方、マイクロレンズ８の上方、光またはカラーフィルタアレイの層７の上方および光センサ３の上方に形成される。さらに詳述された記述に関しては、図１Ｉの中の実例を参照されたい。
次に、図１１Ｎを参照して、所望のタック（tack）および厚さのカバー材、例えば、ブルーテープ（示されない）は、基板６１に付けることができる。次に、金属構造６８の上方のパターン化された接着性ポリマー２５および透明基板１１の多数の部分は、厚い鋸歯切断の自己切断プロセスによって除去することができる。その切断深さＤ１４は、例えば、２００〜５００マイクロメータ間である。従って、金属構造６８の上面６８ａは、透明基板１１およびパターン化された接着性ポリマー２５のうちのどれによっても覆われない。パターン化された接着性ポリマー２５は、透明基板１１の底面１１ａに接する第１の領域２５ａ、透明基板１１によって覆われ、金属構造６８の上面６８ａで実質的に共面が存在する第２の領域２５ｂを有する。第１の領域２５ａは、第２の領域２５ｂの第２の水平レベルより高い第１の水平レベルにある。第１の領域２５ａと第２の領域２５ｂとの間の垂直の距離Ｄ１５は、５〜５０マイクロメータ間または５０〜１００マイクロメータ間のように、５マイクロメータ以上である。絶縁層６７の上面と透明基板１１の底面１１ａの間の垂直の距離Ｄ１６は、２０〜１５０マイクロメータ間、好ましくは、３０〜７０マイクロメータ間である。それは、金属構造６８の高さＨ５より大きくなりえる。
次に、図１１Ｏを参照して、金型ソーイングプロセスは、イメージまたは光センサチップ９９ｅを形成する半導体ウェハ１００を切り離すために、薄い鋸歯またはレーザー切断プロセスを使用することにより行なわれる。薄い鋸歯が、金型ソーイングプロセスでの半導体ウェハ１００を切り離すために使用される場合、図１１Ｎで例証されたステップで使用される厚い鋸歯は、例えば、１５０マイクロメータ〜１ミリメートル間または２００〜５００マイクロメータ間のような、１５０マイクロメータ以上によって、金型ソーイングプロセスの中で使用される薄い鋸歯より大きな幅を持っていてもよい。金型ソーイングプロセスの後、イメージまたは光センサチップ９９ｅは、ブルーテープから分離されえる。
または、金属構造６８が、例えば、０．５〜２０マイクロメータ間、好ましくは、５〜１５マイクロメータ間のパターン化された接着性ポリマー２５から突き出す高さを有するように、金属構造６８の上方部を露出する透明基板１１の下ではないパターン化された接着性ポリマー２５の一部を除去するために使用される酸素プラズマエッチングプロセスは、金型ソーイングプロセスの後または前に行なうことができる。従って、イメージまたは光センサチップ９９ｅの金属構造６８は、パターン化された接着性ポリマー２５によって覆われない上部を有する。また、それは、前述のフレキシブル基板９またはチップオンフィルム（ＣＯＦ）プロセスによる９ａのボンドパッドまたはインナーリード１５、または、プリント回路基板、ボールグリッドアレイ（ＢＧＡ）基板、金属基板、ガラス基板またはセラミック基板のような基板の多数の金属パッドと接合する。
イメージまたは光センサチップ９９ｅは、光センサ３、光またはカラーフィルタアレイの層７、マイクロレンズ８、透明基板１１、赤外線（ＩＲ）カットフィルタ１２および空胴、空きスペースまたは空隙２６、２８がある場合は感光性エリア５５、金属構造６８およびスルービア１ｃがある場合は非感光性エリア５６がある。感光性エリア５５は、非感光性エリア５６に囲まれる。
図１１Ｐは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。図１１Ｏの中で示されるイメージまたは光センサチップ９９ｅは、図３Ａ−３Ｄで例証されたステップによって、イメージまたは光センサパッケージ９９１を形成するパッケージにすることができる。ワイヤボンディングされたワイヤ４２は、各々、イメージまたは光センサチップ９９ｅの金属構造６８のうちの１つの金属層２４にボール接合された一端、およびパッケージ基板３４の金属層４０とウェッジ接合した他端を有する。図１１Ｐの中で示されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述を参照することができる。封入材料４３は、ワイヤボンディングされたワイヤ４２を封入して、ワイヤボンディングされたワイヤ４２上、金属構造６８の上面６８ａ上、パッケージ基板３４の上面上およびイメージまたは光センサチップ９９ｅの側壁に形成することができる。図３Ａ−３Ｄおよび１１Ａ−１１Ｏ中の同様または同類のエレメントと同じ照合番号によって示された図１１Ｐの中のエレメントは、図３Ａ−３Ｄおよび１１Ａ−１１Ｏのために示され記述されたそれぞれのエレメントと同じまたは同様である材料および／または詳説がありえる。
図１２Ａ−１２Ｇ、本開示のさらなる実施形態によるイメージまたは光センサチップを形成するプロセスを示す。図１２Ａを参照して、半導体ウェハ１００は、エッチングストップ９８が例えば、３〜１５マイクロメータ間または１５〜３５マイクロメータ間の幅Ｗ５を各々有している点を除いて、図９Ａの中で示されるそれに似ている。図１２Ａ中の同様または同類のエレメントと同じ照合番号によって示された図１Ａと９Ａの中のエレメントは、図１Ａと９Ａのそれぞれのエレメントと同じ材料および／または詳説を有するまたは含むことができる。
図１２Ｂを参照して、エポキシ、ポリイミド、ＳＵ−８またはアクリルの接着性ポリマー６０は、１５０℃〜５００℃間、好ましくは１８０℃および２５０℃間の温度で熱圧縮プロセスを使用して、半導体ウェハ１００の上面へ基板６１を付ける。パシベーション層６の上面と底面６１ｂの間の垂直の距離Ｄ１３は、例えば、５〜５０マイクロメータ間、好ましくは１５〜２０マイクロメータ間である。基板６１の詳述は、図１１Ｂで例証された基板６１と同じでありえる。
次に、図１２Ｃを参照して、半導体ウェハ１００は、ひっくり返される。次に、半導体基板１は、半導体基板１の底面１ｂを研磨または化学機械研磨（ＣＭＰ）により、エッチングストップ９８の表面９８ｃを露出するために薄くなる。従って、薄くなった半導体基板１は、例えば、１．５〜５マイクロメータ間、１〜１０マイクロメータ間または３〜５０マイクロメータ間の厚さＴ６を有する。エッチングストップ９８の表面９８ｃは、薄くなった半導体基板１の底面１ｂで実質的に共面である。または、半導体ウェハ１００をひっくり返す前述のステップは、次プロセスを行なうために薄くなった半導体基板１の前述のステップの後に移動することができる。
次に、図１２Ｄを参照して、例えば、０．２〜２マイクロメータ間、２〜５マイクロメータ間または５〜３０マイクロメータ間の厚さＴ７がある絶縁層６７は、薄くなった半導体基板１の底面１ｂおよびエッチングストップ９８の表面９８ｃの上に形成することができる。例えば、絶縁層６７は、薄くなった半導体基板１の底面１ｂの上およびエッチングストップ９８の表面９８上に、０．２〜２マイクロメータ間、２〜５マイクロメータ間または５〜３０マイクロメータ間の厚さＴ７を有するポリイミド層、ベンゾシクロブテン層またはポリベンゾオキサゾール層のようなポリマー層、シリコン窒化層のような窒化層、シリコン酸窒化層、シリコンカーボンナイトライド（ＳｉＣＮ）層、シリコンオキシカーバイド（ＳｉＯＣ）層またはシリコンオキサイド層になりえる。
次に、図１２Ｅを参照して、光またはカラーフィルタアレイ層７は、絶縁層６７上、光センサ３の上方、および光センサ３のトランジスタの上方に形成することができる。次に、バッファ層２０は、光またはカラーフィルタアレイの層７の上に形成することができる。次に、多数のマイクロレンズ８は、バッファ層２０の上、光またはカラーフィルタアレイの層７の上方、および光センサ３の上方に形成することができる。図１２Ｅの中で示されるような光またはカラーフィルタアレイの層７、バッファ層２０およびマイクロレンズ８の詳述は、図１Ａで例証されるような光またはカラーフィルタアレイの層７、バッファ層２０およびマイクロレンズ８の詳述を参照することができる。
次に、図１２Ｆを参照して、多数のスルービア１ｃは、エッチングストップ９８の第１の層９８ａ、エッチングストップ９８上の絶縁層６７、エッチングストップ９８の上部における第２の層９８ｂおよびエッチングストップ９８下の誘電体層５を除去するエッチングプロセスおよびフォトリソグラフィプロセスによって、相互接続層４の領域４ａを露出して、薄くなった半導体基板１および誘電体層５および絶縁層６７の少なくとも１つに形成される。第２の層９８ｂは、完全には除去されず、薄くなった半導体基板１内およびスルービア１ｃの側壁における部分を有している。スルービア１ｃは、例えば、１．５〜５マイクロメータ間、１〜１０マイクロメータ間または５〜５０マイクロメータ間の深さ、および２〜１０マイクロメータ間または１０〜３０マイクロメータ間の直径または幅Ｗ６を有している。
次に、図１２Ｇを参照して、図１１Ｇ−１１Ｏで例証されたステップは、イメージまたは光センサチップ９９ｆを形成するために行なうことができる。薄い鋸歯が、金型ソーイングプロセスでの半導体ウェハ１００を切り離すために使用される場合、厚い鋸歯は、透明基板１１の一部を除去するために使用される。また、金属構造６８の上方のパターン化された接着性ポリマー２５は、１５０マイクロメータ〜１ミリメートル間または２００〜５００マイクロメータ間のような１５０マイクロメータ以上によって、金型ソーイングプロセスの中で使用される薄い鋸歯のそれより大きな幅を持っていてもよい。金型ソーイングプロセスの後、イメージまたは光センサチップ９９ｆは、ブルーテープから分離される。
または、金属構造６８が、例えば、０．５〜２０マイクロメータ間、好ましくは５〜１５マイクロメータ間のパターン化された接着性ポリマー２５から突出する高さを有するように、金属構造６８の上方部を露出する透明基板１１の下ではないパターン化された接着性ポリマー２５の一部を除去するために使用された酸素プラズマエッチングプロセスは、金型ソーイングプロセスの後または前に行なうことができる。従って、イメージまたは光センサチップ９９ｆの金属構造６８は、パターン化された接着性ポリマー２５によって覆われない上方部を有する。それは、前述のフレキシブル基板９またはチップオンフィルム（ＣＯＦ）プロセスによる９ａのボンドパッドまたはインナーリード１５、または、プリント回路基板、ボールグリッドアレイ（ＢＧＡ）基板、金属基板、ガラス基板またはセラミック基板のような基板の多数の金属パッドと接合される。
図１２Ｈは、本開示の実施形態によるイメージまたは光センサパッケージを描く断面図である。図１２Ｇの中で示されるイメージまたは光センサチップ９９ｆは、図３Ａ−３Ｄで例証されたステップによって、イメージまたは光センサパッケージ９９０を形成するためにパッケージにすることができる。ワイヤボンディングされたワイヤ４２は、イメージまたは光センサチップ９９ｆの金属構造６８のうちの１つの金属層２４とボール接合された一端、およびパッケージ基板３４の金属層４０とウェッジ接合された他端を各々有する。図１２Ｈの中で示されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合したワイヤボンディングされたワイヤ４２の詳述を参照することができる。封入材料４３は、ワイヤボンディングされたワイヤ４２を封入して、ワイヤボンディングされたワイヤ４２上、金属構造６８の上面６８ａ上、パッケージ基板３４の上面上およびイメージまたは光センサチップ９９ｆの側壁に形成することができる。図３Ａ−３Ｄおよび１２Ａ−１２Ｇの中で示された同様または同類のエレメントと同じ照合番号によって示された図１２Ｈの中のエレメントは、図３Ａ−３Ｄおよび１２Ａ−１２Ｇに対応するエレメントと同じまたは同様である材料および／または詳説を持つことができる。
図１Ｐ、２Ｄおよび４Ｅ−４Ｇで例証されたイメージまたは光センサチップ９９は、図１１Ｏで例証されたイメージまたは光センサチップ９９ｅ、または、図１２Ｇで例証されたイメージまたは光センサチップ９９ｆと取り替えることができる。図１Ｐおよび２Ｄの中で示されるように、イメージまたは光センサチップ９９ｅまたは９９ｆの基板６１の上面６１ａは、接着剤３１によってフレキシブル基板９の第３の部分に付けることができる。フレキシブル基板９のボンドパッドまたはインナーリード１５は、チップオンフィルム（ＣＯＦ）プロセスによって、イメージまたは光センサチップ９９ｅまたは９９ｆの金属構造６８の金属層２４と接合することができる。図４Ｅ−４Ｇの中で示されるように、イメージまたは光センサチップ９９ｅまたは９９ｆの基板６１の上面６１ａは、接着剤３３によって、パッケージ基板３４の上面へ付けることができる。フレキシブル基板９ａのボンドパッドまたはインナーリード１５は、チップオンフィルム（ＣＯＦ）プロセスによって、イメージまたは光センサチップ９９ｅまたは９９ｆの金属構造６８の金属層２４と接合することができる。フレキシブル基板９または９ａと接合された後の金属構造６８の詳述は、図１Ｍで例証されるようなフレキシブル基板９と接合された後の金属パッドまたはバンプ１０の詳述を参照することができる。
図３Ｅ、３Ｆ、５Ｃ、６Ｃおよび７で例証されたイメージまたは光センサチップ９９は、図で１１Ｏ例証されたイメージまたは光センサチップ９９ｅ、または、図１２Ｇで例証されたイメージまたは光センサチップ９９ｆと取り替えることができる。図３Ｅおよび３Ｆの中で示されるように、イメージまたは光センサチップ９９ｅまたは９９ｆの基板６１の上面６１ａは、接着剤３３によってパッケージ基板３４の上面へ付けることができる。ワイヤボンディングされたワイヤ４２は、各々、イメージまたは光センサチップ９９ｅまたは９９ｆの金属構造６８のうちの１つの金属層２４とボール接合された一端を有することができる。図５Ｃの中で示されるように、イメージまたは光センサチップ９９ｅまたは９９ｆの基板６１の上面６１ａは、接着剤３３によって基板４８の上面へ付けることができる。ワイヤボンディングされたワイヤ４２は、各々、イメージまたは光センサチップ９９ｅまたは９９ｆの金属構造６８のうちの１つの金属層２４とボール接合された一端を有することができる。図６Ｃの中で示されるように、イメージまたは光センサチップ９９ｅまたは９９ｆの基板６１の上面６１ａは、接着剤３３によってリードフレーム５２の金型パドル５２ａに付けることができる。ワイヤボンディングされたワイヤ４２は、イメージまたは光センサチップ９９ｅまたは９９ｆの金属構造６８のうちの１つの金属層２４とボール接合された一端を有することができる。図７の中で示されるように、イメージまたは光センサチップ９９ｅまたは９９ｆの基板６１の上面６１ａは、接着剤３３によってリードフレーム５３の金型接着パッド５３ａに付けることができる。ワイヤボンディングされたワイヤ４２は、各々、イメージまたは光センサチップ９９ｅまたは９９ｆの金属構造６８のうちの１つの金属層２４とボール接合された一端を有することができる。金属層２４とボール接合されたワイヤボンディングされたワイヤ４２の詳述は、図３Ｂで例証されるような金属層２４とボール接合されたワイヤボンディングされたワイヤ４２の詳述と同様または類似しえる。
前述の光またはカラーフィルタアレイ７の層７、マイクロレンズ８およびバッファ層２０は、微小電気機械システム（microelectromechanical system）（微小電気機械システム（micro-electro-mechanical system）としても書かれる）と取り替えることができる。微小電気機械システム（ＭＥＭＳ）が図１Ａ−１Ｐ、２Ａ−２Ｄ、３Ａ−３Ｆ、４Ａ−４Ｇおよび５Ａ−５Ｃ、６Ａ−６Ｃ、７および８Ｈで例証されたプロセスに適用される場合、図１Ａ−１Ｐ、２Ａ−２Ｄ、３Ａ−３Ｆ、４Ａ−４Ｇおよび５Ａ−５Ｃ、６Ａ−６Ｃ、７および８Ｈのプロセスで例証されるように、微小電気機械システムは、パシベーション層５上および光センサ３のトランジスタの上方に形成し、空胴、空きスペースまたは空隙２６に提供することができる。
例えば、図１３Ａを参照して、図３Ｅの中で示された光またはカラーフィルタアレイの層７、バッファ層２０およびイメージのマイクロレンズ８または光センサモジュールは、微小電気機械システム６９と取り替えることができる。また、微小電気機械システム６９は、パシベーション層６上および光センサ３のトランジスタの上方に形成することができ、空胴、空きスペースまたは空隙２６に提供することができる。図３Ａ−３Ｅの中で示された同様または同類のエレメントと同じ照合番号によって示された図１３Ａの中のエレメントは、図３Ａ−３Ｅのために示され記述されたそれぞれのエレメントと同じまたは同様の材料および／または詳説がありえる。
微小電気機械システムが、図８Ａ−８Ｇで例証されたプロセスに適用される場合、図８Ａ−８Ｇのプロセスで例証されるように、微小電気機械システムは、ポリマー層５８上および光センサ３のトランジスタの上方に形成し、空胴、空きスペースまたは空隙２６に提供することができる。例えば、図１３Ｂを参照して、図８Ｇの中で示された光またはカラーフィルタアレイの層７、バッファ層２０およびイメージのマイクロレンズ８または光センサパッケージ９９４は、微小電気機械システム６９と取り替えることができる。また、微小電気機械システム６９は、ポリマー層５８上および光センサ３のトランジスタの上方に形成することができ、空胴、空きスペースまたは空隙２６に提供することができる。図８Ａ−８Ｇ中の同様または同類のエレメントと同じ照合番号によって示された図１３Ｂの中のエレメントは、図８Ａ−８Ｇにそれぞれのエレメントと同じまたは同様の材料および／または詳説を持つことができる。
微小電気機械システムが、図９Ａ−９Ｋおよび１０Ａ−１０Ｍで例証されたプロセスに適用される場合、図９Ａ−９Ｋおよび１０Ａ−１０Ｍのプロセスで例証されるように、微小電気機械システムは、薄くなった半導体基板１の底面１ｂの上および光センサ３のトランジスタの上方に形成し、空胴、空きスペースまたは空隙２６に提供することができる。例えば、図１３Ｃを参照して、図９Ｊの中で示された光またはカラーフィルタアレイの層７、バッファ層２０およびイメージのマイクロレンズ８または光センサパッケージ９９２は、微小電気機械システム６９と取り替えることができる。また、微小電気機械システム６９は、薄くなった半導体基板１の底面１ｂの上および光センサ３のトランジスタの上方に形成することができ、空胴、空きスペースまたは空隙２６に提供することができる図９Ａ−９Ｊの中で示された同様または同類のエレメントと同じ照合番号によって示された図１３Ｃの中のエレメントは、図９Ａ−９Ｊで例証されたそれぞれのエレメントのように同じ材料および／または詳説がありえる。
微小電気機械システムが、図１１Ａ−１１Ｐおよび１２Ａ−１２Ｈで例証されたプロセスに適用される場合、図１１Ａ−１１Ｐおよび１２Ａ−１２Ｈのプロセスで例証されるように、微小電気機械システムは、絶縁層６７上および光センサ３のトランジスタの上方に形成し、空胴、空きスペースまたは空隙２６に提供することができる。例えば、図１３Ｄを参照して、図１２Ｈの中で示された光またはカラーフィルタアレイの層７、バッファ層２０およびイメージのマイクロレンズ８または光センサパッケージ９９０は、微小電気機械システム６９と取り替えることができる。また、微小電気機械システム６９は、絶縁層６７上および光センサ３のトランジスタの上方に形成することができ、空胴、空きスペースまたは空隙２６に提供することができる。図１２Ａ−１２Ｈの中で示された同様または同類のエレメントと同じ照合番号によって示された図１３Ｄの中のエレメントは、図１２Ａ−１２Ｈで例証されたそれぞれのエレメントのように同じ材料および／または詳説がありえる。
図１３Ａ−１３Ｄでは、透明基板１１の底面１１ａと微小電気機械システム６９の上面の間の垂直の距離Ｄ１７は、例えば、１０〜３００マイクロメータ間、好ましくは、２０〜１００マイクロメータ間である。空隙は、透明基板１１の底面１１ａと微小電気機械システム６９の上面の間にある。微小電気機械システム（ＭＥＭＳ）６９は、機械的な移動可能な部分を含む慣性センサになりえる。
前述のイメージまたは光センサチップ９９および９９ａ−９９ｆ、前述のイメージまたは光センサパッケージ９９０−９９９、図１３Ｂ−１３Ｄの中で示されたイメージまたは光センサパッケージ、図３Ｅ、３Ｆ、４Ｆ、４Ｇおよび１３Ａの中で示されたイメージまたは光センサモジュール、および図７および９Ｋの中で示されたプラスチックリーデッドチップキャリヤ（ＰＬＣＣ）パッケージは、下記を含み、これらに限定されずに、様々な重要なアプリケーションの中およびそれのために使用することができる：電話、例えば、コードレス電話機、携帯電話、いわゆるスマートフォン；コンピュータ、例えば、ネットブックコンピュータ、ノート型コンピュータ、携帯情報端末（ＰＤＡ）、ポケットパーソナルコンピュータ、携帯型パソコン、電子ブック、電子書籍、デスクトップコンピュータなど；カメラおよびイメージセンサ、例えば、ディジタルカメラ、イメージスキャナーデバイス、デジタルビデオカメラ、ディジタル画像フレーム；内蔵カメラおよびセンサ、近接センサおよびＩＲライダークルーズコントロールシステムのような自動車電子製品など。さらに、本開示による光センサチップおよび光センサパッケージは、半導体発光センサを形成するのにふさわしい任意のタイプの半導体材料をほぼ提供することができる。また、本開示が光センサのコンテキストに提供されながら、発光デバイスは、本開示によるチップおよびパッケージによって形成されてもよい。
議論されたコンポーネント、ステップ、特徴、利益および利点は、単に実例である。それらはなく、それらに関係のある議論は、任意の方法で保護の範囲を制限するように意図されない。多数の他の実施形態も熟考される。これらは、少し、付加的に、および／または、異なるコンポーネント、ステップ、特徴、利益および利点を有する実施形態を含んでいる。これらは、さらに、コンポーネントおよび／またはステップが異なって配置されおよび／または命じられる実施形態を含んでいる。
本開示を読む中で、当業者は、本開示のその実施形態（例えば、ここに記述された構造のデザインおよび／または方法の制御）が、ハードウェア、ソフトウェア、ファームウェアまたはそのような任意のコンビネーション、および１つ以上のネットワーク上でインプリメントすることができることを認識するだろう。適切なソフトウェアは、テイラードＲＦパルストレインのインプリメンテーションを設計および／または制御する方法および技術（またそれらの部分）を実行するためのコンピュータ可読または機械可読命令を含むことができる。任意の適切なソフトウェア言語（機械依存または機械独立）は、利用されてもよい。さらに、本開示の実施形態は、例えば、無線ＲＦまたはＩＲ通信リンクを通して送信される、または、インターネットからダウンロードされるように、様々な信号によって実行されまたは含まれることができる。
もし他の規定がないならば、この詳述の中で述べられ、次の請求項に含むすべての寸法、値、レーティング、位置、大きさ、サイズおよび他の詳述は、近似であり、正確ではない。それらは、それらが関係する機能およびそれらが関係する慣習的な技術と一致している正当な範囲を持つように意図される。さらに、他の記述がない限り、与えられた数値の範囲は、規定された下限および上限値を含むように意図される。さらに、他の記述がない限り、材質選定および数値のすべては、好ましい実施形態の代表であり、他の範囲および／または材料は、使用されてもよい。
保護の範囲は、もっぱら請求項によって限定されている。また、そのような範囲は、この詳述および続く審査経過に照らして解釈された時、請求項の中で使用される言葉の通常の意味と一致しているのと同じくらい広く、構造および機能の等価物をすべて包含するように意図され、解釈されるべきである。
保護の範囲は、もっぱら請求項によって限定されている。また、そのような範囲は、この詳述および続く審査経過に照らして解釈された時、請求項の中で使用される言葉の通常の意味と一致しているのと同じくらい広く、構造および機能の等価物をすべて包含するように意図され、解釈されるべきである。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］半導体基板と、
前記半導体基板内に拡散またはドープされたエリアおよび前記半導体基板の上面の上方のゲートを各々含む多数トランジスタと、
前記半導体基板の前記上面の上方の第１の誘電体層と、
前記第１の誘電体層の上方の相互接続層と、
前記相互接続層の上方および前記第１の誘電体層の上方の第２の誘電体層と、
前記第２の誘電体層の上方の金属トレースと、前記金属トレースは、１マイクロメータ未満の幅を有する、
前記金属トレースの第１の領域上、前記相互接続層の上方、前記第１および第２の誘電体層の上方の絶縁層と、前記絶縁層内の開口は、前記金属トレースの第２の領域の上方にある、前記第２の領域は、前記開口の底にある、
前記絶縁層上のポリマー層と、
前記金属トレースの前記第２の領域上の金属層と、前記金属層は、前記ポリマー層内に部分を含み、前記開口を通って前記金属トレースの前記第２の領域に接続され、３〜１００マイクロメータ間の厚さおよび５〜１００マイクロメータ間の幅を有する、
前記ポリマー層の上面上および前記多数トランジスタの上方の透明基板と、空隙は、前記絶縁層と前記透明基板との間および前記多数トランジスタの上方にある、前記透明基板の底面は、前記空隙の上壁を備える、前記ポリマー層は、前記空隙の側壁を備える、
を具備する光センサチップ。
［２］前記空隙内および前記多数トランジスタの上方の微小電気機械システムをさらに具備する、［１］の光センサチップ。
［３］前記空隙内および前記多数トランジスタの上方のフィルタアレイ層および多数マイクロレンズをさらに具備する、［１］の光センサチップ。
［４］前記多数トランジスタは、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスまたは電荷結合素子（ＣＣＤ）を構成する、［１］の光センサチップ。
［５］前記透明基板は、ガラス基板を含む、［１］の光センサチップ。
［６］前記金属層は、銅層または金層を含む、［１］の光センサチップ。
［７］半導体基板と、
前記半導体基板内に拡散またはドープされたエリアおよび前記半導体基板の上面の上方のゲートを各々含む多数トランジスタと、
前記半導体基板の前記上面の上方の第１の誘電体層と、
前記第１の誘電体層の上方の相互接続層と、
前記相互接続層の上方および前記第１の誘電体層の上方の第２の誘電体層と、
前記第２の誘電体層の上方の金属トレースと、前記金属トレースは、１マイクロメータ未満の幅を有する、
前記金属トレースの第１の領域上、前記相互接続層の上方、前記第１および第２の誘電体層の上方の絶縁層と、前記絶縁層内の開口は、前記金属トレースの第２の領域の上方にある、前記第２の領域は、前記開口の底にある、
前記金属トレースの前記第２の領域上の金属層と、前記金属層は、前記開口を通って前記金属トレースの前記第２の領域に接続され、３〜１００マイクロメータ間の厚さおよび５〜１００マイクロメータ間の幅を有する、
前記半導体基板の底面下のポリマー層と、
前記ポリマー層の底面上、前記半導体基板の前記底面下および前記多数トランジスタ下の透明基板と、空隙は、前記半導体基板と前記透明基板との間および前記多数トランジスタ下にある、前記透明基板の上面は、前記空隙の底壁を備える、前記ポリマー層は、前記空隙の側壁を備える、
を具備する光センサチップ。
［８］前記空隙内および前記多数トランジスタ下の微小電気機械システムをさらに具備する、［７］の光センサチップ。
［９］前記空隙内および前記多数トランジスタ下のフィルタアレイ層および多数マイクロレンズをさらに具備する、［７］の光センサチップ。
［１０］前記多数トランジスタは、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスまたは電荷結合素子（ＣＣＤ）を構成する、［７］の光センサチップ。
［１１］前記半導体基板は、３〜５０マイクロメータ間の厚さを有する、［７］の光センサチップ。
［１２］前記金属層は、銅層または金層を含む、［７］の光センサチップ。
［１３］前記半導体基板内にエッチングストップをさらに具備し、
前記エッチングストップは、前記半導体基板の前記上面に実質的に共面の第１の領域および前記半導体基板の前記底面に実質的に共面の第２の領域を有する、［７］の光センサチップ。
［１４］３〜５０マイクロメータ間の厚さを有する半導体基板と、スルービアは、前記半導体基板内にある、前記半導体基板は、水平部で底面を有する、
前記半導体基板内に拡散またはドープされたエリアおよび前記半導体基板の上面の上方のゲートを各々含む多数トランジスタと、
前記半導体基板の前記上面の上方の誘電体層と、
前記誘電体層の上方の金属トレースと、前記金属トレースは、１マイクロメータ未満の幅を有する、
前記金属トレースの上方および前記誘電体層の上方のパシベーション層と、
前記スルービア内に前記第１の部分を有する金属層と、前記金属層の底面は、前記水平部より低い、
前記半導体基板の前記底面下のポリマー層と、
前記ポリマー層の底面上、前記半導体基板の前記底面下および前記多数トランジスタ下の透明基板と、空隙は、前記半導体基板と前記透明基板との間および前記多数トランジスタ下にある、前記透明基板の上面は、前記空隙の底壁を備える、前記ポリマー層は、前記空隙の側壁を備える、
を具備する光センサチップ。
［１５］前記空隙内および前記多数トランジスタ下の微小電気機械システムをさらに具備する、［１４］の光センサチップ。
［１６］前記空隙内および前記多数トランジスタ下のフィルタアレイ層および多数マイクロレンズをさらに具備する、［１４］の光センサチップ。
［１７］前記多数トランジスタは、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスまたは電荷結合素子（ＣＣＤ）を構成する、［１４］の光センサチップ。
［１８］前記金属層は、銅層または金層を含む、［１４］の光センサチップ。
［１９］前記金属層は、前記ポリマー層内に第２の部分を有する、［１４］の光センサチップ。
［２０］前記透明基板は、ガラス基板を含む、［１４］の光センサチップ。

Claims (20)

  1. 半導体基板と、
    前記半導体基板内に拡散またはドープされたエリアおよび前記半導体基板の上面の上方のゲートを各々含む多数トランジスタと、
    前記半導体基板の前記上面の上方の第１の誘電体層と、
    前記第１の誘電体層の上方の相互接続層と、
    前記相互接続層の上方および前記第１の誘電体層の上方の第２の誘電体層と、
    前記第２の誘電体層の上方の金属トレースと、前記金属トレースは、１マイクロメータ未満の幅を有する、
    前記金属トレースの第１の領域上、前記相互接続層の上方、前記第１および第２の誘電体層の上方の絶縁層と、前記絶縁層内の開口は、前記金属トレースの第２の領域の上方にある、前記第２の領域は、前記開口の底にある、
    前記絶縁層上のポリマー層と、
    前記金属トレースの前記第２の領域上の金属層と、前記金属層は、前記ポリマー層内に部分を含み、前記開口を通って前記金属トレースの前記第２の領域に接続され、３〜１００マイクロメータ間の厚さおよび５〜１００マイクロメータ間の幅を有する、
    前記ポリマー層の上面上および前記多数トランジスタの上方の透明基板と、空隙は、前記絶縁層と前記透明基板との間および前記多数トランジスタの上方にある、前記透明基板の底面は、前記空隙の上壁を備える、前記ポリマー層は、前記空隙の側壁を備える、
    を具備する光センサチップ。
  2. 前記空隙内および前記多数トランジスタの上方の微小電気機械システムをさらに具備する、請求項１の光センサチップ。
  3. 前記空隙内および前記多数トランジスタの上方のフィルタアレイ層および多数マイクロレンズをさらに具備する、請求項１の光センサチップ。
  4. 前記多数トランジスタは、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスまたは電荷結合素子（ＣＣＤ）を構成する、請求項１の光センサチップ。
  5. 前記透明基板は、ガラス基板を含む、請求項１の光センサチップ。
  6. 前記金属層は、銅層または金層を含む、請求項１の光センサチップ。
  7. 半導体基板と、
    前記半導体基板内に拡散またはドープされたエリアおよび前記半導体基板の上面の上方のゲートを各々含む多数トランジスタと、
    前記半導体基板の前記上面の上方の第１の誘電体層と、
    前記第１の誘電体層の上方の相互接続層と、
    前記相互接続層の上方および前記第１の誘電体層の上方の第２の誘電体層と、
    前記第２の誘電体層の上方の金属トレースと、前記金属トレースは、１マイクロメータ未満の幅を有する、
    前記金属トレースの第１の領域上、前記相互接続層の上方、前記第１および第２の誘電体層の上方の絶縁層と、前記絶縁層内の開口は、前記金属トレースの第２の領域の上方にある、前記第２の領域は、前記開口の底にある、
    前記金属トレースの前記第２の領域上の金属層と、前記金属層は、前記開口を通って前記金属トレースの前記第２の領域に接続され、３〜１００マイクロメータ間の厚さおよび５〜１００マイクロメータ間の幅を有する、
    前記半導体基板の底面下のポリマー層と、
    前記ポリマー層の底面上、前記半導体基板の前記底面下および前記多数トランジスタ下の透明基板と、空隙は、前記半導体基板と前記透明基板との間および前記多数トランジスタ下にある、前記透明基板の上面は、前記空隙の底壁を備える、前記ポリマー層は、前記空隙の側壁を備える、
    を具備する光センサチップ。
  8. 前記空隙内および前記多数トランジスタ下の微小電気機械システムをさらに具備する、請求項７の光センサチップ。
  9. 前記空隙内および前記多数トランジスタ下のフィルタアレイ層および多数マイクロレンズをさらに具備する、請求項７の光センサチップ。
  10. 前記多数トランジスタは、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスまたは電荷結合素子（ＣＣＤ）を構成する、請求項７の光センサチップ。
  11. 前記半導体基板は、３〜５０マイクロメータ間の厚さを有する、請求項７の光センサチップ。
  12. 前記金属層は、銅層または金層を含む、請求項７の光センサチップ。
  13. 前記半導体基板内にエッチングストップをさらに具備し、
    前記エッチングストップは、前記半導体基板の前記上面に実質的に共面の第１の領域および前記半導体基板の前記底面に実質的に共面の第２の領域を有する、請求項７の光センサチップ。
  14. ３〜５０マイクロメータ間の厚さを有する半導体基板と、スルービアは、前記半導体基板内にある、前記半導体基板は、水平部で底面を有する、
    前記半導体基板内に拡散またはドープされたエリアおよび前記半導体基板の上面の上方のゲートを各々含む多数トランジスタと、
    前記半導体基板の前記上面の上方の誘電体層と、
    前記誘電体層の上方の金属トレースと、前記金属トレースは、１マイクロメータ未満の幅を有する、
    前記金属トレースの上方および前記誘電体層の上方のパシベーション層と、
    前記スルービア内に前記第１の部分を有する金属層と、前記金属層の底面は、前記水平部より低い、
    前記半導体基板の前記底面下のポリマー層と、
    前記ポリマー層の底面上、前記半導体基板の前記底面下および前記多数トランジスタ下の透明基板と、空隙は、前記半導体基板と前記透明基板との間および前記多数トランジスタ下にある、前記透明基板の上面は、前記空隙の底壁を備える、前記ポリマー層は、前記空隙の側壁を備える、
    を具備する光センサチップ。
  15. 前記空隙内および前記多数トランジスタ下の微小電気機械システムをさらに具備する、請求項１４の光センサチップ。
  16. 前記空隙内および前記多数トランジスタ下のフィルタアレイ層および多数マイクロレンズをさらに具備する、請求項１４の光センサチップ。
  17. 前記多数トランジスタは、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスまたは電荷結合素子（ＣＣＤ）を構成する、請求項１４の光センサチップ。
  18. 前記金属層は、銅層または金層を含む、請求項１４の光センサチップ。
  19. 前記金属層は、前記ポリマー層内に第２の部分を有する、請求項１４の光センサチップ。
  20. 前記透明基板は、ガラス基板を含む、請求項１４の光センサチップ。
JP2014081371A 2009-02-11 2014-04-10 イメージおよび光センサチップパッケージ Pending JP2014168079A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15152909P 2009-02-11 2009-02-11
US61/151,529 2009-02-11
US12/703,139 2010-02-09
US12/703,139 US8193555B2 (en) 2009-02-11 2010-02-09 Image and light sensor chip packages

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011550201A Division JP2012517716A (ja) 2009-02-11 2010-02-10 イメージおよび光センサチップパッケージ

Publications (1)

Publication Number Publication Date
JP2014168079A true JP2014168079A (ja) 2014-09-11

Family

ID=42539700

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011550201A Withdrawn JP2012517716A (ja) 2009-02-11 2010-02-10 イメージおよび光センサチップパッケージ
JP2014081371A Pending JP2014168079A (ja) 2009-02-11 2014-04-10 イメージおよび光センサチップパッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011550201A Withdrawn JP2012517716A (ja) 2009-02-11 2010-02-10 イメージおよび光センサチップパッケージ

Country Status (7)

Country Link
US (2) US8193555B2 (ja)
EP (1) EP2396820A4 (ja)
JP (2) JP2012517716A (ja)
KR (1) KR101301646B1 (ja)
CN (1) CN102365744B (ja)
TW (2) TW201103136A (ja)
WO (1) WO2010093699A1 (ja)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193555B2 (en) 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP5355586B2 (ja) * 2009-04-30 2013-11-27 パナソニック株式会社 接合構造体の接合方法
TWI495113B (zh) * 2010-03-22 2015-08-01 Xintec Inc 具有改良防焊堰體結構之封裝用光學蓋板、影像感測件封裝體及其製作方法
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8536044B2 (en) * 2010-07-08 2013-09-17 Intersil Americas Inc. Protecting bond pad for subsequent processing
US9484973B1 (en) * 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
US9847203B2 (en) * 2010-10-14 2017-12-19 Avx Corporation Low current fuse
TW201233264A (en) * 2011-01-20 2012-08-01 Unitech Printed Circuit Board Corp Method for manufacturing flexible and hard composite printed circuit board
US10526198B2 (en) * 2011-03-04 2020-01-07 Texas Instruments Incorporated Infrared sensor design using an epoxy film as an infrared absorption layer
US20120281113A1 (en) * 2011-05-06 2012-11-08 Raytheon Company USING A MULTI-CHIP SYSTEM IN A PACKAGE (MCSiP) IN IMAGING APPLICATIONS TO YIELD A LOW COST, SMALL SIZE CAMERA ON A CHIP
KR20130015405A (ko) * 2011-08-03 2013-02-14 삼성전자주식회사 광 주사 장치 및 이를 채용한 화상 형성 장치
JP6029266B2 (ja) * 2011-08-09 2016-11-24 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
TWI502709B (zh) * 2011-08-26 2015-10-01 Viking Tech Corp Metallographic Ceramic Plate Method
TWM428490U (en) * 2011-09-27 2012-05-01 Lingsen Precision Ind Ltd Optical module packaging unit
ITMI20111777A1 (it) * 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura ad onda
JP5964858B2 (ja) * 2011-11-30 2016-08-03 京セラ株式会社 撮像素子収納用パッケージおよび撮像装置
US20130175650A1 (en) * 2012-01-05 2013-07-11 Apple Inc Cover for image sensor assembly with light absorbing layer
US8890274B2 (en) * 2012-07-11 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for CIS flip-chip bonding and methods for forming the same
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US8606057B1 (en) * 2012-11-02 2013-12-10 Heptagon Micro Optics Pte. Ltd. Opto-electronic modules including electrically conductive connections for integration with an electronic device
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
TWI502212B (zh) 2013-01-11 2015-10-01 Pixart Imaging Inc 光學裝置、使用微透鏡之感光元件及其製作方法
US9219091B2 (en) * 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9490201B2 (en) * 2013-03-13 2016-11-08 Intel Corporation Methods of forming under device interconnect structures
US9722099B2 (en) * 2013-03-14 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Light sensing device with outgassing hole in a light shielding layer and an anti-reflection film
US20140312450A1 (en) * 2013-04-23 2014-10-23 Sensors Unlimited, Inc. Small Size, Weight, and Packaging of Image Sensors
US9142695B2 (en) * 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
KR102108360B1 (ko) * 2013-06-19 2020-05-11 삼성디스플레이 주식회사 기판 처리방법 및 이를 이용해 제조된 플렉서블 디스플레이 장치
CN103367382B (zh) * 2013-07-23 2016-03-09 格科微电子（上海）有限公司 一种图像传感器芯片的晶圆级封装方法
US20150069608A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Through-silicon via structure and method for improving beol dielectric performance
US9281274B1 (en) * 2013-09-27 2016-03-08 Stats Chippac Ltd. Integrated circuit through-substrate via system with a buffer layer and method of manufacture thereof
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9287227B2 (en) 2013-11-29 2016-03-15 STMicroelectronics (Shenzhen) R&D Co. Ltd Electronic device with first and second contact pads and related methods
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US20150189204A1 (en) * 2013-12-27 2015-07-02 Optiz, Inc. Semiconductor Device On Cover Substrate And Method Of Making Same
US9409766B2 (en) 2014-01-29 2016-08-09 Himax Display, Inc. MEMS package structure and manufacturing method thereof
US9102513B1 (en) 2014-01-29 2015-08-11 Himax Display, Inc. MEMS package structure
JP6250788B2 (ja) * 2014-02-27 2017-12-20 シャープ株式会社 半導体装置
US9230941B2 (en) * 2014-03-28 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure for stacked semiconductor devices
US9406531B1 (en) 2014-03-28 2016-08-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with photoimagable dielectric-defined trace and method of manufacture thereof
US9190355B2 (en) * 2014-04-18 2015-11-17 Freescale Semiconductor, Inc. Multi-use substrate for integrated circuit
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
US9852998B2 (en) 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US9368340B2 (en) * 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
TWI504320B (zh) 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
US10319759B2 (en) * 2014-06-25 2019-06-11 Kyocera Corporation Image pickup element mounting substrate and image pickup device
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
WO2016046417A1 (de) * 2014-09-26 2016-03-31 Endress+Hauser Gmbh+Co. Kg Verfahren zur herstellung eines kompositmaterials für ein sensorelement
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
CN105657296B (zh) * 2014-10-11 2019-12-24 意法半导体有限公司 具有互连层间隙的图像感测设备及相关方法
JP6230124B2 (ja) * 2014-12-05 2017-11-15 太陽誘電株式会社 撮像素子内蔵基板及びその製造方法、並びに撮像装置
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US9525002B2 (en) 2015-01-05 2016-12-20 Stmicroelectronics Pte Ltd Image sensor device with sensing surface cavity and related methods
US10534013B2 (en) * 2015-01-15 2020-01-14 Panasonic Intellectual Property Management Co., Ltd. Sensor
CN104659047A (zh) * 2015-02-15 2015-05-27 苏州科阳光电科技有限公司 用于影像传感器的制造方法
CN104659049B (zh) * 2015-02-15 2018-07-10 苏州科阳光电科技有限公司 新型的半导体封装结构
CN104659048A (zh) * 2015-02-15 2015-05-27 苏州科阳光电科技有限公司 图像传感器件的制造工艺
US9515108B2 (en) * 2015-03-11 2016-12-06 Semiconductor Components Industries, Llc Image sensors with contamination barrier structures
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
CN113130725B (zh) * 2015-03-31 2024-09-24 科锐Led公司 具有包封的发光二极管和方法
WO2016159367A1 (ja) * 2015-04-03 2016-10-06 シャープ株式会社 カメラモジュール、およびフレキシブルプリント基板
JP2017028226A (ja) * 2015-07-28 2017-02-02 ソニー株式会社 半導体装置及びその製造方法、並びに電子機器
CN105428378B (zh) * 2015-11-27 2018-11-30 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法
US20170170215A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same
US10649000B2 (en) * 2015-12-17 2020-05-12 Panasonic Intellectual Property Management Co., Ltd. Connection assembly
CN105448944B (zh) * 2015-12-29 2019-09-17 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法
JP2017152546A (ja) * 2016-02-25 2017-08-31 株式会社ニコン 撮像装置及び半導体装置
US10109666B2 (en) 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
CN105977271A (zh) * 2016-05-30 2016-09-28 苏州晶方半导体科技股份有限公司 封装结构及封装方法
US10290672B2 (en) 2016-05-31 2019-05-14 Semiconductor Components Industries, Llc Image sensor semiconductor packages and related methods
KR102544782B1 (ko) * 2016-08-04 2023-06-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN107786784B (zh) * 2016-08-29 2020-06-30 光宝电子(广州)有限公司 镜头组件及其制作方法
TWI800487B (zh) 2016-09-09 2023-05-01 日商索尼半導體解決方案公司 固體攝像元件及製造方法、以及電子機器
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US9875958B1 (en) * 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
US20180226515A1 (en) * 2017-02-06 2018-08-09 Semiconductor Components Industries, Llc Semiconductor device and method of forming embedded thermoelectric cooler for heat dissipation of image sensor
DE102017106410A1 (de) 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US11049898B2 (en) 2017-04-01 2021-06-29 Ningbo Sunny Opotech Co., Ltd. Systems and methods for manufacturing semiconductor modules
WO2018188628A1 (zh) * 2017-04-12 2018-10-18 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和制造方法以及电子设备
US12009379B2 (en) * 2017-05-01 2024-06-11 Visera Technologies Company Limited Image sensor
US10615568B2 (en) * 2017-07-12 2020-04-07 GM Global Technology Operations LLC Antireflection structure for integrated laser diode/photonic chip interface
US11226403B2 (en) 2017-07-12 2022-01-18 GM Global Technology Operations LLC Chip-scale coherent lidar with integrated high power laser diode
JP7146376B2 (ja) * 2017-08-31 2022-10-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および電子機器
KR101962236B1 (ko) * 2017-09-19 2019-07-17 (주)파트론 광학센서 패키지
US11257745B2 (en) * 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias
US10276487B1 (en) * 2017-10-18 2019-04-30 Micron Technology, Inc. Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
DE102017124319A1 (de) 2017-10-18 2019-04-18 Osram Opto Semiconductors Gmbh Halbleiterbauteil
CN107946335B (zh) * 2017-12-22 2020-10-27 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
JP2019160847A (ja) * 2018-03-07 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像素子
US10727086B2 (en) * 2018-03-24 2020-07-28 Maxim Integrated Products, Inc. Optical sensor packaging system
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
CN112423643A (zh) * 2018-06-29 2021-02-26 直观外科手术操作公司 紧凑型立体图像捕获单元
US10714454B2 (en) * 2018-08-14 2020-07-14 Semiconductor Components Industries, Llc Stack packaging structure for an image sensor
US20200083132A1 (en) 2018-09-07 2020-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
US10790307B2 (en) 2018-11-27 2020-09-29 Qorvo Us, Inc. Switch branch structure
GB2583366B (en) * 2019-04-25 2023-05-24 Vojo Ip Ltd System and method of verifying display of visual information
US11581351B2 (en) * 2019-07-25 2023-02-14 Apple Inc. Hybrid sensor shift platform
JP7490481B2 (ja) 2019-09-02 2024-05-27 キヤノン株式会社 センサパッケージの製造方法
CN110767668B (zh) * 2019-12-30 2020-03-27 杭州美迪凯光电科技股份有限公司 含纳米级表面的clcc封装体盖板、封装体和摄像模组
CN112899683A (zh) * 2019-12-03 2021-06-04 中兴通讯股份有限公司 一种陶瓷介质滤波器表面金属化方法及其产品与应用
JP2021093429A (ja) * 2019-12-09 2021-06-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび撮像素子パッケージの製造方法
TWI730621B (zh) * 2020-02-11 2021-06-11 晉弘科技股份有限公司 影像感測器封裝件以及內視鏡
US11682607B2 (en) * 2021-02-01 2023-06-20 Qualcomm Incorporated Package having a substrate comprising surface interconnects aligned with a surface of the substrate
TWI746377B (zh) * 2021-02-19 2021-11-11 晉弘科技股份有限公司 影像感測器封裝件以及內視鏡
TWI764576B (zh) * 2021-02-19 2022-05-11 晉弘科技股份有限公司 影像感測器封裝件以及內視鏡
US20220364911A1 (en) * 2021-05-17 2022-11-17 Amazon Technologies, Inc. Ambient light sensing using light guides
CN113451345B (zh) * 2021-09-01 2021-11-23 西安中科立德红外科技有限公司 基于半导体集成电路cmos工艺的混合成像探测器芯片
KR20230053241A (ko) * 2021-10-14 2023-04-21 삼성전기주식회사 이미지 센서 모듈 및 이를 포함하는 카메라 모듈
TWI840150B (zh) * 2022-10-17 2024-04-21 同欣電子工業股份有限公司 感測器封裝結構及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345391A (ja) * 2000-03-28 2001-12-14 Canon Inc 電子部品及びその製造方法
JP2004014802A (ja) * 2002-06-06 2004-01-15 Sony Corp 撮像装置
JP2004096033A (ja) * 2002-09-04 2004-03-25 Iwate Toshiba Electronics Co Ltd 半導体装置及びその製造方法
JP2005150463A (ja) * 2003-11-17 2005-06-09 Sony Corp 固体撮像素子及び固体撮像素子の製造方法
JP2005209677A (ja) * 2004-01-20 2005-08-04 Sony Corp 半導体装置
JP2005328326A (ja) * 2004-05-14 2005-11-24 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP2006019653A (ja) * 2004-07-05 2006-01-19 Sony Corp 固体撮像装置
JP2006032561A (ja) * 2004-07-14 2006-02-02 Sony Corp 半導体イメージセンサ・モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677202A (en) 1995-11-20 1997-10-14 Eastman Kodak Company Method for making planar color filter array for image sensors with embedded color filter arrays
JP2001339055A (ja) 2000-05-29 2001-12-07 Asahi Optical Co Ltd 固体撮像装置のカバー部材と固体撮像装置
TW473942B (en) 2000-07-14 2002-01-21 Slight Opto Eletronics Co Ltd Structural integration of image sensor
JP4143797B2 (ja) 2000-08-03 2008-09-03 日本電気硝子株式会社 固体撮像素子パッケージの製造方法および固体撮像素子パッケージ
JP2002353352A (ja) 2001-05-30 2002-12-06 Kyocera Corp 撮像素子収納用パッケージ
US6399418B1 (en) 2001-07-26 2002-06-04 Amkor Technology, Inc. Method for forming a reduced thickness packaged electronic device
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
JP2005019966A (ja) * 2003-06-06 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20050104186A1 (en) 2003-11-14 2005-05-19 International Semiconductor Technology Ltd. Chip-on-film package for image sensor and method for manufacturing the same
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
US7642711B2 (en) 2004-07-06 2010-01-05 Fujifilm Corporation Functional layer having wiring connected to electrode and barrier metal between electrode and wiring
US7964926B2 (en) 2005-02-02 2011-06-21 Samsung Electronics Co., Ltd. Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP2007188909A (ja) 2005-12-14 2007-07-26 Fujifilm Corp 固体撮像装置及びその製造方法
JP5427337B2 (ja) * 2005-12-21 2014-02-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法、カメラモジュール
US20080029879A1 (en) 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US8193555B2 (en) 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345391A (ja) * 2000-03-28 2001-12-14 Canon Inc 電子部品及びその製造方法
JP2004014802A (ja) * 2002-06-06 2004-01-15 Sony Corp 撮像装置
JP2004096033A (ja) * 2002-09-04 2004-03-25 Iwate Toshiba Electronics Co Ltd 半導体装置及びその製造方法
JP2005150463A (ja) * 2003-11-17 2005-06-09 Sony Corp 固体撮像素子及び固体撮像素子の製造方法
JP2005209677A (ja) * 2004-01-20 2005-08-04 Sony Corp 半導体装置
JP2005328326A (ja) * 2004-05-14 2005-11-24 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP2006019653A (ja) * 2004-07-05 2006-01-19 Sony Corp 固体撮像装置
JP2006032561A (ja) * 2004-07-14 2006-02-02 Sony Corp 半導体イメージセンサ・モジュール

Also Published As

Publication number Publication date
US20120228681A1 (en) 2012-09-13
WO2010093699A1 (en) 2010-08-19
KR20110115165A (ko) 2011-10-20
TW201103136A (en) 2011-01-16
EP2396820A1 (en) 2011-12-21
US8193555B2 (en) 2012-06-05
JP2012517716A (ja) 2012-08-02
TW201044567A (en) 2010-12-16
CN102365744B (zh) 2014-02-12
CN102365744A (zh) 2012-02-29
US8853754B2 (en) 2014-10-07
EP2396820A4 (en) 2013-11-20
KR101301646B1 (ko) 2013-08-30
US20100200898A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
US8853754B2 (en) Image and light sensor chip packages
US8044475B2 (en) Chip package
US8431977B2 (en) Wafer level processing method and structure to manufacture semiconductor chip
US8102039B2 (en) Semiconductor device and manufacturing method thereof
US7964926B2 (en) Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US7973401B2 (en) Stacked chip package with redistribution lines
US8558387B2 (en) Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device
US20080284041A1 (en) Semiconductor package with through silicon via and related method of fabrication
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
US20060180933A1 (en) Semiconductor device and manufacturing method of the same
US11251174B2 (en) Image sensor package and manufacturing method thereof
US20210111153A1 (en) Multi-chip package and manufacturing method thereof
WO2021189817A1 (zh) 封装结构、半导体器件和封装方法
JP2004179495A (ja) 半導体装置
CN112652605A (zh) 多芯片封装件及其制造方法
US20230254975A1 (en) Semiconductor packages having circuit boards
TWI427718B (zh) 晶片封裝結構及其製作方法
TW202119570A (zh) 多晶片封裝件及其製造方法
JP2010087295A (ja) 半導体チップ及びその製造方法、半導体装置及びその製造方法
JP2004281981A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170127