JP2014132612A - 縦型パワーmosfet - Google Patents
縦型パワーmosfet Download PDFInfo
- Publication number
- JP2014132612A JP2014132612A JP2013000384A JP2013000384A JP2014132612A JP 2014132612 A JP2014132612 A JP 2014132612A JP 2013000384 A JP2013000384 A JP 2013000384A JP 2013000384 A JP2013000384 A JP 2013000384A JP 2014132612 A JP2014132612 A JP 2014132612A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- column
- region
- epitaxy
- column region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 248
- 238000000407 epitaxy Methods 0.000 claims abstract description 146
- 239000004065 semiconductor Substances 0.000 claims description 98
- 238000005468 ion implantation Methods 0.000 claims description 50
- 230000015556 catabolic process Effects 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 abstract description 75
- 230000008569 process Effects 0.000 abstract description 52
- 238000005530 etching Methods 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 238000001312 dry etching Methods 0.000 abstract description 11
- 238000013461 design Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 79
- 239000010410 layer Substances 0.000 description 67
- 230000004048 modification Effects 0.000 description 30
- 238000012986 modification Methods 0.000 description 30
- 238000012545 processing Methods 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 210000000746 body region Anatomy 0.000 description 13
- 239000007789 gas Substances 0.000 description 13
- 238000009826 distribution Methods 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- -1 that is Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0886—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】本願発明は、埋め込みエピタキシャル方式によるスーパジャンクションを有する縦型パワーMOSFETにおいて、スーパジャンクションを構成する各基板エピタキシ型カラム領域の中間基板エピタキシ型カラム領域を、その基板エピタキシ型カラム領域内の他の領域よりも高濃度とするものである。
【選択図】図3
Description
先ず、本願において開示される代表的な実施の形態について概要を説明する。
(a)第1の主面および第2の主面を有する半導体基板;
(b)前記第1の主面側から前記半導体基板の内部に亘り設けられたセル領域;
(c)前記半導体基板の前記第2の主面から内部に亘り設けられた第1導電型の基板部;
(d)前記セル領域内であって、前記基板部の上端から、前記半導体基板の前記第1の主面に亘り形成され、スーパジャンクション構造を有するドリフト領域;
(e)第1導電型を有し、前記スーパジャンクション構造を構成する多数の基板エピタキシ型カラム領域;
(f)前記第1導電型と反対導電型の第2導電型を有し、前記スーパジャンクション構造を構成する多数の埋め込みエピタキシ型カラム領域;
(g)前記半導体基板の前記第1の主面上に設けられたメタルソース電極;
(h)前記半導体基板の前記第2の主面上に設けられたメタルドレイン電極、
ここで、各基板エピタキシ型カラム領域は、以下の領域を含む:
(e1)前記半導体基板の深さ方向に関して、中間的な領域にある中間基板エピタキシ型カラム領域;
(e2)前記中間基板エピタキシ型カラム領域よりも前記第1の主面側にある上方基板エピタキシ型カラム領域;
(e3)前記中間基板エピタキシ型カラム領域よりも前記第2の主面側にある下方基板エピタキシ型カラム領域、
更に、ここで、前記中間基板エピタキシ型カラム領域は、その基板エピタキシ型カラム領域内の他の部分よりも、高濃度にされている。
(x1)各基板エピタキシ型カラム領域は、前記中間基板エピタキシ型カラム領域、前記上方基板エピタキシ型カラム領域および前記下方基板エピタキシ型カラム領域から構成されており;
(x2)前記中間基板エピタキシ型カラム領域の不純物濃度は、前記下方基板エピタキシ型カラム領域の不純物濃度よりも高く;
(x3)前記下方基板エピタキシ型カラム領域の不純物濃度は、前記上方基板エピタキシ型カラム領域の不純物濃度と等しいか、または、それよりも高い。
(y1)各基板エピタキシ型カラム領域の前記上方基板エピタキシ型カラム領域の厚さは、その基板エピタキシ型カラム領域の全体の厚さの半分と等しいか、または、それよりも薄く;
(y2)各基板エピタキシ型カラム領域の前記中間基板エピタキシ型カラム領域の厚さは、前記下方基板エピタキシ型カラム領域の厚さと等しいか、または、それよりも厚く;
(y3)各基板エピタキシ型カラム領域の前記中間基板エピタキシ型カラム領域の厚さは、前記上方基板エピタキシ型カラム領域の厚さと等しいか、または、それよりも薄い。
(a)第1の主面および第2の主面を有する半導体基板;
(b)前記第1の主面側から前記半導体基板の内部に亘り設けられたセル領域;
(c)前記半導体基板の前記第2の主面から内部に亘り設けられた第1導電型の基板部;
(d)前記セル領域内であって、前記基板部の上端から、前記半導体基板の前記第1の主面に亘り形成され、スーパジャンクション構造を有するドリフト領域;
(e)第1導電型を有し、前記スーパジャンクション構造を構成する多数の基板エピタキシ型カラム領域;
(f)前記第1導電型と反対導電型の第2導電型を有し、前記スーパジャンクション構造を構成する多数の埋め込みエピタキシ型カラム領域;
(g)前記半導体基板の前記第1の主面上に設けられたメタルソース電極;
(h)前記半導体基板の前記第2の主面上に設けられたメタルドレイン電極、
ここで、各基板エピタキシ型カラム領域は、その上端部から中間部の側面の少なくとも一部に、前記第2導電型を有するカラム側面イオン注入領域が設けられている。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のパートおよびセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
以下では、主にシリコン単結晶基板(エピタキシャル基板を含む)等、すなわちシリコン系半導体基板上(裏面および内部を含む)にデバイスを形成したものを例に取り具体的に説明するが、以下の例は、それに限定されるものではなく、たとえば、SiC系半導体基板やその他の半導体基板上にデバイスを形成したものにも適用できることは言うまでもない。
(1)濃度の高い領域は、できるだけ深い位置(表面のデバイス構造との干渉を避ける)に比較的広い領域を確保することによって、その領域又はその近傍に電界強度ピークを固定する必要があること;
(2)裏面の高濃度基板の近傍まで高濃度にすると、チャージバランスが保てず、急激な低圧の低下を招くためである。
このセクションでは、セクション1で説明したデバイス構造に対応して、製造工程の要部の一例を説明する。しかし、ここに説明したものは、一例であって、種々変更可能であることは言うまでもない。
このセクションで説明する例は、セクション1で説明したデバイス構造に関する変形例であり、ほとんどの部分は、セクション1で説明したものと同一であり、以下では、原則として異なる部分のみを説明する。
このセクションで説明するプロセスは、セクション3で説明したデバイス構造に対する製造プロセスの要部である。なお、基本的に、図4から図15で説明したプロセスと同様であり、特に、プロセス的には、図8から図15の部分は、ほぼ全く同一であるので、以下では、原則として異なる部分のみを説明する。
このセクションで説明する例は、セクション1で説明したデバイス構造に関する変形例であり、ほとんどの部分は、セクション1で説明したものと同一であり、以下では、原則として異なる部分のみを説明する。
このセクションで説明するプロセスは、セクション5で説明したデバイス構造に対する製造プロセスの要部である。なお、基本的に、図4から図15で説明したプロセスと同様であり、特に、プロセス的には、図4、図5、図6から図15および図19から図21の部分は、ほぼ全く同一であるので、以下では、原則として異なる部分のみを説明する。
図24は垂直カラム構造であって、NカラムおよびPカラムの不純物プロファイルが深さ方向にほぼ均一な場合におけるチャージバランスの崩れ、電圧強度ピーク位置および耐圧の相互関係を説明するための説明図である。図25は不純物プロファイルが深さ方向にほぼ均一な場合であって、通常傾斜カラムの場合におけるチャージバランスの崩れ、電圧強度ピーク位置および耐圧の相互関係を説明するための説明図である。図26は不純物プロファイルが深さ方向にほぼ均一な場合であって、通常傾斜カラムの場合におけるセル部耐圧とPカラム不純物量変動の関係を示すデータプロット図である。図27は本願の前記一実施の形態の縦型パワーMOSFETのアウトラインを説明するための図3に対応するデバイス模式断面図である。図28は図3の例におけるチャージバランスの崩れ、電圧強度ピーク位置および耐圧の相互関係を説明するための説明図である。図29は図3の例と比較例(図3でNカラムを単層構造としたもの)に関して、チャージバランスの崩れと耐圧の相互関係を示したデータプロット図である。これらに基づいて、前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察を行う。
縦型パワーMOSFETのスーパジャンクション構造に於いて、真性垂直カラムを用いる場合は、図24に示すように、チャージインバランス(Charge Imbalance)が若干増加しただけでも、耐圧等が急激に劣化するという問題がある。ここで、P型不純物の濃度分布が僅かに傾いているのは、埋め込みエピタキシャル成長の際の熱処理時間が、深さにより異なること等に起因する。
そこで、本願の前記一実施の形態の縦型パワーMOSFETにおいては、図27に示すように、スーパジャンクションを構成する基板エピタキシ型カラム領域11nおよび埋め込みエピタキシ型カラム領域11pの内、基板エピタキシ型カラム領域11nに濃度分布を導入している。すなわち、基板エピタキシ型カラム領域11nを少なくとも、半導体基板2の深さ方向に関して、中間的な領域にある中間基板エピタキシ型カラム領域11nc、これよりも表面側にある上方基板エピタキシ型カラム領域11nf、および、中間的な領域にある中間基板エピタキシ型カラム領域11ncよりも裏面側にある下方基板エピタキシ型カラム領域11nbを有するものとしている。そして、中間基板エピタキシ型カラム領域11ncは、それが属する基板エピタキシ型カラム領域11n内の他の部分よりも、不純物濃度が高濃度にされている。
図28に図3のデバイス構造(ただし、カラム構造は垂直カラムとした)におけるスーパジャンクションのハーフピッチについてのチャージ分布、チャージバランスの変動および耐圧の関係を示す。図28(下側)に示すように、この構造では、深いところに、チャージバランスの変動幅を超えるドナー濃度のピークがある。従って、電界強度ピークVpは、チャージバランスが通常の変動をしても、カラムの深い部分に留まるので、アバランシェ耐量は低下しない。すなわち、多数の基板エピタキシ型カラム領域のいずれかの領域で、アバランシェ降伏が発生する際には、その基板エピタキシ型カラム領域の中間基板エピタキシ型カラム領域で発生するように設定されている。このようにすることによって、セル領域の深いところ(深さ方向に於いて中間的な部分)の一部でアバランシェモード(Avalanche Mode)となっても、カラム上端部の外の寄生バイポーラトランジスタとの距離があるので、その間で正帰還がかかることはない。従って、一時的にアバランシェモードで動作しても、素子破壊につながることはない。
図3のデバイス構造のように、カラム状N型ドリフト領域11n(基板エピタキシ型カラム領域またはNカラム領域)の多層構造に加えて、微小傾斜カラムを導入すると、図28に説明した効果とともに、図25に説明したものと同様の効果が付加される。すなわち、図29に示すように、テーパによる台形形状のNカラム濃度分布(正確には、深さ方向の総電荷分布、以下同じ)と逆台形形状のPカラム濃度分布の効果と、多層構造の相乗効果により、比較例と比べて、チャージバランスが変動しても、耐圧の劣化はかなり緩やかである。なお、比較例は、図3のデバイス構造の多層Nカラムを単層としたものである。
図16のカラム側面イオン注入領域16の導入の効果は、図25に説明した効果とほぼ等価な効果である。すなわち、カラム状N型ドリフト領域11nの上端部から中間部の側面の少なくとも一部に付加的なP型不純物領域が導入されているため、Nカラムは、結果として、台形形状の濃度分布となり、Pカラムは、逆台形形状のカラム濃度分布となる。これに、カラムのテーパ構造が加わると、サブセクション(4)で説明したのと同様の付加効果が得られる。
本願では、Nカラムの多層構造として、3層構造を例に取り具体的に説明したが、3層構造に限らず、N層構造(N≧3)であってもよい。ただし、3層構造がプロセス的に最も単純である。また、たとえば、3層構造といっても、各層の境界部は、比較的連続的に変化しているので、一部又は全部を連続的に変化して、各部の代表値が3個に分かれているようにしてもよい。ただし、連続的変化は、プロセスの制御が困難となる場合が多い。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
1a ウエハ又は半導体チップの表面(第1の主面)
1b ウエハ又は半導体チップの裏面(第2の主面)
1e 基板エピタキシャル成長層
1eb 底部基板エピタキシャル成長層
1ec 中間基板エピタキシャル成長層
1ef 表面基板エピタキシャル成長層
1s ウエハ又は半導体チップの基板部(N+型単結晶シリコン基板)
2 半導体チップ又はチップ領域(半導体基板、シリコン系半導体基板)
3 メタルガードリング
4 セル領域
5 メタルソース電極
6 P型ボディ領域
7 メタルゲート電極
7w メタルゲート配線
8 ゲートパッド開口
9 スーパジャンクション構造
10 埋め込みエピタキシャル成長層
11 ドリフト領域
11n カラム状N型ドリフト領域(基板エピタキシ型カラム領域またはNカラム領域)
11nb 下方基板エピタキシ型カラム領域
11nc 中間基板エピタキシ型カラム領域
11nf 上方基板エピタキシ型カラム領域
11p カラム状P型ドリフト領域(埋め込みエピタキシ型カラム領域またはPカラム領域)
12 N+型ドレイン領域
14 P+型ボディコンタクト領域
15 ポリシリコンゲート電極(ゲート電極又はポリシリコン膜)
16 カラム側面イオン注入領域
17 トレンチ
18 トレンチ形成用ハードマスク膜
19 層間絶縁膜
20 ゲート絶縁膜
21 タングステンプラグ
22 ソースパッド開口
23 ファイナルパッシベーション膜
24 裏面メタルドレイン電極(メタルドレイン電極)
26 N+型ソース領域(ソース領域)
27 表面酸化膜(犠牲酸化膜)
31 P型ボディ領域導入用レジスト膜
32 ゲート電極加工用レジスト膜
33 コンタクト溝形成用レジスト膜
39 コンタクト溝
41c 基板エピタキシ型カラム領域の中間部
41f 基板エピタキシ型カラム領域の上端部
62 メタルフィールドプレート
D カラム側面イオン注入領域の深さ方向の長さ(基板表面から下端部までの長さ)
E NカラムおよびPカラムの電界強度
Qn Nカラム水平半断面総電荷量
Qp Pカラム水平半断面総電荷量
Qpe チャージバランスに近いアクセプタ分布
Qp+ アクセプタ過剰の場合のアクセプタ分布
Qp− ドナー過剰の場合のアクセプタ分布
R1 セル部切出領域
T 基板エピタキシャル成長層全体の厚さ
T1 底部基板エピタキシャル成長層の厚さ
T2 中間基板エピタキシャル成長層の厚さ
T3 表面基板エピタキシャル成長層の厚さ
Vp 電界強度ピーク
Wn 半導体基板の表面でのNカラムの幅
Wp 半導体基板の表面でのPカラムの幅
Y トレンチ深さ方向の座標
θ テーパ角
Claims (12)
- 以下を含む縦型パワーMOSFET:
(a)第1の主面および第2の主面を有する半導体基板;
(b)前記第1の主面側から前記半導体基板の内部に亘り設けられたセル領域;
(c)前記半導体基板の前記第2の主面から内部に亘り設けられた第1導電型の基板部;
(d)前記セル領域内であって、前記基板部の上端から、前記半導体基板の前記第1の主面に亘り形成され、スーパジャンクション構造を有するドリフト領域;
(e)第1導電型を有し、前記スーパジャンクション構造を構成する多数の基板エピタキシ型カラム領域;
(f)前記第1導電型と反対導電型の第2導電型を有し、前記スーパジャンクション構造を構成する多数の埋め込みエピタキシ型カラム領域;
(g)前記半導体基板の前記第1の主面上に設けられたメタルソース電極;
(h)前記半導体基板の前記第2の主面上に設けられたメタルドレイン電極、
ここで、各基板エピタキシ型カラム領域は、以下の領域を含む:
(e1)前記半導体基板の深さ方向に関して、中間的な領域にある中間基板エピタキシ型カラム領域;
(e2)前記中間基板エピタキシ型カラム領域よりも前記第1の主面側にある上方基板エピタキシ型カラム領域;
(e3)前記中間基板エピタキシ型カラム領域よりも前記第2の主面側にある下方基板エピタキシ型カラム領域、
更に、ここで、前記中間基板エピタキシ型カラム領域は、その基板エピタキシ型カラム領域内の他の部分よりも、高濃度にされている。 - 請求項1の縦型パワーMOSFETにおいて、
(x1)各基板エピタキシ型カラム領域は、前記中間基板エピタキシ型カラム領域、前記上方基板エピタキシ型カラム領域および前記下方基板エピタキシ型カラム領域から構成されており;
(x2)前記中間基板エピタキシ型カラム領域の不純物濃度は、前記下方基板エピタキシ型カラム領域の不純物濃度よりも高く;
(x3)前記下方基板エピタキシ型カラム領域の不純物濃度は、前記上方基板エピタキシ型カラム領域の不純物濃度と等しいか、または、それよりも高い。 - 請求項2の縦型パワーMOSFETにおいて、前記多数の基板エピタキシ型カラム領域のいずれかの領域で、アバランシェ降伏が発生する際には、その基板エピタキシ型カラム領域の前記中間基板エピタキシ型カラム領域で発生するように設定されている。
- 請求項3の縦型パワーMOSFETにおいて、
(y1)各基板エピタキシ型カラム領域の前記上方基板エピタキシ型カラム領域の厚さは、その基板エピタキシ型カラム領域の全体の厚さの半分と等しいか、または、それよりも薄く;
(y2)各基板エピタキシ型カラム領域の前記中間基板エピタキシ型カラム領域の厚さは、前記下方基板エピタキシ型カラム領域の厚さと等しいか、または、それよりも厚く;
(y3)各基板エピタキシ型カラム領域の前記中間基板エピタキシ型カラム領域の厚さは、前記上方基板エピタキシ型カラム領域の厚さと等しいか、または、それよりも薄い。 - 請求項4の縦型パワーMOSFETにおいて、各基板エピタキシ型カラム領域の上端部から中間部の側面の少なくとも一部には、前記第2導電型を有するカラム側面イオン注入領域が設けられている。
- 請求項4の縦型パワーMOSFETにおいて、各基板エピタキシ型カラム領域は、88.6度以上、89.6度以下のテーパ角を有する。
- 請求項4の縦型パワーMOSFETにおいて、各基板エピタキシ型カラム領域は、88.6度以上、89.3度以下のテーパ角を有する。
- 請求項6の縦型パワーMOSFETにおいて、前記半導体基板は、シリコン系半導体基板である。
- 以下を含む縦型パワーMOSFET:
(a)第1の主面および第2の主面を有する半導体基板;
(b)前記第1の主面側から前記半導体基板の内部に亘り設けられたセル領域;
(c)前記半導体基板の前記第2の主面から内部に亘り設けられた第1導電型の基板部;
(d)前記セル領域内であって、前記基板部の上端から、前記半導体基板の前記第1の主面に亘り形成され、スーパジャンクション構造を有するドリフト領域;
(e)第1導電型を有し、前記スーパジャンクション構造を構成する多数の基板エピタキシ型カラム領域;
(f)前記第1導電型と反対導電型の第2導電型を有し、前記スーパジャンクション構造を構成する多数の埋め込みエピタキシ型カラム領域;
(g)前記半導体基板の前記第1の主面上に設けられたメタルソース電極;
(h)前記半導体基板の前記第2の主面上に設けられたメタルドレイン電極、
ここで、各基板エピタキシ型カラム領域は、その上端部から中間部の側面の少なくとも一部に、前記第2導電型を有するカラム側面イオン注入領域が設けられている。 - 請求項9の縦型パワーMOSFETにおいて、各基板エピタキシ型カラム領域は、88.6度以上、89.6度以下のテーパ角を有する。
- 請求項9の縦型パワーMOSFETにおいて、各基板エピタキシ型カラム領域は、88.6度以上、89.3度以下のテーパ角を有する。
- 請求項10の縦型パワーMOSFETにおいて、前記半導体基板は、シリコン系半導体基板である。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013000384A JP6253885B2 (ja) | 2013-01-07 | 2013-01-07 | 縦型パワーmosfet |
US14/109,208 US9041070B2 (en) | 2013-01-07 | 2013-12-17 | Vertical power MOSFET |
CN201410006795.7A CN103915500B (zh) | 2013-01-07 | 2014-01-07 | 垂直功率mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013000384A JP6253885B2 (ja) | 2013-01-07 | 2013-01-07 | 縦型パワーmosfet |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014132612A true JP2014132612A (ja) | 2014-07-17 |
JP6253885B2 JP6253885B2 (ja) | 2017-12-27 |
Family
ID=51041037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013000384A Active JP6253885B2 (ja) | 2013-01-07 | 2013-01-07 | 縦型パワーmosfet |
Country Status (3)
Country | Link |
---|---|
US (1) | US9041070B2 (ja) |
JP (1) | JP6253885B2 (ja) |
CN (1) | CN103915500B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180111514A (ko) * | 2017-03-31 | 2018-10-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2023504953A (ja) * | 2020-11-16 | 2023-02-08 | 蘇州東微半導体股▲ふん▼有限公司 | 炭化シリコンデバイス |
JP2023505401A (ja) * | 2020-11-16 | 2023-02-09 | 蘇州東微半導体股▲ふん▼有限公司 | 半導体デバイスの製造方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
KR102098996B1 (ko) | 2014-08-19 | 2020-04-08 | 비쉐이-실리코닉스 | 초접합 금속 산화물 반도체 전계 효과 트랜지스터 |
US9515199B2 (en) | 2015-01-02 | 2016-12-06 | Cree, Inc. | Power semiconductor devices having superjunction structures with implanted sidewalls |
JP6510280B2 (ja) | 2015-03-11 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN106158614B (zh) * | 2015-04-20 | 2019-06-14 | 北大方正集团有限公司 | 半导体器件的制备方法 |
EP3357084A4 (en) * | 2015-10-01 | 2019-06-19 | D3 Semiconductor LLC | SOURCE-GRID ZONE ARCHITECTURE IN A SEMICONDUCTOR DEVICE OF VERTICAL POWER |
US11075264B2 (en) | 2016-05-31 | 2021-07-27 | Cree, Inc. | Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods |
US20190221664A1 (en) * | 2016-09-02 | 2019-07-18 | Shindengen Electric Manufacturing Co., Ltd. | Mosfet and power conversion circuit |
US9929284B1 (en) | 2016-11-11 | 2018-03-27 | Cree, Inc. | Power schottky diodes having local current spreading layers and methods of forming such devices |
CN108110039B (zh) * | 2016-11-25 | 2020-04-24 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
CN108122756B (zh) * | 2016-11-29 | 2020-04-24 | 深圳尚阳通科技有限公司 | 超结器件的制造方法及器件结构 |
CN106981519B (zh) * | 2017-06-08 | 2019-09-13 | 电子科技大学 | 一种高雪崩耐量的超结dmos器件 |
CN107248532B (zh) * | 2017-06-08 | 2020-01-17 | 电子科技大学 | 一种超结dmos器件 |
CN108258052B (zh) * | 2018-01-11 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 超级结器件的工艺方法 |
US10655217B2 (en) * | 2018-05-01 | 2020-05-19 | Spts Technologies Limited | Method of forming a passivation layer on a substrate |
CN114730712A (zh) * | 2019-11-08 | 2022-07-08 | 日清纺微电子有限公司 | 半导体装置 |
CN113113463B (zh) * | 2020-01-13 | 2023-03-31 | 清纯半导体(宁波)有限公司 | 半导体器件、用于半导体器件的超级结结构及其制造方法 |
CN111293177A (zh) * | 2020-02-28 | 2020-06-16 | 电子科技大学 | 一种功率半导体器件 |
US20230008858A1 (en) * | 2021-07-08 | 2023-01-12 | Applied Materials, Inc. | Gradient doping epitaxy in superjunction to improve breakdown voltage |
CN113990757B (zh) * | 2021-10-27 | 2024-03-26 | 电子科技大学 | 一种mos器件结构及制造方法 |
CN114628493A (zh) * | 2021-12-22 | 2022-06-14 | 上海功成半导体科技有限公司 | 超结器件结构及其制备方法 |
CN114628526B (zh) * | 2022-05-06 | 2022-08-02 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072068A (ja) * | 2002-06-14 | 2004-03-04 | Fuji Electric Holdings Co Ltd | 半導体素子 |
JP2006245082A (ja) * | 2005-03-01 | 2006-09-14 | Toshiba Corp | 半導体装置 |
JP2008159601A (ja) * | 2005-11-28 | 2008-07-10 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2008258442A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
JP2008305927A (ja) * | 2007-06-06 | 2008-12-18 | Denso Corp | 半導体装置およびその製造方法 |
JP2011216587A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置 |
JP2012023272A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | 半導体装置 |
JP3174359U (ja) * | 2011-02-15 | 2012-03-15 | 台灣半導體股▲ふん▼有限公司 | スーパージャンクションメタルオキサイドセミコンダクタフィールドエフェクトトランジスタ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3913564B2 (ja) | 2002-01-31 | 2007-05-09 | 富士電機ホールディングス株式会社 | 超接合半導体素子の製造方法 |
JP3634830B2 (ja) | 2002-09-25 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
JP4176734B2 (ja) * | 2004-05-14 | 2008-11-05 | 株式会社東芝 | トレンチmosfet |
JP4530036B2 (ja) * | 2007-12-17 | 2010-08-25 | 株式会社デンソー | 半導体装置 |
KR101904991B1 (ko) * | 2011-05-25 | 2018-10-08 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체 소자 및 그 제조방법 |
-
2013
- 2013-01-07 JP JP2013000384A patent/JP6253885B2/ja active Active
- 2013-12-17 US US14/109,208 patent/US9041070B2/en active Active
-
2014
- 2014-01-07 CN CN201410006795.7A patent/CN103915500B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072068A (ja) * | 2002-06-14 | 2004-03-04 | Fuji Electric Holdings Co Ltd | 半導体素子 |
JP2006245082A (ja) * | 2005-03-01 | 2006-09-14 | Toshiba Corp | 半導体装置 |
JP2008159601A (ja) * | 2005-11-28 | 2008-07-10 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2008258442A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
JP2008305927A (ja) * | 2007-06-06 | 2008-12-18 | Denso Corp | 半導体装置およびその製造方法 |
JP2011216587A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置 |
JP2012023272A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | 半導体装置 |
JP3174359U (ja) * | 2011-02-15 | 2012-03-15 | 台灣半導體股▲ふん▼有限公司 | スーパージャンクションメタルオキサイドセミコンダクタフィールドエフェクトトランジスタ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180111514A (ko) * | 2017-03-31 | 2018-10-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2018174172A (ja) * | 2017-03-31 | 2018-11-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI760453B (zh) * | 2017-03-31 | 2022-04-11 | 日商瑞薩電子股份有限公司 | 半導體裝置之製造方法 |
KR102400895B1 (ko) | 2017-03-31 | 2022-05-23 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2023504953A (ja) * | 2020-11-16 | 2023-02-08 | 蘇州東微半導体股▲ふん▼有限公司 | 炭化シリコンデバイス |
JP2023505401A (ja) * | 2020-11-16 | 2023-02-09 | 蘇州東微半導体股▲ふん▼有限公司 | 半導体デバイスの製造方法 |
JP7263644B2 (ja) | 2020-11-16 | 2023-04-25 | 蘇州東微半導体股▲ふん▼有限公司 | 半導体デバイスの製造方法 |
JP7350373B2 (ja) | 2020-11-16 | 2023-09-26 | 蘇州東微半導体股▲ふん▼有限公司 | 炭化シリコンデバイス |
Also Published As
Publication number | Publication date |
---|---|
US20140191309A1 (en) | 2014-07-10 |
US9041070B2 (en) | 2015-05-26 |
CN103915500B (zh) | 2018-10-12 |
JP6253885B2 (ja) | 2017-12-27 |
CN103915500A (zh) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6253885B2 (ja) | 縦型パワーmosfet | |
US9786736B2 (en) | Power semiconductor device | |
US9660070B2 (en) | Power superjunction MOSFET device with resurf regions | |
JP5999748B2 (ja) | パワーmosfet、igbtおよびパワーダイオード | |
US8921927B2 (en) | Method of manufacturing vertical planar power MOSFET and method of manufacturing trench-gate power MOSFET | |
US8598657B2 (en) | Semiconductor device | |
JP6161903B2 (ja) | パワーmosfetの製造方法 | |
US20110284957A1 (en) | Semiconductor device and method for manufacturing the same | |
JP6207676B2 (ja) | パワーmosfet | |
JP5895038B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2012142334A (ja) | 半導体装置 | |
JP2017228794A (ja) | パワーmosfet | |
JP5872621B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170823 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6253885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |