JP2014120734A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2014120734A
JP2014120734A JP2012277224A JP2012277224A JP2014120734A JP 2014120734 A JP2014120734 A JP 2014120734A JP 2012277224 A JP2012277224 A JP 2012277224A JP 2012277224 A JP2012277224 A JP 2012277224A JP 2014120734 A JP2014120734 A JP 2014120734A
Authority
JP
Japan
Prior art keywords
terminal
resin case
semiconductor module
recess
auxiliary terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012277224A
Other languages
English (en)
Other versions
JP6044321B2 (ja
Inventor
Shunta Horie
峻太 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012277224A priority Critical patent/JP6044321B2/ja
Priority to EP13195866.2A priority patent/EP2747137B1/en
Priority to CN201310689092.4A priority patent/CN103887273B/zh
Priority to US14/109,233 priority patent/US8975740B2/en
Publication of JP2014120734A publication Critical patent/JP2014120734A/ja
Application granted granted Critical
Publication of JP6044321B2 publication Critical patent/JP6044321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】組み立て時に補助端子に樹脂ケースを容易には嵌め合わせることができ、外部端子の接続用コネクタを取り付ける際に補助端子の根元または絶縁配線基板に応力が伝達されることを防止することができる。
【解決手段】金属ベース基板２０上に接着した絶縁配線基板２１上に搭載した複数の半導体素子２２と、該半導体素子２２を収納する樹脂ケース２６と、該樹脂ケース２６表面平坦部２４ａの開口部２８ａから外部に導出する金属主端子２４および補助端子２５を備える半導体モジュールにおいて、前記樹脂ケース２６上面に前記補助端子２５を導出する開口部２８ｂが周辺低部３３に設けられ、前記前記中央の平坦高部３２と前記補助端子２５との間に該補助端子２５を固定するコマ３４を有する半導体モジュール。
【選択図】図１

Description

本発明は、複数の半導体素子が同一パッケージ内に収納されたパワー半導体モジュールなどの半導体モジュールに関する。
たとえばモータを制御する半導体モジュールとして、図１２（ａ）の斜視図に示すようなＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体素子を複数個内蔵する半導体モジュール１００が知られている。この半導体モジュール１００は、図４に示すように金属ベース基板２０上に絶縁配線基板２１を介して所定の位置に半田付けにより固着された複数のパワー半導体素子２２と、該パワー半導体素子２２を内部に保護し、外部に導出する金属主端子１０２と制御端子１０３とを物理的に固定するための樹脂ケース１０４を外装枠体として有している。この樹脂ケース１０４内にはゲル状樹脂組成物などが充填されている。複数のパワー半導体素子は絶縁配線基板２１上に施された金属配線パターン上に搭載され、該半導体素子２２上の金属電極に接続されたアルミワイヤ２３により所要の結線が施される。
半導体素子としてＩＧＢＴをＴ１、Ｔ２で示し、これらのＩＧＢＴのＴ１、Ｔ２にそれぞれ逆並列に接続される還流ダイオード（ＦＷＤ）をＤ１，Ｄ２とした構成の半導体モジュールの等価回路を図８に示す。これらの複数のパワー半導体素子２２を搭載する金属ベース基板２０を底板とする樹脂ケース１０４内にはゲル状樹脂組成物などが充填されている。金属主端子１０２は、樹脂ケース１０４の表面中央に露出する金属主端子１０２に設けられたネジ穴１０５を介して外部と接続し、図１２（ａ）の斜視図ではＣ１端子、Ｅ２端子、Ｃ１Ｅ２端子を有する。補助端子１０３は、樹脂ケース１０４表面の周辺部に設けられるスリット状開口部１０６からそれぞれ外部に導出するＧ１端子、Ｅ１端子、Ｅ２端子、Ｇ２端子を有している。金属ベース基板２０上は、４隅にヒートシンクへの取り付け穴を有し、樹脂ケース１０４の底部開口部がはめ込まれる構成を備えている。
公知文献として、熱可塑性樹脂ケースへの電極端子の固定が確実にでき、組み立てによる品質への信頼性が向上し、振動などにより電極端子の樹脂ケースからの脱落を防止することができることを記載した文献がある（特許文献１）。
樹脂ケースと外部主端子と制御端子とを含む接続端子と、表面がメタライズ化された絶縁基板とを有し、半導体素子が搭載された前記絶縁基板は前記樹脂ケースの底部開口部に挿入される構成を備える半導体モジュールにかかわる記載がある（特許文献２）。
制御端子の樹脂ケースを貫通する箇所に突起を設け、また制御端子にＬ字加工部を設けることで、コネクタの脱着時に絶縁配線基板に応力が伝達されることが防止され、絶縁強度が高い高信頼性の半導体モジュールに関する記述がある（特許文献３）。
実開平５−６８５２号公報（要約、図１） 米国特許第６５９７５８５号明細書（クレーム１、Ｆｉｇ３） ＷＯ２０１２／００６６８３３号パンフレット（要約、図１）
前記図１２（ａ）の斜視図に示す半導体モジュール１００では、樹脂ケース１０４内に注入される樹脂は柔軟性のあるゲル状樹脂組成物であるので、外部導出端子１０２、１０３を固定する機能を有さない。外部導出端子１０２、１０３の固定は樹脂ケース１０４の端子用開口部で行う必要がある。外部導出端子１０２、１０３のうち、金属主端子１０２は外部接続用ネジ穴部１０５以外は樹脂ケース１０４によって保持されているので、外部接続する際に加わる応力は端子の根元にほとんど伝わらない。
しかしながら、補助端子１０３の絶縁配線基板２１への固着後、樹脂ケース１０４の端子用開口部への補助端子の容易な挿入と固定の両方を満たす必要があるため、通常は、図１２（ａ）及び（ｂ）に示ように端子用開口部２８ｂは補助端子の断面形状より少し大きい形状のスリット状にされ、補助端子に突起や切り込みを設けることにより、樹脂ケースに固定する構成にされている。ここで１０４ａ及び１０４ｂは樹脂ケース１０４の部分断面である。端子２５は樹脂ケース１０４の内部において突起２５ａを有しており、この突起２５ａの部分に対応する樹脂ケース１０４には凹部４０を有していて、凹部４０が突起２５ａの上下方向への移動を抑えている。ところが、これらの突起や切り込みを利用した端子の固定は、前記開口部のスリットが大き目に形成されているために、特にスリットの長手方向に外れやすいという問題がある。これは例えば図１２（ｂ）において補助端子２５の上部で左方向に力が加わった場合である。外れ難くするために、スリットの長さを小さくすると、挿入が困難になり、樹脂ケースの挿入時に端子の根元に応力が加わる惧れが出るため、あまり小さくできないという事情がある。
本発明は、以上説明した点を考慮してなされたものである。本発明の目的は、前述の課題を解決して、組み立て時に補助端子に樹脂ケースを容易には嵌め合わせることができ、外部端子の接続用コネクタを取り付ける際に補助端子の根元または絶縁配線基板に応力が伝達されることを防止することができる半導体モジュールおよびその製造方法を提供することである。
本発明は、請求項１の発明においては、金属ベース基板上に接着した絶縁配線基板上に搭載した半導体素子と、該半導体素子を収納する樹脂ケースと、該樹脂ケースの上面から縦方向に外部に導出する端子を備える半導体モジュールにおいて、前記端子を外部に導出する開口部が前記樹脂ケース上面に設けられ、該端子の縦方向の移動を抑えるよう前記ケース内において該端子に設けられた突起と、該突起にはめ合う前記樹脂ケースの第一の凹部と、断面が三辺形乃至四辺形であって一面が前記端子に接する絶縁性のコマと、該コマが前記端子に設けられた突起を前記樹脂ケースの第一の凹部に押し付けるよう挿入された前記樹脂ケース上面に設けられた第二の凹部とを有することを特徴とする半導体モジュールとする。
請求項２の発明においては、前記コマは、前記端子に接する面と反対側の面がコマの断面が下に向かって小さくなるよう傾斜している傾斜面を有していて、前記コマの傾斜面に対応する前記樹脂ケースの面が前記コマの傾斜面に当接するよう傾斜していることを特徴とする上述の請求項１の半導体モジュールとする。
請求項３の発明においては、前記コマが、前記端子に対応する位置に切り込みを備え、該切込みに補助端子をそれぞれ挿入する構成を有する請求項１乃至２に記載の半導体モジュールとする。
請求項４の発明においては、さらに前記コマは前記コマの少なくとも二面に突起又は凹みを有していて、前記樹脂ケースは前記コマの前記少なくとも二面の前記突起又は前記凹みにそれぞれ対応する凹み又は突起を有する請求項１乃至３に記載の半導体モジュールとする。
請求項５の発明においては、前記コマが、前記第二の凹部に接着されている請求項１乃至４記載の半導体モジュールとする。
請求項６の発明においては、金属ベース基板上に接着した絶縁配線基板上に半導体素子と端子とを固着する工程と、前記半導体素子を収納し前記端子をその上面に設けた開口部から縦方向に外部に導出させる樹脂ケースを前記金属ベース基板上に接着する工程とを有する金属半導体モジュールの製造方法において、請求項１乃至４項記載の前記樹脂ケースを用い、前記端子を前記開口部から導出させた後、請求項１乃至４項記載の前記コマを、請求項１乃至４項記載の前記第二の凹部に該コマが前記端子に設けられた突起を前記樹脂ケースの第一の凹部に押し付けるよう挿入する半導体モジュールの製造方法とする。
この発明によれば、組み立て時に補助端子に樹脂ケースを容易には嵌め合わせることができ、外部端子の接続用コネクタを取り付ける際に補助端子の根元または絶縁配線基板に応力が伝達されることを防止することができる半導体モジュールおよびその製造方法を提供することができる。
本発明の実施例１にかかる半導体モジュールの斜視図である。 本発明の実施例１にかかる要部説明図である。図２（ａ）は本発明の実施例１にかかるコマの斜視図、図２（ｂ）は本発明の実施例１にかかる要部断面図である。 本発明の実施例１にかかる半導体モジュールの樹脂ケースを取り除いた状態の上面図である。 本発明の実施例１にかかる半導体モジュールの樹脂ケースを取り除いた状態の正面図である。 本発明の実施例１にかかる半導体モジュールの樹脂ケースを取り除いた状態の補助端子側から見た正面図である。 本発明の実施例１にかかる半導体モジュールの樹脂ケースのナットグローブの上面図（ａ）とナットグローブを外した状態の樹脂ケースの上面図（ｂ）である。 本発明の実施例１にかかる半導体モジュールの樹脂ケースのナットグローブをはめ合わせた状態の上面図である。 本発明の実施例１にかかる半導体モジュールの等価回路図である。 本発明の実施例２にかかるコマの斜視図である。 本発明の実施例３にかかるコマの斜視図である。 本発明の実施例４にかかるコマの斜視図である。 従来の半導体モジュールの斜視図である。図１２（ａ）が当該斜視図であって、図１２（ｂ）は従来の半導体モジュールの要部断面図である。 本発明と従来の半導体モジュールの補助端子に対して上から荷重（ニュートン）をかけた場合の補助端子の沈み込みストローク量（ｍｍ）との関係図である。
以下、本発明の半導体モジュールの製造方法にかかる実施例について、図面を参照して詳細に説明する。以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は、本発明の実施例１にかかる半導体モジュールの斜視図である。図３は本発明の実施例１にかかる半導体モジュールの樹脂ケースを取り除いた状態の上面図である。ただし、図面を複雑にしないために、アルミワイヤボンディングによる配線やはんだおよび金属配線パターンは省略されている。
図４は同上半導体モジュールの樹脂ケースを取り除いた状態をサイドから見た正面図である。図５は同上半導体モジュールの樹脂ケースを取り除いた状態の補助端子側から見た側面図（アルミワイヤは省略）である。図６は同上半導体モジュールの樹脂ケースのナットグローブ２７を外した状態の上面図である。ナットグローブ２７は表面の凹部にナットが埋め込まれたナット受け用樹脂体である。図７は同上半導体モジュールの樹脂ケースに補助端子と反対側の側面の挿入口からナットグローブをはめ合わせた状態の上面図である。図８は本発明の同上半導体モジュールの等価回路図である。ただし、この等価回路に従って構成される半導体モジュールは、本発明の一例にすぎず、他の回路構成であることを妨げない。
この半導体モジュール２００はＩＧＢＴおよびＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）など複数の半導体素子が前記等価回路を構成するように絶縁配線基板の配線パターン上に搭載されはんだで固着され同一樹脂ケースに収納される構成を有する。
つぎに、図１から図５を参照して半導体モジュール２００について説明する。
この半導体モジュール２００は、金属ベース基板２０と、金属ベース基板２０上に固着される絶縁配線基板２１と、絶縁配線基板２１上の所要に位置にはんだ固着される、ＩＧＢＴ，ＦＷＤなどの半導体素子２２、主電流にかかわる主端子２４および制御端子を含む補助端子２５と、金属ベース基板２０を底板として、この底板に嵌め合わせる寸法の下部開口部を有する樹脂ケース２６などを備えている。
樹脂ケース２６は、図６、７に示すように中央サイドの挿入口２９から挿入されるナットグローブ２７を有する。挿入工程を説明する。樹脂ケース２６を、半導体素子を組み立てた金属ベース基板２０上に嵌め合わせてＣ１、Ｅ２、Ｃ１Ｅ２などの外部導出主端子２４およびＧ１、Ｅ２、Ｅ２、Ｇ２などの補助端子２５を樹脂ケース２６の表面に設けられた端子用開口穴２８ａ、２８ｂからそれぞれ導出させる。その後、ナットグローブ２７を樹脂ケース２６のサイドの挿入口２９から挿入し、複数の前記外部導出主端子２４（以降、主端子）の各先端部２４ａ（図３、５）の各外部端子取り付け穴３０の下側にナットグローブの各ナット受け凹部３１の位置を合わせる。ナットグローブ２７を樹脂ケース２６のサイドの挿入口２９から挿入させることを容易にするために、被挿入部となる樹脂ケース２６の中央部表面３２（図１）には、中央部表面３２が周辺部表面３３より高い段差が形成されている。ナットグローブ２７には、樹脂ケース２６に挿入後、主端子２４の先端部に設けられた外部端子取り付け穴３０の位置に合わせてナット３１が埋め込まれた凹部が設けられている。このナット３１に図示しない外部端子側のネジを取り付けることにより、主端子２４がネジとナットで確実に固定され、外部端子に接続される。ただし、本発明にとって、前記樹脂ケース表面に設けられる中央部表面３２が周辺部表面３３より高い段差を補助端子の近傍に所定の間隔を置いて設けられる構成は必要であるが、前記ナットグローブ（ナット受け用樹脂体）を用いる構成は必ずしも本発明にとっては必要としない。
端子２５は、図１に示すようにＧ１、Ｅ２、Ｅ２、Ｇ２などからなる４本あって、図１、６、７に示すように、それぞれ開口部２８ｂから樹脂ケース外に導出されている。この端子２５は図１、３に示すように、樹脂ケース２６の端子用開口部２８ｂに挿入した時に開口部の樹脂ケース２６側に接触して補助端子２５を固定するための突起２５ａが設けられている。また、図２（ｂ）に示すように、樹脂ケース２６の開口部８ｂの内側にも前記突起２５ａを受ける凹部４０が設けられて、前記突起２５ａと嵌め合わさることにより補助端子の固定力を高くすることができる。
このように補助端子２５が正しく固定されておれば、補助端子２５を図示しない外部端子に接続するためコネクタを補助端子に挿入する際に、補助端子に上から下方に力が加わっても、この力が樹脂ケース２６内部の補助端子２５の根元またはその下の絶縁配線基板に伝わることはほとんど無い。しかし、開口部２８ｂは補助端子２５ａの挿入を容易にするために、端子の断面より少し大き目に形成されていることもあって、従来は、特に開口部２８ｂの長手方向の力が補助端子２５ａに加わると、突起２５ａによる補助端子の固定力が弱まって突起２５ａによる応力阻止機能が働かなくなることがある。この応力阻止機能が損なわれると、補助端子２５の根元が折れ曲がり補助端子２５が短くなって外部接続不良になることがある。さらには絶縁配線基板の破損に至ることもある。
そこで、本発明では、図１に示すように、樹脂ケース２６の中央表面部３２と周辺表面部３３との間の段差を利用して、この段差と補助端子２５の間にコマ３４０をはめ込む構造にしたところ、突起２５ａによる応力阻止機能が損なわれることが無くなり、補助端子の外部接続不良や絶縁配線基板の破損不良がなくなった。このコマは、樹脂等の絶縁性の材料からできていて、図２（ａ）にその斜視図を、図２（ｂ）にコマ３４０を含めた半導体モジュールの要部断面図を示すように、断面形状が四角形をしていて、その一面は端子２５に接していて、樹脂ケース２６の上面の部分である２６ａには第二の凹部２６０が設けられていて、コマ３４０が端子２５に設けられた突起２５ａを樹脂ケース２６の凹部４０に押し付けるように第二の凹部２６０に挿入されている。このように構成することで、端子２５に図２（ｂ）において左方向の力が加わった場合でも突起２５ａは樹脂ケース２６の凹部４０に常時はめ合った状態を維持し、端子２５にさらに上下方向の力が加わった場合でも端子２５の根元には大きな応力が加わることをなくすことができるものである。
本発明の第二の実施例を説明する。本発明の第二の実施例である実施例２では、さらに図９（ａ）及び図９（ｂ）に示すように、コマ３４１を、端子２５に接する面５０と反対側の面（５１）がコマの断面が下に向かって小さくなるよう傾斜している傾斜面５１を有していて、コマ４３１の傾斜面５１に対応する樹脂ケースの面５２がコマの傾斜面５１に当接するよう傾斜している構成とする。
このように構成することで、第一の実施例にあった効果に加え、コマ３４１を第二の凹部２６０に挿入するにつれより強固に突起２５ａを樹脂ケース２６の凹部４０に押し付けることができる。図９（ａ）で見て、コマ３４１の左右方向の幅や、第二の凹部２６１の左右方向の幅の寸法公差が大きくてもコマ３４１の挿入深さを適当にとることで端子２５に図９（ａ）において左方向の力が加わった場合でも突起２５ａは樹脂ケースの凹部４０に常時はめ合った状態を維持し、端子２５にさらに上下方向の力が加わった場合でも端子２５の根元には大きな応力が加わることをなくすことができる。その結果、補助端子の外部接続不良や絶縁配線基板の破損不良がなくなった。
本発明の第三の実施例を説明する。本発明の第三の実施例である実施例３では、図１０に示すように、さらに実施例１において、コマ３４の端子２５のそれぞれに対応する位置に、切り込み５５を入れて、この切り込みに端子２５を挟むように構成することも、端子開口部２８ｂの短手方向への応力に対する抑制力を高めることができるので、好ましい。この切込みは実施例２のコマ３４１についても同様に適用することができ同様の効果を得ることができる。
本発明の第四の実施例を説明する。本発明の第四の実施例である実施例４では、図１１に示すように、さらに実施例１において、コマ３４において少なくとも端子２５と接する面を挟む両側面に第三の凹部６０を形成したコマ３４３とし、樹脂ケース２６にこの第三の凹部６０に対応する凸部を設けるものである。このように構成することでコマ３４３をしっかり固定することができ、また端子をその幅方向（短手方向）にも固定することができるので好ましい。これら第三の凹部６０とこれに対応する樹脂ケースに設ける凸部は、凹凸が逆の関係であっても良く、さらにこれら凹凸は上部は平坦で下方に向け傾斜面を有していても良い。また、これら凹凸は実施例２及び３についても適用できる。
本発明の第五の実施例を説明する。本発明の第五の実施例である実施例５では、実施例１乃至４においてコマ３４０、３４１、３４２、３４３をこれらの対応して樹脂ケースに設けた凹部に接着する。このように接着することで、端子２５に図２（ｂ）において左方向の力が加わった場合でも突起２５ａは樹脂ケースの凹部４０等に常時はめ合った状態を維持し、端子２５にさらに上下方向の力が加わった場合でも端子２５の根元には大きな応力が加わることをなくすことがさらにできるものである。
この絶縁板３４の有無の場合について、補助端子２５への上から下方への荷重（Ｎ）と補助端子２５の沈み込み量との関係を調べた。補助端子２５の沈み込み量が大きい場合は補助端子２５の突起２５ａによる応力阻止機能が不充分なことを表している。その結果を図１３に示す。
図１３によれば、前述のように本発明にかかる、端子２５の間にコマ３４０等（３４１、３４２、３４３）をはめ込む構造では、補助端子２５に上から下方に加わる荷重を１００Ｎ（ニュートン）以上でも突起２５ａの応力阻止機能は有効に働き、荷重１２０Ｎでの補助端子２５の沈み込み量は０．４ｍｍ程度にすぎなかった。一方、コマ３４０等（３４１、３４２、３４３）をはめ込まない従来構造では、端子２５への荷重を４０Ｎ以上にすることができないまま、沈み込み量は１ｍｍ程度に達した。突起２５ａによる応力阻止機能が働かなくなったためであった。
このようなコマ３４０等（３４１、３４２、３４３）として、樹脂ケース２６等と同材料からなるコマ３４０等（３４１、３４２、３４３）を用いることができる。セラミック板もよいし、他の絶縁樹脂材料からなるコマ３４０等（３４１、３４２、３４３）でもよい。コマ３４０等（３４１、３４２、３４３）の長さは複数の端子２５のすべてを固定できる寸法があればよい。
次に、本発明にかかる半導体モジュールの製造方法について説明する。金属ベース基板２０上に絶縁配線基板２１を固着し、絶縁配線基板２１上の所要に位置にＩＧＢＴ、ＦＷＤなどの半導体素子２２をはんだ固着し、主電流にかかわる主端子２４および制御端子を含む端子２５を所定の位置に固着して組み立てる。組み立て済みの金属ベース基板２０を底板として、この底板に下部開口部を有する樹脂ケース２６等（２６０ａ、同ｂ）を嵌め合わせ、樹脂ケース２６等（２６０ａ、同ｂ）の表面の平坦高部３２に設けられている主端子開口部２８ａに主端子を露出させ、平坦底部に設けられている補助端子開口部２８ｂから補助端子２５を導出させる。樹脂ケース２６の、補助端子２５と反対側の側面に形成されている挿入口２９にナットグローブ２７（ナット受け樹脂体）を挿入する。その後、平坦高部３２と端子２５の間に本発明にかかるコマ３４０等（３４１、３４２、３４３）を嵌め合わせる。このようにコマ３４等（３４１、３４２、３４３）を嵌め合わせることにより、端子２５はスリット状開口部２８ｂの長手方向に対して確実に固定される。従って、端子２５に図示しない外部コネクタを接続させる際に端子２５に上から下方へ加圧されても外部端子接続不良や絶縁配線基板不良が生じない。
２０ 金属ベース基板
２１ 絶縁配線基板
２２ 半導体素子
２３ アルミワイヤ
２４ 主端子
２４ａ 主端子の先端部
２５ 補助端子
２５ａ 突起
２６ 樹脂ケース
２７ ナットグローブ
２８ａ 主端子開口部
２８ｂ 補助端子開口部
２９ 挿入口
３０ 外部端子取り付け穴
３１ ナット受け凹部
３２ 平坦高部
３３ 平坦低部
３４ 絶縁板
Ｃ１ コレクタ端子
Ｅ２ エミッタ端子
Ｇ１、Ｇ２ ゲート端子
Ｅ１、Ｅ２ エミッタ補助端子
１００、２００ 半導体モジュール

Claims (6)

  1. 金属ベース基板上に接着した絶縁配線基板上に搭載した半導体素子と、該半導体素子を収納する樹脂ケースと、該樹脂ケースの上面から縦方向に外部に導出する端子を備える半導体モジュールにおいて、前記端子を外部に導出する開口部が前記樹脂ケース上面に設けられ、該端子の縦方向の移動を抑えるよう前記ケース内において該端子に設けられた突起と、該突起にはめ合う前記樹脂ケースの第一の凹部と、断面が三辺形乃至四辺形であって一面が前記端子に接する絶縁性のコマと、該コマが前記端子に設けられた突起を前記樹脂ケースの第一の凹部に押し付けるよう挿入された前記樹脂ケース上面に設けられた第二の凹部とを有することを特徴とする半導体モジュール。
  2. 前記コマは、前記端子に接する面と反対側の面がコマの断面が下に向かって小さくなるよう傾斜している傾斜面を有していて、前記コマの傾斜面に対応する前記樹脂ケースの面が前記コマの傾斜面に当接するよう傾斜していることを特徴とする請求項１記載の半導体モジュール。
  3. 前記コマが、前記端子に対応する位置に切り込みを備え、該切込みに補助端子をそれぞれ挿入する構成を有することを特徴とする請求項１乃至２に記載の半導体モジュール。
  4. さらに前記コマは前記コマの少なくとも二面に突起又は凹みを有していて、前記樹脂ケースは前記コマの前記少なくとも二面の前記突起又は前記凹みにそれぞれ対応する凹み又は突起を有することを特徴とする請求項１乃至３に記載の半導体モジュール。
  5. 前記コマが、前記第二の凹部に接着されていることを特徴とする請求項１乃至４記載の半導体モジュール。
  6. 金属ベース基板上に接着した絶縁配線基板上に半導体素子と端子とを固着する工程と、前記半導体素子を収納し前記端子をその上面に設けた開口部から縦方向に外部に導出させる樹脂ケースを前記金属ベース基板上に接着する工程とを有する金属半導体モジュールの製造方法において、請求項１乃至４項記載の前記樹脂ケースを用い、前記端子を前記開口部から導出させた後、請求項１乃至４項記載の前記コマを、請求項１乃至４項記載の前記第二の凹部に該コマが前記端子に設けられた突起を前記樹脂ケースの第一の凹部に押し付けるよう挿入することを特徴とする半導体モジュールの製造方法。
JP2012277224A 2012-12-19 2012-12-19 半導体モジュール Active JP6044321B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012277224A JP6044321B2 (ja) 2012-12-19 2012-12-19 半導体モジュール
EP13195866.2A EP2747137B1 (en) 2012-12-19 2013-12-05 Semiconductor module
CN201310689092.4A CN103887273B (zh) 2012-12-19 2013-12-16 半导体模块
US14/109,233 US8975740B2 (en) 2012-12-19 2013-12-17 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277224A JP6044321B2 (ja) 2012-12-19 2012-12-19 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2014120734A true JP2014120734A (ja) 2014-06-30
JP6044321B2 JP6044321B2 (ja) 2016-12-14

Family

ID=49752998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277224A Active JP6044321B2 (ja) 2012-12-19 2012-12-19 半導体モジュール

Country Status (4)

Country Link
US (1) US8975740B2 (ja)
EP (1) EP2747137B1 (ja)
JP (1) JP6044321B2 (ja)
CN (1) CN103887273B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3038154A2 (en) 2014-12-24 2016-06-29 Hitachi Power Semiconductor Device, Ltd. Semiconductor power module and power conversion apparatus using the same
US11145634B2 (en) 2017-07-21 2021-10-12 Mitsubishi Electric Corporation Power converter

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047212A1 (ja) * 2014-09-25 2016-03-31 日立オートモティブシステムズ株式会社 電力変換装置
DE112015001002B4 (de) 2014-10-14 2023-08-10 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6288301B2 (ja) 2014-11-28 2018-03-14 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
US10396057B2 (en) * 2015-02-13 2019-08-27 Nissan Arc, Ltd. Half-bridge power semiconductor module and method for manufacturing same
DE102015103068B4 (de) 2015-03-03 2019-05-02 Infineon Technologies Bipolar Gmbh & Co. Kg Leistungshalbleitermodul mit verbesserter mechanischer Abstützung des Steueranschlusselements und zugehörigers Montageverfahren
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
JP6578795B2 (ja) * 2015-08-04 2019-09-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
RU172194U1 (ru) * 2016-12-29 2017-06-30 Закрытое акционерное общество "Инновационная фирма "ИРСЭТ-Центр" Светоизлучающий модуль
CN109417068B (zh) * 2017-01-17 2022-05-06 富士电机株式会社 半导体装置
CN110915313B (zh) * 2017-06-07 2021-03-09 Abb电网瑞士股份公司 功率半导体模块
FR3076175B1 (fr) * 2017-12-22 2020-01-10 Valeo Siemens Eautomotive France Sas Equipement electrique a paroi deportee
JP7275493B2 (ja) * 2018-08-07 2023-05-18 富士電機株式会社 半導体装置
JP7238565B2 (ja) * 2019-04-12 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP3797962A1 (de) * 2019-09-30 2021-03-31 Siemens Aktiengesellschaft Gehäuse eines elektronikmoduls und dessen herstellung
CN111341764B (zh) * 2020-03-12 2022-03-15 西安石油大学 一种绝缘栅双极晶闸管模块及电极功率端子
CN117954399B (zh) * 2024-03-26 2024-06-25 淄博美林电子有限公司 一种高耐温度的IGBT、SiC混合功率模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302753A (ja) * 1988-05-30 1989-12-06 Sansha Electric Mfg Co Ltd 樹脂封止型半導体装置
JPH087956A (ja) * 1994-06-23 1996-01-12 Fuji Electric Co Ltd 半導体装置の端子組立構造
JPH08162582A (ja) * 1994-12-02 1996-06-21 Mitsubishi Electric Corp 半導体装置
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
US20080217756A1 (en) * 2007-03-06 2008-09-11 Infineon Technologies Ag Power semiconductor arrangement and method for producing it

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056852A (ja) 1991-06-27 1993-01-14 Fujitsu Ltd Ｘ線照射装置及びｘ線照射方法
DE50013161D1 (de) 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
DE10100460B4 (de) * 2001-01-08 2006-06-01 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Gehäuse und Anschlußelementen
DE10258570B4 (de) * 2002-12-14 2005-11-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP2005142189A (ja) * 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
JP5028085B2 (ja) * 2006-12-27 2012-09-19 アイシン・エィ・ダブリュ株式会社 電子回路装置とその製造方法
JP4093319B1 (ja) * 2007-03-01 2008-06-04 クオリティ株式会社 避難誘導システム
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5643752B2 (ja) * 2009-05-14 2014-12-17 ローム株式会社 半導体装置
JP2012005301A (ja) * 2010-06-18 2012-01-05 Fuji Electric Co Ltd パワー半導体モジュール
AU2011279557B2 (en) 2010-07-16 2018-09-27 Verita Research Pte Ltd Pharmaceutical compositions for sustained delivery of benzodiazepine antagonists
EP2725610B1 (en) * 2011-09-28 2020-06-03 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302753A (ja) * 1988-05-30 1989-12-06 Sansha Electric Mfg Co Ltd 樹脂封止型半導体装置
JPH087956A (ja) * 1994-06-23 1996-01-12 Fuji Electric Co Ltd 半導体装置の端子組立構造
JPH08162582A (ja) * 1994-12-02 1996-06-21 Mitsubishi Electric Corp 半導体装置
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
US20080217756A1 (en) * 2007-03-06 2008-09-11 Infineon Technologies Ag Power semiconductor arrangement and method for producing it

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3038154A2 (en) 2014-12-24 2016-06-29 Hitachi Power Semiconductor Device, Ltd. Semiconductor power module and power conversion apparatus using the same
US10374414B2 (en) 2014-12-24 2019-08-06 Hitachi Power Semiconductor Device, Ltd. Semiconductor power module and power conversion apparatus using the same
US11145634B2 (en) 2017-07-21 2021-10-12 Mitsubishi Electric Corporation Power converter

Also Published As

Publication number Publication date
US8975740B2 (en) 2015-03-10
CN103887273B (zh) 2018-04-24
JP6044321B2 (ja) 2016-12-14
CN103887273A (zh) 2014-06-25
US20140167235A1 (en) 2014-06-19
EP2747137B1 (en) 2019-09-25
EP2747137A1 (en) 2014-06-25

Similar Documents

Publication Publication Date Title
JP6044321B2 (ja) 半導体モジュール
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP6004001B2 (ja) 半導体装置
US9263381B2 (en) Semiconductor module and method for manufacturing the same
KR100950378B1 (ko) 반도체 장치와 패키징 구조체
US10637168B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2015056638A (ja) 半導体装置およびその製造方法
JP2012199436A (ja) 半導体装置及びその製造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP2014154736A (ja) 半導体装置
JP2018157070A (ja) 半導体装置
KR101983165B1 (ko) 반도체 패키지
US9318423B2 (en) Leadless package type power semiconductor module
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP2015041684A (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
WO2020129273A1 (ja) 半導体装置および半導体装置の製造方法
JP2010010567A (ja) 半導体装置およびその製造方法
WO2023139687A1 (ja) 半導体装置および半導体装置の製造方法
JP2016197636A (ja) モールドパッケージ
TW202238888A (zh) 半導體裝置
JP4246598B2 (ja) 電力用半導体装置
JP2020113611A (ja) 半導体装置およびその製造方法
JP2012099773A (ja) 半導体モジュールの製造方法、及び半導体モジュール
JP2003077945A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161031

R150 Certificate of patent or registration of utility model

Ref document number: 6044321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250