JP2014067855A - 光電変換装置 - Google Patents
光電変換装置 Download PDFInfo
- Publication number
- JP2014067855A JP2014067855A JP2012212016A JP2012212016A JP2014067855A JP 2014067855 A JP2014067855 A JP 2014067855A JP 2012212016 A JP2012212016 A JP 2012212016A JP 2012212016 A JP2012212016 A JP 2012212016A JP 2014067855 A JP2014067855 A JP 2014067855A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- photoelectric conversion
- conversion device
- layer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】 光電変換装置における光電変換効率の向上を目的とする。
【解決手段】 光電変換装置11は、主面に複数の凹部3cを有する多結晶体から成る第1の半導体層3と、この主面にヘテロ接合した第2の半導体層4とを具備しており、第2の半導体層4と凹部3cの底部との境界に空隙4vを有している。
このような構成により、第1の半導体層3中の元素が第2の半導体層4中へ拡散しようとするのを空隙4vで有効に低減できる。
【選択図】 図3
【解決手段】 光電変換装置11は、主面に複数の凹部3cを有する多結晶体から成る第1の半導体層3と、この主面にヘテロ接合した第2の半導体層4とを具備しており、第2の半導体層4と凹部3cの底部との境界に空隙4vを有している。
このような構成により、第1の半導体層3中の元素が第2の半導体層4中へ拡散しようとするのを空隙4vで有効に低減できる。
【選択図】 図3
Description
本発明は、ヘテロ接合した複数の半導体層を具備する光電変換装置に関する。
太陽光発電等に使用される光電変換装置として、ヘテロ接合した複数の半導体層を具備するものがある(例えば特許文献1参照)。このような光電変換装置は、複数の光電変換セルが平面的に並設された構成を有する。各光電変換セルは、ガラス等の基板の上に、金属電極等の下部電極と、CIGSなどの光吸収層(第1の半導体層)と、この光吸収層にヘテロ接合した、イオウを含んだ亜鉛混晶化合物やZnSe等のバッファ層(第2の半導体層)と、透明電極や金属電極等の上部電極とが、この順に積層されて構成される。また、複数の光電変換セルは、隣り合う一方の光電変換セルの上部電極と他方の光電変換セルの下部電極とが接続導体によって電気的に接続されることで、電気的に直列に接続されている。
光電変換装置には、光電変換効率の向上が常に要求される。この光電変換効率は、光電変換装置において太陽光のエネルギーが電気エネルギーに変換される割合を示し、例えば、光電変換装置から出力される電気エネルギーの値が、光電変換装置に入射される太陽光のエネルギーの値で除されて、100が乗じられることで導出される。
本発明は、上記課題に鑑みてなされたものであり、光電変換装置における光電変換効率の向上を目的とする。
本発明の一実施形態に係る光電変換装置は、主面に複数の凹部を有する第1の半導体層と、該第1の半導体層上にヘテロ接合した第2の半導体層とを具備しており、該第2の半導体層と前記凹部の底部との境界に空隙を有している。
本発明の上記実施形態によれば、光電変換装置の光電変換効率を向上することができる。
以下、本発明の一実施形態に係る光電変換装置の製造方法について、図面を参照しながら説明する。なお、図面においては同様な構成および機能を有する部分については同一符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズおよび位置関係等は正確に図示されたものではない。
<(1)光電変換装置の構成>
図1は、本発明の一実施形態に係る光電変換装置の一例を示す斜視図である。図2は、図1の光電変換装置のXZ断面図である。また、図3は、図2のXZ断面をさらに拡大した図である。なお、図1から図12には、光電変換セル10の配列方向(図1の図面視左右方向)をX軸方向とする右手系のXYZ座標系が付されている。
図1は、本発明の一実施形態に係る光電変換装置の一例を示す斜視図である。図2は、図1の光電変換装置のXZ断面図である。また、図3は、図2のXZ断面をさらに拡大した図である。なお、図1から図12には、光電変換セル10の配列方向(図1の図面視左右方向)をX軸方向とする右手系のXYZ座標系が付されている。
光電変換装置11は、基板1の上に複数の光電変換セル10が並設された構成を有している。図1では、図示の都合上、2つの光電変換セル10のみが示されているが、実際の光電変換装置11には、図面のX軸方向、或いは更に図面のY軸方向に、多数の光電変換セル10が平面的に(二次元的に)配列されている。
各光電変換セル10は、下部電極層2、第1の半導体層3、第2の半導体層4、上部電極層5、および集電電極7を主に備えている。光電変換装置11では、上部電極層5および集電電極7が設けられた側の主面が受光面となっている。また、光電変換装置11には、第1〜3溝部P1,P2,P3といった3種類の溝部が設けられている。
基板1は、複数の光電変換セル10を支持するものであり、例えば、ガラス、セラミックス、樹脂、または金属等の材料で構成されている。具体例として、例えば、基板1として、1〜3mm程度の厚さを有する青板ガラス(ソーダライムガラス)が用いられてもよい。
下部電極層2は、基板1の一主面の上に設けられた導電層であり、例えば、モリブデン(Mo)、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、または金(Au)等の金属、あるいはこれらの金属の積層構造体からなる。また、下部電極層2は、0.2〜1μm程度の厚さを有し、例えば、スパッタリング法または蒸着法等の公知の薄膜形成方法によって形成される。
光吸収層としての第1の半導体層3は、下部電極層2の+Z側の主面(一主面とも言う)の上に設けられた、第1の導電型(ここではp型の導電型)を有する多結晶構造の半導体層であり、例えば、1〜3μm程度の厚さを有している。第1の半導体層3としては特に限定されず、例えば、II−VI族化合物、I−III−VI族化合物およびI−II−IV−VI族化合物等の化合物半導体が挙げられる。特に光電変換装置11の光電変換効率をより高めるという観点からは、第1の半導体層3は、I−III−VI族化合物およびI−II−IV−VI族化合物の少なくとも一方を含んでいてもよい。
II−VI族化合物とは、II−B族(12族元素ともいう)とVI−B族元素(16族元素ともいう)との化合物半導体であり、例えば、CdTe等が挙げられる。
I−III−VI族化合物とは、I−B族元素(11族元素ともいう)とIII−B族元素(1
3族元素ともいう)とVI−B族元素(16族元素ともいう)との化合物であり、カルコパイライト系を有するものが好適に用いられ得る。I−III−VI族化合物としては、例えば
、CuInSe2(二セレン化銅インジウム、CISともいう)、Cu(In,Ga)Se2(二セレン化銅インジウム・ガリウム、CIGSともいう)、Cu(In,Ga)(Se,S)2(二セレン・イオウ化銅インジウム・ガリウム、CIGSSともいう)が挙げられる。あるいは、第1の半導体層3は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体薄膜にて構成されていてもよい。
3族元素ともいう)とVI−B族元素(16族元素ともいう)との化合物であり、カルコパイライト系を有するものが好適に用いられ得る。I−III−VI族化合物としては、例えば
、CuInSe2(二セレン化銅インジウム、CISともいう)、Cu(In,Ga)Se2(二セレン化銅インジウム・ガリウム、CIGSともいう)、Cu(In,Ga)(Se,S)2(二セレン・イオウ化銅インジウム・ガリウム、CIGSSともいう)が挙げられる。あるいは、第1の半導体層3は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体薄膜にて構成されていてもよい。
I−II−IV−VI族化合物とは、I−B族元素とII−B族元素とIV−B族元素(14族元素ともいう)とVI−B族元素との化合物である。I−II−IV−VI族化合物としては、例えば、Cu2ZnSnS4(CZTSともいう)、Cu2ZnSn(S,Se)4(CZTSSeともいう)、およびCu2ZnSnSe4(CZTSeともいう)が挙げられる。
第1の半導体層3は、スパッタリング法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成することもできる。塗布法あるいは印刷法と称されるプロセスは、第1の半導体層3の構成元素の錯体溶液を下部電極層2の上に塗布し、その後、乾燥・熱処理を行うプロセスである。
第2の半導体層4は、第1の半導体層3にヘテロ接合された半導体層であり、第1の半導体層3に対するバッファ層として用いられる。第2の半導体層4は、第1の半導体層3とは異なる第2の導電型(ここではn型の導電型)を有していてもよい。なお、導電型が異なる半導体とは、伝導担体(キャリア)が異なる半導体のことである。また、上記のように第1の半導体層3の導電型がp型である場合、第2の半導体層4の導電型は、n型でなく、i型であっても良い。更に、第1の半導体層3の導電型がn型またはi型であり、第2の半導体層4の導電型がp型である態様も有り得る。
第2の半導体層4は、例えば、硫化カドミウム(CdS)、硫化インジウム(In2S3)、硫化亜鉛(ZnS)、酸化亜鉛(ZnO)、セレン化インジウム(In2Se3)、In(OH,S)、(Zn,In)(Se,OH)、および(Zn,Mg)O等のII−VI族化合物やIII−VI族化合物を含む化合物半導体によって構成されている。そして、電流の損失が低減される観点から言えば、第2の半導体層4は、1Ω・cm以上の抵抗率を有するものとすることができる。
また、第1の半導体層3は、図3に示すように、主面(上面)に複数の凹部3cを有しており、この凹部3cの底部と第2の半導体層4との境界に空隙4vを有している。このような構成により、第1の半導体層3に含まれる元素が第2の半導体層4中に拡散してリーク電流が生じるのを有効に低減できる。その結果、光電変換装置11の光電変換効率を高めることができる。これは以下の理由による。第1の半導体層3が多結晶体である場合、第1の半導体層3中に含まれる一部の元素が、第1の半導体層3の結晶粒界を通って第2の半導体層4中に拡散しやすい傾向がある。その場合、第2の半導体層4中のキャリア濃度が高くなってリーク電流が生じやすくなる。一方、図4に示すように、第1の半導体層3の主面において、結晶粒界の開口部で構成される凹部3cの底部と第2の半導体層4との境界に空隙4vを有することによって、第1の半導体層3中の元素が結晶粒界に沿って拡散したとしても、第2の半導体層4中へ拡散しようとするのを空隙4vによって有効に低減される。なお、図4は図3の光電変換装置11の断面において、第1の半導体層3の結晶粒子3aの様子の一例を示す図である。
ここで、凹部3cの底部とは、凹部3cの底部を構成する部分である。凹部3cは、図
3に示すXZ断面における形状がV字状のような鋭角状の底部であってもよく、この場合、凹部3cの下端部を構成するV字状の部分を底部という。
3に示すXZ断面における形状がV字状のような鋭角状の底部であってもよく、この場合、凹部3cの下端部を構成するV字状の部分を底部という。
また、上記空隙4vは、図4に示すように、第1の半導体層3の結晶粒界とつながっている構成であれば、第1の半導体層3の結晶粒界を通って第2の半導体層4中に拡散する元素をより有効に低減することができる。
例えば、第1の半導体層3がI−III−VI族化合物およびI−II−IV−VI族化合物の少
なくとも一方を含み、第2の半導体層4がII−VI族化合物およびIII−VI族化合物の少な
くとも一方を含む場合、特に第1の半導体層3中のI−B族元素が第2の半導体層4中へ拡散して、第2の半導体層4のリーク電流が発生しやすくなる傾向があるが、空隙4vが設けられることによって、I−B族元素の拡散を有効に低減できる。
なくとも一方を含み、第2の半導体層4がII−VI族化合物およびIII−VI族化合物の少な
くとも一方を含む場合、特に第1の半導体層3中のI−B族元素が第2の半導体層4中へ拡散して、第2の半導体層4のリーク電流が発生しやすくなる傾向があるが、空隙4vが設けられることによって、I−B族元素の拡散を有効に低減できる。
空隙4vの存在は、光電変換装置11のXZ断面をSEM観察することによって確認することができる。図5は光電変換装置11のXZ断面観察の一例を示すSEM写真である。図5において、第1の半導体層3の主面の凹部3c内に空隙4vが存在していることが確認できる。なお、図5における光電変換装置11は、第1の半導体層3としてCIGS、第2の半導体層4としてIn2S3、上部電極層5としてAZOを含んでいる。
また、空隙4vは、光電変換装置11のXZ断面における内径が1〜100nm程度である。空隙4vの内径は、光電変換装置11のXZ断面をSEM観察することによって求められる。
上部電極層5は、第2の半導体層4の上に設けられた、n型の導電型を有する透明導電膜であり、第1の半導体層3において生じた電荷を取り出す電極である。上部電極層5は、第2の半導体層4よりも低い抵抗率を有する物質によって構成されている。上部電極層5には、いわゆる窓層と呼ばれるものも含まれ、この窓層に加えて更に透明導電膜が設けられる場合には、これらが一体の上部電極層5とみなされても良い。
上部電極層5は、禁制帯幅が広く且つ透明で低抵抗の材料を主に含んでいる。このような材料としては、例えば、ZnO、In2O3およびSnO2等の金属酸化物半導体等が採用され得る。これらの金属酸化物半導体には、Al、B、Ga、InおよびF等のうちの何れかの元素が含まれても良い。このような元素が含まれた金属酸化物半導体の具体例としては、例えば、AZO(Aluminum Zinc Oxide)、GZO(Gallium Zinc Oxide)、
IZO(Indium Zinc Oxide)、ITO(Indium Tin Oxide)、FTO(Fluorine tin Oxide)等がある。
IZO(Indium Zinc Oxide)、ITO(Indium Tin Oxide)、FTO(Fluorine tin Oxide)等がある。
上部電極層5は、スパッタ法、蒸着法、または化学的気相成長(CVD)法等によって、0.05〜3.0μmの厚さを有するように形成される。ここで、第1の半導体層3から電荷が良好に取り出される観点から言えば、上部電極層5は、1Ω・cm未満の抵抗率と、50Ω/□以下のシート抵抗とを有するものとすることができる。
また、上部電極層5の上に集電電極7が設けられていてもよい。集電電極7は、Y軸方向に離間して設けられ、それぞれがX軸方向に延在している。集電電極7は、導電性を有する電極であり、例えば、銀(Ag)等の金属を含む。
集電電極7は、第1の半導体層3において発生して上部電極層5において取り出された電荷を集電する役割を担う。集電電極7が設けられれば、上部電極層5の薄層化が可能となる。
集電電極7および上部電極層5によって集電された電荷は、第2溝部P2に設けられた接続導体6を通じて、隣の光電変換セル10に伝達される。接続導体6は、例えば、図2に示されるように集電電極7のY軸方向への延在部分によって構成されている。これにより、光電変換装置11においては、隣り合う光電変換セル10の一方の下部電極層2と、他方の集電電極7とが、第2溝部P2に設けられた接続導体6を介して電気的に直列に接続されている。なお、接続導体6は、これに限定されず、上部電極層5の延在部分によって構成されていてもよい。
集電電極5は、良好な導電性が確保されつつ、第1の半導体層3への光の入射量を左右する受光面積の低下が最小限にとどめられるように、50〜400μmの幅を有するものとすることができる。
<(2)光電変換装置の製造方法>
図6から図12は、光電変換装置11の製造途中の様子をそれぞれ模式的に示す断面図である。なお、図6から図12で示される各断面図は、図2で示された断面に対応する部分の製造途中の様子を示す。
図6から図12は、光電変換装置11の製造途中の様子をそれぞれ模式的に示す断面図である。なお、図6から図12で示される各断面図は、図2で示された断面に対応する部分の製造途中の様子を示す。
まず、図6で示されるように、洗浄された基板1の略全面に、スパッタ法等を用いて、Mo等からなる下部電極層2を成膜する。そして、下部電極層2の上面のうちのY方向に沿った直線状の形成対象位置からその直下の基板1の上面にかけて、第1溝部P1を形成する。第1溝部P1は、例えば、YAGレーザー等によるレーザー光を走査しつつ形成対象位置に照射することで溝加工を行なう、スクライブ加工によって形成することができる。図7は、第1溝部P1を形成した後の状態を示す図である。
第1溝部P1を形成した後、下部電極層2の上に、第1の半導体層3を形成する。第1の半導体層3は、スパッタリング法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成することもできる。塗布法あるいは印刷法と称されるプロセスは、第1の半導体層3の構成元素の錯体溶液等を下部電極層2の上に塗布し、その後、乾燥・熱処理を行うプロセスである。なお、第1の半導体層3を形成した後、その主面を水洗、あるいは、酸性水溶液やアルカリ水溶液で洗浄してもよい。これにより、第1の半導体層3の主面の不純物を除去して凹部3cを良好に露出させることができる。図8は、第1の半導体層3を形成した後の状態を示す図である。
第1の半導体層3を形成した後、第1の半導体層3の上に第2の半導体層4を形成する。第2の半導体層4は、第2の半導体層4を構成する化合物の原料を含む原料溶液を、第1の半導体層3上にスプレーで吹き付けて原料を化学反応させることによって形成することができる。このとき、原料溶液中で第2の半導体層4を構成する化合物の粒子(以下、第2の半導体層4を構成する化合物の粒子を化合物粒子という)を、例えば10〜50nmに成長させた後、この化合物粒子が分散した原料溶液を、100〜350℃に加熱した第1の半導体層3上にスプレーで吹き付ける。これにより、吹き付けられた化合物粒子の粒径がある程度大きいため、凹部3cの底部まで入らず、凹部3cの底部に空隙4vを有した状態で凹部3cを覆うように第2の半導体層4を形成することができる(第1の方法)。
もしくは、予め原料溶液中での化合物粒子の成長は行なわず、スプレーのノズル径を調整することによってスプレーから噴射される原料溶液の液滴の大きさを調節することでも、空隙4vを形成することができる。すなわち、原料溶液の液滴を大きくすることによって、液滴が第1の半導体層3の凹部3cを覆うように被着する。その際、第1の半導体層3が加熱されているため、即時に溶媒が蒸発するとともに反応が進行することによって、凹部3cの底部に空隙4vを有した状態で第2の半導体層4を形成することができる(第2の方法)。
上記第1の方法および第2の方法で用いる原料溶液の具体例を以下に示す。第2の半導体層4がIn2S3を含む化合物である場合、例えば、エタノールに0.0001〜0.3MのInCl3と0.0001〜0.5Mのチオアセトアミドとを溶解した後、これらの反応をある程度進行させて所望の粒径のIn2S3粒子が分散された原料溶液とする。
また、上記第2の方法では、第2の半導体層4を形成するための複数の原料を混合した原料溶液を用いたが、各原料の溶液を別々に調合したものを用意しておき、スプレー噴射の際にこれらの溶液を混合してもよい。例えば、InCl3のエタノール溶液と、チオアセトアミドのエタノール溶液とを用意しておき、これらの溶液を混合すると同時にスプレー噴射を行なってもよい。
第2の半導体層4を形成した後、第2の半導体層4の上に、上部電極層5を形成する。上部電極層5は、例えば、Alが含まれた酸化亜鉛(AZO)やSnが含まれた酸化インジウム(ITO)等を主成分とする透明導電膜であり、スパッタリング法、蒸着法、またはCVD法等で形成することができる。図10は、上部電極層5を形成した後の状態を示す図である。
上部電極層5を形成した後、上部電極層5の上面のうちのY方向に沿った直線状の形成対象位置からその直下の下部電極層2の上面にかけて、第2溝部P2を形成する。第2溝部P2は、例えば、40〜50μm程度のスクライブ幅のスクライブ針を用いたメカニカルスクライビングによって形成できる。図11は、第2溝部P2を形成した後の状態を示す図である。第2溝部P2は、第1溝部P1よりも若干X方向(図中では+X方向)にずれた位置に形成する。
第2溝部P2を形成した後、集電電極7および接続導体6を形成する。集電電極7および接続導体6については、例えば、Ag等の金属粉が樹脂バインダー等に分散している導電性を有するペースト(導電ペーストとも言う)を、所望のパターンを描くように印刷し、これを固化されることで形成できる。図12は、集電電極7および接続導体6を形成した後の状態を示す図である。
集電電極7および接続導体6を形成した後、上部電極層5の上面のうちの直線状の形成対象位置からその直下の下部電極層2の上面にかけて、第3溝部P3を形成する。第3溝部P3は、第2溝部P2と同様に、メカニカルスクライビングによって形成することができる。このようにして、第3溝部P3の形成によって、図1および図2で示された光電変換装置11を製作したことになる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
1:基板
2:下部電極層
3:第1の半導体層
3a:結晶粒子
3c:凹部
4:第2の半導体層
4v:空隙
5:上部電極層
6:接続導体
7:集電電極
10:光電変換セル
11:光電変換装置
2:下部電極層
3:第1の半導体層
3a:結晶粒子
3c:凹部
4:第2の半導体層
4v:空隙
5:上部電極層
6:接続導体
7:集電電極
10:光電変換セル
11:光電変換装置
Claims (5)
- 主面に複数の凹部を有する多結晶体から成る第1の半導体層と、前記主面にヘテロ接合した第2の半導体層とを具備しており、
該第2の半導体層と前記凹部の底部との境界に空隙を有している光電変換装置。 - 前記凹部は、前記第1の半導体層の結晶粒界の開口部に位置している、請求項1に記載の光電変換装置。
- 前記空隙は前記結晶粒界とつながっている、請求項2に記載の光電変換装置。
- 前記第1の半導体層はI−III−VI族化合物およびI−II−IV−VI族化合物の少なくと
も一方を含んでいる、請求項1乃至3のいずれかに記載の光電変換装置。 - 前記第2の半導体層はII−VI族化合物およびIII−VI族化合物の少なくとも一方を含ん
でいる、請求項1乃至4のいずれかに記載の光電変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012212016A JP2014067855A (ja) | 2012-09-26 | 2012-09-26 | 光電変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012212016A JP2014067855A (ja) | 2012-09-26 | 2012-09-26 | 光電変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014067855A true JP2014067855A (ja) | 2014-04-17 |
Family
ID=50743964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012212016A Pending JP2014067855A (ja) | 2012-09-26 | 2012-09-26 | 光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014067855A (ja) |
-
2012
- 2012-09-26 JP JP2012212016A patent/JP2014067855A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5837196B2 (ja) | 光電変換装置の製造方法 | |
JP2012204482A (ja) | 光電変換装置 | |
WO2012070481A1 (ja) | 光電変換装置 | |
JP2014067855A (ja) | 光電変換装置 | |
JP5705989B2 (ja) | 光電変換装置 | |
JP5676989B2 (ja) | 光電変換装置の製造方法 | |
JP5964683B2 (ja) | 光電変換装置の製造方法 | |
JP5902592B2 (ja) | 光電変換装置の製造方法 | |
JP2014067745A (ja) | 光電変換装置の製造方法 | |
JP2013229488A (ja) | 光電変換装置 | |
JP5791802B2 (ja) | 光電変換装置の製造方法 | |
JP2015176890A (ja) | 光電変換装置の製造方法 | |
JP2015153950A (ja) | 光電変換装置の製造方法 | |
JP2015191931A (ja) | 光電変換装置の製造方法 | |
JP6162592B2 (ja) | 光電変換装置の製造方法 | |
JP2013229487A (ja) | 光電変換装置の製造方法 | |
JP2015126005A (ja) | 光電変換装置 | |
JP2014146694A (ja) | 光電変換装置 | |
JP2012156423A (ja) | 光電変換装置の製造方法 | |
JP2012169569A (ja) | 光電変換装置の製造方法 | |
JP2014103200A (ja) | 光電変換装置の製造方法 | |
JP2012114250A (ja) | 光電変換装置の製造方法 | |
JP2014165207A (ja) | 光電変換装置 | |
JP2015095591A (ja) | 光電変換装置 | |
JP2015070020A (ja) | 光電変換装置の製造方法 |