JP2014038911A5

JP2014038911A5 -

Info

Publication number: JP2014038911A5
Application number: JP2012179520A
Authority: JP
Filing date: 2012-08-13
Publication date: 2015-07-02

Description

＜第１の実施の形態＞
（１−１．全体構成）
図１Ａは、本開示の第１の実施の形態に係るボトムゲート型（逆スタガ型）の薄膜トランジスタ（薄膜トランジスタ１０）の平面構成を表したものであり、図１Ｂは図１Ａに示したＩ−Ｉ一点破線における薄膜トランジスタ１０の断面構成を模式的に表したものである。この薄膜トランジスタ１０は、半導体膜１４として例えばポリシリコン等を用いたＴＦＴであり、例えば有機ＥＬディスプレイ等の駆動素子として用いられるものである。この薄膜トランジスタ１０では、基板１１上にゲート電極１２，ゲート絶縁膜１３，チャネル領域１４Ｃを形成する半導体膜１４および一対のソース・ドレイン電極（ソース電極１５Ａ，ドレイン電極１５Ｂ）がこの順に設けられている。本実施の形態では、半導体膜１４の側面１４Ａには絶縁膜１６が設けられている。また、半導体膜１４の面積はゲート電極１２よりも小さく、換言すると基板１１側から見て半導体膜１４はゲート電極１２に完全に覆われた状態となっている。即ち、この薄膜トランジスタ１０を、液晶表示装置に用いる場合にはバックライト等の背面から照射される光はゲート電極１２によって完全に遮蔽される（完全遮光構造）。

本実施の形態における薄膜トランジスタ３０は、例えば図８Ａ，図８Ｂに示したようにして製造することができる。なお、半導体膜１４の形成までは上記第１の実施の形態と同様のため省略する。

以上のように、ゲート電極１２の面積が半導体膜１４よりも小さい部分遮光構造を有する薄膜トランジスタ（薄膜トランジスタ４０，５０）においても上記第１，第２の実施の形態の薄膜トランジスタ１０，３０と同様の作用および効果が得られる。また、絶縁膜４６を設けることにより、ゲート電極１２とソース電極１５Ａまたはドレイン電極１５Ｂとの距離が広がる（ｌ₂＜ｌ₁）ため、ゲート電極１２とソース電極１５Ａおよびドレイン電極１５Ｂとの間の寄生容量を抑えることが可能となる。なお、本変形例１，２のような部分遮光構造を有する薄膜トランジスタは、例えばトップエミッション型の有機ＥＬ表示装置や遮光を気にしない半導体装置に用いることが好ましい。

チャネル保護膜６９は半導体膜１４上に設けられ、ソース電極１５Ａおよびドレイン電極１５Ｂの形成時に半導体膜１４（特に、チャネル領域１４Ｃ）の損傷を防止するためのものである。チャネル保護膜６９は、例えばアルミニウム酸化膜，シリコン酸化膜またはシリコン窒化膜からなり、その厚みは１５０ｎｍ〜３００ｎｍ程度、好ましくは２００ｎｍ〜２５０ｎｍである。

チャネル保護膜６９の形成方法は、半導体膜１４上に例えば、ＤＣスパッタリング法によりアルミニウム酸化膜を成膜し、これをパターニングしてチャネル保護膜６９を形成する。次いで、半導体膜１４上のチャネル保護膜６９を含む領域に金属薄膜を、例えばスパッタリング法により成膜した後エッチングを行い、ソース電極１５Ａおよびドレイン電極１５Ｂを形成する。このとき、チャネル保護膜６９により半導体膜１４が保護されているので、エッチングにより半導体膜１４が損傷することを防ぐことができる。

＜適用例＞
上記第１、第２の実施の形態および変形例１〜３で説明した薄膜トランジスタ１０，３０（３０Ａ，３０Ｂ，３０Ｃ），４０，５０，６０Ａ〜６０Ｄを備えた半導体装置は、表示装置として好適に用いることができる。表示装置としては、例えば液晶表示装置、有機ＥＬ表示装置、電子ペーパーディスプレイ等が挙げられる。