JP2014036062A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】割断を行えるように改質領域を広く確保しつつも、光出力の低下を抑制する。
【解決手段】半導体発光素子は、基板と、基板の第一主面上に積層された半導体構造とを備える。基板は、その側面に、基板の厚さ方向に部分的に重なった２本の改質ラインで構成された改質領域を備えており、改質領域を、第一主面と反対側の第二主面側に偏心して設ける。これにより、改質領域のトータルの幅を狭くして、半導体発光素子の光出力の低下を抑制させつつも、基板の半導体構造を設けた面の裏面側である第二主面側に改質領域を近接させたことで、クラックを裏面側に走らせ易くし、割断を確実に行えるようにして、割断のし易さと光出力の確保を両立させることができる。
【選択図】図５Ａ

Description

本発明は、半導体発光素子及びその製造方法に関し、具体的には、ウエハ内部にウエハを透過する光を照射して、ウエハをチップ化した半導体発光素子及びその製造方法に関する。

半導体発光素子は、小型で電力効率が良く鮮やかな色の発光をする。また、半導体素子である発光素子は球切れ等の心配がない。さらに初期駆動特性が優れ、振動やオン・オフ点灯の繰り返しに強いという特徴を有する。このような優れた特性を有するため、発光ダイオード（Light Emitting Diode：以下「ＬＥＤ」ともいう。）、レーザダイオード（Laser Diode：以下「ＬＤ」ともいう。）等の半導体発光素子は、各種の光源として利用されている。特に近年は、蛍光灯に代わる照明用の光源として、より低消費電力で長寿命の次世代照明として注目を集めており、更なる発光出力の向上及び発光効率の改善が求められている。

このような発光素子は、サファイア基板などのウエハ上に半導体層をエピタキシャル成長させた後、チップ毎に分割する。従来、半導体層が積層されたウエハは、ダイサー、スクライバー、レーザスクライバー等によってチップ化されている。半導体層に窒化物半導体を用いる場合は、通常、サファイア基板からなるウエハ上に積層される。

しかしながら、サファイア基板はオリエンテーションフラット面（多くはＡ面、Ｃ面）に対する平行方向で劈開性を有していないことから、スクライバー等で分割することは困難であった。

また、窒化物半導体層をダイサーで分割する場合は、砥石で傷を入れるときに、クラック、チッピング等が発生し易いという問題があった。

さらに、レーザスクライバーを用いて溝を形成し、その溝を用いてブレイキングする場合においても、劈開性のないサファイア基板は膜厚方向に斜めに、つまり、傾斜するように割れが入り、素子として機能する半導体層の一部にまで割れが掛かり、不良品となる場合があった。

このような割れを回避するため、サファイア基板の裏面側からフェムト秒パルスレーザを用いてレーザ光を照射させ、サファイア基板の内部に改質領域を生じさせ、改質領域から割り溝やクラックを生じさせて、割断を行う方法が提案されている（例えば特許文献１）。しかしながら、ウエハを厚膜化すると、改質領域が１本だけでは、割断が不十分となることがある。そこで、レーザ照射をさらに行って、改質領域を２本又は３本以上設ける方法も提案されている（特許文献２、３）。

しかしながら、このような改質領域を複数本設けると、光出力が低下するという問題があった。すなわち、改質領域にはボイド（空隙）やクラックが発生するが、このようなボイドやクラックに光が照射されると、光が乱反射したり吸収される等して、外部に取り出される成分が低下する。特に改質領域の幅が広くなるほど、このような光吸収も大きくなって、出力の低下に繋がる。かといって、改質領域が１本だけでは、上述の通り割断が不十分となってしまう。このように、割断性と光出力とは相反する関係にあり、これらを両立させることは困難であった。

特開２００６−２４５０４３号公報 特開２００８−９８４６５号公報 特開２００２−２０５１８０号公報

本発明は、従来のこのような問題点を解消するためになされたものである。本発明の主な目的は、割断を行えるように改質領域を広く確保しつつも、光出力の低下を抑制した半導体発光素子及びその製造方法を提供することにある。

課題を解決するための手段及び発明の効果

上記の目的を達成するために、本発明の第１の側面に係る半導体発光素子によれば、基板と、前記基板の第一主面上に積層された半導体構造とを備える半導体発光素子であって、前記基板は、その側面に、前記基板の厚さ方向に部分的に重なった２本の改質ラインで構成された改質領域を備えており、前記改質領域を、前記第一主面と反対側の第二主面側に偏心して設けることができる。上記構成により、改質領域のトータルの幅を狭くして、半導体発光素子の光出力の低下を抑制させつつも、基板の半導体構造を設けた面の裏面側である第二主面側に改質領域を近接させたことで、クラックを裏面側に走らせ易くし、割断を確実に行えるようにして、割断のし易さと光出力の確保を両立させることができる。また、レーザ光の照射回数を最低限に抑えつつも、十分な割断性と光出力低下の抑制を図ることができる。

また、第２の側面に係る半導体発光素子によれば、前記２本の改質ラインが重複する幅を、各改質ラインの幅の１／２〜１／６とすることができる。上記構成により、改質領域の幅を抑えて出力光の低下を抑制しつつ、レーザ光の照射を繰り返すことで改質された改質領域でもって割断を確実に行える。

さらに、第３の側面に係る半導体発光素子によれば、前記改質ラインは、前記基板の厚み方向における幅を、１５μｍ〜３０μｍとすることができる。上記構成により、レーザ光を照射して改質した領域での光吸収を抑制できる。

さらにまた、第４の側面に係る半導体発光素子によれば、前記改質領域を、前記基板の厚さ方向において、前記第二主面側から１／５〜２／５の範囲内に設けることができる。
上記構成により、割断性に優れ、かつ半導体構造側にレーザ光を照射せず、光出力の向上が期待できる。

さらにまた、第５の側面に係る半導体発光素子によれば、前記改質領域を、フェムト秒レーザにより生成されたレーザ光の走査によって形成することができる。上記構成により、高出力のフェムト秒レーザを用いて確実にかつ短時間で基板の改質を行うことができる。またレーザ光の照射を繰り返すことで改質された改質領域を第一主面側から離間させることで、半導体構造へのレーザ照射の影響を低減できる。

さらにまた、第６の側面に係る半導体発光素子の製造方法によれば、半導体発光素子の製造方法であって、ウエハの第一主面上に半導体構造を成長させる工程と、前記ウエハ内にレーザ光を走査させることで、前記第一主面と反対側の第二主面側に偏心したボイドを含む第一改質ラインを形成する工程と、前記第一改質ラインから前記ウエハの厚み方向にずらしてレーザ光を走査することで、前記第一改質ラインと部分的に重複するように第二改質ラインを形成する工程と、前記ウエハを割断して、半導体発光素子毎に分離する工程とを含むことができる。

さらにまた、第７の側面に係る半導体発光素子の製造方法によれば、前記レーザ光の照射位置を、前記ウエハの厚さに対して、前記第二主面側から１／５〜２／５の位置とすることができる。これにより、割断性に優れ、かつ半導体構造側にレーザ光を照射せず、光出力の向上が期待できる。

さらにまた、第８の側面に係る半導体発光素子の製造方法によれば、前記改質ラインの、前記ウエハの厚み方向における幅を、１５μｍ〜３０μｍとできる。これにより、レーザ光を照射して改質した領域での光吸収を抑制できる。

さらにまた、第９の側面に係る半導体発光素子の製造方法によれば、前記第一改質ラインと前記第二改質ラインとが重複する幅を、各改質ラインの幅の１／２〜１／６とできる。上記構成により、改質領域の幅を抑えて出力光の低下を抑制しつつ、レーザ光の照射を繰り返すことで改質された改質領域でもって割断を確実に行える。

実施の形態１に係る発光装置の概略断面図である。 図１に示す半導体発光素子を示す断面図である。 ウエハから半導体発光素子チップを割断する様子を示す模式断面図である。 基板の裏面からレーザ光を照射する状態を示す模式断面図である。 基板の厚さ方向における第一改質ラインと第二改質ラインの位置を示す模式拡大断面図である。 変形例に係る第一改質ラインと第二改質ラインの位置を示す模式拡大断面図である。 基板中のレーザ光の照射方向を示す模式平面図である。 実施例１に係るＬＥＤの、素子分割前の基板平面側から見た顕微鏡写真を示すイメージ図である。 図７のＬＥＤの、割断後の劈開面の電子顕微鏡写真を示すイメージ図である。 比較例１に係るＬＥＤの、素子分割前の基板平面側から見た顕微鏡写真を示すイメージ図である。 図９のＬＥＤの、割断後の劈開面の電子顕微鏡写真を示すイメージ図である。 実施例１、実施例２と比較例１に係るＬＥＤの出力を比較したグラフである。 特定のサイズのＬＥＤについて歩留まりを測定した結果を示すグラフである。

以下、本発明の実施例を図面に基づいて説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するための、半導体発光素子を例示するものであって、本発明は、半導体発光素子を以下のものに特定しない。さらに、本明細書は、特許請求の範囲に示される部材を、実施例の部材に特定するものでは決してない。特に実施例に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。また、本明細書において、層上等でいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在層が存在する場合も包含する意味で使用する。さらにまた、一部の実施例、実施形態において説明された内容は、他の実施例、実施形態等に利用可能なものもある。
（実施の形態１）

本発明の実施の形態１に係る発光装置１を図１の断面図に示す。この図の発光装置１に搭載される発光素子１０は、窒化物半導体素子の一例であるフェイスアップ型ＬＥＤチップを採用しており、このＬＥＤチップをパッケージ上に実装している。本実施形態では基板５の実装面側と反対側の電極形成面側を主光取り出し面としている。ただ、本発明はこの形態に限らず、例えば基板５の実装面側を主光取出し面とするフェイスダウン実装（所謂フリップチップ実装）としてもよい。

図２は、図１の発光素子１０であって、基板５を最下層にして、その上方に半導体構造１１を積層した状態を示す概略断面図である。以下、図２を用いて発光素子１０の概略を説明する。また、図１の発光素子１０において、図２に示す発光素子１０と同様の構成には同一の符号を付して適宜説明を省略する。

図２に示す半導体発光素子１０は、基板５と、その上面に成長された半導体構造１１と、半導体構造１１に電気的に接続された電極で構成される。半導体構造１１は、第一半導体層と、活性領域８と、第二半導体層とを備える。例えば第一半導体層をｎ型半導体層６とする場合、第二半導体層はｐ型半導体層７となる。また活性領域８は、発光層に相当する。活性領域８が発する光の中心波長は、例えば３６０ｎｍ〜６５０ｎｍとする。

発光素子１０は、活性領域８を有する半導体構造１１を備える。図２の発光素子１０では、対向する一対の主面を有する基板５の一方の主面である第一主面５１上に、半導体構造１１としての窒化物半導体層を積層して形成されている。具体的に、発光素子１０は、基板５の上面側に、第一半導体層であるｎ型半導体層６、活性領域８、第二半導体層であるｐ型半導体層７を順に備える窒化物半導体構造１１が積層されている。また、ｎ型半導体層６及び第ｐ型半導体層７には、電気的に接続される第一電極としてｎ側パッド電極３Ａ及び第二電極としてｐ側パッド電極３Ｂを各々備える。発光素子１０は、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂを介して、外部より電力が供給されると、活性領域８から光を放出し、図２における電極形成面側から、主に光が取り出される。すなわち図２の発光素子１０では、電極３Ａ、３Ｂの装着面側（図２の上側）を主な光取り出し面１８とする。
（発光素子１０）

発光素子１０として、例えば図２に示すＬＥＤのような窒化物半導体素子では、基板５であるサファイア基板の上に、第一窒化物半導体層であるｎ型半導体層６、活性領域８である発光層、第二窒化物半導体層であるｐ型半導体層７を順にエピタキシャル成長させた窒化物半導体構造１１を有する。

続いて、活性領域８およびｐ型半導体層７の一部を選択的にエッチング除去して、ｎ型半導体層６の一部を露出させ、ｎ型半導体層６とｐ型半導体層７の上に透光性導電層１３をそれぞれ形成し、さらにｎ型半導体層６の透光性導電層１３上にｎ側パッド電極３Ａを形成している。またｎ側パッド電極３Ａと同一面側であって、ｐ型半導体層７の透光性導電層１３上には、ｐ側パッド電極３Ｂが形成される。さらに、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂの所定の表面のみを露出し、他の部分は絶縁性の保護膜１４で被覆される。なお、ｎ側パッド電極３Ａは、ｎ型半導体層６の露出領域に直接形成してもよい。以下に半導体発光素子１０の各構成要素に関して、具体的に説明する。
（基板５）

基板５は、半導体構造１１をエピタキシャル成長させることができる基板で、大きさや厚さ等は特に限定されない。窒化物半導体における基板としては、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイアやスピネル（ＭｇＡｌ₂Ｏ₄）のような絶縁性基板、また炭化珪素（６Ｈ、４Ｈ、３Ｃ）、シリコン、ＺｎＳ、ＺｎＯ、Ｓｉ、ＧａＡｓ、ダイヤモンド、及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板、ＧａＮやＡｌＮ等の窒化物半導体基板があり、そのオフアングルした基板（例えば、サファイアＣ面で０．０１°〜３．０°）も用いることができる。また、発光素子１０がフリップチップ実装の場合は、成長基板を半導体構造形成後に除去した基板の無い半導体素子構造、その取り出した半導体構造を支持基板、例えば導電性基板に接着、フリップチップ実装した構造等とすること、また別の透光性部材・透光性基板を半導体構造に接着した構造とすることもできる。具体的には、半導体構造の光取り出し側となる第二主面５２に基板、接着した部材・基板を有する場合は透光性とし、不透光性、遮光性、光吸収性の基板の場合は除去し、そのような基板に半導体構造を接着する場合は、第一主面５１の光反射側に設ける構造とする。光取り出し側の透光性基板・部材から半導体構造に電荷を供給する場合は、導電性のものを用いると良い。その他、ガラス、樹脂などの透光性部材により半導体構造が接着・被覆されて、支持された構造の素子でも良い。成長基板の除去は、例えば装置又はサブマウントのチップ載置部に保持して、研磨、ＬＬＯ（Laser Lift Off）で実施できる。また、透光性の異種基板であっても、基板を除去することで、光取り出し効率、出力を向上させることができ、好ましい。
（半導体構造１１）

半導体構造１１としては、実施例及び以下で説明する窒化物半導体が、可視光域の短波長域、近紫外域、若しくはそれより短波長域である点、その点と光変換部材（蛍光体等）とを組み合わせた発光装置において好適に用いられる。あるいはこれらに限定されずに、ＩｎＧａＡｓ系、ＧａＰ系などの半導体でも良い。

半導体構造１１は、後述する第一導電型（ｎ型）、第二導電型（ｐ型）層との間に活性領域８を有する構造が、出力、効率上好ましいが、それに限定されず後述する構造など、その他の発光構造でも良い。各導電型層に、絶縁、半絶縁性、逆導電型構造が一部に設けられても良く、またそれらが第一、二導電型層に対し付加的に設けられた構造でも良く、別の回路構造、例えば保護素子構造、を付加的に有しても良く、また、上記基板が発光素子の導電型の一部を担う構造でも良い。

半導体構造１１に設けられる電極は、実施例及び以下で説明する第一主面５１側に第一導電型（ｎ型）層、第二導電型（ｐ型）層の電極が設けられる構造が好ましいが、それに限定されず半導体構造の各主面に対向して各々電極が設けられる構造、例えば上記基板除去構造において除去側に電極を設ける構造としても良い。

また、半導体構造１１の構造としては、ＭＩＳ接合、ＰＩＮ接合やＰＮ接合を有したホモ接合構造、ヘテロ接合構造あるいはダブルへテロ接合構造のものが挙げられる。また、各層を超格子構造としたり、発光層である活性領域８を量子効果が生ずる薄膜に形成させた量子井戸構造とすることもできる。
（窒化物半導体構造）

窒化物半導体としては、一般式がＩｎ_xＡｌ_yＧａ_1-x-yＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）であって、ＢやＰ、Ａｓを混晶してもよい。また、ｎ型半導体層６、ｐ型半導体層７は、単層、多層を特に限定しない。窒化物半導体構造１１には発光層である活性領域８を有し、この活性領域８は単一（ＳＱＷ）又は多重量子井戸構造（ＭＱＷ）とする。以下に窒化物半導体構造１１の詳細を示す。

基板５上に、バッファ層などの窒化物半導体の下地層、例えば低温成長薄膜ＧａＮとＧａＮ層、を介して、ｎ型窒化物半導体層、例えばＳｉドープＧａＮのｎ型コンタクト層とＧａＮ／ＩｎＧａＮのｎ型多層膜層、ｐ型窒化物半導体層、例えばＭｇドープのＩｎＧａＮ／ＡｌＧａＮのｐ型多層膜層とＭｇドープＧａＮのｐ型コンタクト層を有し、さらにそのｐ型、ｎ型層の間に活性領域８を有する構造を用いる。

また、窒化物半導体の活性領域（発光層）８は、例えば、Ａｌ_aＩｎ_bＧａ_1-a-bＮ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）からなる井戸層と、Ａｌ_cＩｎ_dＧａ_1-c-dＮ（０≦ｃ≦１、０≦ｄ≦１、ｃ＋ｄ≦１）からなる障壁層とを含む量子井戸構造を有する。活性領域８に用いられる窒化物半導体は、ノンドープ、ｎ型不純物ドープ、ｐ型不純物ドープのいずれでもよいが、好ましくは、ノンドープ、又はｎ型不純物ドープの窒化物半導体を用いることにより発光素子を高出力化することができる。障壁層は井戸層よりもバンドギャップエネルギーの大きな窒化物半導体が用いられる。井戸層にＡｌを含ませることで、ＧａＮのバンドギャップエネルギーである波長３６５ｎｍより短い波長を得ることができる。活性領域８から放出する光の波長は、発光素子の目的、用途等に応じて３６０ｎｍ〜６５０ｎｍ付近、好ましくは３８０ｎｍ〜５６０ｎｍの波長とする。

井戸層の組成はＩｎＧａＮが、可視光・近紫外域に好適に用いられ、その時の障壁層の組成は、ＧａＮ、ＩｎＧａＮが良い。井戸層の膜厚は、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは２ｎｍ以上２０ｎｍ以下である。

次に、ｐ型半導体層７の表面に所定の形状をなすマスクを形成し、ｐ型半導体層７及び発光層である活性領域８をエッチングする。これにより、所定の位置のｎ型半導体層６を構成するｎ型コンタクト層が露出される。
（透光性導電層１３）

透光性導電層１３は、ｎ型半導体層６、ｐ型半導体層７上にそれぞれ形成できる。図２の例では、ｐ型半導体層７及び露出したｎ型半導体層６のほぼ全面に透光性導電層１３が形成されることにより、電流を半導体構造１１全体に均一に広げることができる。

透光性導電層１３は、透明電極など数々の種類があるが、好ましくはＺｎ、Ｉｎ、Ｓｎよりなる群から選択された少なくとも一種の元素を含む酸化物とする。具体的には、ＩＴＯ、ＺｎＯ、Ｉｎ₂Ｏ₃、ＳｎＯ₂等、Ｚｎ、Ｉｎ、Ｓｎの酸化物を含む透光性導電層１３を形成することが望ましく、好ましくはＩＴＯを使用する。これにより当接する部材と良好なオーミック接触を得られる。あるいはＮｉ、Ａｕ、Ｐｔ等の金属からなる３ｎｍ程度の薄膜の金属膜、その他の金属の酸化物、窒化物、それらの化合物、光透過構造やこれらの複合物でもよい。このように透光性導電層１３は、各導電型層、例えばｐ型半導体層７のほぼ全面に形成され、電流を全体に均一に広げることができる。
（半導体発光素子の製造方法）

半導体発光素子の製造方法では、まず、サファイア基板を準備する。サファイア基板は、通常、ウエハとして、略円盤状でオリエンテーションフラット面（ＯＦ；以下「オリフラ面」とも呼ぶ。）を有している。サファイア基板は、例えば、六方晶のＡｌ₂Ｏ₃からなる基板、Ｃ面、Ａ面、Ｒ面、Ｍ面のいずれかを主面とするサファイアによる基板、ａ軸に対してｒ軸が直交する基板であり得る。オリフラ面は、Ａ面又はＣ面であることが好ましい。なかでも、Ｃ面（０００１）を主面とし、オリフラ面をＡ面（１１−２０）とするサファイア基板であることがより好ましい。サファイア基板の厚さは、例えば２００μｍ〜２ｍｍ程度とする。

本発明は、上述の通り劈開が困難なサファイア基板に対して好適に利用できる。ただ、本発明はウエハの種類をサファイア基板に限定せず、例えばＳｉＣ基板やＬｉＴａＯ₃基板、ＧａＮ基板、ガラス基板等にも適用できる。以下の例では、サファイア基板について説明する。
（半導体層形成工程）

半導体層は、通常、サファイア基板側から、第１導電型半導体層、発光層、第２導電型半導体層がこの順に積層されており、第１又は第２の導電型として、ｎ型不純物であるＳｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素、あるいはＶＩ族元素等のいずれか１つ以上を含有するか、ｐ型不純物であるＭｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を含有していてもよい。不純物の濃度は５×１０¹⁶／ｃｍ³以上５×１０²¹／ｃｍ³以下であることが好ましい。

これらの半導体層の成長方法としては、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）など、半導体の成長方法として知られている全ての方法を好適に用いることができる。特に、ＭＯＣＶＤは結晶性良く成長させることができるので好ましい。

続いて、半導体層側に破断溝１５を形成する。破断溝１５は、エッチング、ダイシング、パルスレーザ、スクライブ等、種々の方法で形成することができる。その幅は特に限定されないが、例えば、１０〜５０μｍ程度が挙げられる。その深さは、上述したように、半導体層が第１導電型層、発光層及び第２導電型層の順で積層されている場合には、第１導電型層が露出する程度に設定することが適している。また、半導体層の構成にかかわらず、サファイア基板が露出する程度に設定することが好ましい。
（割断工程）

サファイア基板のウエハ上に半導体構造１１を成長させた後、このウエハのサファイア基板を８０〜２００μｍ程度になるように研磨し、図３に示すようにサファイア基板５０を割断（ブレイク）してチップＣＰに分割する。割断工程においては、サファイア基板５０の内側に、レーザ加工を施して部分的に脆化させることにより改質させる。この様子を図４の模式断面図に示す。
（改質ライン２６）

図４に示すように、サファイア基板５０の裏面側から、ウエハの内側に向かって、フェムト秒レーザを用いてレーザ光ＬＢを照射する。レーザ光ＬＢを照射することで、照射された領域にボイドが生じて改質し、ここを起点にサファイア基板５０の裏面側にクラックＣＲが生じる。レーザ光ＬＢをウエハの面内で走査させることで、改質された部分をライン状に形成した改質ライン２６が形成される。ウエハの割断時に応力を加えると、サファイア基板５０の裏面側である第二主面５２に形成されたクラックが、サファイア基板５０の表面側である第一主面５１（半導体構造１１を積層したデバイス側）にも延長されて、ウエハを割断し易くできる。
（改質領域２０）

ウエハを厚膜化すると、レーザ光を一回走査（１パス）しただけではウエハの割断が困難となる。そこで複数回のレーザ光の走査（複数パス）が必要となる。この場合、１パス目と２パス目でレーザ光照射部分を分離させ、２本の改質ラインを組み合わせた改質領域２０を広く形成すると、改質部分の面積が大きくなって割断性が向上する。しかしながら、レーザ光が照射された改質領域は粗面であることから、粗面の面積が拡大すると、割断されチップ化された半導体発光素子の光出力が粗面で吸収、散乱されて低下してしまう問題がある。一方で、１パス目と２パス目を同じ位置としてレーザ光を照射すると、改質領域の面積が小さくなり光出力の低下を抑えることができるものの、今度は割断性が低下する。

このような相反する問題に対し、本実施の形態においては、２パス目のレーザ光ＬＢの照射位置を、サファイア基板５０の厚さ方向において１パス目とずらしつつも、その重なり量ｄｘを１本分の改質ライン２６の幅よりも狭くしている。すなわち、図５Ａの模式拡大断面図に示すように、１パス目のレーザ光照射で得られた第一改質ライン２４と、２パス目の第二改質ライン２５とが部分的に重なりつつ、照射位置（改質ラインの中心）が完全には一致しないようにずらした状態に調整している。このようにすることで、改質領域２０のトータルの幅を狭くして、半導体発光素子の光出力の低下を抑制させつつも、レーザ光照射を繰り返すことで改質された改質領域２０でもって割断を確実に行えるようにできる。

加えて、改質領域２０を設ける位置は、サファイア基板５０の厚さ方向において、第一主面５１と反対側の第二主面５２側に偏心して設けることが好ましい。このようにすることで、サファイア基板５０の半導体構造１１を設けた面の裏面側である第二主面５２側に改質領域２０を近接させて、クラックを裏面側に走らせ易くし、割断のし易さと光出力の確保を両立させることができる。また、レーザ光ＬＢの照射位置を第一主面５１から離間させることで、半導体構造１１にレーザ照射の影響が及ぶことを低減できる。好ましくは、改質領域２０を、サファイア基板５０の厚さ方向において、第二主面５２側から１／５〜２／５の範囲内に設けるように、レーザ光ＬＢの照射位置を設定する。これによって割断性に優れ、また半導体側へのレーザ光の照射による悪影響を抑制できる。

またレーザ光ＬＢを照射する順序は、１パス目に対して、２パス目をサファイア基板５０の裏面側にオフセットさせている。１パス目の第一改質ライン２４のみの形成では、裏面側にクラックＣＲを走らせることができないため、割断が困難となる。そこで、２パス目の第二改質ライン２５を形成し、１パス目の第一改質ライン２４と改質層を繋ぎ合わせ、且つ裏面側にクラックＣＲを走らせることで、割断を実現している。なお、１パス目と２パス目でレーザ光ＬＢ照射順序を逆にすると、１パス目の第一改質ラインはきれいに形成されるものの、２パス目の第二改質ラインがうまく形成されない。これは、１パス目の第一改質ラインが裏面側に先に形成されることにより、２パス目のレーザ光ＬＢの集光を第一改質ラインが邪魔するため、結果としてきれいな第二改質ラインを形成できないことが原因と考えられる。この結果、割断性が悪化し、割断ラインがｎ層に接触する等して歩留りが悪くなる。このことから、上述の通り２パス目の第二改質ライン２５を第一改質ライン２４よりもサファイア基板５０の裏面側に形成することが好ましい。

レーザ光ＬＢの走査方向は、水平面においては、図６に示すように、まずウエハのオリエンテーションフラット面ＯＦに対して略垂直な方向を１次方向、略水平な方向を２次方向とする。まず、ウエハのオリエンテーションフラット面ＯＦに対して２次走査する。次いで、オリエンテーションフラット面に対して略垂直な方向に１次走査する。サファイア基板の場合は１次方向に劈開性を有するため、この方向は比較的劈開を容易に行える。なお、１次走査と２次走査で、改質ラインの重なり量を変化させることもできる。この場合は、劈開性に優れた１次走査は、レーザ光ＬＢの照射位置の重なり量を大きくし、２次走査は１次走査よりも重なり量を小さくする。これにより、劈開性を発揮しつつも、光出力の低下を最小限に抑制できる。

各改質ライン２６の幅は、サファイア基板５０の厚み方向における幅を意味し、レーザ光ＬＢの照射幅すなわちスポット径によって決定される。スポット径は、レーザ光の出力やデフォーカス量などによって調整できる。ここでは、改質領域２０の幅を１５μｍ〜３５μｍ以内としている。これによって、レーザ光が照射された改質領域で光の吸収を抑制し、半導体発光素子の光出力を高めることができる。また、２パス目と１パス目の照射位置の重なり量ｄｘは、好ましくは改質領域２０の幅の１／２〜１／６とする。なお、２パス目と１パス目の改質ラインの幅は、同じとする他、異ならせることもできる。例えば図５Ｂの断面図に示す変形例では、第一改質ライン２４の幅をｄ₁とし、第二改質ライン２５の幅をｄ₂として、これらを重なり量ｄｘで部分的に重複させて、改質領域２０を構成している。この図に示すように、各改質ラインの幅は、長さ方向に亘って均一になるとは限らず、不均一となる場合がある。特に２パス目の第二改質ライン２５については、１パスの目の第一改質ライン２４の影響を受ける結果、レーザ光の照射量が第一改質ライン２４と第二改質ライン２５とで一定であっても、得られる改質ラインの幅が部分的に異なることがある。このように本明細書においては、各改質ラインの幅は、長さ方向に亘って均一とする例に限らず、不均一の場合も含むものとする。また本明細書において改質ラインの幅とは、部分的に幅の広狭が変化する場合であっても、最も広い部分の幅を指すものとする。
（レーザ光ＬＢ）

レーザ光ＬＢは、パルスレーザを発生するレーザ、多光子吸収を起こさせることができる連続波レーザ等、種々のものを用いることができる。なかでも、フェムト秒レーザ、ピコ秒レーザ、ナノ秒レーザなどのパルスレーザを発生させるものが好ましい。また、その波長は特に限定されるものではなく、例えば、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ₄レーザ、Ｎｄ：ＹＬＦレーザ、チタンサファイアレーザ等による種々のものを利用することができる。この例では波長を８００ｎｍとするフェムト秒レーザを用いている。
（実施例１）

次に実施例１に係る半導体発光素子１０として、図２に示すＬＥＤを作成した。この図に示すＬＥＤは、サファイア基板上に、ＧａＮ半導体構造が積層されている。以下、ＬＥＤの製造方法を説明する。まずサファイア基板のウエハ上に、ＧａＮ半導体を積層する。ここではサファイア基板として、膜厚１２０μｍのものを用いた。次いでサファイア基板のウエハの裏面側からレーザ光照射を行う。ここではレーザ出力Ｐ_oを０．１６Ｗ、走査速度を３００ｍｍ／ｓとした。その方向は、オリフラ面に対して、まず略平行な方向からレーザ光照射を行い、次いで略垂直な方向からレーザ光照射を行う。このレーザ光の照射幅は約１５μｍである。またレーザ光照射は２回行っている。ただ、３回以上行うことも可能である。レーザ光照射の１パス目は、サファイア基板の裏面から約５０μｍ〜５５μｍの深さを照射位置とした。また２パス目は、１パス目の下端から４μｍ〜５μｍ離した位置とした。得られた改質領域の幅は、２０μｍであった。なお、レーザ光の照射幅は１５μｍ〜３０μｍとすることが好ましい。

このようにしてレーザ光照射を行ったサファイア基板のウエハの裏面側に、Ａｇをメタライズした。最後に、レーザ光照射された位置に沿って、割断（ブレイク）を行った。得られたＬＥＤのチップサイズは５００μｍ×２９０μｍとした。実施例１に係るＬＥＤの、素子分割前の基板平面側から見た電子顕微鏡写真を図７に示す。また割断後の劈開面の電子顕微鏡写真を図８に示す。この図に示すように、改質幅が狭く、割断性に優れるため、２次方向の割断面が比較的平坦で綺麗になっていることが判る。
（実施例２）

また実施例２として、サファイア基板の裏面側から２パス目のレーザ光照射を行う位置を、１パス目の下端から１５〜２９μｍ離した位置とした以外は、実施例１と同条件でＬＥＤを作成した。得られた改質領域の幅は、３５μｍであった。
（比較例１）

一方、比較例１として、サファイア基板の裏面側から２パス目のレーザ光照射を行う位置を、１パス目の下端から３０〜３５μｍ離した位置とした以外は、実施例１と同条件でＬＥＤを作成した。比較例１に係るＬＥＤの、素子分割前のサファイア基板平面側から見た顕微鏡写真を図９に示す。得られた改質領域の幅は、４８μｍであった。つまり、第一改質ライン２４と第二改質ライン２５が重ならないようにした。図９に示すように、１次方向の劈開面はサファイア基板自体の劈開性があるため綺麗である。一方、改質領域の幅が大きくなるので割断性はよいが、改質領域の粗面の面積も増えるため、２次方向の割断面が粗くなる。また、裏面メタライズも凹凸が激しくなる。

このようにして得られた各実施例、比較例に係るＬＥＤを、それぞれ入力電流３０ｍＡで駆動した際の光出力を、比較例１を基準（１００％）として示したグラフを、図１１に示す。この図に示すように、実施例１は、比較例１に比べて光出力が１．８％、実施例２は、０．８％、それぞれ上昇したことが確認された。また、いずれのＬＥＤ素子も十分な割断性を示した。特に実施例１では、ウエハに形成した改質領域の幅を狭くしたものの、改質領域をサファイア基板の裏面側と近付けたことで、裏面側にクラックを走らせ易くして、割断性を維持できることが確認できた。

さらに、特定のサイズのＬＥＤについて歩留まりを測定した結果を図１２に示す。ここでは、敢えて割断が困難な小サイズのＬＥＤとして、２２０μｍ×２２０μｍのチップサイズを選択し、厚さは実施例１と同じく１２０μｍとした。この条件にて、改質幅の異なるＬＥＤを複数個作成し、割断が正確に行われたかどうかで歩留まりを計算し、改質幅毎にプロットして図１２のグラフを得た。ここで歩留まりは、割断後に完全に分離されたＬＥＤを合格品とし、割断後にも隣接するＬＥＤチップと繋がった状態のものを不合格品として判定した。この結果から、上述したＬＥＤ寸法においては、改質幅が概ね１８μｍ以上で、９０％以上の歩留まりを得ていることが判る。なお、改質幅はサファイア基板の厚さやサイズに依存し、例えばサファイア基板が厚くなると最適な改質幅も異なる。

なお、サファイア基板に対して第一改質ラインのみを形成する場合は、未処理のサファイア基板に対してレーザ照射することから、大きく綺麗なボイドが形成される傾向にある。これに対して、第一改質ラインに続いて、第二改質ラインを形成する場合は、既に形成された第一改質ラインに重ねてレーザ照射する格好となるので、改質ラインが綺麗に形成されず、幅方向（サファイア基板の厚さ方向）にむらが生じる傾向にある。例えば、２パス目のレーザ照射により１パス目で形成されたボイドがかき消されてしまい、２パス目のボイドの方が大きく見える傾向にある。いいかえると、後のレーザ照射によって形成されたボイドの方が、先のレーザ照射で得られたボイドよりも外観が綺麗に見える。したがって、サファイア基板に対して複数回のレーザ照射を行い、改質領域内に複数の改質ラインが存在する場合は、第二主面側に近い側のボイドが大きくなる傾向にあると言える。また、複数のボイドはサファイア基板の第二主面に対してほぼ平行に並び、さらに線状に並ぶ複数のボイドは、改質領域内に複数ライン存在することになる。

また、サファイア基板の第二主面に対して略平行に配置されることになるボイド同士の間隔は、主にレーザ光を照射する速度に応じて変化する。ここでレーザ光の照射速度を遅くすると、クラックが密になって、ボイド間が改質されて割断しやすくなる。ただし、クラックが密になると、クラックが必要以上にサファイア基板の第二主面に走ってしまい、サファイア基板の裏面側のメタライズの剥がれが生じ易くなって歩留まりが悪化する虞があった。

そこで、このような生産性の低下を避けるために、レーザ光の照射速度を速くして、ボイド同士の間隔を拡張することもできる。ただ、この場合はクラックが長くなる結果、改質領域のサファイア基板の厚さ方向における幅が大きくなってしまい、逆に横方向でのボイド間に改質ラインを上手く形成できないため、割断性が悪化するという懸念もある。これらの点を考慮して、レーザ光の走査速度等を調整する。

本発明の半導体発光素子及びその製造方法は、照明用光源、ＬＥＤディスプレイ、バックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ等に用いるＬＥＤ、レーザ素子等の半導体発光素子のみならず、半導体発光素子の製造に広範囲に利用することができる。

１…発光装置
３…電極；３Ａ…ｎ側パッド電極；３Ｂ…ｐ側パッド電極
５…基板
６…ｎ型半導体層
７…ｐ型半導体層
８…活性領域
１０…半導体発光素子
１１…半導体構造
１３…透光性導電層
１４…保護膜
１５…破断溝
１８…光取り出し面
２０…改質領域
２１…第一領域
２２…第二領域
２３…第三領域
２４…第一改質ライン
２５…第二改質ライン
２６…改質ライン
５０…サファイア基板（ウエハ）
５１…第一主面
５２…第二主面
ＬＢ…レーザ光
ｄｘ…重なり量
ＣＰ…チップ
ＣＲ…クラック

Claims (9)

1. 基板と、
   前記基板の第一主面上に積層された半導体構造と
   を備える半導体発光素子であって、
   前記基板は、その側面に、前記基板の厚さ方向に部分的に重なった２本の改質ラインで構成された改質領域を備えており、
   前記改質領域が、前記第一主面と反対側の第二主面側に偏心して設けられることを特徴とする半導体発光素子。
2. 請求項１に記載の半導体発光素子であって、
   前記２本の改質ラインが重複する幅は、各改質ラインの幅の１／２〜１／６であることを特徴とする半導体発光素子。
3. 請求項１又は２に記載の半導体発光素子であって、
   前記改質ラインは、前記基板の厚み方向における幅が、１５μｍ〜３０μｍであることを特徴とする半導体発光素子。
4. 請求項１から３のいずれか一に記載の半導体発光素子であって、
   前記改質領域が、前記基板の厚さ方向において、前記第二主面側から１／５〜２／５の範囲内に設けられてなることを特徴とする半導体発光素子。
5. 請求項１から４のいずれか一に記載の半導体発光素子であって、
   前記改質領域が、フェムト秒レーザにより生成されたレーザ光の走査によって形成されてなることを特徴とする半導体発光素子。
6. 半導体発光素子の製造方法であって、
   ウエハの第一主面上に半導体構造を成長させる工程と、
   前記ウエハ内にレーザ光を走査させることで、前記第一主面と反対側の第二主面側に偏心したボイドを含む第一改質ラインを形成する工程と、
   前記第一改質ラインから前記ウエハの厚み方向にずらしてレーザ光を走査することで、前記第一改質ラインと部分的に重複するように第二改質ラインを形成する工程と、
   前記ウエハを割断して、半導体発光素子毎に分離する工程と
   を含むことを特徴とする半導体発光素子の製造方法。
7. 請求項６に記載の半導体発光素子の製造方法であって、
   前記レーザ光の照射位置を、前記ウエハの厚さに対して、前記第二主面側から１／５〜２／５の位置としてなることを特徴とする半導体発光素子の製造方法。
8. 請求項６又は７に記載の半導体発光素子の製造方法であって、
   前記改質ラインは、前記ウエハの厚み方向における幅が、１５μｍ〜３０μｍであることを特徴とする半導体発光素子の製造方法。
9. 請求項６から８のいずれか一に記載の半導体発光素子の製造方法であって、
   前記第一改質ラインと前記第二改質ラインとが重複する幅は、各改質ラインの幅の１／２〜１／６であることを特徴とする半導体発光素子の製造方法。